KR100327586B1 - 모스트랜지스터의 게이트전극 형성방법 - Google Patents

Abstract

본 발명은, 모스트랜지스터의 게이트전극 형성방법에 관한 것으로서, 모스트랜지스터의 셀영역과 페리영역에 게이트전극을 형성한 후, 페리영역의 게이트전극에 스크린산화막(Screen Oxide)을 형성하는 데 있어, 저온 습식 옥시데이션으로 스크린산화막을 효율적으로 증착하여 이온의 임플랜테이션에 의한 채널링 (Channelling)을 방지하도록 하는 매우 유용하고 효과적인 발명이다. 이 때, 스크린산화막을 형성하는 데 있어, 종래의 고온 드라이 옥시데이션 (Dry Oxidation)보다 저온 습식 옥시데이션(Wet Oxidation)이 공정 시간이 적게 걸리므로 생산단가를 저감하는 데 유리한 장점을 지닌다.

Description

모스트랜지스터의 게이트전극 형성방법 { Methode For Forming The Gate Electrode Of MOS Transitor }

본 발명은 모스트랜지스터의 게이트전극 형성방법에 관한 것으로서, 특히,모스트랜지스터의 셀영역과 페리영역에 게이트전극을 형성한 후, 반도체기판이 드러나도록 식각된 페리영역의 게이트전극에 스크린산화막(Screen Oxide)을 형성하는 데 있어, 저온 옥시데이션으로 스크린산화막을 효율적으로 증착하여 산화막이 정상적인 두께로 자라도록 하여 임플랜테이션에 의한 채널링을 방지하도록 하는 모스트랜지스터의 게이트전극 형성방법에 관한 것이다.

일반적으로, 트랜지스터를 형성하기 위하여서는 반도체기판에 게이트산화막을 적층한 후에 도핑된 폴리실리콘층 및 텅스텐과 같은 금속층을 실리사이드화하여 적층한 후 마스킹식각으로 게이트전극을 형성한 후 측면으로 부터 이온을 반도체기판에 임플랜트(Implant)하여 소오스/드레인영역(Source/Drain)을 형성한 후, 게이트전극에 스페이서막을 측면부분에 형성하여 모스형 트랜지스터를 최종적으로 형성하게 되는 것이다.

일반적으로 텅스텐실리사이드층을 갖는 게이트전극을 형성하는 상태를 개략적으로 살펴보면, 먼저, 반도체기판 상에 게이트산화막, 도핑된 폴리실리콘층, 및 텅스텐실리사이드층을 적층하고, 그 상부에 셀프얼라인 콘택(SAC; Self Align Contact)을 위하여 버퍼산화막(Buffer Oxide)을 증착하고, 재차 마스크 질화막 (Mask Nitride) 및 반사방지막(Anti-Reflection Coating)을 증착한다.

그리고, 상기 반사방지막 상에 게이트가 형성될 부위에 미도시된 감광막을 적층한 후에 마스킹식각으로 게이트전극을 형성하도록 한다.

그리고, 게이트전극의 상부면으로 부터 임플란트 이온을 주입하여 반도체기판에 소오스/드레인영역을 형성한 후 SAC장벽층을 형성하기 위하여 스페이서 질화막(Spacer Nitride)을 적층한 후에 블랭킷식각(Blanket Etch)으로 게이트전극의 측면부분에 질화막 스페이서를 형성하도록 한다.

한편, 디자인룰이 작아지면서, 콘택스페이서(Contact Space)를 확보하기 위하여 SAC공정을 도입하게 되는 데, 이 때, 셀영역(Cell Region)의 액티브 손실 (Active Loss)을 최소화하기 위하여서는 식각방지막(Etch Stop Layer)이 필요하다. 이를 위하여 필요한 것이 얇은 질화막(Thin Nitride)이다.

그러므로, 결국 게이트전극에 두 번의 스페이서막을 형성하게 되는 데, 이를 이중 스페이서(Double Spacer)구조라 부를 수 있다. 이후 스페이서 마스킹 식각공정을 거쳐서 페리영역(Periphery Region)에 있는 얇은 질화막을 제거하게 된다.

그런데, 페리영역의 게이트전극에 적층된 얇은 질화막을 마스킹 식각으로 제거할 때, 반도체기판이 식각되어 노출되면서, 에칭가스(Etching Gas)로 사용되는 카본 플로라이드(Carbon Fluoride) 계열의 에천트(Etchant)에 포함된 카아본이 반도체기판에 존재하고, 이들은 후속 열공정에 의하여 옥시데이션을 방해하는 탄소화합물로 변화하여 후속 스크린 옥시데이션(Screen Oxidation)이 정상적으로 진행되지 않고 산화층이 거의 성장되지 않는 옥사이드 언-그로운 현상(Oxide Un-Grown)이 발생되어 소자의 특성에 나쁜 영향을 끼치게 된다.

본 발명은 이러한 점을 감안하여 안출한 것으로서, 모스트랜지스터의 셀영역과 페리영역에 게이트전극을 형성한 후, 페리영역의 게이트전극에 스크린산화막(Screen Oxide)을 형성하는 데 있어, 저온 옥시데이션으로 스크린산화막을 효율적으로 증착하여 임플랜테이션에 의한 채널링을 방지하는 것이 목적이다.

도 1 내지 도 4는 본 발명에 따른 게이트전극 형성방법을 순차적으로 보인 도면이다.

*도면의 주요 부분에 대한 부호의 설명*

10 : 반도체기판 15 : 게이트산화막

20 : 폴리실리콘층 25 : 텅스텐실리사이드층

30 : 버퍼산화막 35 : 마스크질화막

40 : 제1스페이서 45 : 제2스페이서

50 : 감광막 60 : 스크린산화막

이러한 목적은 반도체기판 상에 게이트산화막, 폴리실리콘층, 텅스텐실리사이드층, 버퍼산화막 및 마스크질화막을 순차적으로 적층하는 단계와; 상기 결과물을 마스킹 식각을 하여 게이트전극을 형성한 후, 게이트전극 측면부에 질화막을 적층하고 블랭킷식각으로 제1스페이서를 형성하는 단계와; 상기 결과물 상에 제2스페이서막을 적층한 후, 페리영역이 노출되도록 감광막을 적층하여 마스킹식각으로 페리영역의 제2스페이서막을 식각하는 단계와; 상기 페리영역의 식각부위에 저온 습식 옥시데이션으로 스크린산화막을 형성하는 단계를 포함하는 모스트랜지스터의 게이트전극 형성방법을 제공함으로써 달성된다.

그리고, 상기 스크린산화막은, 대기압 상태에서, 퍼어니스(Furnace)방식으로, 700 ∼ 800℃의 온도범위에서, 40 ∼ 100Å의 두께로 형성하는 것이 바람직하다.

그리고, 상기 스크린산화막을 형성할 때, O₂: H₂의 비율은 0.6 ∼ 1 : 1 인 것이 바람직 하다.

상기 스크린산화막을 적층하기 전에 SC-1용액으로 세정공정(Pre-Cleaning)을 진행하는 것이 바람직하다.

상기 세정 공정을 진행할 때, SC-1용액에 NH₄OH H₂O₂및 H₂O 용액을 혼합하여 사용하되, NH₄OH : H₂O₂의 비율이 2 : 1 내지 1 : 4 인 것이 바람직 하다.

상기, 스크린산화막은 임플랜테이션(Implatation)공정으로 형성하되, N₂, Ar가스를 소오스가스(Source Gas)로 하여, 20KeV이하의 에너지(Energy)와, 1E15이상의 도오즈(Dose)량으로 형성하는 것이 바람직 하다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 일실시예에 대하여 상세히 설명한다.

도 1 내지 도 4는 본 발명에 따른 게이트전극 형성방법을 순차적으로 보인 도면이다.

본 발명에 따른 공정을 살펴 보면, 도 1에 도시된 바와 같이, 반도체기판 (10)상에 800℃이하의 온도에서 습식산화(Wet Etch)공정으로 70Å이하의 두께로 게이트산화막(15)을 형성하도록 한다.

그리고, 폴리실리콘층(20), 텅스텐실리사이드층(25)을 증착한 후, PE-CVD(Plasma - Enhanced Chemical Mechanical Deposition)법으로 300 내지 600Å의 두께로 버퍼산화막(Buffer Layer)(30)을 증착하도록 한다. 그리고, 그 상부면에 1500 내지 1800Å의 두께로 하여 마스크질화막(35)을 적층하도록 한다.

그리고, 상기 결과물을 마스킹 식각을 하여 게이트전극을 형성한 후, 게이트전극 측면부에 300 내지 500Å의 두께로 스페이서 질화막을 적층하고, 블랭킷식각 (Blanket Etch)으로 제1스페이서(40)를 형성하도록 한다.

도 2를 참조하면, 상기 결과물 상에 질화물을 100 내지 150Å의 두께로 적층하여 제2스페이서막(45)을 형성하도록 한다.

도 3을 참조 하면, 상기 페리영역(Periphery Region)이 노출되도록 감광막(50)을 적층하여 마스킹식각(Masking Etch)으로 페리영역의 제2스페이서막 (45)을 CF₄, O₂및 Ar으로 식각하여, 페리영역의 반도체기판(10)이 상부로 노출되고, 50 내지 80Å의 깊이로 식각부위(55)가 형성되어지게 된다.

이 때, 셀지역의 식각부위(55)에 CF₄계열의 성분들이 반도체기판(10)내에 존재하게 되어 후속 열공정에 의하여 산화막 장벽역할을 하는 카본계열의 화합물(Carbonic Compound)로 변화하게 된다.

도 4에 도시된 바와 같이, 상기 페리영역의 식각부위(55)에 저온 습식 옥시데이션(Wet Oxidation)으로 공정을 진행하게 되면, 상기 카본계열의 화합물 (Carbonic Compound)이 식각부위(55)에 잔류됨에도 불구하고, 스크린산화막(60)이 양호 하게 성장하여 형성된 상태를 도시하고 있다.

이 때, 상기 스크린산화막(60)은, 대기압 상태에서, 퍼어니스(Furnace)방식으로, 700 ∼ 800℃의 온도범위에서, 40 ∼ 100Å의 두께로 형성하는 것이 바람직하다.

상기 스크린산화막(60)을 형성할 때, O₂: H₂의 비율은 0.6 ∼ 1 : 1 인 것이 바람직 하다.

상기 스크린산화막(60)을 적층하기 전에 SC-1용액으로 세정공정을 진행하도록 한다.

상기 세정 공정을 진행할 때, SC-1용액에 NH₄OH H₂O₂및 H₂O 용액을 혼합하여 사용하되, NH₄OH : H₂O₂의 비율이 2 : 1 내지 1 : 4 인 것이 바람직하다.

그리고, 상기 스크린산화막(60)은, 임플랜테이션공정으로 형성할 수 있으며, N₂, Ar가스를 소오스가스로 하여, 20 KeV이하의 에너지와, 1E15이상의 도오즈량으로 형성하는 것이 바람직 하다.

한편, 하기한 { 표1 }은 본 발명의 공정에 따른 스크린산화막(60)을 형성할 때, 산화온도(Oxidation Temperation) 및 가스공급비(Gas Rate)등과 같은 다른 조건과의 관계에 의한 적층두께를 나타낸 도표이다.

( 표 1 )

OxidationTemperature	Gas RatioO2(SLM)/H2(SLM)	Oxide Thickness(Test Wafer)	Oxide Thickness(Screen Oxide)	Oxidation Time
750℃	10/0(Dry Oxidation)	52Å	25Å	135min
750℃	8/8(Wet Oxidation)	48.4Å	37.4Å	11min
750℃	6.67/10	52.3Å	44.5Å
800℃	8/8	56.5Å	46.7Å

따라서, 본 발명에 따른 모스트랜지스터의 게이트전극 형성방법를 이용하게 되면, 모스트랜지스터의 셀령역과 페리영역에 게이트전극을 형성한 후, 페리영역의 게이트전극에 스크린산화막 (Screen Oxide)을 형성하는 데 있어, 저온 습식 옥시데이션 혹은 임플랜테이션공정으로 스크린산화막을 효율적으로 증착하여 이온의 임플랜테이션에 의한 채널링을 방지하여 소자의 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

이 때, 스크린산화막을 형성하는 데 있어, 종래의 고온 드라이 옥시데이션 (Dry Oxidation)보다 저온 습식 옥시데이션(Wet Oxidation)이 공정 시간이 적게 걸리므로 생산단가를 저감하는 데 유리한 장점을 지닌 발명이다.

Claims (6)

1. 반도체기판 상에 게이트산화막, 폴리실리콘층, 텅스텐실리사이드층, 버퍼산화막 및 마스크질화막을 순차적으로 적층하는 단계와;

   상기 결과물을 마스킹 식각을 하여 게이트전극을 형성한 후, 게이트전극 측면부에 질화막을 적층하고 블랭킷식각으로 제1스페이서를 형성하는 단계와;

   상기 결과물 상에 제2스페이서막을 적층한 후, 페리영역이 노출되도록 감광막을 적층하여 마스킹식각으로 페리영역의 제2스페이서를 식각하는 단계와;

   상기 페리영역의 노출된 식각부위에 저온 습식 옥시데이션으로 스크린산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 모스트랜지스터의 게이트전극 형성방법.
2. 제 1 항에 있어서, 상기 스크린산화막은, 대기압 상태에서, 퍼어니스방식으로, 700 ∼ 800℃의 온도범위에서 40 ∼ 100Å의 두께로 형성하는 것을 특징으로하는 모스트랜지스터의 게이트전극 형성방법
3. 제 1 항에 있어서, 상기 스크린산화막을 형성할 때, O₂: H₂의 비율은 0.6∼ 1 : 1 인 것을 특징으로 하는 모스트랜지스터의 게이트전극 형성방법.
4. 제 1 항에 있어서, 상기 스크린산화막을 적층하기 전에 SC-1용액으로 세정공정을 진행하는 것을 특징으로 하는 모스트랜지스터의 게이트전극 형성방법.
5. 제 4 항에 있어서, 상기 세정 공정을 진행할 때, SC-1용액은, NH₄OH H₂O₂및 H₂O을 용액을 혼합하여 사용하되, NH₄OH : H₂O₂의 비율이 2 : 1 내지 1 : 4 인 것을 특징으로 하는 모스트랜지스터의 게이트전극 형성방법.
6. 제 1 항에 있어서, 스크린산화막은, 임플랜테이션공정으로 형성하되, N₂, Ar가스를 소오스가스로 하여, 20 KeV이하의 에너지와, 1E15이상의 도오즈량으로 형성하는 것을 특징으로 하는 모스트랜지스터의 게이트전극 형성방법.