KR100499630B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100499630B1 KR100499630B1 KR10-2002-0061248A KR20020061248A KR100499630B1 KR 100499630 B1 KR100499630 B1 KR 100499630B1 KR 20020061248 A KR20020061248 A KR 20020061248A KR 100499630 B1 KR100499630 B1 KR 100499630B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- semiconductor device
- manufacturing
- silicon substrate
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims abstract description 26
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000005406 washing Methods 0.000 claims abstract description 12
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000005108 dry cleaning Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 2
- 238000007865 diluting Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체소자의 제조방법에 관한 것으로, 콘택홀 저부에 노출되는 실리콘기판에 고농도의 불순물을 도핑한 후 콘택 물질을 증착함으로써 콘택 저항을 감소시킬 수 있는 방법에 관한 것이다. 이를 위하여 실리콘기판 상부에 소정 두께의 완충막과 층간절연막을 형성하고, 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막 및 완충막을 제거하여 콘택홀을 형성한 후 상기 콘택홀 저부를 세척하고, 상기 콘택홀 저부에 불순물을 이온주입하여 콘택 영역의 불순물 농도를 증가시킨 다음, 상기 콘택홀 저부의 실리콘기판 표면에 불순물을 도핑한 후 콘택 물질을 형성함으로써 콘택 물질에서 실리콘기판으로 불순물이 확산되는 것을 방지하여 리프레쉬 특성을 향상시키고, 콘택 저항을 감소시켜 소자의 구동 능력을 향상시키며, 콘택물질의 증착 공정을 비교적 저온 공정에서 진행할 수 있도록 하는 기술이다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 보다 상세하게 콘택홀 저부에 노출되는 실리콘기판에 고농도의 불순물을 도핑한 후 콘택 물질을 증착함으로써 콘택 저항을 감소시킬 수 있는 반도체소자의 제조방법에 관한 것이다.
본 발명에 따른 포토레지스트 패턴 리사이징 방법은, 포토레지스트 패턴을 리사이징하는 방법에 있어서, 반도체 기판 상부에 소정의 포토레지스트 패턴을 형성하는 단계 및 상기 반도체 기판의 온도를 50 내지 200℃로 유지하면서 플라즈마 소스를 이용하여 상기 포토레지스트 패턴을 등방성 식각하는 단계를 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
일반적으로 기존의 다결정실리콘 콘택 공정에서 습식 세척(wet cleaning) 진행 후 시간적 지연 없이 다결정실리콘 증착을 진행함에도 불구하고, 콘택 저항의 증가를 효과적으로 감소시킬 수 없다.
이하, 종래기술에 따른 반도체소자의 제조방법에 대하여 설명한다.
먼저, 실리콘기판에 활성영역을 정의하는 소자분리절연막을 형성한다.
다음, 전체표면 상부에 완충막을 소정 두께 형성한다. 이때, 상기 완충막은 질화막으로 형성되고, 후속 콘택홀을 형성하는 식각공정 시 식각장벽으로 사용되어 활성영역이 손상되는 것을 방지한다.
그 다음, 상기 완충막 상부에 층간절연막을 형성한다. 이때, 상기 층간절연막은 산화막 계열의 박막으로 형성되며, 상기 완충막과는 식각선택비 차이를 갖는다.
다음, 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막 및 완충막을 식각하여 콘택홀을 형성한다. 이때, 상기 식각공정 시 상기 층간절연막은 상기 완충막을 식각장벽으로 이용하여 제거한 후 상기 완충막을 제거하여 상기 실리콘기판을 손상을 방지한다.
그 다음, 상기 콘택홀의 저부를 세척한다. 이때, 상기 콘택홀 저부를 세척하는 공정은 콘택홀 식각 공정 시 손상된 부분을 제거하는 건식 세척 공정과, 탄소 복합 잔류물 및 자연산화막을 제거하는 습식 세척공정으로 실시된다.
다음, 상기 콘택홀 저부에 불순물을 이온주입한다.
그 다음, 전체표면 상부에 콘택 물질을 형성하여 상기 콘택홀을 매립한 후 전면식각 또는 화학적 기계적 연마공정을 통해 콘택 플러그를 형성한다.
상기와 같이 종래기술에 따른 반도체소자의 제조방법은 콘택홀 형성 후 실시되는 습식 세척 공정 시 휘발성 탈유기화합물용액 및 탈이온화수로 세척하는 과정을 마지막에 거치게 되므로 실리콘기판 표면의 자연산화막 및 탄소 잔류물이 형성되는 것을 효과적으로 방지하지 못하여 콘택 저항을 증가시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 콘택으로 예정되는 부분을 노출시키는 콘택홀을 형성하고, 상기 콘택홀 저부에 형성된 자연산화막 및 탄소잔류물을 제거한 다음, 인(P)을 이온 주입한 후 콘택 물질을 형성함으로써 소자의 리프레쉬 특성 및 콘택 저항 특성을 향상시키는 반도체소자의 제조방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 실리콘기판에 활성영역을 정의하는 소자분리절연막을 형성하는 공정과,상기 실리콘기판 상부에 완충막 및 층간절연막을 형성하는 공정과,콘택마스크를 이용한 사진식각공정으로 상기 층간절연막 및 완충막을 식각하여 상기 실리콘기판을 노출시키는 콘택홀을 형성하는 공정과,상기 콘택홀 저부를 세척하는 공정과,상기 콘택홀 저부에 불순물을 이온주입하여 콘택 영역의 불순물 농도를 증가시키는 공정과,상기 콘택홀 저부의 실리콘기판 표면에 불순물을 도핑하되, PH3 과 N2 를 반응가스로 사용하는 공정과,
상기 콘택홀을 매립하는 콘택 물질을 형성하는 공정을 포함하는 것과,
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상기 완충막은 질화막인 것과,
상기 층간절연막은 산화막 계열의 박막인 것과,
상기 콘택홀 저부를 세척하는 공정은 콘택홀 식각 공정 시 손상된 부분을 제거하는 건식 세척 공정과, 탄소 복합 잔류물 및 자연산화막을 제거하는 습식 세척공정으로 실시되는 것과,
상기 건식 세척 공정은 NH3, O2, He 및 N2 가스의 혼합가스로 플라즈마를 형성하여 실리콘기판 방향으로 1 ∼ 10㎾ 의 바이어스 파워를 인가하여 1 ∼ 5분간 실시하는 것과,
상기 건식 세척 공정은 NH3와 N2 가스의 혼합가스로 플라즈마를 형성한 후 100 ∼ 500℃의 온도에서 1 ∼ 10분간 열처리하여 실시하는 것과,
상기 습식 세척 공정은 H2O2, H2SO4, NH4OH, HF, BOE 용액 및 이들의 조합으로 이루어지는 군에서 선택되는 하나를 희석하여 세척 용액으로 사용하는 것과,
상기 이온주입공정은 1E10 ∼ 1E20 atoms/㎤ 도즈량의 인(P) 또는 비소(As)를 10 ∼ 100keV 의 이온주입 에너지로 주입하는 것과,
상기 도핑공정은 인(P)을 불순물로 도핑하는 것과,
상기 불순물의 도핑공정은 0.1 ∼ 10 Torr의 압력에서 400 ∼ 700 ℃ 의 온도로 5 ∼ 60 분 동안 실시되는 것과,
상기 콘택 물질은 0.1 ∼ 10 Torr의 압력 및 400 ∼ 700℃의 온도 하에서 MS(Mono silane), PH3 및 N2 혼합가스를 반응가스로 사용한 저압화학기상증착법으로 형성되는 다결정실리콘층인 것과,
상기 MS는 500 ∼ 5000sccm 사용하는 것과,
상기 N2 는 100 ∼ 5000sccm 사용하는 것과,
상기 PH3 가스는 10 ∼ 1000sccm의 H2 가스에 1% 혼합하여 사용되는 것과,
상기 콘택 물질은 1000 ∼ 5000Å 두께로 형성되는 것과,
상기 콘택 물질은 인(P)이 1.0E19 ∼ 3.0E20 atoms/㎤ 도핑된 다결정실리콘층인 것과,
상기 콘택 물질은 상기 실리콘기판과의 콘택 계면으로부터 50 ∼ 500Å가 1.5E20 ∼ 3.0E20 atoms/㎤의 불순물 농도를 갖는 것을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체소자의 제조방법에 대하여 상세히 설명하기로 한다.
도 1 내지 도 3 은 본 발명에 따른 반도체소자의 제조방법을 도시한 공정 단면도이다.
먼저, 실리콘기판(10)에 활성영역을 정의하는 소자분리절연막(12)을 형성한다. 이때, 상기 소자분리절연막(12)은 트랜치를 이용한 소자분리공정에 의해 형성된 것이다.
다음, 전체표면 상부에 완충막(14)을 소정 두께 형성한다. 이때, 상기 완충막(14)은 질화막으로 형성되고, 후속 콘택홀을 형성하는 식각공정 시 식각장벽으로 사용되어 활성영역이 손상되는 것을 방지한다.
그 다음, 상기 완충막(14) 상부에 층간절연막(16)을 형성한다. 이때, 상기 층간절연막(16)은 산화막 계열의 박막으로 형성되며, 상기 완충막(14)과는 식각선택비 차이를 갖는다.
다음, 콘택으로 예정되는 부분을 노출시키는 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막(16) 및 완충막(14)을 식각하여 콘택홀(19)을 형성한다. 이때, 상기 식각공정 시 상기 층간절연막(16)은 상기 완충막(14)을 식각장벽으로 이용하여 제거한 후 상기 완충막(14)을 제거하여 상기 실리콘기판(10)을 손상을 방지한다.
그 다음, 상기 콘택홀(19)의 저부를 세척한다. 이때, 상기 콘택홀 저부를 세척하는 공정은 콘택홀 식각 공정 시 손상된 부분을 제거하는 건식 세척 공정과, 탄소 복합 잔류물 및 자연산화막을 제거하는 습식 세척공정으로 실시된다.
상기 건식 세척 공정은 NH3, O2, He 및 N2 가스의 혼합가스로 플라즈마를 형성하여 실리콘기판 방향으로 1 ∼ 10㎾ 의 바이어스 파워를 인가하여 1 ∼ 5분간 실시한다. 한편, 상기 건식 세척 공정은 NH3와 N2 가스의 혼합가스로 플라즈마를 형성한 후 100 ∼ 500℃의 온도에서 1 ∼ 10분간 열처리하여 실시할 수도 있다.
그리고 상기 습식 세척 공정은 H2O2, H2SO4, NH4OH, HF, BOE 용액 또는 이들의 혼합 용액을 세척 용액으로 사용하여 실시한다.
다음, 상기 콘택홀(19) 저부에 불순물을 이온주입한다. 이때, 상기 이온주입공정은 1E10 ∼ 1E20 atoms/㎤ 도즈량의 인(P) 또는 비소(As)를 10 ∼ 100keV 의 이온주입 에너지로 주입함으로써 콘택 영역의 불순물 농도를 증가시킨다. (도 1 참조)
그 다음, 상기 콘택홀(19) 저부에 노출된 실리콘기판(10) 표면에 불순물을 도핑한다. 이때, 상기 도핑공정은 0.1 ∼ 10 Torr의 압력 및 400 ∼ 700℃의 온도 하에서 PH3 과 N2 가스를 반응가스로 사용하여 5 ∼ 60분간 실시함으로써 상기 실리콘기판(10) 표면에 인(P)을 도핑하여 고농도 도핑층(18)을 형성한다. (도 2 참조)
그 다음, 전체표면 상부에 콘택 물질(20)을 형성하여 상기 콘택홀을 매립한다. 이때, 상기 콘택 물질(20)은 0.1 ∼ 10 Torr의 압력 및 400 ∼ 700℃의 온도 하에서 MS(Mono silane), PH3 및 N2 혼합가스를 반응가스로 사용한 저압화학기상증착법으로 형성되는 다결정실리콘층이다. 상기 혼합가스는 500 ∼ 5000sccm의 MS와 100 ∼ 5000sccm의 N2와 10 ∼ 1000sccm의 H2 가스가 사용되며, 상기 H2 가스에는 1% 의 상기 PH3 가스가 혼합되어 있다.
그리고 상기 콘택 물질(20)은 1000 ∼ 5000Å 두께로 형성되며, 인(P)이 1.0E19 ∼ 3.0E20 atoms/㎤ 도핑되어 있다. 특히, 상기 콘택 물질(20)은 상기 실리콘기판(10)과의 콘택 계면으로부터 50 ∼ 500Å이 1.5E20 ∼ 3.0E20 atoms/㎤의 고농도 불순물 농도를 갖도록 형성된다. (도 3 참조)
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 제조방법은, 콘택홀 저부에 노출되는 실리콘기판에 고농도의 불순물을 도핑한 후 콘택 물질을 증착함으로써 콘택 저항을 감소시킬 수 있는 방법에 관한 것이다. 이를 위하여 실리콘기판 상부에 소정 두께의 완충막과 층간절연막을 형성하고, 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막 및 완충막을 제거하여 콘택홀을 형성한 후 상기 콘택홀 저부를 세척하고, 상기 콘택홀 저부에 불순물을 이온주입하여 콘택 영역의 불순물 농도를 증가시킨 다음, 상기 콘택홀 저부의 실리콘기판 표면에 불순물을 도핑한 후 콘택 물질을 형성함으로써 콘택 물질에서 실리콘기판으로 불순물이 확산되는 것을 방지하여 리프레쉬 특성을 향상시키고, 콘택 저항을 감소시켜 소자의 구동 능력을 향상시키며, 콘택물질의 증착 공정을 비교적 저온 공정을 진행할 수 있는 효과를 갖는 이점이 있다.
도 1 내지 도 3 은 본 발명에 따른 반도체소자의 제조방법을 도시한 단면도.
< 도면의 주요 부분에 대한 간단한 설명 >
10 : 실리콘기판 12 : 소자분리절연막
14 : 완충막 16 : 층간절연막
18 : 고농도 도핑층 19 : 콘택홀
20 : 콘택 물질
Claims (17)
- 실리콘기판에 활성영역을 정의하는 소자분리절연막을 형성하는 공정과,상기 실리콘기판 상부에 완충막 및 층간절연막을 형성하는 공정과,콘택마스크를 이용한 사진식각공정으로 상기 층간절연막 및 완충막을 식각하여 상기 실리콘기판을 노출시키는 콘택홀을 형성하는 공정과,상기 콘택홀 저부를 세척하는 공정과,상기 콘택홀 저부에 불순물을 이온주입하여 콘택 영역의 불순물 농도를 증가시키는 공정과,상기 콘택홀 저부의 실리콘기판 표면에 불순물을 도핑하되, PH3 과 N2 를 반응가스로 사용하는 공정과,상기 콘택홀을 매립하는 콘택 물질을 형성하는 공정을 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 완충막은 질화막인 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 층간절연막은 산화막 계열의 박막인 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 콘택홀 저부를 세척하는 공정은 콘택홀 식각 공정 시 손상된 부분을 제거하는 건식 세척 공정과, 탄소 복합 잔류물 및 자연산화막을 제거하는 습식 세척공정으로 실시되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서,상기 건식 세척 공정은 NH3, O2, He 및 N2 가스의 혼합가스로 플라즈마를 형성하여 실리콘기판 방향으로 1 ∼ 10㎾ 의 바이어스 파워를 인가하여 1 ∼ 5분간 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서,상기 건식 세척 공정은 NH3와 N2 가스의 혼합가스로 플라즈마를 형성한 후 100 ∼ 500℃의 온도에서 1 ∼ 10분간 열처리하여 실시하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서,상기 습식 세척 공정은 H2O2, H2SO4, NH4OH, HF, BOE 용액 및 이들의 조합으로 이루어지는 군에서 선택되는 하나를 희석하여 세척 용액으로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 이온주입공정은 1E10 ∼ 1E20 atoms/㎤ 도즈량의 인(P) 또는 비소(As)를 10 ∼ 100keV 의 이온주입 에너지로 주입하는 것을 특징으로 하는 반도체소자의 제조방법.
- 삭제
- 제 1 항에 있어서,상기 불순물의 도핑공정은 0.1 ∼ 10 Torr의 압력에서 400 ∼ 700 ℃ 의 온도에서 5 ∼ 60 분 동안 실시되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 콘택 물질은 0.1 ∼ 10 Torr의 압력 및 400 ∼ 700℃의 온도 하에서 MS(Mono silane), PH3 및 N2 혼합가스를 반응가스로 사용한 저압화학기상증착법으로 형성되는 다결정실리콘층인 것을 특징으로 하는 반도체소자의 제조방법.
- 제 11 항에 있어서,상기 MS(Mono silane) 는 500 ∼ 5000sccm 만큼 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 11 항에 있어서,상기 N2 는 100 ∼ 5000sccm 만큼 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 11 항에 있어서,상기 PH3 가스는 10 ∼ 1000sccm의 H2 가스에 1% 혼합하여 사용되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 콘택 물질은 1000 ∼ 5000Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 콘택 물질은 인(P)이 1.0E19 ∼ 3.0E20 atoms/㎤ 도핑된 다결정실리콘층인 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서,상기 콘택 물질은 상기 실리콘기판과의 콘택 계면으로부터 50 ∼ 500Å가 1.5E20 ∼ 3.0E20 atoms/㎤의 불순물 농도를 갖는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0061248A KR100499630B1 (ko) | 2002-10-08 | 2002-10-08 | 반도체소자의 제조방법 |
| US10/679,377 US7026250B2 (en) | 2002-10-08 | 2003-10-07 | Method for reducing contact resistance of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0061248A KR100499630B1 (ko) | 2002-10-08 | 2002-10-08 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040031953A KR20040031953A (ko) | 2004-04-14 |
| KR100499630B1 true KR100499630B1 (ko) | 2005-07-05 |
Family
ID=32064910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0061248A KR100499630B1 (ko) | 2002-10-08 | 2002-10-08 | 반도체소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7026250B2 (ko) |
| KR (1) | KR100499630B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100526575B1 (ko) * | 2003-12-11 | 2005-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| CN101494251B (zh) * | 2009-03-02 | 2010-06-09 | 苏州阿特斯阳光电力科技有限公司 | 一种制造精炼冶金多晶硅太阳能电池的磷扩散方法 |
| CN106133876A (zh) * | 2014-03-26 | 2016-11-16 | 东丽株式会社 | 半导体器件的制造方法及半导体器件 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231141A (ja) * | 1985-08-01 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02153525A (ja) * | 1988-12-05 | 1990-06-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR970063500A (ko) * | 1996-02-28 | 1997-09-12 | 문정환 | 반도체소자의 금속배선 형성방법 |
| KR0121870B1 (ko) * | 1994-01-11 | 1997-11-11 | 문정환 | 반도체 장치의 금속 콘택부 구조 및 형성방법 |
| KR19990006146A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2000182992A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 半導体装置の製造方法 |
| KR20020011014A (ko) * | 2000-07-31 | 2002-02-07 | 박종섭 | 반도체 소자의 콘택 형성방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2682455B2 (ja) * | 1994-07-07 | 1997-11-26 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| US6150247A (en) * | 1996-03-19 | 2000-11-21 | Vanguard International Semiconductor Corporation | Method for making polycide-to-polycide low contact resistance contacts for interconnections on integrated circuits |
| KR100322545B1 (ko) * | 1999-02-10 | 2002-03-18 | 윤종용 | 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법 |
| JP4807894B2 (ja) * | 1999-05-31 | 2011-11-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100338764B1 (ko) * | 1999-09-20 | 2002-05-30 | 윤종용 | 반도체 기판의 오염 물질을 제거하기 위한 세정액 및 이를 이용한 세정방법 |
| US6372657B1 (en) * | 2000-08-31 | 2002-04-16 | Micron Technology, Inc. | Method for selective etching of oxides |
| US6436808B1 (en) * | 2000-12-07 | 2002-08-20 | Advanced Micro Devices, Inc. | NH3/N2-plasma treatment to prevent organic ILD degradation |
| KR100363328B1 (ko) * | 2001-01-11 | 2002-12-05 | 삼성전자 주식회사 | 콘택 패드를 갖는 반도체 소자의 제조방법 |
| KR100470722B1 (ko) * | 2002-07-09 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치의 콘택홀 형성방법 |
-
2002
- 2002-10-08 KR KR10-2002-0061248A patent/KR100499630B1/ko not_active IP Right Cessation
-
2003
- 2003-10-07 US US10/679,377 patent/US7026250B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6231141A (ja) * | 1985-08-01 | 1987-02-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH02153525A (ja) * | 1988-12-05 | 1990-06-13 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR0121870B1 (ko) * | 1994-01-11 | 1997-11-11 | 문정환 | 반도체 장치의 금속 콘택부 구조 및 형성방법 |
| KR970063500A (ko) * | 1996-02-28 | 1997-09-12 | 문정환 | 반도체소자의 금속배선 형성방법 |
| KR19990006146A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2000182992A (ja) * | 1998-12-17 | 2000-06-30 | Sony Corp | 半導体装置の製造方法 |
| KR20020011014A (ko) * | 2000-07-31 | 2002-02-07 | 박종섭 | 반도체 소자의 콘택 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7026250B2 (en) | 2006-04-11 |
| US20040072431A1 (en) | 2004-04-15 |
| KR20040031953A (ko) | 2004-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372641B1 (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| US7288814B2 (en) | Selective post-doping of gate structures by means of selective oxide growth | |
| KR100637690B1 (ko) | 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법 | |
| KR20010063781A (ko) | 반도체소자의 제조방법 | |
| US20020089003A1 (en) | Transistor in a semiconductor device and method of manufacturing the same | |
| KR20040105194A (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100523014B1 (ko) | 반도체 장치의 제조 방법 | |
| WO1999056314A1 (en) | Method of forming side dielectrically isolated semiconductor devices and mos semiconductor devices fabricated by this method | |
| US20070022941A1 (en) | Method of forming a layer and method of manufacturing a semiconductor device using the same | |
| KR100499630B1 (ko) | 반도체소자의 제조방법 | |
| KR20040054146A (ko) | 터널 산화막 형성방법 및 이를 이용한 플래시 메모리소자의 플로팅 게이트 형성방법 | |
| JP4041676B2 (ja) | 半導体装置の製造方法 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| US6309939B1 (en) | Method of manufacturing a semiconductor device | |
| KR20050028573A (ko) | 반도체 소자의 제조방법 | |
| KR20030043498A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR100691937B1 (ko) | 반도체 소자의 제조 방법 | |
| US6362061B1 (en) | Method to differentiate source/drain doping by using oxide slivers | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100524464B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040006417A (ko) | 반도체 소자의 제조 방법 | |
| KR100511917B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100382556B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| CN112349586A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120524 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |