KR100511917B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100511917B1 KR100511917B1 KR10-2003-0033236A KR20030033236A KR100511917B1 KR 100511917 B1 KR100511917 B1 KR 100511917B1 KR 20030033236 A KR20030033236 A KR 20030033236A KR 100511917 B1 KR100511917 B1 KR 100511917B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- film
- forming
- oxide film
- nitride film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법을 개시하며, 개시된 본 발명의 방법은, 실리콘 기판 상에 패드산화막을 형성하는 단계; 상기 패드산화막 상에 퍼니스 LPCVD 공정에 따라 제 1실리콘 질화막을 형성하는 단계; 상기 제 1실리콘 질화막을 패터닝하는 단계; 상기 패터닝된 제 1실리콘 질화막을 이용해서 패드산화막과 기판을 식각하여 트랜치를 형성하는 단계; 상기 트랜치 표면에 열산화막을 형성하는 단계; 상기 기판 결과물을 단일 챔버 내의 히터 상에 안착시킨 상태로, LPCVD 공정을 진행하여 기판 결과물의 전면 상에 제 2실리콘 질화막을 형성하는 단계; 상기 트랜치를 매립하도록 제 2실리콘 질화막 상에 갭필 산화막을 형성하는 단계; 상기 제 1실리콘 질화막이 노출되도록 갭필 산화막을 화학기계연마하는 단계; 및 상기 제 1실리콘 질화막과 패드산화막을 차례로 제거하는 단계를 포함한 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한것으로, 트랜치(ST) 내에 형성된 열산화막과 실리콘 질화막 간의 식각 속도 차이에 의해 트랜치 상측 모서리 부분에 호(moat)가 발생되는 것을 방지할 수 있는 소자분리막 형성방법에 관한 것이다.
일반적으로 실리콘 웨이퍼에 형성되는 반도체 장치는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자 분리 영역을 포함한다. 특히 반도체 장치가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리 영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자 분리 영역의 형성은 모든 제조 단계에 있어서 초기 단계의 공정으로서, 활성영역의 크기 및 후공정 단계의 공정마진을 좌우하게 되기 때문이다.
일반적으로 반도체 장치의 제조에 널리 이용되는 로코스 소자분리 방법은 공정이 간단하다는 이점이 있지만 256M DRAM급 이상의 고집적화되는 반도체 소자에 있어서는 소자 분리 영역의 폭이 감소함에 따라 버즈비크(Bird' Beak)에 의한 펀 치쓰루(Punch-Through)와 소자 분리막의 두께 감소로 인하여 그 한계점에 이르고 있다.
이에따라, 고집적화된 반도체 장치의 소자 분리에 적합한 기술로 트랜치를 이용한 소자 분리 방법, 예컨대 샬로우 트랜치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.
도 1a 및 도 1c는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도이다. 또한, 도 2는 LPCVD 실리콘 질화막 형성용 퍼니스의 단면도이다.
종래 기술에 따른 반도체 소자의 소자분리막 형성 방법은, 먼저, 도 1a에 도시된 바와 같이, 실리콘 기판(1)상에 버퍼 역할을 하는 패드 산화막(2)과 산화를 억제하는 제 1실리콘 질화막(3)을 순차적으로 형성한 다음, 제 1실리콘 질화막(3) 상부에 소자분리영역이 정의된 감광막 패턴(4)을 형성한다.
그 다음, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(4)을 마스크로 하여, 제 1실리콘 질화막(3), 패드 산화막(2) 및 실리콘 기판(1)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST)를 형성한다.
이 후, 상기 감광막 패턴을 제거하고, 트랜치 식각시 유발되는 스트레스를 제거하기 위해 트랜치(ST)가 형성된 실리콘 기판(1) 상에 열산화막(5)을 형성하여 실리콘 기판(1)을 보호한다. 이때, 상기 패드 산화막(2)과 상기 열산화막(5)은 저온 산화 및 고온 산화를 수행함으로써 트랜치 모서리 부분의 각화현상을 억제한다.
이어, 상기 열산화막(5)을 포함한 기판 전면에 제 2실리콘 질화막(6)을 형성한다. 이때, 상기 제 1및 제 2실리콘 질화막(3)(6)은, 도 2에 도시된 퍼니스(furnace)(10) 내에서 LPCVD(Low Pressure Chemical Vapor Deposition)방법으로 형성한다. 또한, 상기 퍼니스(10)는 내부에 NH3 및 SiH2Cl2 공정가스가 공급되며, 압력은 1torr 이하로 셋팅된다. 즉, 상기 LPCVD 공정은 퍼니스 내에 다수의 웨이퍼(12)를 적재시키고 상기 웨이퍼(12) 사이로 상기 공정가스를 공급하는 방식으로 진행된다. 미설명된 도면부호 11은 웨이퍼를 고정시키기 위한 슬릿을 나타낸다.
그런 다음, 상기 제 2실리콘 질화막(6)이 구비된 기판 전면에 트랜치(ST)내를 매립하는 갭필옥사드막(7)을 형성하고, 도 1c에 도시된 바와 같이, 상기 갭필옥사이드막(7)을 화학기계연마하여 소자분리막(7a)을 형성한다. 이 후, H3PO4용액을 이용하여 상기 제 1실리콘 질화막(3) 및 패드산화막(2)을 습식 제거한다.
이어, 도면에 도시되지 않았지만, 상기 제 1실리콘 질화막과 패드산화막을 차례로 제거한 후, 문턱전압을 조정하기 위한 이온주입 공정을 진행하기 이전에, 실리콘 기판의 액티브영역 및 갭필옥사이드막이 트랜치(ST)내에 매립된 실리콘 기판 상부에 스크린 산화막을 형성한다. 그런다음, 이온주입 공정을 진행한 후, 상기 스크린 산화막을 제거하고, 실리콘 기판의 액티브 영역상에 게이트 절연막을 형성하기 전, 액티브 영역상에 잔류하는 자연 산화막 및 불순물을 제거하기 위해 HF용액을 이용하여 상기 자연산화막 및 불순물을 제거한다.
도 3은 종래 기술에 따른 문제점을 설명하기 위한 공정단면도이다.
그러나, 종래의 기술에서는 H3PO4용액을 이용한 제 1실리콘 질화막 및 패드산화막 제거를 위한 HF용액을 이용한 세정 공정을 진행 시, 상기 트랜치(ST) 내에 형성된 옥사이드 성분의 열산화막이 LPCVD 타입의 제 2실리콘 질화막보다 훨씬 큰 속도로 식각됨으로써, 도 3에 도시된 바와 같이, 트랜치 상측 모서리 부분에 호(A부분)가 형성된다. 따라서, 상기 호로 인하여 이후 수행될 게이트 금속막 식각시 폴리 실리콘막이 호 내에 존재할 수 있으므로 단락의 위험성이 있으며, 호를 통하여 누설전류가 발생되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 상기 열산화막과 제 2실리콘 질화막 간의 식각속도 차이를 줄임으로써, 트랜치 상측 모서리 부분에 발생되는 호의 깊이(depth)를 최소화할 수 있는 반도체 소자의 소자분리막 형성방법을 제공하는 데에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 실리콘 기판 상에 패드산화막을 형성하는 단계; 상기 패드산화막 상에 퍼니스 LPCVD 공정에 따라 제 1실리콘 질화막을 형성하는 단계; 상기 제 1실리콘 질화막을 패터닝하는 단계; 상기 패터닝된 제 1실리콘 질화막을 이용해서 패드산화막과 기판을 식각하여 트랜치를 형성하는 단계; 상기 트랜치 표면에 열산화막을 형성하는 단계; 상기 기판 결과물을 단일 챔버 내의 히터 상에 안착시킨 상태로, LPCVD 공정을 진행하여 기판 결과물의 전면 상에 제 2실리콘 질화막을 형성하는 단계; 상기 트랜치를 매립하도록 제 2실리콘 질화막 상에 갭필 산화막을 형성하는 단계; 상기 제 1실리콘 질화막이 노출되도록 갭필 산화막을 화학기계연마하는 단계; 및 상기 제 1실리콘 질화막과 패드산화막을 차례로 제거하는 단계를 포함한 것을 특징으로 한다.
여기서, 상기 제 2실리콘 질화막을 형성하기 위한 단일 챔버 LPCVD 공정은 공정가스로서 NH3 및 SiH4 가스를 이용하며, 압력은 10∼100Torr를 유지하여 수행하는 것이 바람직하다.
또한, 상기 NH3 가스의 유량은 10∼2000sccm으로 하며. 상기 SiH4 가스의 유량은 10∼100sccm으로 하는 것이 바람직하다.
(실시예)
이하, 첨부한 도면을 참조하여 반도체 소자의 소자분리막 형성방법에 대한 바람직한 실시예를 상세히 설명한다.
도 4a 내지 도 4c는 본 발명의 소자분리막 형성방법을 설명하기 위한 단면도이다. 또한, 도 5는 본 발명에 따른 LPCVD 실리콘 질화막 형성용 단일 챔버의 단면도이다.
본 발명의 소자분리막 형성방법은, 도 4a에 도시된 바와 같이, 실리콘 기판(20) 상에 버퍼 역할을 하는 패드 산화막(21)과 산화를 억제하는 제 1실리콘 질화막(22)을 순차적으로 형성한다. 이때, 상기 제 1실리콘 질화막(22)은 퍼니스 내에서 LPCVD 방법으로 형성한다.
이어, 상기 제 1실리콘 질화막(22) 상부에 소자분리영역을 형성시키기 위한 감광막 패턴(23)을 형성한다. 이때, 제 1실리콘 질화막(22)과 감광막 패턴(23) 사이에는 패터닝 능력을 향상시키기 위해 별도의 유기 반사방지막(미도시)을 도포시킬 수도 있다.
그런 다음, 도 4b에 도시된 바와 같이, 상기 감광막 패턴(23)을 식각장벽으로 하여, 제 1실리콘 질화막(22), 패드 산화막(21) 및 실리콘 기판(20)을 소정 깊이만큼 식각하여, 샬로우 트랜치(ST1)를 형성한다. 이 후, 상기 감광막 패턴을 제거하고, 트랜치(ST1)가 형성된 실리콘 기판(20) 상에 열산화막(24)을 형성함으로서, 트랜치 식각시 기판 표면에 유발되는 스트레스를 제거한다. 이때, 상기 패드 산화막(21)과 상기 열산화막(24)은 저온 산화 및 고온 산화를 수행함으로써 트랜치 모서리 부분의 각화현상을 억제한다.
이어, 상기 열산화막(24)을 포함한 기판 전면에 제 2실리콘 질화막(25)을 형성한다. 이때, 상기 제 2실리콘 질화막(25)은 도 5에 도시된 단일 챔버(30) 내에서 LPCVD방식으로 진행된다. 여기서, 상기 단일 챔버(30)는 내부에 웨이퍼(32)가 안착되는 히터(31)가 장착되어 있으며, 챔버(30)의 공급관(미도시)을 통해 NH3 및 SiH4 공정가스가 공급되며, 압력은 10∼100torr로 셋팅된다. 상기 NH3 가스의 유량은 10∼2000sccm의 유량으로, 그리고, 상기 SiH4가스의 유량은 10∼100sccm으로 공급함이 바람직하다.
즉, 본 발명에 따른 단일 챔버를 이용한 LPCVD 공정은 단일 챔버(30) 내에 한장의 웨이퍼(32)를 히터(31)위에 안착시키고 상기 웨이퍼(32) 위로 공정가스를 공급하는 방식으로 진행된다.
그런 다음, 제 2실리콘 질화막(25)을 포함한 트랜치(ST1) 구조 전면에 갭필옥사이드막(26)을 매립한다.
이 후, 도 4c에 도시된 바와 같이, 상기 갭필옥사이드막에 화학기계연마 공정을 수행하여 소자분리막(26a)을 형성한 다음, 상기 감광막 패턴을 제거한다. 이어, H3PO4용액을 이용하여 소자분리막(26a)에 의해 분리되어 있는 제 1실리콘 질화막 및 패드산화막(2)을 습식 식각한다. 이때, 상기 습식 식각 공정에서 제 2실리콘 질화막 및 열산화막도 함께 제거된다. 한편, 상기 H3PO4용액은 H3PO4:H2O의 비율을 2:1∼1:2로 하고, 온도를 150∼170℃온도를 유지한다.
실제로, H3PO4액 내의 H3PO4:H2O의 비율을 1:1로 하고, 온도를 160℃로 유지한 상태에서, 습식 식각 공정을 진행하게 되면, 제 2실리콘 질화막은 분당 50∼150Å의 식각속도를 나타내는 것을 알 수 있다.
즉, 단일 챔버 내에서 LPCVD공정에 의해 형성된 실리콘 질화막은 습식식각 특성이 변화이 변화되며, H3PO4습식액을 이용한 습식 식각 공정에서 열산화막과의 식각속도 차이를 줄일 수 있다.
그런 다음, 도면에 도시되지 않았지만, 소자분리막드막을 포함한 실리콘 기판 상부에 스크린 산화막을 형성하고, 이온주입 공정을 진행한 후, 상기 스크린 산화막을 제거한다. 이 후, 실리콘 기판의 액티브 영역상에 게이트 절연막을 형성하기 전에, HF용액을 이용하여 습식 식각 공정을 진행함으로써, 액티브영역 상에 잔류하는 상기 자연산화막 및 불순물을 제거한다. 이때, 상기 HF용액은 HF:H2O의 비율을 20:1∼100:1로 하고, 바람직하게는 HF:H2O을 50:1로 한다. 상기 HF:H2O가 50:1을 유지하는 HF용액을 이용하여 습식 식각 공정을 진행하게 되면, 제 2실리콘 질화막은 초당 0.1∼1.0Å의 식각속도를 나타낸다.
즉, 단일 챔버 내에서 LPCVD공정에 의해 형성된 실리콘 질화막은 습식식각 특성이 변화이 변화되며, HF용액을 이용한 습식 식각 공정에서 열산화막과의 식각속도 차이를 줄일 수 있다.
본 발명에 따르면, 단일 챔버 내에서 LPCVD공정에 의해 실리콘 질화막을 형성함으로써, 이 후의 H3PO4용액을 이용한 습식 식각 공정 또는 HF용액을 이용한 습식 세정 공정에서 옥사이드 계열의 열산화막과의 식각 속도 차이를 줄일 수 있다. 따라서, 트랜치 상측 모서리 부분에 발생되는 호의 깊이를 최소화할 수 있다.
이상에서 설명한 바와같이, 본 발명은 기존의 퍼니스를 이용한 LPCVD 타입 대신 단일 챔버를 이용한 LPCVD 타입으로 실리콘 질화막을 형성함으로써, 상기 실리콘 질화막의 습식 식각비 특성을 변화시킬 수 있다. 즉, 열산화막과 실리콘 질화막 간의 식각속도 차이를 줄일 수 있으므로, 트랜치 상측 모서리 부분에 발생되는 호의 깊이(depth)를 최소화할 수 있을 뿐더러, 문턱전압 증가와 편차(variation) 폭을 줄일 수 있다.
또한, 본 발명은 게이트 금속막 식각 시 폴리 실리콘막이 호 내에 잔류되는 것을 방지하여, 단락 및 누설 전류 발생을 없앨 수 있다.
한편, 본 발명의 요지를 벗어나지 않는 범위내에서 다양하게 변경하여 실시할 수 있다.
도 1a 및 도 1c는 종래의 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도.
도 2는 종래 기술에 따른 LPCVD 실리콘 질화막 형성용 퍼니스의 단면도.
도 3은 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 대한 문제점을 설명하기 위한 단면도.
도 4a 내지 도 4c는 본 발명의 반도체 소자의 소자분리막 형성방법의 바람직한 실시예를 설명하기 위한 단면도.
도 5는 본 발명에 따른 LPCVD 실리콘 질화막 형성용 단일 챔버의 단면도.
* 도면의 주요부분에 대한 부호설명 *
11 : 실리콘 기판 12 : 패드 산화막
13 : 실리콘 질화막 14 : 감광막 패턴
15 : 갭필 옥사이드막 16 : 제1 산화막
17 : 제2 산화막 d : 트랜치와 갭필옥사이드막 사이의 틈
Claims (3)
- 실리콘 기판 상에 패드산화막을 형성하는 단계;상기 패드산화막 상에 퍼니스 LPCVD 공정에 따라 제 1실리콘 질화막을 형성하는 단계;상기 제 1실리콘 질화막을 패터닝하는 단계;상기 패터닝된 제 1실리콘 질화막을 이용해서 패드산화막과 기판을 식각하여 트랜치를 형성하는 단계;상기 트랜치 표면에 열산화막을 형성하는 단계;상기 기판 결과물을 단일 챔버 내의 히터 상에 안착시킨 상태로, LPCVD 공정을 진행하여 기판 결과물의 전면 상에 제 2실리콘 질화막을 형성하는 단계;상기 트랜치를 매립하도록 제 2실리콘 질화막 상에 갭필 산화막을 형성하는 단계;상기 제 1실리콘 질화막이 노출되도록 갭필 산화막을 화학기계연마하는 단계; 및상기 제 1실리콘 질화막과 패드산화막을 차례로 제거하는 단계를 포함한 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 1 항에 있어서, 상기 제 2실리콘 질화막을 형성하기 위한 단일 챔버 LPCVD 공정은 공정가스로서 NH3 및 SiH4 가스를 이용하며, 압력은 10∼100Torr를 유지하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제 2 항에 있어서, 상기 NH3 가스의 유량은 10∼2000sccm으로 하고, 그리고, 상기 SiH4 가스의 유량은 10∼100sccm으로 하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0033236A KR100511917B1 (ko) | 2003-05-24 | 2003-05-24 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0033236A KR100511917B1 (ko) | 2003-05-24 | 2003-05-24 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040100769A KR20040100769A (ko) | 2004-12-02 |
| KR100511917B1 true KR100511917B1 (ko) | 2005-09-02 |
Family
ID=37378112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0033236A KR100511917B1 (ko) | 2003-05-24 | 2003-05-24 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100511917B1 (ko) |
-
2003
- 2003-05-24 KR KR10-2003-0033236A patent/KR100511917B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040100769A (ko) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100316221B1 (ko) | 얕은트렌치격리신기술 | |
| KR100224700B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100683401B1 (ko) | 에피층을 이용한 반도체 장치 및 그 제조방법 | |
| US6331472B1 (en) | Method for forming shallow trench isolation | |
| EP1000439B1 (en) | Method of forming side dielectrically isolated semiconductor devices | |
| US6987064B2 (en) | Method and composition to improve a nitride/oxide wet etching selectivity | |
| KR100895825B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100511917B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100419872B1 (ko) | 반도체소자 격리방법 | |
| KR100561515B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100766277B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100419873B1 (ko) | 반도체소자의 격리방법 | |
| KR100632053B1 (ko) | 반도체 장치의 소자 분리막의 제조 방법 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR20030056388A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20000046948A (ko) | 복합 반도체소자의 소자분리막 형성방법 | |
| KR20050012584A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100541707B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JP2005277384A (ja) | 半導体素子の製造方法 | |
| KR20050118489A (ko) | 반도체 소자의 소자분리 방법 | |
| KR20050002492A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050012652A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050002506A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20060009415A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |