JP2005277384A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005277384A JP2005277384A JP2004370805A JP2004370805A JP2005277384A JP 2005277384 A JP2005277384 A JP 2005277384A JP 2004370805 A JP2004370805 A JP 2004370805A JP 2004370805 A JP2004370805 A JP 2004370805A JP 2005277384 A JP2005277384 A JP 2005277384A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hard mask
- mask film
- etching
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 58
- 150000004767 nitrides Chemical class 0.000 claims abstract description 38
- 238000000059 patterning Methods 0.000 claims abstract description 16
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 38
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 17
- 238000002955 isolation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 229910019142 PO4 Inorganic materials 0.000 abstract 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 abstract 1
- 239000010452 phosphate Substances 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000011800 void material Substances 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Weting (AREA)
- Element Separation (AREA)
Abstract
【課題】 窒化膜ストリップ工程に、酸化膜エッチャントを用いた所定のエッチングを行う段階を追加して窒化膜上の自然酸化膜を除去するが、エッチャントの割合を調節してエッチャントによる下部構造物の損傷を防止することを目的としている。
【解決手段】 酸化膜エッチャントと化学的に反応し易いパターン膜の上部に窒化膜系列のハードマスク膜を形成する段階と、前記ハードマスク膜をパターニングした後、前記ハードマスク膜をエッチングマスクとするエッチング工程を行ってパターン膜をエッチングする段階と、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記ハードマスク膜上に形成された自然酸化膜を除去するが、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、リン酸ディップアウト工程を行って前記ハードマスク膜をストリップする段階とを含む。
【選択図】 図４
【解決手段】 酸化膜エッチャントと化学的に反応し易いパターン膜の上部に窒化膜系列のハードマスク膜を形成する段階と、前記ハードマスク膜をパターニングした後、前記ハードマスク膜をエッチングマスクとするエッチング工程を行ってパターン膜をエッチングする段階と、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記ハードマスク膜上に形成された自然酸化膜を除去するが、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、リン酸ディップアウト工程を行って前記ハードマスク膜をストリップする段階とを含む。
【選択図】 図４
Description
本発明は、半導体素子の製造方法に係り、特に、窒化膜をハードマスクとして用いてポリシリコン膜をパターニングする場合に生じる素子の問題点を解決するための技術に関する。
一般に、半導体素子の製造工程においては感光膜を用いて微細パターンを形成していた。しかしながら、パターンの縦横比が大きくなり、集積度が増加することによって感光膜のみではパターニングが難しくなるという問題点が生じていた。したがって、下部のパターニングしようとする膜よりエッチング比の大きい膜をハードマスク膜としてパターニングした。すなわち、ポリシリコン膜または酸化膜のパターニングのために窒化膜をハードマスク膜として使用する。
半導体基板上にポリシリコン膜または酸化膜を蒸着し、順次に窒化膜を蒸着する。窒化膜をパターニングした後、これをエッチングマスクとするエッチング工程を行い、ポリシリコン膜または酸化膜をパターニングする。窒化膜ストリップ工程を行って窒化膜を除去する。これにより、ポリシリコン膜または酸化膜がパターニングされる。
従来の窒化膜ストリップ工程は、高温のリン酸水溶液に半導体基板を浸漬して窒化膜を除去する、いわゆるリン酸ディップアウト工程を用いた。しかし、このようなリン酸ディップアウト工程の際に、窒化膜の上部に異常酸化膜が形成されて窒化膜が完全除去されない場合が発生するという問題点が生ずる。また、これを解決するために過度の窒化膜ストリップ工程を行えば、下部パターンに損傷が発生する。これにより、下部に形成されたポリシリコン膜のようなパターンに大きい影響を及ぼすことになる。
したがって、本発明は、かかる従来の問題点を解決するためのもので、その目的は、窒化膜ストリップ工程に酸化膜エッチャントを用いた所定のエッチングを行う段階を追加して窒化膜上の異常酸化膜を除去するに際して、エッチャントの割合を調節してエッチャントによる下部構造物の損傷を防止することが可能な半導体素子の製造方法を提供することにある。
上記目的を達成するために、本発明は、酸化膜エッチャントと化学的に反応し易いパターン膜の上部に窒化膜系列のハードマスク膜を形成する段階と、前記ハードマスク膜をパターニングした後、パターニングされた前記ハードマスク膜をエッチングマスクとするエッチング工程を行ってパターン膜をエッチングする段階と、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記ハードマスク膜上に形成された自然酸化膜を除去するに際して、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、リン酸ディップアウト工程を行って前記ハードマスク膜をストリップする段階とを含む半導体素子の製造方法を提供する。
好ましくは、前記パターン膜としてポリシリコン膜または酸化膜を使用することが効果的である。
また、半導体基板上にトンネル酸化膜、第１導電膜及び第１ハードマスク膜を蒸着する段階と、素子分離マスクを用いて前記第１ハードマスク膜をパターニングした後、パターニングされた前記第１ハードマスク膜をエッチングマスクとして前記第１導電膜、前記トンネル酸化膜及び前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、前記トレンチを酸化膜で埋め込み、前記第１ハードマスク膜を静止膜とする平坦化工程を行って素子分離膜を形成する段階と、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記第１ハードマスク膜上に残留した酸化膜を除去するに際して、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、第１ハードマスク膜のストリップ工程を行って、残留した前記第１ハードマスク膜をストリップする段階と、全体構造上に第２導電膜及び第２ハードマスク膜を形成する段階と、前記第２ハードマスク膜をパターニングした後、パターニングされた第２ハードマスク膜をエッチングマスクとして第２導電膜をエッチングする段階と、ＨＦとＮＨ４Ｆとが混合された前記ＢＯＥ溶液を用いたエッチング工程を行って、前記第２ハードマスク膜上に形成された酸化膜を除去するに際して、前記ＢＯＥ溶液内のＮＨ４Ｆの割合を調節し、前記ＢＯＥ溶液の温度を高めてエッチングを行う段階と、第２ハードマスク膜のストリップ工程を行って残留した前記第２ハードマスク膜をストリップし、前記第１導電膜及び第２導電膜から構成されたフローティングゲート電極を形成する段階とを含む半導体素子の製造方法を提供する。
好ましくは、ＨＦとＮＨ４Ｆとが混合された前記ＢＯＥ溶液を用いたエッチング工程は、前記ＢＯＥ溶液の温度が１５℃以上、且つ２６℃以下の場合、ＨＦとＮＨ４Ｆとの組成比を１：７以上、且つ１：１０以下にして行うことが効果的である。
好ましくは、ＨＦとＮＨ４Ｆとが混合された前記ＢＯＥ溶液を用いたエッチング工程は、前記ＢＯＥ溶液の温度が２６℃以上、且つ４０℃以下の場合は、ＨＦとＮＨ４Ｆとの組成比を１：４以上、且つ１：７以下にして行うことが効果的である。
好ましくは、前記素子分離用トレンチを形成する段階の後、イオン注入を行って、前記トレンチの側壁に漏洩を防止するためのイオン層を形成する段階を更に含むことが効果的である。
好ましくは、前記第１導電膜及び第２導電膜としてポリシリコン膜を使用し、前記第１ハードマスク膜及び第２ハードマスク膜として窒化膜を使用することが効果的である。
本発明は、窒化膜系列のハードマスク膜をエッチングマスクとして用いて微細パターンを形成することができる。
また、ハードマスク膜のストリップ工程の前に酸化膜エッチャントを用いた所定のエッチングを行う段階を追加し、窒化膜上の異常酸化膜を除いてハードマスク膜を効果的に除去することができる。
また、酸化膜エッチャントとしてＨＦとＮＨ４Ｆとの組成比及びエッチング温度が最適化されたＢＯＥを用いることで、ハードマスク膜の下部パターンのボイド発生を効果的に防止することができる。
以下、添付図面を参照して本発明の実施例を更に詳しく説明する。しかしながら、本発明は、下記の実施例に限定されるものではなく、互いに異なる様々な形で実現可能である。但し、本実施例は本発明の開示を完全にし、通常の知識を有する者に発明の範疇を完全に知らせるために提供するものである。図面上において、同一の符号は同一の要素を示す。
本発明の窒化膜ストリップ工程は、酸化膜エッチャントを用いて、窒化膜の表面に形成された酸化膜を除去した後、リン酸を用いて窒化膜を除去する。
図１は窒化膜ストリップ工程の際に酸化膜エッチャントによってボイドが形成されることを説明するための断面図であり、図２はＳＥＭ（Scanning Electron Microscope；走査型電子顕微鏡）写真である。
図１及び図２を参照すると、酸化膜を除去する際に、窒化膜２０に生じたクラックから酸化膜エッチャントが侵入する。かかる酸化膜エッチャントは窒化膜２０の下部の該酸化膜エッチャントと化学的に反応し易いパターン膜であるポリシリコン膜１０または酸化膜を損傷させる。以降、リン酸を用いて窒化膜２０を除去すれば、パターニングされたポリシリコン膜１０または酸化膜上にボイドが形成されるという問題点が発生する。
したがって、本発明では、酸化膜エッチャントの濃度比とエッチャントの温度とを調節して窒化膜２０の上部の酸化膜のみを効果的に除去することができる。好ましくは、本実施例では、酸化膜エッチャントとして、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ（Buffered Oxide Etchant）溶液を使用するが、ＢＯＥ溶液の温度が１５℃以上、且つ２６℃以下の場合はＨＦとＮＨ４Ｆとの組成比を１：７以上、且つ１：１０以下にし、温度が２６℃以上、且つ４０℃以下の場合はＨＦとＮＨ４Ｆとの組成比を１：４以上、且つ１：７以下にすることが効果的である。
これについて、図面を参照して具体的に説明する。
図３及び図４は本発明に係る半導体素子の製造方法を説明するための断面図である。
図３（ａ）を参照すると、半導体基板１１０上にトンネル酸化膜１２０、第１導電膜１３０、及び第１ハードマスク膜１４０を蒸着する。素子分離マスクを用いて第１ハードマスク膜１４０をパターニングする。パターニングされた第１ハードマスク膜１４０をエッチングマスクとするエッチング工程を行い、第１導電膜１３０、トンネル酸化膜１２０及び半導体基板１１０をエッチングして素子分離用トレンチ（図示せず）を形成する。トレンチを酸化膜で埋め込んで第１ハードマスク膜１４０を静止膜とする平坦化工程を行なって平坦化し、素子分離膜１５０を形成する。
ＨＦとＮＨ４Ｆとの組成比及びエッチング温度が最適化されたＢＯＥ溶液を用いたエッチング工程を行い、第１ハードマスク膜１４０の上部に残留した酸化膜１４２を除去する。
次に、これについて更に詳しく説明する。
半導体基板１１０にウェルとしきい値電圧調節のためのイオン注入を行い、ウェルとしきい値電圧調節イオン層（図示せず）を形成する。ウェルはトリプルウェル、Ｎウェル及びＰウェルを形成することが好ましい。前記ウェルとしきい値電圧調節イオン層とが形成された半導体基板１１０上にトンネル酸化膜１２０、第１導電膜１３０及び第１ハードマスク膜１４０を形成する。
トンネル酸化膜１２０を蒸着する前に、Ｈ２ＯとＨＦとの混合割合が５０：１であるＤＨＦ(Dilute ＨＦ)と、ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏから構成されたＳＣ-１(Standard Cleaning-１)とを用いるか、或いはＮＨ４ＦとＨＦとの混合割合が１００：１〜３００：１であるＢＯＥ(Buffered Oxide Etch)と、ＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２Ｏから構成されたＳＣ-１とを用いて前処理洗浄工程を行うことができる。
トンネル酸化膜１２０を乾式または湿式酸化方式で７５０℃〜８５０℃の温度で３０Å〜１００Åの厚さに形成することが好ましい。
第１導電膜１３０は、後続工程を通じてフローティングゲートの一部として用いられるポリシリコン膜を使用することが好ましい。第１導電膜１３０は、ＣＶＤ(Chemical Vapor Deposition)法、ＬＰＣＶＤ(Low Pressure ＣＶＤ）法、ＰＥＣＶＤ(Plasma EnhancedＣＶＤ)法、またはＡＰＣＶＤ(Atmospheric Pressure ＣＶＤ)法で蒸着するものであって、３００Å〜５００Åの厚さに形成することが好ましい。
第１ハードマスク膜１４０として窒化膜系列の物質膜を用いて後続のトレンチをエッチングする際に、酸化膜エッチャントと化学的に反応し易いポリシリコン膜からなる第１導電膜１３０やトンネル酸化膜１２０等のパターン膜を有する下部の構造物を保護できるようにすることが好ましい。第１ハードマスク膜１４０は９００Å〜１２００Åの厚さに形成することが好ましい。第１ハードマスク膜１４０としてＳｉＯＮ膜を使用することもできる。
第１ハードマスク膜１４０上に感光膜を蒸着した後、素子分離用マスクを用いたフォトエッチング工程を行い、素子分離領域の開放された感光膜パターン（図示せず）を形成する。前記感光膜パターンをエッチングマスクとするエッチング工程を行い、第１ハードマスク膜１４０をパターニングすることが好ましい。所定のストリップ工程を行って感光膜パターンを除去する。パターニングされた第１ハードマスク膜１４０をエッチングマスクとするエッチング工程を行い、パターン膜となる第１導電膜１３０、トンネル酸化膜１２０及び半導体基板１１０を順次にエッチングして素子分離用トレンチ（図示せず）を形成することが好ましい。第１ハードマスク膜１４０をエッチングマスクとするエッチング工程としては、プラズマを用いた乾式エッチングを行うことが好ましい。
トレンチをエッチングした後、トレンチの側壁のエッチングダメージを補償するための側壁酸化工程を行うことが好ましい。全体の構造上にフィールド酸化膜を蒸着した後、第１ハードマスク膜１４０を静止膜とする平坦化工程を行い、素子分離膜１５０を形成することが好ましい。フィールド酸化膜は、トレンチの形成された全体構造の上部に後続の平坦化工程のマージンを考慮して厚さ４０００Å〜６０００ÅのＨＤＰ（High Density Plasma）酸化膜を蒸着するが、トレンチの内部に空いた空間が形成されないように埋め立てることが好ましい。平坦化工程は、第１ハードマスク膜１４０を静止膜とするＣＭＰ(Chemical Mechanical Polishing）を行うことが好ましい。また、素子分離用トレンチ形成の後、所定のイオン注入工程を行い、トレンチの側壁を介した漏洩電流を防止するためのイオン注入層（イオン層）を形成することもできる。
ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いて、第１ハードマスク膜１４０の上部に残留した自然酸化膜となる酸化膜１４２を除去する。本発明では、ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液内のＮＨ４Ｆの割合を相対的に高め或いは温度を上昇させて、即ち、ＢＯＥ溶液内のＮＨ４Ｆの割合を調節し、該ＢＯＥ溶液の温度を高めてエッチングを行なうことで第１ハードマスク膜１４０の上部に残留した酸化膜１４２のみを効果的に除去することができる。
上記の工程、すなわちプラズマエッチング工程またはイオン注入工程によって第１ハードマスク膜１４０にクラックが生じる。したがって、ＨＦとＮＨ４Ｆとの組成比に変化を与えないＢＯＥ溶液を用いて、第１ハードマスク膜１４０の上部に形成された酸化膜１４２を除去する場合、第１ハードマスク膜１４０のクラックからＢＯＥ溶液が侵透する。これにより、図１及び図２で示したように、下部の第１導電膜の一部がエッチングされてボイド現象が発生する。
本発明では、ＢＯＥ溶液の温度が１５℃以上、且つ２６℃以下の場合、ＨＦとＮＨ４Ｆとの組成比を１：７以上、且つ１：１０以下にしてエッチングを行うことが好ましい。また、ＢＯＥ溶液の温度が２６℃以上、且つ４０℃以下の場合は、ＨＦとＮＨ４Ｆとの組成比を１：４以上、且つ１：７以下にしてエッチングを行うことが好ましい。
より好ましくは、ＢＯＥ溶液の温度を２４℃以上、且つ２６℃以下にし、ＨＦとＮＨ４Ｆとの組成比を１：７．４以上、且つ１：９．４以下にしてエッチングを行うことが効果的である。また、ＢＯＥ溶液の温度を３５℃以上、且つ３９℃以下とし、ＨＦとＮＨ４Ｆとの組成比を１：４．４以上、且つ１：６．４以下としてエッチングを行うことが効果的である。
最も好ましくは、ＢＯＥ溶液の温度を２４．５℃以上、且つ２５．５℃以下にし、ＨＦとＮＨ４Ｆとの組成比を１：７．９以上、且つ１：８．９以下にしてエッチングを行うことが効果的である。また、ＢＯＥ溶液の温度を３６℃以上、且つ３８℃以下にして、ＨＦとＮＨ４Ｆとの組成比を１：４．９以上、且つ１：５．９以下にしてエッチングを行うことが効果的である。
これは、ＨＦとＮＨ４Ｆとの組成比が上記の割合及び温度より低い場合は、第１ハードマスク膜１４０上の酸化膜１４２を効果的に除去し難くなるという問題点があり、上記の割合及び温度より高い場合は、ボイドが発生するという問題点がある。すなわち、これは第１導電膜１３０として用いられるポリシリコン膜とＢＯＥ溶液間の反応がＢＯＥ溶液のＮＨ４ＦとＨＦとの割合によって大きく左右されるためである。以下の化学式１はシリコンとＢＯＥとの反応式を示すものである。
〔化学式１〕
Initial reaction(buffer ox etch)
ＳｉＯ２＋４ＨＦ＋２ＮＨ４Ｆ→（ＮＨ４）２ＳｉＦ６＋２Ｈ２Ｏ
Bunker propagation reaction（ｃ−Ｓｉ etch）
Ｓｉ＋４ＯＨ→Ｓｉ（ＯＨ）４
Ｓｉ（ＯＨ）４＋４ＨＦ＋２ＮＨ４Ｆ→（ＮＨ４）２ＳｉＦ６＋４Ｈ２Ｏ
Initial reaction(buffer ox etch)
ＳｉＯ２＋４ＨＦ＋２ＮＨ４Ｆ→（ＮＨ４）２ＳｉＦ６＋２Ｈ２Ｏ
Bunker propagation reaction（ｃ−Ｓｉ etch）
Ｓｉ＋４ＯＨ→Ｓｉ（ＯＨ）４
Ｓｉ（ＯＨ）４＋４ＨＦ＋２ＮＨ４Ｆ→（ＮＨ４）２ＳｉＦ６＋４Ｈ２Ｏ
すなわち、ＨＦ４Ｆの割合を相対的に減少または増加させたり、温度を上向きに調節したりすることにより、前述した第１ハードマスク膜１４０の下部のパターン膜となる第１導電膜１３０の一部にボイドが形成されるボイド現象を防止することができる。したがって、本発明は、ＨＦとＮＨ４Ｆとの組成比及びエッチング温度が最適化されたＢＯＥを用いたエッチング工程を行うことにより、第１ハードマスク膜１４０の上部に残留した酸化膜１４２を除去することができ、ＢＯＥによる下部のボイド現象を防止することができる。
再びＢＯＥ溶液の混合程度を説明すれば次のようである。ＢＯＥの温度が１５℃以上、且つ２６℃以下の場合、ＢＯＥ内のＨＦ、ＮＨ４ＦとＤＩウォータ(Water)がそれぞれ３.５％〜４.５％、１７％〜２３％、７２.５％〜７９.５％で混合されることが好ましい。ＢＯＥの温度が２６℃以上、且つ４０℃以下である場合、ＢＯＥ内のＨＦ、ＮＨ４ＦとＤＩウォータがそれぞれ６％〜８％、３６％〜４０％、５２％〜５８％で混合されることが好ましい。
図３（ｂ）を参照すると、第１ハードマスク膜１４０のストリップ工程を行い、残留した第１ハードマスク膜１４０を除去する。前記ストリップ工程として、リン酸（Ｈ３ＰＯ４）水溶液を用いたリン酸ディップアウト工程を行うことが好ましい。これは、第１ハードマスク膜１４０として窒化膜を用いるためである。第１ハードマスク膜１４０のストリップ工程は、リン酸水溶液内に半導体基板をディップアウトし、残留した第１ハードマスク膜１４０を除去することが効果的である。この際、ディップアウトタイプは、工程の条件に応じて多様に行うことができる。本実施例では、ストリップ工程の前に、ＢＯＥを用いた酸化膜除去工程を行うので、窒化膜がリン酸水溶液に完全に露出する可能性もある。
図４（ａ）及び図４（ｂ）を参照すると、全体の構造上に第２導電膜１６０及び第２ハードマスク膜１７０を形成する。第２ハードマスク膜１７０をパターニングした後、パターニングされた第２ハードマスク膜１７０をエッチングマスクとして第２導電膜１６０をエッチングする。ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って第２ハードマスク膜１７０上の酸化膜１７２を除去し、第２ハードマスク膜１７０のストリップ工程を行って、残留した第２ハードマスク膜１７０をストリップして除去する。これにより、第１導電膜１３０と第２導電膜１６０とから構成されたフローティングゲート電極１８０が形成される。
第２導電膜１６０を蒸着する前に、下部の第１導電膜１３０上の自然酸化膜及び不純物を除去するために所定の洗浄工程を行うことが好ましい。これは、本実施例で説明するフローティングゲート電極が、第１導電膜１３０及び第２導電膜１６０のように２つの層の膜を用いるので、その界面での不純物による問題を解決するためである。第２導電膜１６０としてはポリシリコン膜を使用し、第２ハードマスク膜１７０としては窒化膜を使用することが好ましい。本発明において、ハードマスク膜を用いて下部の導電膜をパターニングする理由は下部の構造物を保護するためであり、また、素子のデザインルールが減少することによって感光膜だけでは高段差を有する微細パターンを形成し難いという問題点があるためである。
第２ハードマスク膜１７０上に感光膜を塗布した後、フォトエッチング工程によってフローティングゲート電極用感光膜パターン（図示せず）を形成する。前記感光膜パターンをエッチングマスクとして第２ハードマスク膜１７０をエッチングする。所定のストリップ工程を通じて感光膜パターンを除去する。
第２ハードマスク膜１７０をエッチングマスクとするプラズマドライエッチングを行って第２導電膜１６０をエッチングする。これにより、第１導電膜１３０及び第２導電膜１６０からなるフローティングゲート電極１８０が形成される。プラズマ乾式エッチング工程は高温下で行われるので、第２ハードマスク膜１７０の上部に好ましくない自然酸化膜が形成される。したがって、前述したように、ＨＦとＮＨ４Ｆとの組成比及びエッチング温度が最適化されたＢＯＥを用いたエッチング工程を行い、第２ハードマスク膜１７０の上部に残留した酸化膜１７２を除去した後、第２ハードマスク膜１７０のストリップ工程を行い、第２導電膜１６０の上部に残留した第２ハードマスク膜１７０を除去することが効果的である。
全体の構造上に誘電体膜（図示せず）及びコントロールゲート電極用の第３導電膜（図示せず）、金属膜（図示せず）、ゲートパターニング膜（図示せず）を形成する。パターニング工程を行ってゲートパターニング膜、金属膜、第３導電膜及び誘電体膜をエッチングすることによりコントロールゲート電極（図示せず）を形成し、引き続きフローティングゲート電極１８０を孤立させ、フローティングゲート電極１８０及びコントロールゲート電極から構成されたフラッシュ素子のゲート電極を形成する。この際、誘電体膜としてはＯＮＯ構造の誘電体膜を使用することが好ましい。第３導電膜としては、第１導電膜１３０及び第２導電膜１６０と同様に、ポリシリコン膜を使用することが好ましい。また、金属膜としてタングステンシリサイド膜またはタングステン膜を使用することが好ましい。ゲートパターニング膜としては窒化膜系列の物質膜を使用することが好ましい。
その後、所定のイオン注入工程を行ってソース／ドレイン（図示せず）を形成することもできる。また、ゲートエッチングによる損傷を補償するためのゲート側壁酸化工程を行うこともできる。
本発明の活用例として、半導体素子の製造方法に適用することが出来、特に、窒化膜をハードマスクとして用いてポリシリコン膜をパターニングする場合に生じる素子の問題点を解決するための技術に広く適用可能である。
１０…ポリシリコン膜
２０…窒化膜
１１０…半導体基板
１２０…トンネル酸化膜
１３０、１６０…導電膜
１４０、１７０…ハードマスク膜
１４２、１７２…酸化膜
１５０…素子分離膜
１８０…フローティングゲート電極
２０…窒化膜
１１０…半導体基板
１２０…トンネル酸化膜
１３０、１６０…導電膜
１４０、１７０…ハードマスク膜
１４２、１７２…酸化膜
１５０…素子分離膜
１８０…フローティングゲート電極
Claims (6)
- 酸化膜エッチャントと化学的に反応し易いパターン膜の上部に窒化膜系列のハードマスク膜を形成する段階と、
前記ハードマスク膜をパターニングした後、パターニングされた前記ハードマスク膜をエッチングマスクとするエッチング工程を行ってパターン膜をエッチングする段階と、
ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記ハードマスク膜上に形成された自然酸化膜を除去するに際して、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、
リン酸ディップアウト工程を行って前記ハードマスク膜をストリップする段階とを含むことを特徴とする半導体素子の製造方法。 - 前記パターン膜としてポリシリコン膜または酸化膜を用いることを特徴とする請求項１記載の半導体素子の製造方法。
- 半導体基板上にトンネル酸化膜、第１導電膜及び第１ハードマスク膜を蒸着する段階と、
素子分離マスクを用いて前記第１ハードマスク膜をパターニングした後、パターニングされた前記第１ハードマスク膜をエッチングマスクとして前記第１導電膜、前記トンネル酸化膜及び前記半導体基板をエッチングして素子分離用トレンチを形成する段階と、
前記トレンチを酸化膜で埋め込み、前記第１ハードマスク膜を静止膜とする平坦化工程を行って素子分離膜を形成する段階と、
ＨＦとＮＨ４Ｆとが混合されたＢＯＥ溶液を用いたエッチング工程を行って、前記第１ハードマスク膜上に残留した酸化膜を除去するに際して、前記ハードマスク膜の下部の前記パターン膜の一部にボイドが形成されることを防止する段階と、
第１ハードマスク膜のストリップ工程を行って、残留した前記第１ハードマスク膜をストリップする段階と、
全体構造上に第２導電膜及び第２ハードマスク膜を形成する段階と、
前記第２ハードマスク膜をパターニングした後、パターニングされた第２ハードマスク膜をエッチングマスクとして第２導電膜をエッチングする段階と、
ＨＦとＮＨ４Ｆとが混合された前記ＢＯＥ溶液を用いたエッチング工程を行って、前記第２ハードマスク膜上に形成された酸化膜を除去するに際して、前記ＢＯＥ溶液内のＮＨ４Ｆの割合を調節し、前記ＢＯＥ溶液の温度を高めてエッチングを行う段階と、
第２ハードマスク膜のストリップ工程を行って、残留した前記第２ハードマスク膜をストリップし、前記第１導電膜及び第２導電膜で構成されたフローティングゲート電極を形成する段階とを含むことを特徴とする半導体素子の製造方法。 - ＨＦとＮＨ４Ｆとが混合された前記ＢＯＥ溶液を用いたエッチング工程は、前記ＢＯＥ溶液の温度が１５℃以上、且つ２６℃以下の場合、ＨＦとＮＨ４Ｆとの組成比を１：７以上、且つ１：１０以下にして行うことを特徴とする請求項１または請求項３記載の半導体素子の製造方法。
- 前記素子分離用トレンチを形成する段階の後、イオン注入を行って前記トレンチの側壁に漏洩を防止するためのイオン層を形成する段階を更に含むことを特徴とする請求項３記載の半導体素子の製造方法。
- 前記第１導電膜及び第２導電膜としてポリシリコン膜を使用し、前記第１ハードマスク膜及び第２ハードマスク膜として窒化膜を使用することを特徴とする請求項３記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040019479A KR100559040B1 (ko) | 2004-03-22 | 2004-03-22 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005277384A true JP2005277384A (ja) | 2005-10-06 |
Family
ID=34986921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004370805A Pending JP2005277384A (ja) | 2004-03-22 | 2004-12-22 | 半導体素子の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7192883B2 (ja) |
| JP (1) | JP2005277384A (ja) |
| KR (1) | KR100559040B1 (ja) |
| CN (1) | CN100359643C (ja) |
| TW (1) | TWI267914B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101501741B1 (ko) * | 2009-01-05 | 2015-03-11 | 삼성전자주식회사 | 비 휘발성 메모리 소자 및 그의 형성방법 |
| EP3308122A1 (en) * | 2015-06-15 | 2018-04-18 | Teknologian Tutkimuskeskus VTT OY | Mems capacitive pressure sensor and manufacturing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01124220A (ja) * | 1987-11-09 | 1989-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09129591A (ja) * | 1995-10-25 | 1997-05-16 | Samsung Electron Co Ltd | ウェハー上に形成された窒化膜の除去方法とこれに使用される湿式エッチング装置 |
| JPH11135490A (ja) * | 1997-10-24 | 1999-05-21 | Texas Instr Japan Ltd | エッチング液及びそのエッチング液を用いた半導体装置の製造方法 |
| JP2000183347A (ja) * | 1998-12-17 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | 半導体素子のゲ―ト電極形成方法 |
| JP2001176839A (ja) * | 1999-12-20 | 2001-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2002198532A (ja) * | 2000-10-28 | 2002-07-12 | Samsung Electronics Co Ltd | 拡張された活性領域の有効幅を有する半導体装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4122215A (en) * | 1976-12-27 | 1978-10-24 | Bell Telephone Laboratories, Incorporated | Electroless deposition of nickel on a masked aluminum surface |
| US4269654A (en) * | 1977-11-18 | 1981-05-26 | Rca Corporation | Silicon nitride and silicon oxide etchant |
| US4853344A (en) * | 1988-08-12 | 1989-08-01 | Advanced Micro Devices, Inc. | Method of integrated circuit isolation oxidizing walls of isolation slot, growing expitaxial layer over isolation slot, and oxidizing epitaxial layer over isolation slot |
| KR100827511B1 (ko) | 2002-06-29 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100753122B1 (ko) * | 2002-06-29 | 2007-08-29 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100537277B1 (ko) * | 2002-11-27 | 2005-12-19 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100476705B1 (ko) * | 2003-05-29 | 2005-03-16 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 고전압 트랜지스터 제조방법 |
-
2004
- 2004-03-22 KR KR1020040019479A patent/KR100559040B1/ko not_active IP Right Cessation
- 2004-12-13 US US11/009,712 patent/US7192883B2/en not_active Expired - Fee Related
- 2004-12-13 TW TW093138588A patent/TWI267914B/zh not_active IP Right Cessation
- 2004-12-22 JP JP2004370805A patent/JP2005277384A/ja active Pending
-
2005
- 2005-01-19 CN CNB2005100038705A patent/CN100359643C/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01124220A (ja) * | 1987-11-09 | 1989-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH09129591A (ja) * | 1995-10-25 | 1997-05-16 | Samsung Electron Co Ltd | ウェハー上に形成された窒化膜の除去方法とこれに使用される湿式エッチング装置 |
| JPH11135490A (ja) * | 1997-10-24 | 1999-05-21 | Texas Instr Japan Ltd | エッチング液及びそのエッチング液を用いた半導体装置の製造方法 |
| JP2000183347A (ja) * | 1998-12-17 | 2000-06-30 | Hyundai Electronics Ind Co Ltd | 半導体素子のゲ―ト電極形成方法 |
| JP2001176839A (ja) * | 1999-12-20 | 2001-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2002198532A (ja) * | 2000-10-28 | 2002-07-12 | Samsung Electronics Co Ltd | 拡張された活性領域の有効幅を有する半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1674236A (zh) | 2005-09-28 |
| TWI267914B (en) | 2006-12-01 |
| KR100559040B1 (ko) | 2006-03-10 |
| TW200532791A (en) | 2005-10-01 |
| US7192883B2 (en) | 2007-03-20 |
| CN100359643C (zh) | 2008-01-02 |
| KR20050094296A (ko) | 2005-09-27 |
| US20050208771A1 (en) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040266135A1 (en) | Method for forming floating gate in flash memory device | |
| JP4633554B2 (ja) | フラッシュメモリ素子の製造方法 | |
| JP4863616B2 (ja) | 不揮発性メモリ素子のゲート電極形成方法 | |
| KR100875067B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| JP4843205B2 (ja) | 半導体素子の製造方法 | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| JP2008084975A (ja) | 半導体装置、およびその製造方法 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| JP4992012B2 (ja) | フラッシュメモリ素子の製造方法 | |
| US7214596B2 (en) | Method for the fabrication of isolation structures | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP2008118100A (ja) | フラッシュメモリ素子の製造方法 | |
| KR100557533B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100691943B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100854905B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR20050118489A (ko) | 반도체 소자의 소자분리 방법 | |
| KR20080061209A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20010066342A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20060113263A (ko) | 리세스게이트를 구비한 반도체장치의 제조 방법 | |
| JP2007027321A (ja) | 素子分離の製造方法および半導体装置の製造方法 | |
| KR20060066874A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20040054144A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20090080284A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20050059932A (ko) | 반도체 소자의 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120410 |