JP4992012B2 - フラッシュメモリ素子の製造方法 - Google Patents

フラッシュメモリ素子の製造方法 Download PDF

Info

Publication number
JP4992012B2
JP4992012B2 JP2005160326A JP2005160326A JP4992012B2 JP 4992012 B2 JP4992012 B2 JP 4992012B2 JP 2005160326 A JP2005160326 A JP 2005160326A JP 2005160326 A JP2005160326 A JP 2005160326A JP 4992012 B2 JP4992012 B2 JP 4992012B2
Authority
JP
Japan
Prior art keywords
oxide film
film
spacer
flash memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005160326A
Other languages
English (en)
Other versions
JP2006080484A (ja
Inventor
且 徳 董
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006080484A publication Critical patent/JP2006080484A/ja
Application granted granted Critical
Publication of JP4992012B2 publication Critical patent/JP4992012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、フラッシュメモリ素子の製造方法に係り、特に、既存の浅いトレンチ分離(ＳＴＩ；ShallowTrench Isolation)工程を適用する素子分離膜の形成工程において、アクティブ領域に比べてトレンチの上部コーナー部位でトンネル酸化膜が薄く形成される現象を防ぐことによりセルの動作特性を改善させることが可能なフラッシュメモリ素子の製造方法に関する。
従来より、フラッシュメモリ素子(FLASH memory device)を製造するに当たり、ＳＡ−ＳＴＩ(SelfAligned Shallow Trench Isolation)工程を用いて素子分離膜を形成している。ところが、フラッシュメモリ素子の高集積化に伴ってＳＡ−ＳＴＩ方式がそれ以上採用できなくなったサブミクロンスキーム(submicro scheme)においては、酸化膜および窒化膜が形成された構造においてトレンチを形成するためのエッチング工程（以下、「トレンチエッチング工程」という）を行う既存のＳＴＩ工程を適用せざるを得ない。
しかしながら、ＳＴＩ工程は、まずトレンチを形成した後トンネル酸化膜を形成する工程からなるため、トレンチの上部コーナー部位(top corner)のプロファイル(profile)によってトンネル酸化膜のプロファイルが影響されるという不都合があった。通常、図１２に示すように、トレンチの上部コーナー部位においては、トレンチエッチング工程時に被ったプラズマ損傷によりトンネル酸化膜を形成するための酸化工程時に酸化率が減少し、その結果、アクティブ領域上に形成されるトンネル酸化膜よりも薄くトンネル酸化膜が形成されてしまう。これにより、正常的なセル動作が実現し難くなっている。
本発明は、このような問題点を解決するために創案されたもので、その目的は、既存のＳＴＩ工程を適用する素子分離膜の形成工程に当たり、アクティブ領域に比べてトレンチの上部コーナー部位でトンネル酸化膜が薄く形成される現象を防ぐことにより、セルの動作特性を改善させることが可能なフラッシュメモリ素子の製造方法を提供することにある。
上記目的を達成するために、本発明の一側面によれば、スクリーン酸化膜が形成された半導体基板が提供される段階と、前記スクリーン酸化膜の上にパッド窒化膜を形成する段階と、前記パッド窒化膜および前記スクリーン酸化膜をパターニングして前記半導体基板の一部を露出させる段階と、パターニングされた前記パッド窒化膜と前記スクリーン酸化膜の側壁にスペーサを形成する段階と、前記スペーサを介して露出する前記半導体基板に対して酸化工程を行うことにより、露出する前記半導体基板の上部と前記スペーサの下部に表面酸化膜を形成する段階と、前記スペーサをマスクとして前記表面酸化膜および前記半導体基板をエッチングして、前記半導体基板にトレンチを形成する段階と、前記スペーサおよび前記スペーサ下部の前記表面酸化膜が残留されている状態で、前記トレンチが埋め込められるように素子分離膜用絶縁膜を形成する段階と、前記パッド窒化膜を除去する段階と、残留する前記スペーサ、前記表面酸化膜および前記スクリーン酸化膜を除去すると共に、前記素子分離膜用絶縁膜の一部をエッチングして素子分離膜を形成する段階と、前記素子分離膜を含む全体の構造の上部に酸化工程を行い、トンネル酸化膜を形成する段階とを含む、フラッシュメモリ素子の製造方法が提供される。
本発明によれば、パターニングされたパッド窒化膜およびスクリーン酸化膜の側壁にスペーサを形成した後、前記スペーサをマスクとしてトレンチエッチング工程を行ってトレンチを形成することにより、トレンチを最大限に狭めて形成することができる。
また、本発明によれば、トレンチエッチング工程を行う前に露出する半導体基板の上部に対して酸化工程を行って適正幅を有するバーズビーク状の表面酸化膜を形成することにより、アクティブ領域の臨界寸法を減らしつつトンネル酸化膜が薄くなる現象を防ぐことができる。そして、トンネル酸化膜の薄膜化現象を防止することにより、ファウラー・ノルドハイム・トンネル現象(Fowler-Nordheim tunneling)による正常的なセル動作を実現することができる。
さらに、本発明によれば、複雑な工程および装備の追加所要なしに既存の装備と工程を用いて低コストでかつ高い信頼性を有する半導体素子を形成することができる。
以下、添付図面を参照しながら本発明の好適な実施例について説明する。しかし、本発明は後述する実施例に限定されるものではなく、相異なる各種の形態にて具現可能なものである。また、これらの実施例は単に本発明の開示を完全たるものとし、かつ、この技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。
図１〜図１１は、本発明の好適な実施例に係るフラッシュメモリ素子のトンネル酸化膜の形成方法を説明するための断面図である。ここで、同じ構成要素には同じ符号を付し、それについての重複説明は省く。
図１を参照すると、前処理洗浄工程により洗浄された半導体基板１０を提供する。この前処理洗浄工程は、ＤＨＦ(Diluted ＨＦ）による洗浄後にＳＣ−１（ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏ）により行われるか、あるいは、ＢＯＥ(BufferOxide Etchant）による洗浄後にＳＣ−１により順次に行われうる。
次いで、半導体基板１０の上にスクリーン酸化膜１１を形成する。このとき、スクリーン酸化膜１１は、湿式あるいは乾式酸化方式により８０Å以下の厚さに形成する。これにより、パッド窒化膜１２を蒸着する前のスクリーン酸化膜１１の厚さが５０Å以下となる。
次いで、スクリーン酸化膜１１をマスクとしてウェルイオン注入工程およびしきい値電圧イオン注入工程を行う。これにより、半導体基板１０内にはウェル領域（図示せず）が形成される。
次いで、スクリーン酸化膜１１の上にパッド窒化膜１２を蒸着する。このとき、パッド窒化膜１２は、ＬＰＣＶＤ(Low plasma Chemical Vapor Deposition)方式を用い、後続の素子分離膜用絶縁膜として使われるＨＤＰ(High Density Plasma)酸化膜（図８における‘１８’参照）がトレンチ（図６における‘１６’参照）を完全に埋める(gapfilling)ことができるように提供されるアスペクト比(aspect ratio)を持つよう、６００Å以下の厚さにできる限り薄く形成することが好ましい。
次いで、パッド窒化膜１２の上にフォトレジストを塗布した後、フォトマスクを用いた露光および現像工程を順次に行い、フォトレジストパターン１３を形成する。
図２を参照すると、フォトレジストパターン１３を用いてエッチング工程を行うことにより、パッド窒化膜１２およびスクリーン酸化膜１１をパターニングする。これにより、トレンチ１６が形成されるべき半導体基板１０の上部が露出する。その後、フォトレジストパターン１３はストリップ工程により除去される。
図３を参照すると、トレンチ１６が形成されるべき領域に、半導体基板１０が露出した全体構造の上部の段差に沿ってスペーサ用絶縁膜１４を蒸着する。ここで、絶縁膜１４は、高いステップカバレージ(step coverage)を有するＤＣＳ−ＨＴＯ(Dichlorosilane, SiH2Cl2-HighTemperature Oxide）を用いて５０Å〜２００Åの厚さに蒸着する。さらに、絶縁膜１４は、ＴＥＯＳ(Tetra Ethyle OrthoSilicate)およびＭＳ（ＳｉＨ４）−ＨＴＯなどを用いて形成してもよい。
図４を参照すると、絶縁膜１４が形成された全体構造の上部に対してエッチバックなどの全面エッチング工程を行い、パターニングされたパッド窒化膜１２およびスクリーン酸化膜１１の側壁にスペーサ１４ａを形成する。ここで、スペーサ１４ａを形成する理由は、エッチング装備の特性上、トレンチ１６を狭く制御するには限界があるからである。このため、エッチング装備の限界を補償するためにスペーサ１４ａを形成するのである。
図５を参照すると、スペーサ１４ａを介して露出する半導体基板１０の上部面に対して酸化工程を行い、露出する半導体基板１０の上部面とスペーサ１４ａの下部に表面酸化膜(surface oxide)１５を形成する。このとき、前記酸化工程は、湿式あるいは乾式酸化方式を用いて３０Å〜２００Åのターゲットに行う。図５に示すように、表面酸化膜１５は、スペーサ１４ａを介して露出する半導体基板１０の上部とスペーサ１４ａの下部にそれぞれ別々の厚さをもって形成される。すなわち、半導体基板１０の上部に形成される膜厚が、スペーサ１４ａの下部に形成される膜厚よりも厚く形成される。これにより、スペーサ１４ａの下部においては、表面酸化膜１５が両側にバーズビーク(bird’sbeak)状（Ａ部分を参照）を有する。このとき、バーズビークの幅は１００Å〜２００Åとなる。そして、このバーズビークは、トレンチの上部コーナーの勾配(slope)の基礎となる。
図６を参照すると、電界領域が限定される部位にトレンチエッチング工程を行う。このとき、トレンチエッチング工程はスペーサ１４ａをマスクとして行われ、その結果、スペーサ１４ａを介して露出する半導体基板１０にトレンチ１６が形成される。このとき、トレンチ１６の幅はスペーサ１４ａにより制御されるが、上部の幅が略１０ｎｍになるように制御される。
図７を参照すると、トレンチ１６の内側壁に対してウォール酸化工程を行い、ウォール酸化膜１７を形成する。このとき、ウォール酸化工程は乾式酸化方式を用いて８００℃〜１０００℃の温度範囲内において３０Å〜１００Åのターゲットに行う。ここで、ウォール酸化工程は、狭いアクティブ領域の臨界寸法(critical dimension)を確保し、且つ、トレンチ１６の上部コーナー部位における追加酸化により十分な勾配を確保するために行う。
図８を参照すると、トレンチ１６の隙間が埋められるように素子分離膜用絶縁膜１８を蒸着する。このとき、絶縁膜１８は、ＨＤＰ酸化膜を用いてトレンチ１６にボイドが生じないように蒸着する。
次いで、絶縁膜１８が蒸着された全体構造の上部面に対して平坦化工程を行う。このとき、平坦化工程は、ＣＭＰ(Chemical Mechanical Polishing)工程を用いてパッド窒化膜１２が露出するまで行われる。もちろん、この過程中にパッド窒化膜１２の一部が研磨されることもある。場合によっては、パッド窒化膜１２を一部研磨して厚さを制御することもできる。
図９を参照すると、ストリップ工程を行い、パッド窒化膜１２を除去する。このとき、前記ストリップ工程は、酸化膜と窒化膜との間のエッチング選択比が高いエッチング溶液を用いて行う。例えば、前記ストリップ工程は、リン酸（Ｈ３ＰＯ４）を用いて行うことができる。これにより、絶縁膜１８が凸状となる。
図１０を参照すると、ＤＨＦまたはＢＯＥを用いて洗浄工程を行い、スクリーン酸化膜１１およびスペーサ１４ａを除去すると共に、絶縁膜１８の一部をエッチングして素子分離膜１８ａを形成する。
図１１を参照すると、素子分離膜１８ａが形成された全体構造の上部面にトンネル酸化膜１９を形成する。このとき、トンネル酸化膜１９は、７５０℃〜８００℃の温度範囲内において湿式酸化工程を行った後、８５０℃〜１０００℃の温度範囲内でインシチューにてＮ２Ｏアニール工程を行うことにより形成する。これは、トンネル酸化膜１９内に適正量の窒素を含めさせ、優れた特性を有するトンネル酸化膜を形成するためである。このとき、トンネル酸化膜１９内に含まれる窒素の含量は、２ａｔｏｍｉｃ％〜１０ａｔｏｍｉｃ％程度とする。
次いで、トンネル酸化膜１９の上にはフローティングゲート用ポリシリコン膜２０を形成する。このとき、ポリシリコン膜２０は、アンドープトあるいはドープトポリシリコン膜で形成することができる。アンドープトポリシリコン膜は、ＳｉＨ４ガスまたはＳｉ２Ｈ６ガスをソースガスとして形成する。ドープトポリシリコン膜は、ＳｉＨ４ガス、もしくはＳｉ２Ｈ６ガスとＰＨ３ガスとの混合ガスを用い、５１０℃〜５５０℃の温度範囲下、０．１Ｔｏｒｒ〜３Ｔｏｒｒの圧力範囲内においてＬＰＣＶＤ(Low Pressure Chemical Vapor Deposition)方式により蒸着することができる。
図１３には、本発明の好適な実施例に係るフラッシュメモリ素子の製造方法により製造されたフラッシュメモリ素子が示されている。図１２と図１３を比較すれば、図１２に示すように、従来の技術によって製造されたフラッシュメモリ素子においてはトレンチの上部コーナー部位でトンネル酸化膜の薄膜化現象が明らかに見られるのに対し、図１３に示すように、本発明の好適な実施例により形成されたフラッシュメモリ素子においては、トレンチ１６の上部コーナー部位におけるトンネル酸化膜１９の薄膜化現象が抑えられているということが分かる。
以上、本発明の技術的な思想に関し、その好適な実施例を挙げて具体的に記述したが、上述した実施例は説明のために提示されたものであり、本発明を制限するためのものではないという点に注意すべきである。なお、本発明の技術的な分野における通常の者であれば、本発明の技術的な思想から逸脱しない範囲内において各種の実施例が可能であるということは理解できるであろう。
本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法を説明するための断面図である。 従来の技術に係るＳＴＩ工程によって製造されたフラッシュメモリ素子の断面を示すＳＥＭ(Scanning Electron Microscope)写真である。 本発明の好適な実施例に係るフラッシュメモリ素子の製造方法によって製造されたフラッシュメモリ素子の断面を示すＳＥＭ写真である。
符号の説明
１０ 半導体基板
１１ スクリーン酸化膜
１２ パッド窒化膜
１３ フォトレジストパターン
１４ 窒化膜
１４ａ スペーサ
１５ 表面酸化膜
１６ トレンチ
１７ ウォール酸化膜
１８ 窒化膜
１８ａ 素子分離膜
１９ トンネル酸化膜
２０ ポリシリコン膜

Claims (8)

  1. （ａ）スクリーン酸化膜が形成された半導体基板が提供される段階と、
    （ｂ）前記スクリーン酸化膜の上にパッド窒化膜を形成する段階と、
    （ｃ）前記パッド窒化膜および前記スクリーン酸化膜をパターニングして前記半導体基板の一部を露出させる段階と、
    （ｄ）パターニングされた前記パッド窒化膜と前記スクリーン酸化膜の側壁にスペーサを形成する段階と、
    （ｅ）前記スペーサを介して露出する前記半導体基板に対して酸化工程を行うことにより、露出する前記半導体基板の上部と前記スペーサの下部に表面酸化膜を形成する段階と、
    （ｆ）前記スペーサをマスクとして前記表面酸化膜および前記半導体基板をエッチングして、前記半導体基板にトレンチを形成する段階と、
    （ｇ）前記スペーサおよび前記スペーサ下部の前記表面酸化膜が残留されている状態で、前記トレンチが埋め込められるように素子分離膜用絶縁膜を形成する段階と、
    （ｈ）前記パッド窒化膜を除去する段階と、
    （ｉ）残留する前記スペーサ、前記表面酸化膜および前記スクリーン酸化膜を除去すると共に、前記素子分離膜用絶縁膜の一部をエッチングして素子分離膜を形成する段階と、
    （ｊ）前記素子分離膜を含む全体の構造の上部に酸化工程を行い、トンネル酸化膜を形成する段階と、
    を含むことを特徴とするフラッシュメモリ素子の製造方法。
  2. 前記表面酸化膜は、両側がバーズビーク状を持つように形成されることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  3. 前記スペーサの間の前記半導体基板の上部に形成された表面酸化膜は、前記スペーサの下部に形成された表面酸化膜より厚く形成されることを特徴とする請求項１または２記載のフラッシュメモリ素子の製造方法。
  4. 前記（ｆ）段階と前記（ｇ）段階との間には、前記トレンチの内側壁にウォール酸化膜を形成する段階をさらに含むことを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  5. 前記スペーサは、絶縁膜からなることを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  6. 前記絶縁膜は、ＤＣＳ−ＨＴＯ、ＴＥＯＳおよびＭＳ−ＨＴＯのいずれか一つであることを特徴とする請求項５記載のフラッシュメモリ素子の製造方法。
  7. 前記トンネル酸化膜は、７５０℃〜８００℃の温度範囲内で湿式酸化工程を行った後、８５０℃〜１０００℃の温度範囲内でインシチューにてＮ２Ｏアニール工程を行うことにより形成することを特徴とする請求項１記載のフラッシュメモリ素子の製造方法。
  8. 前記トンネル酸化膜は、２ａｔｏｍｉｃ％〜１０ａｔｏｍｉｃ％程度の窒素を含むことを特徴とする請求項１または７記載のフラッシュメモリ素子の製造方法。
JP2005160326A 2004-09-10 2005-05-31 フラッシュメモリ素子の製造方法 Expired - Fee Related JP4992012B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040072497A KR100575343B1 (ko) 2004-09-10 2004-09-10 플래시 메모리 소자의 제조방법
KR10-2004-0072497 2004-09-10

Publications (2)

Publication Number Publication Date
JP2006080484A JP2006080484A (ja) 2006-03-23
JP4992012B2 true JP4992012B2 (ja) 2012-08-08

Family

ID=36159655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005160326A Expired - Fee Related JP4992012B2 (ja) 2004-09-10 2005-05-31 フラッシュメモリ素子の製造方法

Country Status (3)

Country Link
US (1) US7691721B2 (ja)
JP (1) JP4992012B2 (ja)
KR (1) KR100575343B1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100672663B1 (ko) * 2004-12-28 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
KR100676599B1 (ko) * 2005-02-28 2007-01-30 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP2012164865A (ja) 2011-02-08 2012-08-30 Toshiba Corp 半導体装置の製造方法
CN102956495B (zh) * 2011-08-29 2017-04-12 联华电子股份有限公司 浅沟槽隔离结构制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350941A (en) * 1992-09-23 1994-09-27 Texas Instruments Incorporated Trench isolation structure having a trench formed in a LOCOS structure and a channel stop region on the sidewalls of the trench
JPH08340056A (ja) * 1995-06-12 1996-12-24 Sony Corp シリコン系絶縁膜の形成方法と半導体装置
JPH09115904A (ja) * 1995-10-14 1997-05-02 Semiconductor Energy Lab Co Ltd 酸化膜の作製方法及び酸化膜の作製装置
KR100192178B1 (ko) * 1996-01-11 1999-06-15 김영환 반도체 소자의 아이솔레이션 방법
JPH09326478A (ja) * 1996-06-07 1997-12-16 Hitachi Ltd Ｍｉｓトランジスタの製造方法、ｍｉｓトランジスタ、半導体集積回路装置の製造方法および半導体集積回路装置
US6033969A (en) * 1996-09-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a shallow trench isolation that has rounded and protected corners
US5721174A (en) * 1997-02-03 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd Narrow deep trench isolation process with trench filling by oxidation
US5910018A (en) * 1997-02-24 1999-06-08 Winbond Electronics Corporation Trench edge rounding method and structure for trench isolation
KR20000040458A (ko) * 1998-12-18 2000-07-05 김영환 반도체 소자의 격리영역 형성방법
JP2001094077A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 半導体記憶装置及びその製造方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
US6261905B1 (en) * 2000-04-28 2001-07-17 Taiwan Semiconductor Manufacturing Company Flash memory structure with stacking gate formed using damascene-like structure
JP2002100673A (ja) * 2000-09-21 2002-04-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2002134634A (ja) * 2000-10-25 2002-05-10 Nec Corp 半導体装置及びその製造方法
KR100426482B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
KR100430681B1 (ko) * 2002-06-29 2004-05-10 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR20050009490A (ko) * 2003-07-16 2005-01-25 매그나칩 반도체 유한회사 반도체 소자의 소자 분리막 형성 방법
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법

Also Published As

Publication number Publication date
US7691721B2 (en) 2010-04-06
KR20060023692A (ko) 2006-03-15
KR100575343B1 (ko) 2006-05-02
JP2006080484A (ja) 2006-03-23
US20060057806A1 (en) 2006-03-16

Similar Documents

Publication Publication Date Title
JP4563870B2 (ja) フラッシュメモリ素子の製造方法
KR100532503B1 (ko) 쉘로우 트렌치 소자 분리막의 형성 방법
US7977205B2 (en) Method of forming isolation layer of semiconductor device
JP4633554B2 (ja) フラッシュメモリ素子の製造方法
JP4371361B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
JP2004214621A (ja) フラッシュメモリ素子の製造方法
JP2008118094A (ja) 不揮発性メモリ素子およびその製造方法
TWI293494B (en) Method for forming isolation layer in flash memory device
JP2009164566A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2005322880A (ja) リセスチャネル領域を備えた半導体素子の製造方法
JP4992012B2 (ja) フラッシュメモリ素子の製造方法
JP5020469B2 (ja) 半導体メモリ素子の素子分離膜形成方法
KR100673242B1 (ko) 플래쉬 메모리 소자의 유전체막 제조방법
US7192883B2 (en) Method of manufacturing semiconductor device
KR100870303B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20050002248A (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR20070002293A (ko) 플래쉬 메모리 소자의 제조방법
KR20060066874A (ko) 플래쉬 메모리 소자의 제조방법
KR20050073311A (ko) 플래시 메모리 소자의 제조방법
KR20060113286A (ko) 리세스게이트를 갖는 반도체장치 및 그의 제조 방법
KR20090080284A (ko) 반도체 소자의 트렌치 형성 방법
KR20080084379A (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR20060134279A (ko) 반도체 소자의 소자분리막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees