KR100753122B1 - 반도체 장치의 캐패시터 제조방법 - Google Patents
반도체 장치의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100753122B1 KR100753122B1 KR1020020037261A KR20020037261A KR100753122B1 KR 100753122 B1 KR100753122 B1 KR 100753122B1 KR 1020020037261 A KR1020020037261 A KR 1020020037261A KR 20020037261 A KR20020037261 A KR 20020037261A KR 100753122 B1 KR100753122 B1 KR 100753122B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- forming
- film
- hard mask
- polysilicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 81
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000010408 film Substances 0.000 claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 6
- 238000000635 electron micrograph Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052745 lead Inorganic materials 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910019899 RuO Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고집적 반도체 장치에서 공정신뢰성이 향상된 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 층간절연막을 형성하는 단계: 상기 층간절연막 상에 캐패시터가 형성될 높이만큼 캐패시터 절연막을 형성하는 단계; 상기 캐패시터 절연막 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 상기 캐패시터홀 형성을 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각베리어로 하여 상기 하드마스크용 폴리실리콘막을 선택적으로 식각하므로써 측벽이 슬로프 프로파일(Slope profile)을 갖는 사다리꼴 모양의 하드마스크용 폴리실리콘막 패턴을 형성하는 단계; 상기 감광막패턴을 제거하는 단계; 상기 하드마스크용 폴리실리콘막 패턴을 식각베리어로 하여 캐패시터가 형성될 영역의 상기 캐패시터절연막을 제거하여 캐패시터홀을 형성하는 단계; 상기 캐패시터홀의 내부에 하부전극을 형성하는 단계; 및 상기 하부전극 상에 유전체 박막 및 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공된다.
반도체, 캐패시터, 강유전체, 고유전체, 하드마스크.
Description
도1a 내지 도1d는 종래기술에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.
도2는 종래기술에 의해 제조된 반도체 장치의 캐패시터의 단면을 나타내는 전자현미경사진.
도3a 내지 도3d는 본 발명의 바람직한 실시예에 따른 반도체 장치의 캐패시터 제조방법을 나타내는 공정단면도.
도4은 본 발명에 따라 제조된 캐패시터의 단면을 나타내는 전자현미경 사진.
*도면의 주요부분에 대한 부호의 설명*
20 : 기판
21 : 활성영역
22 : 층간절연막
23 : 콘택플러그
24 : 캐패시터 절연막
25 : 하드마스크용 폴리실리콘막
26 : 감광막 패턴
27 : 캐패시터홀
본 발명은 반도체 집적회로의 제조방법에 관한 것으로, 특히 반도체 장치의 캐패시터 제조 방법에 관한 것이다.
반도체 소자, 특히 DRAM(Dynamic Random Access Memory)의 반도체 메모리의 집적도가 증가함에 따라 정보 기억을 위한 기본 단위인 메모리 셀의 면적이 급격하게 축소되고 있다.
이러한 메모리 셀 면적의 축소는 셀 캐패시터의 면적 감소를 수반하여, 센싱 마진과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성이 저하되는 문제점을 유발하게 된다. 따라서, 제한된 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.
캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.
여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 각각 나 타낸 것이다.
따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전체 박막의 두께를 줄이거나, 유전률을 높여야 한다.
이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 콘케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(fin) 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것이다. 그러나, 이러한 방법은 반도체 소자가 초고집적화 되면서 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다.
그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.
따라서, 근래에 들어서는 주로 유전체 박막의 유전율의 증대를 통한 캐패시터의 정전용량 확보에 초점을 맞추어 연구, 개발이 진행되고 있다. 전통적으로, 실리콘산화막이나 실리콘질화막을 유전체 박막 재료로 사용한 소위 NO(Nitride-Oxide) 구조의 캐패시터가 주류를 이루었으나, 최근에는 Ta2O5, (Ba,Sr)TiO3(이하 BST라 함) 등의 고유전체 물질이나, (Pb,Zr)TiO3(이하 PZT라 함), (Pb,La)(Zr,Ti)O3(이하 PLZT라 함), SrBi2Ta2O9(이하 SBT라 함), Bi4-xLa
xTi3O12(이하, BLT라 함) 등의 강유전체 물질을 유전체 박막 재료로 적용하고 있다.
이러한 고유전체 물질 또는 강유전체 물질을 유전체 박막 재료로 사용하는 고유전체 캐패시터 또는 강유전체 캐패시터를 제조함에 있어서, 고유전체 물질 또는 강유전체 물질 특유의 유전 특성을 구현하기 위해서는 유전체 주변 물질 및 공정의 적절한 제어가 수반되어야 한다.
일반적으로, 고유전체 캐패시터나 강유전체 캐패시터의 상, 하부전극 물질로서 노블메탈(noble metal) 또는 이들의 화합물, 예컨대 Pt, Ir, Ru, RuO2, IrO2 등을 사용하고 있다.
제한된 면적에 일정한 캐패시턴스를 유지하기 위해서 콘케이브 구조의 캐패시터를 가장 널리 사용하는데, 고집적 소자를 구현하기 위해 콘케이브홀의 높이는 점점 더 높아지고 폭은 점점더 좁아져, 상,하부전극과 유전체 박막을 콘케이브홀에 안정적으로 형성하는 데 많은 어려움을 겪고 있다.
도1a 내지 도1d는 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 나타낸 공정단면도이다.
먼저 도1a에 도시된 바와 같이, 활성영역(11)이 형성된 반도체기판(10)상에 층간절연막(12)을 형성한 후, 층간절연막(12)을 관통하여 반도체기판(10)의 활성영역(11)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(13)를 형성하고, 그 상부에 캐패시터가 형성될 크기만큼 캐패시터절연막(14)을 형성한다.
이어서 하드마스크용 폴리실리콘막(15)를 형성하고, 그 상부에 콘캐이브형 캐패시터가 형성될 캐패시터홀을 위한 감광막패턴(16)을 형성한다.
이어서 도1b에 도시된 바와 같이, 감광막패턴(16)을 이용하여 하드마스크용 폴리실리콘막(15)을 선택적으로 제거하여 패터닝한다.
이어서 도1c에 도시된 바와 같이, 패터닝된 하드마스크용 폴리실리콘막(15)을 식각베리어로 이용하여 캐패시터절연막(14)를 제거하여 캐패시터홀(16)을 형성한다.
선폭이 0.12㎛ 이하의 초미세 가공기술에서는 주로 유전체박막으로 사용되는 Ta2O5의 유전율을 고려할 때 필요한 저장용량을 확보하기 위해서는 캐패시터홀의 높이가 20000Å 이상의 높이가 되어야 한다. 이전에 사용했던 감광막 패턴을 식각베리어로 사용해서는 이러한 캐패시터홀을 형성하기가 불가능하여 폴리실리콘막을 하드마스크 패턴으로 형성하여 캐패시터홀 형성에 식각베리어로 사용하고 있다.
캐패시터가 형성된 캐패시터홀이 점점더 폭은 매우좁아지고 긴 형태로 형성됨에 따라 프로파일이 수직으로 형성되지 못하고 변형을 가져오는데, 그중 하나가 상단부분보다 그 아래가 얇아진 상태로 캐패시터홀이 형성되는 경우이다. 이에 대한 것은 도1c의 'A'에 도시되어 있으며, 실제 공정상에서 단면을 보여주는 전자현미경사진이 도2에 나와 있다.
이는 캐패시터절연막(14) 식각시 발생하는 스케터링 이온(scattering Ion)에 의해 캐패시터홀(16)의 상단 부분 아래에 측벽시각이 진행되는데 반해, 상단부분에서는 측벽식각이 발생하지 않기 때문이다. 이런 이유로 두 부분간의 두께차이가 나고 이 차이는 후속공정인 캐패시터홀(16) 내부에 상, 하부전극 및 유전체박막을 형성할 시에 보이드를 발생시키고, 이에 대한 도면은 도1d의 'B'에 도시되어 있다.
이 때 생기는 보이드로 캐패시터를 안정적으로 제조할 수 없어 반도체 장치의 동작상의 신뢰성이 저하된다.
본 발명은 고집적 반도체 장치에서 공정신뢰성이 향상된 캐패시터 제조방법을 제공함을 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명은 기판 상에 층간절연막을 형성하는 단계: 상기 층간절연막 상에 캐패시터가 형성될 높이만큼 캐패시터 절연막을 형성하는 단계; 상기 캐패시터 절연막 상에 하드마스크용 폴리실리콘막을 형성하는 단계; 상기 하드마스크용 폴리실리콘막 상에 상기 캐패시터홀 형성을 위한 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각베리어로 하여 상기 하드마스크용 폴리실리콘막을 선택적으로 식각하므로써 측벽이 슬로프 프로파일(Slope profile)을 갖는 사다리꼴 모양의 하드마스크용 폴리실리콘막 패턴을 형성하는 단계; 상기 감광막패턴을 제거하는 단계; 상기 하드마스크용 폴리실리콘막 패턴을 식각베리어로 하여 캐패시터가 형성될 영역의 상기 캐패시터절연막을 제거하여 캐패시터홀을 형성하는 단계; 상기 캐패시터홀의 내부에 하부전극을 형성하는 단계; 및 상기 하부전극 상에 유전체 박막 및 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3d는 본 발명에 의한 바람직한 실시예에 따른 반도체장치의 캐 패시터 제조방법을 나타내는 도면이다.
먼저 도3a에 도시된 바와 같이, 활성영역(21)이 형성된 반도체기판(20)상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 관통하여 반도체기판(20)의 활성영역(21)과 연결되는 콘택홀을 형성한다. 이어서 콘택홀을 도전성 물질로 매립하여 콘택플러그(23)를 형성하고, 그 상부에 캐패시터가 형성될 높이만큼 캐패시터절연막(24)을 형성한다. 여기서 캐패시터 절연막(24)는 USG(Undoped-Silicate Glass), PSG(Phospho-Silicate Glass), BPSG(Boro-Phospho-Silicate Glass)등의 산화막을 적용할 수 있다.
이어서 하드마스크용 폴리실리콘막(25)를 형성하고, 그 상부에 콘케이브형 캐패시터를 위한 캐패시터홀을 형성하기 위한 감광막패턴(26)을 형성한다.
이어서 도3b에 도시된 바와 같이,감광막패턴(26)을 식각베리어로 하드마스크용 폴리실리콘막(25)을 선택적으로 식각하되 측벽이 슬로프프로파일(slope profile)을 갖도록 식각한다. 이 때 하드마스크용 폴리실리콘막(25)의 측벽이 슬로프가 발생되게 식각하기 위해 고바이어스 파워(High Bias Power)를 사용하고, 측벽 페시베이션(Passivation) 가스로 N2,BCl3 또는 HBr 가스를 식각가스로 사용하며, 이때 식각장비의 전극온도를 20℃ 보다 낮은 영역에서 1 ~ 10mTorr 범위의 저압력을 이용해서 공정을 진행한다. 여기서 하드마스크용 막으로는 TiN막, Ti막, W막을 사용할 수도 있다. 위와 같은 식각에 의해 측벽이 슬로프 프로파일(Slope profile)을 갖는 사다리꼴 모양의 하드마스크용 폴리실리콘막(25)이 형성된다.
이어서 도3c에 도시된 바와 같이, 감광막패턴(26)을 제거하고, 슬로프진 상태로 패터닝된 하드마스크용 폴리실리콘막(25)을 식각베리어로 캐패시터절연막(24)를 식각하여 캐패시터홀(27)을 형성한다. 여기서 하드마스크용 폴리실리콘막(25)을 수직 프로파일(profile)이 아닌 슬로프진 프로파일로 형성한 상태에서 식각을 진행하게되면, 식각이 진행됨에 따라 하드마스크용 폴리실리콘막의 하단부분에서 손실이 발생하여 캐패시터홀(27)이 형성되는 상단부의 캐패시터절연막(25)의 식각이 종래보다 많이 이루어진다. 이렇게 식각이 완료되면 상단과 하단부분이 거의 동일한 두께의 수직한 프로파일을 가지는 캐패시터홀(27)이 형성된다.
이어서 도3d에 도시된 바와 같이, 캐패시터홀(27) 내부에 하부전극(28)을 형성하고, 그 상부에 유전체 박막 및 상부전극을 형성하여 캐패시터를 완성한다. 여기서, 하부전극(28) 형성시 하드마스크용 폴리실리콘막(25)이 제거된다.
도4에 본 발명에 의해 슬로프진 하드마스크용 폴리실리콘막을 이용하여 캐패시터홀을 형성했을 때, 상단과 하단의 폭이 같게 형성된('C') 캐패시터홀의 단면을 나타내는 전자현미경사진이 도시되어 있다.
본 발명에 의해서, 일정한 폭을 가지는 캐패시터홀을 안정적으로 형성할 수 있어 후속공정에서 캐패시터홀 내부의 보이드없이 상, 하부전극 및 유전체박막을 형성할 수 있어 공정신뢰도가 향상이 기대된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의해 반도체 제조공정에서 캐패시터의 상,하부전극 및 유전체 박막을 안정적으로 형성하여 초고집적 반도체 소자의 공정신뢰도를 향상을 기대할 수 있다.
Claims (3)
- 기판 상에 층간절연막을 형성하는 단계:상기 층간절연막 상에 캐패시터가 형성될 높이만큼 캐패시터 절연막을 형성하는 단계;상기 캐패시터 절연막 상에 하드마스크용 폴리실리콘막을 형성하는 단계;상기 하드마스크용 폴리실리콘막 상에 상기 캐패시터홀 형성을 위한 감광막 패턴을 형성하는 단계; 및상기 감광막 패턴을 식각베리어로 하여 상기 하드마스크용 폴리실리콘막을 선택적으로 식각하므로써 측벽이 슬로프 프로파일(Slope profile)을 갖는 사다리꼴 모양의 하드마스크용 폴리실리콘막 패턴을 형성하는 단계;상기 감광막패턴을 제거하는 단계;상기 하드마스크용 폴리실리콘막 패턴을 식각베리어로 하여 캐패시터가 형성될 영역의 상기 캐패시터절연막을 제거하여 캐패시터홀을 형성하는 단계;상기 캐패시터홀의 내부에 하부전극을 형성하는 단계; 및상기 하부전극 상에 유전체 박막 및 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법.
- 삭제
- 제 1 항에 있어서,상기 사다리꼴 모양의 하드마스크용 폴리실리콘막 패턴을 형성하기 위해 식각가스로 N2, BCl3 또는 HBr 중에서 선택된 하나를 사용하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037261A KR100753122B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체 장치의 캐패시터 제조방법 |
| US10/314,296 US20040002189A1 (en) | 2002-06-29 | 2002-12-09 | Method of forming capacitor in semiconductor device by using a polysilicon pattern in a trapezoid shape |
| TW091136872A TW200400587A (en) | 2002-06-29 | 2002-12-20 | Method for forming capacitor in semiconductor device |
| CNB031104746A CN1293624C (zh) | 2002-06-29 | 2003-04-16 | 半导体器件中电容器的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037261A KR100753122B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체 장치의 캐패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001927A KR20040001927A (ko) | 2004-01-07 |
| KR100753122B1 true KR100753122B1 (ko) | 2007-08-29 |
Family
ID=29774983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037261A KR100753122B1 (ko) | 2002-06-29 | 2002-06-29 | 반도체 장치의 캐패시터 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040002189A1 (ko) |
| KR (1) | KR100753122B1 (ko) |
| CN (1) | CN1293624C (ko) |
| TW (1) | TW200400587A (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801306B1 (ko) * | 2002-06-29 | 2008-02-05 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100559040B1 (ko) * | 2004-03-22 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7135346B2 (en) * | 2004-07-29 | 2006-11-14 | International Business Machines Corporation | Structure for monitoring semiconductor polysilicon gate profile |
| CN105429370B (zh) * | 2014-09-22 | 2017-09-29 | 亿腾科技（无锡）有限公司 | 跑限自复位式限位编码器 |
| CN114256417A (zh) * | 2020-09-22 | 2022-03-29 | 长鑫存储技术有限公司 | 电容结构及其形成方法 |
| EP4002437B1 (en) | 2020-09-22 | 2023-08-02 | Changxin Memory Technologies, Inc. | Method of forming a contact window structure |
| US11929280B2 (en) | 2020-09-22 | 2024-03-12 | Changxin Memory Technologies, Inc. | Contact window structure and method for forming contact window structure |
| CN113035836B (zh) * | 2021-03-01 | 2022-03-08 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN113053899B (zh) * | 2021-03-12 | 2023-04-28 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005482A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 전하저장 전극 형성방법 |
| KR100280622B1 (ko) * | 1998-04-02 | 2001-03-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| KR100290835B1 (ko) * | 1998-06-23 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| KR20040001954A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940006681B1 (ko) * | 1991-10-12 | 1994-07-25 | 금성일렉트론 주식회사 | 스택트렌치 셀 및 그 제조방법 |
| US6027967A (en) * | 1997-07-03 | 2000-02-22 | Micron Technology Inc. | Method of making a fin-like stacked capacitor |
| TW392282B (en) * | 1998-01-20 | 2000-06-01 | Nanya Technology Corp | Manufacturing method for cylindrical capacitor |
| TW442961B (en) * | 1999-10-08 | 2001-06-23 | Taiwan Semiconductor Mfg | Manufacturing method of double-recess crown capacitor of DRAM |
-
2002
- 2002-06-29 KR KR1020020037261A patent/KR100753122B1/ko not_active IP Right Cessation
- 2002-12-09 US US10/314,296 patent/US20040002189A1/en not_active Abandoned
- 2002-12-20 TW TW091136872A patent/TW200400587A/zh unknown
-
2003
- 2003-04-16 CN CNB031104746A patent/CN1293624C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990005482A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 전하저장 전극 형성방법 |
| KR100280622B1 (ko) * | 1998-04-02 | 2001-03-02 | 윤종용 | 반도체 장치의 콘택 형성 방법 |
| KR100290835B1 (ko) * | 1998-06-23 | 2001-07-12 | 윤종용 | 반도체소자의제조방법 |
| KR20040001954A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1467826A (zh) | 2004-01-14 |
| US20040002189A1 (en) | 2004-01-01 |
| KR20040001927A (ko) | 2004-01-07 |
| CN1293624C (zh) | 2007-01-03 |
| TW200400587A (en) | 2004-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100382732B1 (ko) | 반도체 소자의 실린더형 커패시터 제조 방법 | |
| KR100753122B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100418586B1 (ko) | 반도체소자의 제조방법 | |
| KR100624696B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100801306B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100476380B1 (ko) | 반도체 장치의 실린더형 캐패시터 제조방법 | |
| KR100744038B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100624695B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR100798789B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100479606B1 (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100816688B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100881751B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20040059780A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR100709565B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20040008622A (ko) | 더미 스토리지노드를 구비한 반도체소자의 제조 방법 | |
| KR20040008697A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20030054028A (ko) | 반도체 소자의 제조 방법 | |
| KR20040001948A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20040008698A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20030042874A (ko) | 반도체소자의 제조방법 | |
| KR20040001928A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20040059750A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR20060000921A (ko) | 반도체 장치의 캐패시터 및 그 제조방법 | |
| KR20040001953A (ko) | 반도체장치의 캐패시터 제조방법 | |
| KR20040008721A (ko) | 반도체 장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |