KR100766277B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100766277B1
KR100766277B1 KR1020050049285A KR20050049285A KR100766277B1 KR 100766277 B1 KR100766277 B1 KR 100766277B1 KR 1020050049285 A KR1020050049285 A KR 1020050049285A KR 20050049285 A KR20050049285 A KR 20050049285A KR 100766277 B1 KR100766277 B1 KR 100766277B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
film
device isolation
trench
Prior art date
Application number
KR1020050049285A
Other languages
English (en)
Other versions
KR20060130932A (ko
Inventor
김재희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050049285A priority Critical patent/KR100766277B1/ko
Publication of KR20060130932A publication Critical patent/KR20060130932A/ko
Application granted granted Critical
Publication of KR100766277B1 publication Critical patent/KR100766277B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 목적은 소자 분리막의 에지 부분에서 발생하는 압축 응력을 최소화할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은, 반도체 기판에 트렌치를 형성하고, 트렌치 내벽에 라이너 산화막을 형성하고, 트렌치를 매립하도록 기판의 전면 상에 매립용 산화막을 형성함과 동시에 라이너 산화막의 표면 일부를 질화시켜 라이너 산화막과 매립용 산화막 사이에 질화막을 형성하고, 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계들을 포함한다.
소자분리막, STI, 라이너산화막, 질화막, 압축응력

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming isolating layer for semiconductor device}
도 1a 내지 도 1d는 종래 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 순차적 공정 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 순차적 공정 단면도이다.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 보다 상세하게는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 소자의 고집적화에 따라 메모리 셀의 면적이 감소하면서 소자 분리 영역 크기의 최소화가 요구되고 있으나, 소자 분리 영역을 형성하기 위한 공정 및 메모리 어레이 내의 구조들에 대한 정렬에 의해 소자 분리 영역 크기가 제한되기 때문에 소자 분리 영역의 크기를 감소시키는 데에는 어느 정도 한계가 있다.
따라서, 최근에는 버즈 빅(bird's beak) 등의 문제를 가지는 국부적 실리콘 산화(local oxidation of silicon; LOCOS, 이하 'LOCOS'라 칭함) 공정 대신 적은 폭을 가지면서 우수한 소자 분리 특성을 가지는 얕은 트렌치 소자 분리(shallow trench isolation; STI, 이하 'STI'라 칭함) 공정을 적용하여 소자 분리 영역을 형성하고 있다.
통상의 STI 공정은 반도체 기판에 트렌치를 형성하고 트렌치 내부에 산화막을 채운 후 화학기계연마(chemical mechanical polishing; CMP, 이하 'CMP'라 칭함) 공정을 수행하여 산화막을 평탄화하여 소자 분리막을 형성하는 과정으로 이루어진다.
상기 STI 공정에 의한 종래 반도체 소자의 소자 분리막 형성 방법을 도 1a 내지 도 1d를 참조하여 설명한다.
도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(12)과 패드 질화막(14)을 순차적으로 증착한다. 여기서, 패드 산화막(12)은 실리콘산화물(SiO2)로 이루어지고, 패드 질화막(14)은 실리콘질화물(Si3N4)로 이루어진다. 그 다음, 패드 질화막(14) 상부에 소자 분리용 마스크를 이용한 포토리소그라피 공정에 의해 포토레지스트 패턴(16)을 형성한다.
도 1b를 참조하면, 포토레지스트 패턴(16, 도 1a 참조)에 의해 노출된 부분의 패드 질화막(14)과 패드 산화막(12)을 순차적으로 식각하여 패드 질화막 패턴(14a)과 패드 산화막 패턴(12a)으로 이루어진 하드 마스크(18)를 형성한다.
그 다음, 하드 마스크(18)에 의해 노출된 부분의 기판(10)을 식각하여 기판(10)에 트렌치(20)를 형성한다. 이로써 기판(10)에 소자 분리 영역과 소자가 집적 되는 액티브 영역이 구분된다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(16)을 제거하고 SC1(NH4OH＋H2O2＋H2O) 용액을 이용한 세정 공정을 수행한다.
그 다음, 트렌치(20) 형성에 따른 식각에 의해 기판(10)에 야기될 수 있는 손상(damage) 및 스트레스(stress) 등을 완화하기 위해, O2 또는 O2와 H2 가스를 이용한 산화 공정을 수행하여 트렌치(20) 내벽에 80 내지 150Å의 두께로 라이너(liner) 산화막(22)을 형성한다.
도 1c를 참조하면, 트렌치(20)를 매립하도록 기판(10)의 전면 상에 고밀도 플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; HDP-CVD, 이하 'HDP-CVD'라 칭함)에 의해 매립용 산화막(24)을 형성한다.
도 1d를 참조하면, 하드 마스크(18, 도 1c 참조)의 표면이 노출되도록 CMP 공정에 의해 매립용 산화막(24)을 평탄화하여 소자 분리막(24a)을 형성한다. 그 후, 인산(H3PO4)을 이용한 습식 식각 공정을 수행하여 하드 마스크(18)를 제거한다.
그런데, 상술한 STI 공정에 의해 형성되는 소자 분리막(24a)에서는, 소자 분리막(24a)의 에지(edge) 부분(100)이 다른 부분에 비해 쉽게 산화될 수 있는 방향성을 가짐에 따라, 이온 주입을 위한 스크린 산화막 형성 공정 및 게이트 산화막 형성 공정 등의 후속 산화 공정에서 다른 부분에 비해 에지 부분(100)에서 산화막이 상대적으로 두껍게 형성된다.
산화막은 근본적으로 압축 응력을 가지며 이러한 압축 응력은 산화막의 두께가 두꺼울수록 커지기 때문에, 소자 분리막(24a)의 에지 부분(100)에서 다른 부분 에 비해 상대적으로 큰 압축 응력이 가해질 수 있다.
이와 같이 소자 분리막(24a)의 에지 부분(100)에 큰 압축 응력이 가해지면, 그 주변의 액티브 영역에 결정 결함 및 접합 누설 등이 발생하고 후속 포켓 이온주입 공정 시에는 보론(boron)의 확산이 감소하는 등의 문제가 야기됨으로써, 반도체 소자의 전기적 특성 및 신뢰성이 저하된다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 소자 분리막의 에지 부분에 가해지는 압축 응력을 최소화할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 트렌치를 형성하고, 트렌치 내벽에 라이너 산화막을 형성하고, 트렌치를 매립하도록 기판의 전면 상에 매립용 산화막을 형성함과 동시에 라이너 산화막의 표면 일부를 질화시켜 라이너 산화막과 매립용 산화막 사이에 질화막을 형성하고, 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계들을 포함하는 반도체 소자의 소자 분리막 형성 방법을 제공한다.
여기서, 라이너 산화막은 O2 또는 O2와 H2 가스를 이용한 산화 공정에 의해 80 내지 150Å의 두께로 형성하고, 질화막은 라이너 산화막의 표면으로부터 라이너 산화막 두께의 3 내지 25% 정도의 두께, 바람직하게는 5 내지 20Å 정도로 형성한 다.
또한, 질화막은 매립용 산화막 형성을 위한 챔버에서 매립용 산화막을 형성하기 전에 상기 챔버 내부로 NH3, N2O 또는 NO와 같은 질소 함유 가스를 주입하여 사전 처리 방식으로 형성하고, 매립용 산화막은 고밀도 플라즈마-화학기상증착(HDP-CVD)에 의해 형성한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명한다.
도 2a를 참조하면, 반도체 기판(30) 상에 패드 산화막(32)과 패드 질화막(34)을 순차적으로 증착한다. 여기서, 패드 산화막(32)은 실리콘산화물(SiO2)로 이루어지고, 패드 질화막(34)은 실리콘질화물(Si3N4)로 이루어진다. 그 다음, 패드 질화막(34) 상부에 소자 분리용 마스크를 이용한 포토리소그라피 공정에 의해 포토레지스트 패턴(36)을 형성한다.
도 2b를 참조하면, 포토레지스트 패턴(36, 도 2a 참조)에 의해 노출된 부분의 패드 질화막(34)과 패드 산화막(32)을 순차적으로 식각하여 패드 질화막 패턴(34a)과 패드 산화막 패턴(32a)으로 이루어진 하드 마스크(38)를 형성한다.
그 다음, 하드 마스크(38)에 의해 노출된 부분의 기판(30)을 식각하여 기판(30)에 트렌치(40)를 형성한다. 이로써 기판(30)에 소자 분리 영역과 소자가 집적 되는 액티브 영역이 구분된다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(36)을 제거하고 SC1(NH4OH＋H2O2＋H2O) 용액을 이용한 세정 공정을 수행한다.
그 다음, 트렌치(40) 형성에 따른 식각에 의해 기판(30)에 야기될 수 있는 손상(damage) 및 스트레스(stress) 등을 완화하기 위해, O2 또는 O2와 H2 가스를 이용한 산화 공정을 수행하여 트렌치(40) 내벽에 80 내지 150Å의 두께로 라이너(liner) 산화막(42)을 형성한다.
도 2c를 참조하면, 트렌치(40)를 매립하도록 기판(30)의 전면 상에 HDP-CVD에 의해 매립용 산화막(46)을 형성함과 동시에 라이너 산화막(42)의 표면 일부, 바람직하게는 표면으로부터 라이너 산화막(42) 두께의 3 내지 25% 정도의 두께, 더욱 바람직하게는 5 내지 20Å 정도의 두께를 질화시켜 매립용 산화막(46)과 라이너 산화막(42) 사이에 질화막(44)을 형성한다.
이때, 라이너 산화막(42)의 표면을 너무 많이 질화시키게 되면 질화막(44)에 의해 이후 형성되는 게이트 산화막에 어택(attack)이 가해지게 되므로 라이너 산화막(42)의 질화 정도를 적절히 조절하여야 한다.
질화막(44)은 매립용 산화막(46) 형성을 위한 챔버에서 매립용 산화막(46)을 형성하기 전에 챔버 내부로 NH3, N2O 또는 NO와 같은 질소 함유 가스를 주입하여 사전 처리 방식으로 형성한다. 이때 파워는 100 내지 200W, 바람직하게는 150W로 조절하고, 압력은 4 내지 4.5 Torr, 바람직하게는 4.2 Torr로 조절한다.
또한, 질소 함유 가스로 NH3 가스를 주입하는 경우에는 NH3 가스의 유량을 70 내지 80 sccm, 바람직하게는 75 sccm으로 조절하고, 질소 함유 가스로 N2 가스를 주입하는 경우에는 N2 가스의 유량을 4500 내지 5500 sccm, 바람직하게는 5000 sccm으로 조절한다.
도 2d를 참조하면, 하드 마스크(38, 도 2c 참조)의 표면이 노출되도록 CMP 공정에 의해 매립용 산화막(46)을 평탄화하여 소자 분리막(46a)을 형성한다.
그 후, 인산(H3PO4)을 이용한 습식 식각 공정을 수행하여 하드 마스크(38)를 제거한다.
이와 같이, 라이너 산화막(42)과 매립용 산화막(46) 사이에 질화막(44)을 형성하게 되면 소자 분리막(46a)이 질화막(44)에 의해 둘러싸이게 되어, 이온 주입을 위한 스크린 산화막 형성 공정 및 게이트 산화막 형성 공정 등의 후속 산화 공정 시 소자 분리막(46a) 에지 부분(200)에서 산화막 성장이 억제될 수 있다.
따라서, 소자 분리막(46a)의 에지 부분(200)에 가해지는 압축 응력을 최소화할 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
상술한 바와 같이, 본 발명은 소자 분리막의 에지 부분에 가해지는 압축 응 력을 최소화할 수 있다.
따라서, 본 발명은 소자 분리막의 에지 부분 주변의 액티브 영역에서 결정 결함 및 접합 누설 등이 발생하는 것을 억제할 수 있고, 포켓 이온주입 공정 시 보론의 확산이 감소하는 것을 방지할 수 있다.
그 결과, 본 발명은 반도체 소자의 전기적 특성 및 신뢰성을 개선할 수 있다.

Claims (9)

  1. 반도체 기판에 트렌치를 형성하는 단계;
    상기 트렌치 내벽에 라이너 산화막을 형성하는 단계;
    매립용 산화막 형성을 위한 챔버에서 매립용 산화막을 형성하기 전에 상기 챔버 내부로 NH3, N2O 또는 NO와 같은 질소 함유 가스를 주입하여 사전 처리 방식으로 상기 라이너 산화막의 표면으로부터 상기 라이너 산화막 두께의 3 내지 25% 정도의 두께로 질화막을 형성하는 단계;
    상기 트렌치를 매립하도록 상기 기판의 전면 상에 매립용 산화막을 형성하는 단계; 및,
    상기 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제1항에 있어서,
    상기 라이너 산화막은 O2 또는 O2와 H2 가스를 이용한 산화 공정에 의해 80 내지 150Å의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 질화막은 상기 라이너 산화막의 표면으로부터 5 내지 20Å 정도의 두께로 형성하는 반도체 소자의 소자 분리막 형성 방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 매립용 산화막은 고밀도 플라즈마-화학기상증착(HDP-CVD)에 의해 형성하는 반도체 소자의 소자 분리막 형성 방법.
  7. 제6항에 있어서,
    상기 질화막의 형성 시 파워는 100 내지 200W로 조절하고, 압력은 4 내지 4.5 Torr로 조절하는 반도체 소자의 소자 분리막 형성 방법.
  8. 제7항에 있어서,
    상기 질소 함유 가스로 NH3 가스를 주입하는 경우에는 NH3 가스의 유량을 70 내지 80 sccm으로 조절하는 반도체 소자의 소자 분리막 형성 방법.
  9. 제7항에 있어서,
    상기 질소 함유 가스로 N2 가스를 주입하는 경우에는 N2 가스의 유량을 4500 내지 5500 sccm로 조절하는 반도체 소자의 소자 분리막 형성 방법.
KR1020050049285A 2005-06-09 2005-06-09 반도체 소자의 소자 분리막 형성 방법 KR100766277B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050049285A KR100766277B1 (ko) 2005-06-09 2005-06-09 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049285A KR100766277B1 (ko) 2005-06-09 2005-06-09 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060130932A KR20060130932A (ko) 2006-12-20
KR100766277B1 true KR100766277B1 (ko) 2007-10-15

Family

ID=37811066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049285A KR100766277B1 (ko) 2005-06-09 2005-06-09 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100766277B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100842749B1 (ko) * 2007-03-27 2008-07-01 주식회사 하이닉스반도체 반도체소자의 트렌치 소자분리막 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133700A (ja) 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20010106956A (ko) * 2000-05-24 2001-12-07 윤종용 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
KR20040008773A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
KR20040059439A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133700A (ja) 1998-10-22 2000-05-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR20010106956A (ko) * 2000-05-24 2001-12-07 윤종용 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
KR20040008773A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 반도체 소자의 ｓｔｉ 형성공정
KR20040059439A (ko) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20060130932A (ko) 2006-12-20

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
US7700455B2 (en) Method for forming isolation structure in semiconductor device
US20010006839A1 (en) Method for manufacturing shallow trench isolation in semiconductor device
KR20070000758A (ko) 수직 채널을 갖는 전계 효과 트랜지스터의 제조방법
US6258697B1 (en) Method of etching contacts with reduced oxide stress
US6355539B1 (en) Method for forming shallow trench isolation
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR100766277B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100731502B1 (ko) 반도체 소자 및 그 제조 방법
US20030194870A1 (en) Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR100468681B1 (ko) 트랜치소자분리방법
KR100546722B1 (ko) 반도체 소자 제조 방법
KR20040004896A (ko) 플래시 메모리 소자의 제조 방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100379524B1 (ko) 반도체 소자의 격리막 형성 방법
KR100376875B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100481922B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100511917B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR100842487B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100924544B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee