KR100379524B1 - 반도체 소자의 격리막 형성 방법 - Google Patents

Abstract

본 발명은 트렌치 구조의 반도체 소자의 격리막 형성 방법에 관한 것으로, 기판에 패드 산화막과 패드 질화막을 차례로 증착하고 격리 영역의 상기 패드 질화막, 패드 산화막 및 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치내에 측벽 산화막을 형성하는 단계와, 상기 트렌치 바닥면의 측벽 산화막을 선택적으로 제거하고 상기 노출된 기판을 시드로 하여 트렌치 내에 에피택셜층을 형성하는 단계와, 상기 기판 전면에 버퍼용 질화막을 증착하는 단계와, 상기 트렌치가 채워지도록 전면에 절연 물질을 증착하고 연마하는 단계를 포함하여 이루어진 것이다.

Description

반도체 소자의 격리막 형성 방법{Method for forming isolation layer in the semiconductor device}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 소자간의 격리가 필요할 때 형성하는 격리막 형성 방법에 관한 것이다.

메모리 소자가 고집적화되어 감에 따라 얇은 트렌치 격리(STI, shallow trench isolation) 의 스트레스(stress)는 최종 소자(final device)에서 리프레쉬타임(refresh time)과 같은 중요한 소자특성에 점점 큰 영향을 미치는 실정이다.

한편, 종래의 트렌치 격리를 형성하는 방법은 다음과 같다.

도 1a 내지 도 1c는 종래의 반도체 소자의 트렌치 격리막 형성 공정 단면도이다.

도 1a와 같이, 실리콘 기판(1)에 패드 산화막(2) 및 패드 질화막(3)을 차례로 증착한 후, 사진식각 공정을 통하여 격리 영역의 상기 패드 산화막(2) 및 패드 질화막(3)을 선택적으로 식각한다. 그리고 상기 패드 질화막(3)을 마스크로 이용하여 상기 실리콘 기판(1)을 소정 깊이로 식각하여 트렌치(4) 격리 구조를 형성한다.

도 1b와 같이, 상기 트렌치(4)내에 열산화 공정으로 측벽 산화막(5)을 형성하여 트렌치 형성시의 트렌치 측벽의 데미지(damage)를 보상하고, 트렌치 탑(trench top) 모양의 라운딩(rounding) 등의 목적으로 선형 산화막(6)을 형성한다.

도 1c와 같이, 이러한 공정을 거친 후에 HDP(high density plasma) 산화막 등의 절연 물질(9)로 트렌치를 채운다. 그리고 도면에는 도시되지 않았지만, 화학 기계적 연마(CMP) 공정으로 상기 HDP 산화막을 연마하여 격리막을 형성한다.

그러나 이와 같은 종래의 반도체 소자 격리막 형성 방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 고집적 반도체 소자의 디자인 룰(Design rule)에서 매우 높은 애스펙트 레티오(ASpect Ratio, 깊이가 깊고 상대적으로 폭이 좁을 때)로 인해 완벽하게상기 절연 물질이 트렌치를 채우지 못하게 된다. 즉, 트렌치의 깊이가 3㎛ 이상일 경우는 절연 물질이 트렌치내에 완전하게 채워지지 않는다. 따라서, 소자간의 격리가 완전하게 이루어지지 않는다.

둘째, 기판과 절연 물질 간의 열 팽창 계수의 차이 때문에 트렌치 구조가 스트레스를 받는다.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 애스펙트 레티오를 개선하고 화학 기계적 연마 균일성을 향상시키며 트렌치 격리 구조의 스트레스를 완화시킬 수 있는 반도체 소자 격리막 형성 방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 반도체 소자의 격리막 형성 공정 단면도

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 격리막 형성 공정 단면도

도면의 주요 부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 패드 산화막

3 : 패드 질화막 4 : 트렌치

5 : 측벽 산화막 6 : 선형 산화막

7 : 에피택셜층 8 : 질화막

9 : 절연 물질

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 격리막 형성 방법은, 기판에 패드 산화막과 패드 질화막을 차례로 증착하고 격리 영역의 상기 패드 질화막, 패드 산화막 및 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치내에 측벽 산화막을 형성하는 단계와, 상기 트렌치 바닥면의 측벽 산화막을 선택적으로 제거하고 상기 노출된 기판을 시드로 하여 트렌치 내에 에피택셜층을 형성하는 단계와, 상기 기판 전면에 버퍼용 질화막을 증착하는 단계와, 상기 트렌치가 채워지도록 전면에 절연 물질을 증착하고 연마하는 단계를 포함하여 이루어짐에 그 특징이 있다.

상기와 같은 특징을 갖는 본 발명의 격리막 형성 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 격리막 형성 공정 단면도이다.

도 2a와 같이, 실리콘 기판(1)에 패드 산화막(2)과 패드 질화막(3)을 차례로 증착한다. 이 때, 패드 산화막(2)의 두께는 10-200Å, 패드 질화막(3)의 두께는 300-3000Å 정도로 한다.

도 2b와 같이, 격리 영역을 정의하는 사진석판술을 이용하여 격리 영역의 상기 패드 질화막(3)과 패드 산화막(2)을 선택적으로 제거하고, 상기 패드 질화막(3) 및 패드 산화막(2)을 마스크로 이용하여 상기 실리콘 기판(1)을 소자의 특성에 맞는 소정 깊이(1000-30000Å(3.0㎛))로 식각하여 트렌치(4)를 형성한다. 이 때, 필요에 따라 3-10㎛ 정도의 깊이로 트렌치 격리에 적용할 수 있다.

도 2c와 같이, 열 산화 공정으로 상기 트렌치(4)내에 측벽 산화막(5)을 형성하여 트렌치 공정 시 받은 데미지(트렌치 식각 시 발생한 물질)를 산화시킨다. 이 때 측벽 산화막(5)의 두께는 30-200Å 정도이다. 그리고, 전면에 고온 산화막 증착법에 의해 선형 산화막(6)을 30-500Å 두께로 증착한다. 이 때, 산화 및 산화막의 두께의 적용 유무는 소자의 디자인 룰 및 소자의 동작 특성에 맞게 조정될 수 있다.

도 2d와 같이, 에치백 공정으로 상기 트렌치(4) 바닥면 부분의 상기 선형 산화막(6) 및 측벽 산화막(5)과 상기 패드 질화막(3) 표면위의 선형 산화막(6)을 선택적으로 식각한다.

도 2e와 같이, 선택적 에피텍셜 성장(selective epitaxial growth) 방법에 의해 700-950℃의 온도에서 트렌치 바닥에서 노출된 실리콘 기판(1)을 시드(seed)로 하여 실리콘 에피택셜층(7)을 성장시킨다. 이 때 에피택셜층(7)의 두께는 500Å 이상으로 형성하여 소자의 안정된 동작 특성에 맞도록 정한다. 즉, 상기 실리콘 에피택셜층(7)은 트렌치 깊이의 2/3 이하의 두께로 형성한다.

도 2f와 같이, 상기 기판 전면에 버퍼층으로 질화막(8)을 50-5000Å 정도의 두께로 증착한다.

도 2g와 같이, 상기 트렌치내에 채워지도록 HDP-CVD 산화막 또는 USG, TEOS, HTO, SOG, BPSG 등의 절연 물질(9)을 두껍게 증착한다. 이러한 절연 물질들은 실리콘 기판 표면에서 소자 동작에 기여하는 캐리어(Carrier)의 이동이 있으므로 이들의 완벽한 절연을 위해 보강해주는 목적으로 그 두께는 안정된 소자의 동작 특성에 맞도록 설정될 수 있다. 일 예로, 트렌치의 깊이가 2500Å인 얇은 트렌치 격리 구조에서 선택적 에피텍셜층 (실리콘층(7))을 약 1500Å 정도 성장시켰다면, 상기 절연 물질(9)은 평탄화 공정인 화학 기계적 연마(CMP, chemical machanical polishing) 공정 특성에 맞도록 2000-7000Å 정도의 두께로 증착된다.

이와 같이 절연 물질을 두껍게 증착하고, 도면에는 도시되지 않았지만, 화학 기계적 연마로 상기 절연 물질(9)을 평탄화하여 격리 영역을 형성한다.

그리고 이와 같이 격리막이 형성되면 상기 격리막에 의해 구분되는 활성 영역에 트랜지스터 등의 소자들을 형성한다.

이상에서 설명한 바와 같은 본 발명의 반도체 소자 격리막 형성 방법에 있어서는 다음과 같은 효과가 있다.

첫째, 본 발명에서는 트렌치내에 선택적 에피택셜층 형성하고 절연 물질을 상기 트렌치내에 채우기 때문에 반도체 소자의 디자인 룰에 의한 애스펙트 레티오에 의한 영향을 받지 않고 격리막을 형성할 수 있다.

둘째, 상기 실리콘 에피택셜층을 형성하고 상기 실리콘 에피택설층과 실리콘 산화막간의 열팽창 계수 차이보다 적은 질화막을 삽입해 주므로써 확산(Densification) 공정에 따르는 스트레스가 작아짐으로서 소자의 리프레쉬 타임 동작 특성이 개선될 수 있다.

셋째, 트렌치 바닥에서의 선택적 에피택셜층 성장을 위해 패드 질화막 상측의 산화막이 식각됨을 에피택셜층 형성 후 질화막으로 패드 질화막을 보상해 줌으로써, 후속 공정의 화학 기계적 연막 공정의 윈도우를 넓혀준다.

Claims (6)

1. 기판에 패드 산화막과 패드 질화막을 차례로 증착하고 격리 영역의 상기 패드 질화막, 패드 산화막 및 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와,

   상기 트렌치내에 측벽 산화막을 형성하는 단계와,

   상기 트렌치 바닥면의 측벽 산화막을 선택적으로 제거하고 상기 노출된 기판을 시드로 하여 트렌치 내에 에피택셜층을 형성하는 단계와,

   상기 기판 전면에 버퍼용 질화막을 증착하는 단계와,

   상기 트렌치가 채워지도록 전면에 절연 물질을 증착하고 연마하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 격리막 형성 방법.
2. 제 1 항에 있어서,

   상기 패드 산화막은 10-200Å 두께, 상기 패드 질화막은 300-3000Å 두께로 형성함을 특징으로 하는 반도체 소자의 격리막 형성 방법.
3. 제 1 항에 있어서,

   상기 트렌치는 1000-100000Å 깊이로 형성함을 특징으로 하는 반도체 소자의 격리막 형성 방법.
4. 제 1 항에 있어서,

   상기 측벽 산화막 형성 후, 전면에 선형 산화막을 증착하는 단계를 더 포함하고, 상기 측벽 산화막의 두께는 30-200Å, 상기 선형 산화막의 두께는 30-500Å, 상기 질화막의 두께는 50-5000Å으로 형성함을 특징으로 하는 반도체 소자의 격리막 형성 방법.
5. 제 1 항에 있어서,

   상기 에피텍셜층은 700-950℃의 온도에서 성장함을 특징으로 하는 반도체 소자의 격리막 형성 방법.
6. 제 1 항에 있어서,

   상기 에피택셜층은 트렌치 깊이의 2/3 이하의 두께로 형성함을 특징으로 하는 반도체 소자의 격리막 형성 방법.