KR100481922B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100481922B1
KR100481922B1 KR10-2002-0085458A KR20020085458A KR100481922B1 KR 100481922 B1 KR100481922 B1 KR 100481922B1 KR 20020085458 A KR20020085458 A KR 20020085458A KR 100481922 B1 KR100481922 B1 KR 100481922B1
Authority
KR
South Korea
Prior art keywords
oxide film
forming
trench
film
wall
Prior art date
Application number
KR10-2002-0085458A
Other languages
English (en)
Other versions
KR20040058939A (ko
Inventor
손호민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0085458A priority Critical patent/KR100481922B1/ko
Publication of KR20040058939A publication Critical patent/KR20040058939A/ko
Application granted granted Critical
Publication of KR100481922B1 publication Critical patent/KR100481922B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Abstract

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 트렌치 내측벽에 월 산화막을 형성한 후 N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막과 기판 사이에 질화막을 형성함으로써 CVD 방법에 의해 질화막을 증착하는 공정에 비해 스트레스를 상당히 줄일 수 있으며, 셀간 누설을 방지할 수 있고, 공정 단순화에 의한 원가를 절감할 수 있는 반도체 소자의 소자 분리막 형성 방법이 제시된다.

Description

반도체 소자의 소자 분리막 형성 방법{Method of forming an isolation layer in a semiconductor device}
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 트렌치 내측벽에 월 산화막을 형성한 후 N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막과 기판 사이에 질화막을 형성함으로써 CVD 방법에 의해 질화막을 증착하는 공정에 비해 스트레스를 상당히 줄일 수 있으며, 셀간 누설을 방지할 수 있고, 공정 단순화에 의한 원가를 절감할 수 있는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
현재 256M SDRAM등 0.18㎛ 이하 소자의 소자 분리막으로는 LOCOS 구조가 아닌 STI(Shallow Trench Isolation) 구조가 널리 이용되고 있는데, 도 1(a) 내지 도 1(c)를 참조하여 종래의 STI 구조의 소자 분리막 형성 방법을 설명하면 다음과 같다.
도 1(a)를 참조하면, 반도체 기판(11) 상부에 패드 산화막(12) 및 및 패드 질화막(13)을 형성한다. 소자 분리 마스크를 이용한 리소그라피 공정 및 식각 공정으로 패드 질화막(13) 및 패드 산화막(12)의 소정 영역을 식각하여 반도체 기판(11)을 노출시키고, 노출된 반도체 기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한다. 트렌치(14)를 형성하기 위한 식각 공정에서 반도체 기판(11)의 손상을 보상하기 위해 트렌치(14) 내측벽에 희생 산화막(15)을 형성한다.
도 1(b)를 참조하면, 클리닝 공정으로 희생 산화막(15)을 제거한 후 계면 전하(interface charge)에 의한 접합 누설을 감소시키기 위한 목적으로 트렌치(14) 내측벽에 월 산화막(16)을 형성한다. 그리고, 셀간 누설을 방지하기 위해 트렌치(14) 내측벽에 라이너 질화막(17)을 형성하고, 트렌치(14)를 매립하기 위해 사용되는 HDP 산화막과의 스트레스를 완화시키기 위해 라이너 산화막(18)을 형성한다. 그리고, 모우트를 방지하기 위해 라이너 산화막(18)을 치밀화시킨다. 이후 트렌치(14)가 완전히 매립되도록 HDP 산화막(19)을 형성한다.
도 1(c)를 참조하면, HDP 산화막(19)을 연마한 후 패드 질화막(13) 및 패드 산화막(12)을 제거하여 트렌치(14)에 HDP 산화막(19)이 매립된 소자 분리막을 형성한다.
그런데, 상기와 같은 종래의 STI 공정은 그 과정이 복잡하고, 이로 인한 여러가지 문제를 야기하고 있다. 즉, 트렌치 식각에 의한 반도체 기판의 손상을 보상하기 위해 희생 산화막을 형성함에 따라 활성 영역이 손실된다. 그리고, CVD 방법으로 형성하는 라이너 산화막에 의해 스트레스가 증가하게 되고, 실시하는 공정이 많기 때문에 생산 단가가 증가하는 문제점이 있다.
본 발명의 목적은 공정 수를 줄임으로써 상기한 문제점을 해결할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
본 발명의 다른 목적은 트렌치 내측벽에 월 산화막을 형성한 후 N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막과 기판 사이에 질화막을 형성함으로써 상기한 문제점을 해결할 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는데 있다.
본 발명에 따른 반도체 소자의 소자 분리막 형성 방법은 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계와, 상기 패드 질화막 및 패드 산화막의 소정 영역을 식각하여 반도체 기판을 노출시키고, 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내측벽에 희생 산화막을 형성한 후 제거하는 단계와, 상기 트렌치 내측벽에 월 산화막을 형성하는 단계와, N2O 가스를 이용한 열처리 공정을 실시하여 상기 월 산화막과 기판 사이에 질화막을 형성하는 단계와, 상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마 공정 및 식각 공정을 실시하여 소자 분리막을 형성하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써 본 발명을 상세히 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며, 이 기술 분야에서 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한, 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 기판(21) 상부에 패드 산화막(22) 및 패드 질화막(23)을 형성한다. 소자 분리 마스크를 이용한 리소그라피 공정 및 식각 공정으로 패드 질화막(23) 및 패드 산화막(22)의 소정 영역을 식각하여 반도체 기판(21)을 노출시키고, 노출된 반도체 기판(21)을 소정 깊이로 식각하여 트렌치(24)를 형성한다. 트렌치(24)를 형성하기 위한 식각 공정에서 반도체 기판(21)의 손상을 보상하기 위해 트렌치(24) 내측벽에 희생 산화막(25)을 형성한다. 희생 산화막(25)은 900∼1100℃의 온도에서 건식 산화를 실시하거나 750∼850℃의 온도에서 습식 산화를 실시하여 50∼150Å의 두께로 형성한다.
도 2(b)를 참조하면, H2SO4, 50:1의 HF, 그리고 SC-1(NH4OH/H2O 2/H2O)를 이용한 클리닝 공정으로 희생 산화막(25)을 제거한 후 산화 공정을 실시하여 트렌치(24) 내측벽에 월 산화막(26)을 형성한다. 월 산화막(26)은 900∼1100℃의 온도에서 건식 산화를 실시하거나 750∼850℃의 온도에서 습식 산화를 실시하여 50∼150Å의 두께로 형성한다. N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막(26)과 기판 사이에 질화막(27)을 형성한다. 이러한 N2O 가스를 이용한 열처리 공정을 실시하면 도 3의 80Å의 월 산화막에 대해 N2O 가스를 이용한 열처리 조건에 따른 질소 농도 분포를 나타낸 SIMS 프로파일에 나타낸 바와 같이 월 산화막과 기판 계면에 질화막이 형성된다. 여기서, A는 월 산화막과 기판의 계면을 나타낸 것이고, B는 950℃의 온도에서 10분간 열처리하였을 경우의 질소 농도, C는 900℃의 온도에서 10분간 열처리하였을 경우의 질소 농도, 그리고 D는 순수 산화막의 질소 농도를 나타낸다. 이처럼 월 산화막(26)에 N2O 가스를 이용한 열처리 공정을 적용할 경우 질소가 산화막의 내부로 확산되어 침투한 후 반도체 기판과 결합하여 질화막(27)을 형성된다. 즉, 월 산화막(26)이 형성된 상태에서 N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막(26)과 기판의 계면에서 질화막(27)을 형성함으로써 식각에 의한 손상을 보상하는 역할 뿐만 아니라 셀간 누설을 방지하는 라이너 질화막의 역할을 하게 된다. 그리고, 질화막(27)이 월 산화막(26) 하부에 형성되므로 기존의 방법과 같이 질화막 위에 라이너 산화막을 일부러 증착하지 않아도 된다. 또한, N2O 가스를 이용한 열처리 공정을 이용한 산화막 하부의 질화는 기존의 방법처럼 따로 치밀화 과정이 필요없어 열처리 과정에서 산화막의 치밀화를 이루게 된다. 한편, N20 가스를 이용한 열처리 공정은 월 산화막(26)을 형성한 후 동일 장비에서 인시투로 실시하며, 900∼1100℃의 온도와 300∼760Torr의 압력에서 N2O 가스를 10∼40slm 유입시켜 30∼120분 동안 실시한다. 이때, N2O 열처리 공정을 실시한 후 월 산화막(26) 내의 질소 농도를 10∼50atoms% 정도로 유지되도록 하고, 월 산화막(26)과 기판의 계면에서 최고의 농도를 보이며 가우시안 분포를 갖는다.
도 2(c)를 참조하면, 트렌치(24)이 매립되도록 전체 구조 상부에 HDP 산화막(28)을 형성한다.
도 2(d)를 참조하면, 연마 공정으로 HDP 산화막(28)을 제거하고, 식각 공정으로 패드 질화막(23) 및 패드 산화막(22)을 제거하여 소자 분리막을 형성한다.
상술한 바와 같이 본 발명에 의하면 트렌치 내측벽에 월 산화막을 형성한 후 N2O 가스를 이용한 열처리 공정을 실시하여 월 산화막과 기판 사이에 질화막을 형성함으로써 CVD 방법에 의해 질화막을 증착하는 공정에 비해 스트레스를 상당히 줄일 수 있으며, 셀간 누설을 방지할 수 있고, 라이너 산화막의 증착과 치밀화 공정을 생략할 수 있어 공정 단순화에 의한 원가를 절감할 수 있다.
도 1(a) 내지 도 1(c)는 종래의 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 2(a) 내지 도 2(c)는 본 발명에 따른 소자 분리막 형성 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 3은 80Å의 월 산화막에 대해 N2O 가스를 이용한 열처리 조건에 따른 질소 농도 분포를 나타낸 SIMS 프로파일.
<도면의 주요 부분에 대한 부호의 설명>
11 및 21 : 반도체 기판 12 및 22 : 패드 산화막
13 및 23 : 패드 질화막 14 및 24 : 트렌치
15 및 25 : 희생 산화막 16 및 26 : 월 산화막
17 : 라이너 질화막 18 : 라이너 산화막
27 : 질화막 19 및 28 : HDP 산화막

Claims (5)

  1. 반도체 기판 상부에 패드 산화막 및 패드 질화막을 형성하는 단계;
    상기 패드 질화막 및 패드 산화막의 소정 영역을 식각하여 반도체 기판을 노출시키고, 노출된 반도체 기판을 소정 깊이로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내측벽에 희생 산화막을 형성한 후 제거하는 단계;
    상기 트렌치 내측벽에 월 산화막을 형성하는 단계;
    상기 월 산화막을 형성한 후 동일 장비에서 인시투로 N2O 가스를 이용한 열처리 공정을 실시하여 상기 월 산화막과 기판 사이에 질화막을 형성하고, 상기 월 산화막내의 질소 농도를 10 내지 50atoms%로 유지시키는 단계; 및
    상기 트렌치가 매립되도록 전체 구조 상부에 산화막을 형성한 후 연마 공정 및 식각 공정을 실시하여 소자 분리막을 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서, 상기 월 산화막은 900 내지 1100℃의 온도에서 건식 산화를 실시하거나 750 내지 850℃의 온도에서 습식 산화를 실시하여 50 내지 150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  3. 삭제
  4. 제 1 항에 있어서, 상기 N20 가스를 이용한 열처리 공정은 900 내지 1100℃의 온도와 300 내지 760Torr의 압력에서 N2O 가스를 10 내지 40slm 유입시켜 30 내지 120분 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
  5. 삭제
KR10-2002-0085458A 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 형성 방법 KR100481922B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085458A KR100481922B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085458A KR100481922B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040058939A KR20040058939A (ko) 2004-07-05
KR100481922B1 true KR100481922B1 (ko) 2005-04-11

Family

ID=37350991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085458A KR100481922B1 (ko) 2002-12-27 2002-12-27 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100481922B1 (ko)

Also Published As

Publication number Publication date
KR20040058939A (ko) 2004-07-05

Similar Documents

Publication Publication Date Title
US6750117B1 (en) Shallow trench isolation process
US6331472B1 (en) Method for forming shallow trench isolation
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US20110012226A1 (en) Semiconductor device and method for manufacturing the same
US6251748B1 (en) Method of manufacturing shallow trench isolation structure
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
US6013559A (en) Method of forming trench isolation
KR100481922B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20120220130A1 (en) Method for fabricating semiconductor device
KR100766277B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US20030194870A1 (en) Method for forming sidewall oxide layer of shallow trench isolation with reduced stress and encroachment
US6337279B1 (en) Method of fabricating a shallow trench isolation
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
KR100376875B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR20030043498A (ko) 플래시 메모리 소자의 제조방법
KR20050052006A (ko) 트렌치형 소자분리막을 갖는 반도체 소자 및 그 제조 방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100480920B1 (ko) 반도체소자의 소자분리막 형성방법
KR100595858B1 (ko) 반도체 소자 제조방법
KR20040059439A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050069200A (ko) 반도체소자의 트렌치 소자분리막 및 그 형성 방법
KR100731502B1 (ko) 반도체 소자 및 그 제조 방법
KR100842487B1 (ko) 반도체 소자의 소자 분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee