KR20080002613A - 반도체 소자의 소자분리 형성방법 - Google Patents

반도체 소자의 소자분리 형성방법 Download PDF

Info

Publication number
KR20080002613A
KR20080002613A KR1020060061517A KR20060061517A KR20080002613A KR 20080002613 A KR20080002613 A KR 20080002613A KR 1020060061517 A KR1020060061517 A KR 1020060061517A KR 20060061517 A KR20060061517 A KR 20060061517A KR 20080002613 A KR20080002613 A KR 20080002613A
Authority
KR
South Korea
Prior art keywords
trench
oxide layer
liner nitride
nitride film
layer
Prior art date
Application number
KR1020060061517A
Other languages
English (en)
Inventor
전승준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061517A priority Critical patent/KR20080002613A/ko
Publication of KR20080002613A publication Critical patent/KR20080002613A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 소자분리 형성방법을 제시한다. 본 발명에 따르면, 반도체 기판 상에 질화막패드를 형성하고 식각 마스크로 사용하여, 반도체 기판 부분을 선택적으로 식각하여 트렌치를 형성한다. 트렌치 내에 측벽 산화막 및 라이너 질화막을 순차적으로 형성하고, 트렌치를 부분적으로 채우는 제1고밀도플라즈마(HDP) 산화막을 증착한다. 제1고밀도플라즈마 산화막 상에 질소 가스(N2) 분위기를 도입하여 열처리하여 라이너 질화막을 치밀화시킨다. 트렌치의 상측 측벽 부분의 치밀화된 라이너 질화막 부분이 노출되게 제1고밀도플라즈마 산화막을 습식 식각하고, 트렌치를 채우는 제2고밀도플라즈마 산화막을 형성한다.
STI, 플라즈마 손상, 라이너 질화막 소실, 치밀화

Description

반도체 소자의 소자분리 형성방법{Method for fabricating isolation layer of semiconductor device}
도 1 및 도 2는 종래의 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
본 발명은 반도체 소자에 관한 것으로, 특히, 반도체 소자들 사이를 분리시키는 소자분리(isolation) 형성방법에 관한 것이다.
반도체 소자의 셀 크기(cell size)가 감소되고 고집적화 필요성이 요구되면서, 소자분리막을 형성시킬 소자와 소자 사이의 공간이 매우 협소해지고 있다. 이에 따라, 좁은 공간에 소자분리막을 효과적으로 형성시키기 위해서, 얕은트렌치소자분리(STI: Shallow Trench Isolation)가 도입되고 있고, 트렌치(trench) 채움(gap-fill) 능력이 우수한 고밀도플라즈마(HDP: High Density Plasma) 산화막을 이용하고 있다. 더욱이, 최근에는 HDP 산화막의 채움 능력을 더욱 증가시키기 위해 서, 1차 HDP 증착 + 습식 식각 + 2차 HDP 증착의 DWD 방법이 제시되고 있다.
도 1 및 도 2는 종래의 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 1을 참조하면, 종래의 소자분리 형성방법은, 실리콘 반도체 기판(10)의 상부에 일정 두께의 버퍼(buffer) 산화막(21) 및 질화막패드(25)를 순차적으로 형성하고, 포토리소그래피 과정을 이용하여 패터닝한다. 이후에, 잔류 질화막패드(25)의 패턴을 식각 마스크로 사용하여 하부의 반도체 기판(10)을 건식 식각법을 이용해 식각하여 트렌치(11)를 형성한다.
이후에, 트렌치(11) 측벽과 바닥의 실리콘 기판(10) 부분을 보호하기 위한 목적으로 사용되는 측벽 산화막(wall oxide: 31)을 열산화법 등을 이용해서 일정두께 이상 형성한다. 측벽 산화막(31) 상에 라이너 질화막(liner nitride: 33)을 화학기상증착(CVD)한다. 이러한 라이너 질화막(33)은 실리콘 기판(10)에 수반되는 스트레스(stress)를 완화시켜, 소자의 리프레시(refresh) 특성을 개선하는 중요한 역할을 하는 것으로 이해된다.
이후에, 트렌치(11)를 채우는 제1HDP 산화막(41)을 증착한다. 이때, 트렌치(11)가 제1HDP 산화막(41)에 의해서 완전히 매립되지 않도록 증착 두께를 일정두께 이하로 적절히 조절한다. 제1HDP 산화막(41)을 불산(HF), 또는 버퍼산화물식각액(BOE) 등의 식각 용액을 이용한 습식 식각 방법으로 제1HDP 산화막(41)의 일부분을 제거한다.
습식 식각을 진행하는 목적은 트렌치(11) 측벽에 형성된 제1HDP 산화막(41) 부분을 완전히 제거하고 트렌치(11) 바닥에 매립된 일부 제1HDP 산화막(41) 부분만을 잔류시켜, 도 2에 제시된 바와 같이, 후속 제2HDP 산화막(43) 증착에 의해 트렌치(11)가 보다 양호하게 채워져 보이드(void) 등과 같은 채움 불량이 발생되는 것을 방지하기 위해서이다.
그런데, 습식 식각 공정이 진행되면서 HF 또는 BOE 용액에 의한 식각으로 인해 노출된 부분에서 라이너 질화막(33)의 부분적인 소모 또는 손실이 발생할 수 있다. 이러한 라이너 질화막(33)의 소모 또는 손실은, 라이너 질화막(33)이 제1HDP 산화막(41)의 습식 제거될 부분의 두께보다 매우 얇게 형성되고, 이에 따라, 제1HDP 산화막(41)의 제거를 위해 상당한 시간 동안 습식 식각을 수행하는 데 기인하는 것으로 이해될 수 있다. 이에 따라, 습식 식각 시간이 증가될수록 더 라이너 질화막(33)의 소모는 더욱 심화될 수 있다.
이러한 라이너 질화막(33)의 손실에 의해 하부의 측벽 산화막(31)이 노출되는 트렌치(11) 상층부의 활성 영역(active region)에는 제2HDP 산화막(43) 증착 과정에서 수반되는 플라즈마 이온(plasma ion) 등에 의한 플라즈마 손상(plasma damage: 15)이 발생될 수 있다.
이러한 플라즈마 손상(15)은 반도체 소자의 각종 전기적 특성을 열화시키는 요인으로 이해될 수 있다. 특히, 트랜지스터에 도입되는 게이트 산화막의 누설전류를 증가시켜 게이트 산화막 집적 특성(GOI: Gate Oxide Integrity)을 열화시키는 요인으로 작용할 수 있다. 또한, 디램(DRAM) 소자의 커패시터(capacitor)가 형성되는 영역의 정션(junction) 부위에서의 누설전류를 증가시켜 리프레시(refresh) 특 성을 열화시키는 요인으로 작용할 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 기판의 활성 영역에 플라즈마 손상을 방지하는 반도체 소자의 소자분리 형성방법을 제시하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판 상에 질화막패드를 형성하는 단계, 상기 패드 질화막패드를 식각 마스크로 상기 반도체 기판 부분을 선택적으로 식각하여 트렌치를 형성하는 단계, 상기 트렌치 내에 측벽 산화막 및 라이너 질화막을 순차적으로 형성하는 단계, 상기 트렌치를 부분적으로 채우는 제1고밀도플라즈마(HDP) 산화막을 증착하는 단계, 상기 제1고밀도플라즈마 산화막 상에 질소 가스(N2) 분위기를 도입하여 열처리하여 상기 라이너 질화막을 치밀화시키는 단계, 상기 트렌치의 상측 측벽 부분의 상기 치밀화된 라이너 질화막 부분이 노출되게 제1고밀도플라즈마 산화막을 습식 식각하는 단계, 및 상기 식각된 제1고밀도플라즈마 산화막 상에 상기 트렌치를 채우는 제2고밀도플라즈마 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자분리 형성방법을 제시한다.
상기 열처리는 상기 라이너 질화막의 치밀화를 위해 대략 800℃ 내지 1000℃ 정도의 고온 퍼니스(furnace)에 적어도 30분 정도 수행될 수 있다.
상기 열처리는 상기 라이너 질화막의 치밀화를 위해 대략 900℃ 내지 1100℃ 정도로 적어도 30초 정도 급속 열처리(RTP)로 수행될 수 있다.
본 발명에 따르면, 반도체 기판의 활성 영역에 플라즈마 손상을 방지하는 반도체 소자의 소자분리 형성방법을 제시할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 소자분리 형성방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
도 3을 참조하면, 본 발명의 실시예에 따른 소자분리 형성방법은, 실리콘 반도체 기판(100)의 상부에 일정 두께의 버퍼(buffer) 산화막(210) 및 질화막패드(250), 포토레지스트 패턴(270)을 순차적으로 형성한다. 이후에, 포토레지스트 패턴(270)을 식각 마스크(etch mask)로 이용하는 선택적 식각 과정을 수행하여 질화막패드(250)를 패터닝한다. 이후 포토레지스트 패턴(270)을 제거한 후, 잔류 질화막패드(250)의 패턴을 식각 마스크로 사용하여 노출된 하부의 반도체 기판(100)을 건식 식각법을 이용해 선택적으로 식각하여 STI를 위한 트렌치(101)를 형성한다.
도 4를 참조하면, 트렌치(101) 측벽과 바닥의 실리콘 기판(100) 부분을 보호 하기 위한 목적으로 사용되는 측벽 산화막(310)을 열산화법 등을 이용해서 일정 두께 이상 형성한다. 측벽 산화막(310) 상에 라이너 질화막(liner nitride: 330)을 CVD 등으로 증착하여 형성한다. 이러한 라이너 질화막(330)은 실리콘 기판(100)에 수반되는 스트레스를 완화시켜, 소자의 리프레시(refresh) 특성을 개선하는 역할을 하는 것으로 이해될 수 있다.
이후에, 트렌치(101)를 채우는 제1HDP 산화막(410)을 증착한다. 이때, 트렌치(101)가 제1HDP 산화막(410)에 의해서 완전히 매립되지 않도록 증착 두께를 일정두께 이하로 적절히 조절한다. 즉, 트렌치(101)를 부분적으로 채우게 제1HDP 산화막(410)을 증착한다.
이후에, 상기 제1HDP 산화막(410) 상에 바람직하게 질소 가스(N2) 분위기를 도입하여 열처리(annealing)를 수행하여 라이너 질화막(330)을 치밀화(densification)시킨다. 이때, 라이너 질화막(330)은 질소가 제공되는 상태에서 실질적으로 열처리되므로 보다 높은 밀도를 가지게 치밀화될 수 있다. 이에 따라, 후속되는 습식 식각 과정에서 라이너 질화막(330)은 습식 식각에 대해서 더 저항할 수 있게 된다.
이러한 열처리는 대략 800℃ 내지 1000℃ 정도의 고온 퍼니스(furnace)에 적어도 30분 정도 또는 그 이상 충분히 수행될 수 있다. 또는, 열처리는 900℃ 내지 1100℃ 정도로 적어도 30초 정도 또는 그 이상 급속 열처리(RTP)로 충분한 시간 동안 수행될 수 있다.
도 5를 참조하면, 치밀화를 위한 N2 열처리를 수행한 후, 제1HDP 산화막(410)을 불산(HF), 또는 버퍼산화물식각액(BOE) 등의 식각 용액을 이용한 습식 식각 방법으로 습식 식각한다.
이러한 습식 식각을 진행하는 목적은 트렌치(101) 측벽에 형성된 제1HDP 산화막(410) 부분을 완전히 제거하고, 트렌치(101) 바닥에 매립된 일부 제1HDP 산화막(410) 부분만을 잔류시켜, 도 6에 제시된 바와 같이, 후속 제2HDP 산화막(430) 증착에 의해 트렌치(101)가 보다 양호하게 채워져 보이드 등과 같은 채움 불량이 발생되는 것을 방지하기 위해서이다.
종래의 습식 식각 공정이 진행되면서 HF 또는 BOE 용액에 의한 식각으로 인해 노출된 부분에서 라이너 질화막(도 2의 33)의 부분적인 소모 또는 손실이 발생할 수 있으며, 이러한 라이너 질화막(도 2의 33)의 손실에 의해 활성 영역에는 제2HDP 산화막(도 2의 43) 증착 과정에서 수반되는 플라즈마 이온 등에 의한 플라즈마 손상(도 2의 15)이 발생될 수 있다.
그럼에도 불구하고, 이때, 습식 식각은 트렌치(101)의 상측 측벽 부분에 제1HDP 산화막(410)이 잔류하지 않게 수행된다. 이에 따라, 트렌치(101)의 상측 측벽 부분 상의 라이너 질화막(330) 부분이 노출될 수 있다. 그럼에도 불구하고, 라이너 질화막(330)은 이전 단계에 수행된 열처리에 의해서 치밀화된 상태이므로, 이러한 습식 식각에 상당히 유효하게 저항하게 된다.
이에 따라, 실질적으로 습식 식각에 의해서 라이너 질화막(330)이 소실되는 것이 방지될 수 있다. 따라서, 하부의 측벽 산화막(310)이나 트렌치(101) 측벽이 노출되는 것이 방지되고, 이에 따라 후속 제2HDP 산화막(430)의 증착 시 플라즈마 이온이 활성 영역으로 침투되는 것이 효과적으로 방지될 수 있어, 플라즈마 손상의 발생이 방지될 수 있다.
도 6을 참조하면, 식각된 제1고밀도플라즈마 산화막(410) 상에 트렌치(101)를 완전히 채우는 제2고밀도플라즈마 산화막(430)을 형성한다. 이때, 치밀화된 라이너 질화막(330)이 트렌치(101) 상측 측벽을 덮은 상태로 유지되므로, 제2HDP 산화막(430)의 증착 시 수반되는 플라즈마 이온들에 의한 활성 영역에의 플라즈마 손상이 방지될 수 있다.
이후에, 제2고밀도플라즈마 산화막(430)을 화학기계적연마(CMP) 등으로 평탄화하여 트렌치(101) 별로 분리된 소자분리막을 형성한다. 연후에 노출된 질화막패드(250) 등을 선택적으로 제거하여 소자분리막 구조를 형성한다.
상술한 본 발명에 따르면, HDP 산화막을 이용해 소자분리막을 형성하는 과정, 특히 DWD 방식의 STI 구조 형성 과정에서 유발되는 라이너 질화막의 부분 손실에 따른 플라즈마 손상 발생을 방지할 수 있다. 즉, 고온 N2 가스 분위기의 열처리(anneal)에 의해 라이너 질화막이 치밀화되므로, 습식 식각에 의해서 라이너 질화막이 소실되는 것을 방지할 수 있다.
이에 따라, 후속 공정으로 진행되는 제2HDP 산화막 증착 과정에서 수반되는 플라즈마 이온의 침투가 라이너 질화막에 의해서 효과적으로 억제된다. 이러한 활성 영역의 플라즈마 손상 억제 효과로 인해, 활성 영역에 형성되는 소자의 누설전류가 감소되며, 결국 GOI 특성과 리프레시 특성이 개선될 수 있다. 따라서, 반도체 소자 제조 수율이 증가되는 효과를 구현할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (3)

  1. 반도체 기판 상에 질화막패드를 형성하는 단계;
    상기 패드 질화막패드를 식각 마스크로 상기 반도체 기판 부분을 선택적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내에 측벽 산화막 및 라이너 질화막을 순차적으로 형성하는 단계;
    상기 트렌치를 부분적으로 채우는 제1고밀도플라즈마(HDP) 산화막을 증착하는 단계;
    상기 제1고밀도플라즈마 산화막 상에 질소 가스(N2) 분위기를 도입하여 열처리하여 상기 라이너 질화막을 치밀화시키는 단계;
    상기 트렌치의 상측 측벽 부분의 상기 제1고밀도플라즈마 산화막을 습식 식각하는 단계; 및
    상기 식각된 제1고밀도플라즈마 산화막 상에 상기 트렌치를 채우는 제2고밀도플라즈마 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리 형성방법.
  2. 제1항에 있어서,
    상기 열처리는 상기 라이너 질화막의 치밀화를 위해 대략 800℃ 내지 1000℃ 정도의 고온 퍼니스(furnace)에 적어도 30분 정도 수행되는 것을 특징으로 하는 반도체 소자의 소자분리 형성방법.
  3. 제1항에 있어서,
    상기 열처리는 상기 라이너 질화막의 치밀화를 위해 대략 900℃ 내지 1100℃ 정도로 적어도 30초 정도 급속 열처리(RTP)로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리 형성방법.
KR1020060061517A 2006-06-30 2006-06-30 반도체 소자의 소자분리 형성방법 KR20080002613A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061517A KR20080002613A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061517A KR20080002613A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리 형성방법

Publications (1)

Publication Number Publication Date
KR20080002613A true KR20080002613A (ko) 2008-01-04

Family

ID=39214376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061517A KR20080002613A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리 형성방법

Country Status (1)

Country Link
KR (1) KR20080002613A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184086B2 (en) 2013-02-08 2015-11-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor device having shallow trench isolation (STI)
CN113707550A (zh) * 2021-09-01 2021-11-26 浙江同芯祺科技有限公司 一种igbt沟槽栅氧化膜成型工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184086B2 (en) 2013-02-08 2015-11-10 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor device having shallow trench isolation (STI)
CN113707550A (zh) * 2021-09-01 2021-11-26 浙江同芯祺科技有限公司 一种igbt沟槽栅氧化膜成型工艺

Similar Documents

Publication Publication Date Title
US8211779B2 (en) Method for forming isolation layer in semiconductor device
KR100375229B1 (ko) 트렌치 소자분리 방법
KR20040091978A (ko) 반도체 소자의 소자분리막 제조방법
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR100545697B1 (ko) 반도체소자의 트렌치 소자분리 방법
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100843246B1 (ko) Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법
KR20060109055A (ko) 반도체 소자의 소자분리막 형성방법
KR20080002613A (ko) 반도체 소자의 소자분리 형성방법
US20120220130A1 (en) Method for fabricating semiconductor device
KR100703836B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100381849B1 (ko) 트렌치 소자분리 방법
KR20080002614A (ko) 반도체 소자의 소자분리 형성방법
KR100905997B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20040059445A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR20080086222A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR100619395B1 (ko) 반도체 소자 제조 방법
KR20040059439A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100681212B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR20080088680A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR20040001874A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20050003057A (ko) 반도체 소자의 트렌치 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination