CN113707550A - 一种igbt沟槽栅氧化膜成型工艺 - Google Patents

一种igbt沟槽栅氧化膜成型工艺 Download PDF

Info

Publication number
CN113707550A
CN113707550A CN202111021778.7A CN202111021778A CN113707550A CN 113707550 A CN113707550 A CN 113707550A CN 202111021778 A CN202111021778 A CN 202111021778A CN 113707550 A CN113707550 A CN 113707550A
Authority
CN
China
Prior art keywords
gate oxide
layer
sod
oxide film
forming process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111021778.7A
Other languages
English (en)
Inventor
严立巍
符德荣
陈政勋
文锺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Tongxinqi Technology Co ltd
Original Assignee
Zhejiang Tongxinqi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Tongxinqi Technology Co ltd filed Critical Zhejiang Tongxinqi Technology Co ltd
Priority to CN202111021778.7A priority Critical patent/CN113707550A/zh
Publication of CN113707550A publication Critical patent/CN113707550A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开一种IGBT沟槽栅氧化膜成型工艺，包括以下步骤：S1、通过热氧化在沟槽侧壁和底部生长第一层栅氧；S2、在第一层栅氧表面涂布SOD，然后经过烘烤、高温密化、蚀刻、清洗后形成SOD层；S3、再次通过热氧化在SOD层表面生长的第二层栅氧，形成栅氧化膜层。本发明工艺通过在沟槽底部生长栅氧层后涂布SOD，SOD固化后高温密化形成SOD，再于SOD表面生长删氧层，从而在沟槽底部形成三层的栅氧化膜结构，可以有效避免电流较高时击穿栅氧层。

Description

一种IGBT沟槽栅氧化膜成型工艺
技术领域
本发明涉及沟槽栅IGBT技术领域，具体的是一种IGBT沟槽栅氧化膜成型工艺。
背景技术
随着沟槽技术在功率器件和IGBT结构中的成熟应用，研发人员用沟槽栅结构取代平面栅结构,沟槽栅IGBT通过刻蚀工艺形成沟槽栅，成功实现将电流沟道由表面横向转为体内纵向，有效消除平面栅体内的JFET效应，并极大提高元胞密度，从而大幅度提升芯片电流密度，在中低压应用领域逐渐取代了平面栅技术。
然而，相对于平面栅型器件，沟槽栅型的器件存在沟槽侧壁和沟槽底部等不同晶面。在进行栅氧工艺时，氧化速率强烈依赖于SiC的晶面曲线，使得SiC沟槽侧壁氧化层的生长速率为底部的2倍以上，在沟槽内会出现栅氧厚度生长不均现象，在沟槽底部和顶部拐角位置厚度差异尤为明显，体硅与栅氧顶角接触处不仅会出现明显的尖角，而且可能还存在表面毛刺，极大地增加了该位置被击穿的风险。同时，由于栅氧厚度均匀性差，会导致沟槽顶部收缩明显，成为多晶硅填充的不利因素。
发明内容
为解决上述背景技术中提到的不足，本发明的目的在于提供一种IGBT沟槽栅氧化膜成型工艺，本发明工艺通过在沟槽底部生长栅氧层后涂布SOD，SOD固化后高温密化形成SOD，再于SOD表面生长删氧层，从而在沟槽底部形成三层的栅氧化膜结构，可以有效避免电流较高时击穿栅氧层。
本发明的目的可以通过以下技术方案实现：
一种IGBT沟槽栅氧化膜成型工艺，其特征在于，所述栅氧化膜由两层栅氧及一层SOD组成，其成型工艺包括以下步骤：
S1、通过热氧化在沟槽侧壁和底部生长第一层栅氧；
S2、在第一层栅氧表面涂布SOD，然后经过烘烤、高温密化、蚀刻、清洗后形成SOD层；
S3、再次通过热氧化在SOD层表面生长的第二层栅氧，形成所述栅氧化膜。
进一步优选地，步骤S1中第一层栅氧厚度为
Figure BDA0003242188140000021
进一步优选地，步骤S2中烘烤温度为200-300℃，高温密化温度为800-1000℃。
进一步优选地，步骤S3中第二层栅氧厚度为
Figure BDA0003242188140000022
进一步优选地，SOD为自旋电介质,SOD是一种基于全氢聚硅氮烷(Perhydropolysilazane，PHPS)的无机旋涂式电介质材料，用于先进器件制造中的前段(Front-End Of Line，FEOL)应用的间隙填充和平面化,可转换为纯粹致密的SiO2薄膜，其性能媲美高性能CVD氧化物，又具有优异的间隙填充性能和较低的工艺成本。
够进行完美的SiO2间隙填充而不存在空隙；能够延展到10nm甚至更先进的技术节点，因为在涂层阶段，其性状类似可流动的液体聚合物；在恰当的熔炉固化步骤之后，能够转化成纯粹致密的SiO2。
本发明的有益效果：
本发明工艺通过在沟槽底部生长栅氧层后涂布SOD，SOD固化后高温密化形成SOD，再于SOD表面生长删氧层，从而在沟槽底部形成三层的栅氧化膜结构，可以有效避免电流较高时击穿栅氧层。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明工艺步骤S1的成型示意图；
图2是本发明工艺步骤S2的成型示意图；
图3是本发明工艺步骤S3的成型示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“开孔”、“上”、“下”、“厚度”、“顶”、“中”、“长度”、“内”、“四周”等指示方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例1
一种IGBT沟槽栅氧化膜成型工艺，其特征在于，所述栅氧化膜由两层栅氧及一层SOD组成，其成型工艺包括以下步骤：
S1、通过热氧化在沟槽侧壁和底部生长厚度为
Figure BDA0003242188140000031
的第一层栅氧；
S2、在第一层栅氧表面涂布SOD，然后经过300℃烘烤、1000℃高温密化、蚀刻、清洗后形成SOD层；
S3、再次通过热氧化在SOD层表面生长厚度为
Figure BDA0003242188140000041
的第二层栅氧，形成所述栅氧化膜。
实施例2
一种IGBT沟槽栅氧化膜成型工艺，其特征在于，所述栅氧化膜由两层栅氧及一层SOD组成，其成型工艺包括以下步骤：
S1、通过热氧化在沟槽侧壁和底部生长厚度为
Figure BDA0003242188140000042
的第一层栅氧；
S2、在第一层栅氧表面涂布SOD，然后经过200℃烘烤、800℃高温密化、蚀刻、清洗后形成SOD层；
S3、再次通过热氧化在SOD层表面生长厚度为
Figure BDA0003242188140000043
的第二层栅氧，形成所述栅氧化膜。
实施例3
一种IGBT沟槽栅氧化膜成型工艺，其特征在于，所述栅氧化膜由两层栅氧及一层SOD组成，其成型工艺包括以下步骤：
S1、通过热氧化在沟槽侧壁和底部生长厚度为
Figure BDA0003242188140000044
的第一层栅氧；
S2、在第一层栅氧表面涂布SOD，然后经过250℃烘烤、900℃高温密化、蚀刻、清洗后形成SOD层；
S3、再次通过热氧化在SOD层表面生长厚度为
Figure BDA0003242188140000045
的第二层栅氧，形成所述栅氧化膜。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (5)

1.一种IGBT沟槽栅氧化膜成型工艺，其特征在于，所述栅氧化膜由两层栅氧及一层SOD组成，其成型工艺包括以下步骤：
S1、通过热氧化在沟槽侧壁和底部生长第一层栅氧；
S2、在第一层栅氧表面涂布SOD，然后经过烘烤、高温密化、蚀刻、清洗后形成SOD层；
S3、再次通过热氧化在SOD层表面生长的第二层栅氧，形成所述栅氧化膜。
2.根据权利要求1所述的IGBT沟槽栅氧化膜成型工艺，其特征在于，所述步骤S1中第一层栅氧厚度为
Figure FDA0003242188130000011
3.根据权利要求1所述的IGBT沟槽栅氧化膜成型工艺，其特征在于，所述步骤S2中烘烤温度为200-300℃，高温密化温度为800-1000℃。
4.根据权利要求1所述的IGBT沟槽栅氧化膜成型工艺，其特征在于，所述步骤S3中第二层栅氧厚度为
Figure FDA0003242188130000012
5.根据权利要求1所述的IGBT沟槽栅氧化膜成型工艺，其特征在于，所述SOD为自旋电介质。
CN202111021778.7A 2021-09-01 2021-09-01 一种igbt沟槽栅氧化膜成型工艺 Pending CN113707550A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111021778.7A CN113707550A (zh) 2021-09-01 2021-09-01 一种igbt沟槽栅氧化膜成型工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111021778.7A CN113707550A (zh) 2021-09-01 2021-09-01 一种igbt沟槽栅氧化膜成型工艺

Publications (1)

Publication Number Publication Date
CN113707550A true CN113707550A (zh) 2021-11-26

Family

ID=78658805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111021778.7A Pending CN113707550A (zh) 2021-09-01 2021-09-01 一种igbt沟槽栅氧化膜成型工艺

Country Status (1)

Country Link
CN (1) CN113707550A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220044837A1 (en) * 2020-08-06 2022-02-10 Samsung Electronics Co., Ltd. Solid ion conductor, solid electrolyte including the same, electrochemical device including the same, and preparation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002613A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 소자의 소자분리 형성방법
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN103632949A (zh) * 2012-08-28 2014-03-12 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN103943475A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种提高栅氧化物介电常数的方法
CN106910774A (zh) * 2017-03-06 2017-06-30 北京世纪金光半导体有限公司 圆弧角u形槽栅结构的碳化硅功率mosfet器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080002613A (ko) * 2006-06-30 2008-01-04 주식회사 하이닉스반도체 반도체 소자의 소자분리 형성방법
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN103632949A (zh) * 2012-08-28 2014-03-12 上海华虹宏力半导体制造有限公司 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN103943475A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种提高栅氧化物介电常数的方法
CN106910774A (zh) * 2017-03-06 2017-06-30 北京世纪金光半导体有限公司 圆弧角u形槽栅结构的碳化硅功率mosfet器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220044837A1 (en) * 2020-08-06 2022-02-10 Samsung Electronics Co., Ltd. Solid ion conductor, solid electrolyte including the same, electrochemical device including the same, and preparation method thereof

Similar Documents

Publication Publication Date Title
US7407864B2 (en) Polysilazane perhydride solution and method of manufacturing a semiconductor device using the same
JP4244456B2 (ja) 半導体装置の製造方法、絶縁ゲート型バイポーラトランジスタの製造方法及び絶縁ゲート型バイポーラトランジスタ
US11804553B2 (en) Transition metal dichalcogenide transistor and preparation method thereof
WO2023159837A1 (zh) 碳化硅沟槽的刻蚀方法及碳化硅器件的制备方法
Zheng et al. Fluorinated Graphene in Interface Engineering of Ge‐Based Nanoelectronics
US20180315857A1 (en) Device and method to improve fin top corner rounding for finfet
CN113707550A (zh) 一种igbt沟槽栅氧化膜成型工艺
CN115207128B (zh) 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
CN107946370A (zh) 一种具有高耦合率的闪存单元结构及制备方法
CN111446288B (zh) 基于二维材料的ns叠层晶体管及其制备方法
CN109690786B (zh) 异质结遂穿场效应晶体管及其制备方法
CN111180316A (zh) 一种碳化硅厚底氧化层沟槽mos制备方法
CN111435678B (zh) 环栅晶体管的制备方法
WO2023015611A1 (zh) 半导体晶圆的复合结构、半导体晶圆及其制法和应用
CN102956456B (zh) 一种半导体器件的制造方法
JP2602808B2 (ja) 半導体装置の製造方法
TW202220059A (zh) 增加溝槽式閘極功率金氧半場效電晶體之溝槽轉角氧化層厚度的製造方法
KR20150036678A (ko) 게르마늄 층 상에 산화 게르마늄을 포함하는 막을 구비하는 반도체 구조 및 그 제조방법
CN111489963A (zh) 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法
WO2024113414A1 (zh) 基于高k介质的碳化硅沟槽型MOSFET及其制作方法
JPH01216538A (ja) 半導体装置およびその製造方法
US11967520B2 (en) Method for making high-voltage thick gate oxide
CN109742020B (zh) 一种碳化硅器件的栅氧结构及其制备方法
CN220367919U (zh) 一种沟槽氧化层结构及电子设备
CN103296029B (zh) 一种凹槽式的硅纳米晶存储器及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination