CN103296029B - 一种凹槽式的硅纳米晶存储器及其制作方法 - Google Patents
一种凹槽式的硅纳米晶存储器及其制作方法 Download PDFInfo
- Publication number
- CN103296029B CN103296029B CN201310224594.XA CN201310224594A CN103296029B CN 103296029 B CN103296029 B CN 103296029B CN 201310224594 A CN201310224594 A CN 201310224594A CN 103296029 B CN103296029 B CN 103296029B
- Authority
- CN
- China
- Prior art keywords
- silicon
- groove
- memory
- nanocrystalline memory
- nanocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种凹槽式的硅纳米晶存储器及其制作方法,该硅纳米晶存储器包括:刻蚀硅衬底表面而形成的凹槽;形成于该凹槽之中的硅纳米晶存储器的主体结构,该主体结构自下而上依次包括隧穿氧化层、硅纳米晶和栅间氧化层;覆盖于该硅衬底的凹槽区域之上的多晶硅栅;以及形成于该凹槽两侧硅衬底之中的源极和漏极。利用本发明,只需要在衬底上先刻蚀一个凹槽,再在凹槽上制作器件,方法简单,而且与传统CMOS工艺完全兼容,器件存储特性好,可靠性高,非常适合大规模生产的广泛应用,可以彻底避免外围器件制作过程中笑脸效应对硅纳米晶的氧化,使得器件的存储特性等到保证。
Description
技术领域
本发明涉及存储器技术领域,特别涉及一种凹槽式的硅纳米晶存储器及其制作方法。
背景技术
随着微电子工艺节点的不断推进,基于多晶硅浮栅的传统闪存技术面临着严重的技术难题,其中最重要的问题是器件尺寸按等比例微缩化与器件可靠性之间的矛盾无法得到有效解决。为解决这个矛盾,S.Tiwari在1996年提出了基于分立存储的硅纳米晶存储器。这种存储器具有擦写速度快、可靠性高、制作工艺简单、成本低、与传统CMOS工艺完全兼容等优点,是闪存微缩化发展的替代方案之一,也是最接近产业化生产的新一代非挥发性存储器。
但是对于硅纳米晶浮栅存储器也存在着工艺集成上的问题,特别是后续器件制作高温氧化步骤的存在,使得硅纳米晶和沟道边缘硅衬底被氧化,导致存储器的特性较差。由于硅纳米晶存储器的制作顺序是:先制作存储器件,再做外围器件。这样,在制作外围器件的栅氧化层时,高温条件下,氧气或水分子会沿着硅纳米晶存储单元的隧穿氧化层和栅间氧化层快速迁移进入器件中部,导致硅纳米晶被氧化,因此器件边缘的隧穿氧化层也会增厚,最终器件的存储特性会变差,即传统硅纳米晶器件在制作过程中会受笑脸效应(smiling effect)的影响,如图1所示。因此,在硅纳米晶存储器制作过程中,如何彻底地避免这种笑脸效应极其重要。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种凹槽式的硅纳米晶存储器及其制作方法,以彻底避免笑脸效应对硅纳米晶存储单元的影响。
(二)技术方案
为达到上述目的,本发明提供了一种凹槽式的硅纳米晶存储器,包括:刻蚀硅衬底表面而形成的凹槽;形成于该凹槽之中的硅纳米晶存储器的主体结构,该主体结构自下而上依次包括隧穿氧化层、硅纳米晶和栅间氧化层;覆盖于该硅衬底的凹槽区域之上的多晶硅栅;以及形成于该凹槽两侧硅衬底之中的源极和漏极。
上述方案中,所述凹槽深度为40~50nm。所述隧穿氧化层采用二氧化硅,厚度为4~7nm。所述栅间氧化层采用二氧化硅,厚度为8~12nm。所述多晶硅栅的厚度为180~200nm。
为达到上述目的,本发明还提供了一种凹槽式的硅纳米晶存储器的制作方法,包括:刻蚀硅衬底表面形成凹槽;在该凹槽之中依次形成隧穿氧化层、硅纳米晶和栅间氧化层,形成硅纳米晶存储器的主体结构;去除凹槽之外的隧穿氧化层、硅纳米晶和栅间氧化层;在硅衬底的凹槽区域之上形成多晶硅栅,并去除凹槽区域之外的多晶硅栅;制作外围器件及源极和漏极,形成硅纳米晶存储器。
上述方案中,所述在凹槽之中依次形成隧穿氧化层、硅纳米晶和栅间氧化层,包括:在凹槽之中采用热氧化方法形成二氧化硅,该二氧化硅的厚度范围为4~7nm;在二氧化硅之上采用LPCVD方法形成硅纳米晶;在硅纳米晶之上采用LPCVD方法二氧化硅,该二氧化硅的厚度范围为8~12nm。
上述方案中,所述在硅衬底的凹槽区域之上形成多晶硅栅采用LPCVD方法。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的凹槽式的硅纳米晶存储器及其制作方法,采用凹槽式的器件结构,只需要在衬底上先刻蚀一个凹槽,再在凹槽上制作器件,方法简单,而且与传统CMOS工艺完全兼容,器件存储特性好,可靠性高,非常适合大规模生产的广泛应用,可以彻底避免外围器件制作过程中笑脸效应对硅纳米晶的氧化,使得器件的存储特性等到保证。
2、利用本发明,可以避免隧穿氧化层边缘厚度增大,从而整块隧穿氧化层厚度均匀,擦除特性变好,可以提高硅纳米晶器件的存储窗口。
3、本发明提供的硅纳米晶器件结构,制作方法简单,可靠性高,与传统CMOS工艺兼容性好,易于批量生产。
附图说明
图1是传统硅纳米晶器件在制作过程中受笑脸效应影响的示意图;
图2是本发明提供的凹槽式的硅纳米晶存储器的示意图;
图3是本发明提供的制作凹槽式的硅纳米晶存储器的方法流程图;
图4-1至图4-8是依照本发明实施例的制作凹槽式的硅纳米晶存储器的工艺流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
针对上述如何彻底避免硅纳米晶器件受笑脸效应的影响,本发明是采用凹槽式的硅纳米晶器件结构,使得硅纳米晶和隧穿氧化层、栅间氧化层位于凹槽之中,上面覆盖有多晶硅栅,从而使得硅纳米晶不被氧化,隧穿氧化层边缘的厚度也不会增加,因此这种结构器件的存储窗口大,均匀性更好。
本发明提供的硅纳米晶存储器件结构,是在硅衬底上凹槽上制作器件来实现的,该凹槽形成与器件制作之前,并且整个存储器件单元制作于凹槽当中。外围器件在多晶硅形成之后制作。
如图2所示,图2是本发明提供的凹槽式的硅纳米晶存储器的示意图,该硅纳米晶存储器包括:刻蚀硅衬底表面而形成的凹槽;形成于该凹槽之中的硅纳米晶存储器的主体结构,该主体结构自下而上依次包括隧穿氧化层、硅纳米晶和栅间氧化层;覆盖于该硅衬底的凹槽区域之上的多晶硅栅;以及形成于该凹槽两侧硅衬底之中的源极和漏极。
其中,所述凹槽深度为40~50nm。所述隧穿氧化层采用二氧化硅,厚度为4~7nm。所述栅间氧化层采用二氧化硅,厚度为8~12nm。所述多晶硅栅的厚度为180~200nm。
基于图2所示的凹槽式的硅纳米晶存储器,图3示出了本发明提供的制作凹槽式的硅纳米晶存储器的方法流程图,该方法包括以下步骤:
步骤1:刻蚀硅衬底表面形成凹槽;
步骤2:在该凹槽之中依次形成隧穿氧化层、硅纳米晶和栅间氧化层,形成硅纳米晶存储器的主体结构;具体包括:在凹槽之中采用热氧化方法形成二氧化硅,该二氧化硅的厚度范围为4~7nm;在二氧化硅之上采用LPCVD方法形成硅纳米晶;在硅纳米晶之上采用LPCVD方法二氧化硅,该二氧化硅的厚度范围为8~12nm。
步骤3:去除凹槽之外的隧穿氧化层、硅纳米晶和栅间氧化层;
步骤4:在硅衬底的凹槽区域之上形成多晶硅栅,并去除凹槽区域之外的多晶硅栅;所述在硅衬底的凹槽区域之上形成多晶硅栅采用LPCVD方法;
步骤5:制作外围器件及源极和漏极,形成硅纳米晶存储器。
图4-1至图4-8是依照本发明实施例的制作凹槽式的硅纳米晶存储器的工艺流程图,该方法具体包括以下步骤:
如图4-1所示,先在硅衬底上刻蚀形成一个凹槽;
如图4-2所示,采用LPCVD方法在硅片上淀积第一层二氧化硅,厚度范围为4~7nm;
如图4-3所示,在第一层二氧化硅上生长一层硅纳米晶;
如图4-4所示,硅纳米晶层上用LPCVD方法淀积第二层二氧化硅。厚度范围为8~12nm;
如图4-5所示,去除凹槽以外区域的硅纳米晶和第一、第二层二氧化硅;
如图4-6所示,用LPCVD方法淀积一层多晶硅,厚度范围为180~200nm;
如图4-7所示,去除凹槽区域之外的多晶硅,制作硅纳米晶存储器的外围器件隧穿氧化层和多晶硅栅;
如图4-8所示,制作所有器件的源端和漏端,形成最终的硅纳米晶存储器件单元。
从上述实施例可以看出,本发明提供的凹槽式的硅纳米晶存储器是一种凹槽式结构,凹槽中包括隧穿氧化层/硅纳米晶/栅间氧化层,多晶硅栅位于凹槽上方,并且该器件是在存储器外围器件制作之前进行的。本发明提供的凹槽式硅纳米晶器件新型结构,用作存储器当中的电荷存储单元,具有消除笑脸效应(smiling effect)和防止硅纳米晶被氧化的作用,制作方法简单,工艺窗口大,可靠性高,与传统CMOS工艺兼容性好,易于批量生产。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种凹槽式的硅纳米晶存储器,其特征在于,包括:
刻蚀硅衬底表面而形成的凹槽;
形成于该凹槽之中的硅纳米晶存储器的主体结构,该主体结构自下而上依次包括隧穿氧化层、硅纳米晶和栅间氧化层;
覆盖于该硅衬底的凹槽区域之上的多晶硅栅;以及
形成于该凹槽两侧硅衬底之中的源极和漏极。
2.根据权利要求1所述的凹槽式的硅纳米晶存储器,其特征在于,所述凹槽深度为40~50nm。
3.根据权利要求1所述的凹槽式的硅纳米晶存储器,其特征在于,所述隧穿氧化层采用二氧化硅,厚度为4~7nm。
4.根据权利要求1所述的凹槽式的硅纳米晶存储器,其特征在于,所述栅间氧化层采用二氧化硅,厚度为8~12nm。
5.根据权利要求1所述的凹槽式的硅纳米晶存储器,其特征在于,所述多晶硅栅的厚度为180~200nm。
6.一种凹槽式的硅纳米晶存储器的制作方法,其特征在于,包括:
刻蚀硅衬底表面形成凹槽;
在该凹槽之中依次形成隧穿氧化层、硅纳米晶和栅间氧化层,形成硅纳米晶存储器的主体结构;
去除凹槽之外的隧穿氧化层、硅纳米晶和栅间氧化层;
在硅衬底的凹槽区域之上形成多晶硅栅,并去除凹槽区域之外的多晶硅栅;
制作外围器件及源极和漏极,形成硅纳米晶存储器。
7.根据权利要求6所述的凹槽式的硅纳米晶存储器的制作方法,其特征在于,在该凹槽之中依次形成隧穿氧化层、硅纳米晶和栅间氧化层的步骤,包括:
在凹槽之中采用热氧化方法形成二氧化硅,该二氧化硅的厚度范围为4~7nm;
在二氧化硅之上采用LPCVD方法形成硅纳米晶;
在硅纳米晶之上采用LPCVD方法二氧化硅,该二氧化硅的厚度范围为8~12nm。
8.根据权利要求6所述的凹槽式的硅纳米晶存储器的制作方法,其特征在于,在硅衬底的凹槽区域之上形成多晶硅栅的步骤,是采用LPCVD方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310224594.XA CN103296029B (zh) | 2013-06-06 | 2013-06-06 | 一种凹槽式的硅纳米晶存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310224594.XA CN103296029B (zh) | 2013-06-06 | 2013-06-06 | 一种凹槽式的硅纳米晶存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103296029A CN103296029A (zh) | 2013-09-11 |
CN103296029B true CN103296029B (zh) | 2015-07-15 |
Family
ID=49096650
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310224594.XA Active CN103296029B (zh) | 2013-06-06 | 2013-06-06 | 一种凹槽式的硅纳米晶存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103296029B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610089A (zh) * | 2003-10-21 | 2005-04-27 | 上海宏力半导体制造有限公司 | 改善微笑效应的浅沟渠隔离结构的制造方法 |
CN101223640A (zh) * | 2005-07-14 | 2008-07-16 | 美光科技公司 | 高密度“与非”非易失性存储器装置 |
CN101452963A (zh) * | 2007-12-05 | 2009-06-10 | 中国科学院微电子研究所 | 一种金属纳米晶浮栅非挥发性存储器及其制作方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100594326B1 (ko) * | 2005-03-22 | 2006-06-30 | 삼성전자주식회사 | 2-비트 동작을 위한 비휘발성 메모리 소자 및 그 제조 방법 |
-
2013
- 2013-06-06 CN CN201310224594.XA patent/CN103296029B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610089A (zh) * | 2003-10-21 | 2005-04-27 | 上海宏力半导体制造有限公司 | 改善微笑效应的浅沟渠隔离结构的制造方法 |
CN101223640A (zh) * | 2005-07-14 | 2008-07-16 | 美光科技公司 | 高密度“与非”非易失性存储器装置 |
CN101452963A (zh) * | 2007-12-05 | 2009-06-10 | 中国科学院微电子研究所 | 一种金属纳米晶浮栅非挥发性存储器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103296029A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103426826B (zh) | 闪存单元及其形成方法 | |
CN103887313B (zh) | 一种半浮栅器件及其制备方法 | |
US8008150B2 (en) | Methods of fabricating flash memory devices including substantially uniform tunnel oxide layers | |
CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
CN104882447A (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
CN104821318A (zh) | 分离栅存储器件及其形成方法 | |
CN105448842B (zh) | 半导体器件的制作方法 | |
CN104103593A (zh) | 一种闪存存储器的制作方法 | |
CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
CN103296029B (zh) | 一种凹槽式的硅纳米晶存储器及其制作方法 | |
CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
CN104124248A (zh) | 一种抬升共源区的nor型闪存单元及其制备方法 | |
WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
CN107887390B (zh) | 一种改善闪存单元的工艺集成方法 | |
TW201015722A (en) | EEPROM and method for manufacturing EEPROM | |
US20150001612A1 (en) | Non-volatile memory (nvm) and high voltage transistor integration | |
CN105023952B (zh) | 一种浮栅闪存结构及其制备工艺 | |
CN106328656A (zh) | 一种可调控制栅增加ild填充窗口的工艺方法 | |
CN105161492A (zh) | 一种浮栅闪存结构及其制备方法 | |
CN108987401A (zh) | 一种提高闪存单元擦除态均匀性的工艺集成方法 | |
CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
CN105789277A (zh) | 一种闪存存储器的浮栅结构及制作方法 | |
CN104157615A (zh) | 闪存存储器的制备方法 | |
CN104347376B (zh) | 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 | |
WO2023005545A1 (zh) | 一种非易失性存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |