CN104347376B - 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 - Google Patents
于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 Download PDFInfo
- Publication number
- CN104347376B CN104347376B CN201310337332.4A CN201310337332A CN104347376B CN 104347376 B CN104347376 B CN 104347376B CN 201310337332 A CN201310337332 A CN 201310337332A CN 104347376 B CN104347376 B CN 104347376B
- Authority
- CN
- China
- Prior art keywords
- oxide
- effect transistor
- polysilicon
- area
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 74
- 229920005591 polysilicon Polymers 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 230000000873 masking effect Effects 0.000 claims description 30
- 230000002262 irrigation Effects 0.000 claims description 23
- 238000003973 irrigation Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 239000004744 fabric Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000005553 drilling Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002353 field-effect transistor method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Abstract
本公开涉及一种于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，包括步骤：提供具有至少一沟渠的半导体基板；于该半导体基板的该沟渠内形成底层栅极氧化物区及遮蔽栅极多晶硅区；以高温等离子体沉积、多晶硅回蚀及氧化物回蚀于该遮蔽栅极多晶硅区上形成多晶硅间氧化物区；以及于该多晶硅间氧化物区上形成栅极氧化物区及栅极多晶硅区。通过使用回蚀工艺取代传统化学机械抛光工艺，可使制造遮蔽栅极结构的制造成本降低，进而达到降低场效应晶体管总成本的功效。同时，遮蔽栅极结构可有效降低场效应晶体管的栅极电荷，以达到提升场效应晶体管整体表现的功效。
Description
技术领域
本公开涉及一种金属氧化物半导体场效应晶体管，尤其涉及一种形成多晶硅间氧化物以于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法。
背景技术
在半导体工业中，最为常见的主流产品应非金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)莫属。其中，又以沟渠式金属氧化物半导体场效应晶体管(Trench MOSFET)具有较佳的特性，而逐渐取代传统的金属氧化物半导体场效应晶体管。
于各式各样的沟渠式金属氧化物半导体场效应晶体管中，由于遮蔽栅极沟渠式金属氧化物半导体场效应晶体管的遮蔽电极能有效降低栅极-漏极电容和改善晶体管的击穿电压，遂成为当今业界的研发重点。
请参阅图1A至图1C，其为于金属氧化物半导体场效应晶体管形成遮蔽栅极的传统方法的流程结构示意图。首先，于半导体基板1进行硬质掩模层(Hard Mask)11的沉积，并于半导体基板1及硬质掩模层11进行沟渠图形布建；然后，对硬质掩模层11进行蚀刻；接着，进行沟渠的光刻工艺（即黄光工艺），以形成沟渠12；最后则对沟渠12进行蚀刻，例如干蚀刻，而形成如图1A所示的结构。
随后，在硬质掩模层11被移除后，于沟渠12处进行底层栅极氧化物121的成长，并进行遮蔽栅极多晶硅122的沉积，再对遮蔽栅极多晶硅进行回蚀(Etch back)，以形成如图1B所示的结构。跟着，在图1B所示的结构完成后，进行高密度等离子体(High DensityPlasma,HDP)氧化物沉积步骤，并以化学机械抛光(Chemical Mechanical Polishing,CMP)法进行表面抛光，以形成多晶硅间氧化物(Inter-Poly Oxide,IPO)123；最后，则进行栅极氧化物124的沉积步骤以及栅极多晶硅125的沉积步骤，以形成如图1C所示的结构。
至此，以传统方法形成的金属氧化物半导体场效应晶体管的遮蔽栅极结构已制造完成，然因传统方法所用形成多晶硅间氧化物123的化学机械抛光法所需的制造成本相当高昂，使得整个场效应晶体管的总成本居高不下，实有进一步改进的必要。
发明内容
本公开的主要目的是提供一种于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，以解决现有场效应晶体管的制造成本高昂且居高不下的缺点。
本公开的另一目的是提供一种于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，通过使用回蚀工艺形成多晶硅间氧化物区以取代传统的化学机械抛光工艺，可使制造遮蔽栅极结构的制造成本降低，进而达到降低场效应晶体管总成本的功效。同时，遮蔽栅极结构可有效降低场效应晶体管的栅极电荷，以达到提升场效应晶体管整体表现的功效。
为达上述目的，本公开的一较广实施方式提供一种于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，包括步骤：(a)提供具有至少一沟渠的半导体基板；(b)于该半导体基板的该沟渠内形成底层栅极氧化物区及遮蔽栅极多晶硅区；(c)以高温等离子体沉积、多晶硅回蚀及氧化物回蚀于该遮蔽栅极多晶硅区上形成多晶硅间氧化物区；以及(d)于该多晶硅间氧化物区上形成栅极氧化物区及栅极多晶硅区。
附图说明
图1A至图1C是于金属氧化物半导体场效应晶体管形成遮蔽栅极的传统方法的流程结构示意图。
图2A至图2D是本公开优选实施例的于金属氧化物半导体场效应晶体管形成遮蔽栅极的方法的流程结构示意图。
其中，附图标记说明如下：
1：半导体基板
11：硬质掩模层
12：沟渠
121：底层栅极氧化物
122：遮蔽栅极多晶硅
123：多晶硅间氧化物
124：栅极氧化物
125：栅极多晶硅
2：半导体基板
21：沟渠
22：底层栅极氧化物区
23：遮蔽栅极多晶硅区
24：多晶硅间氧化物区
25：栅极氧化物区
26：栅极多晶硅区
27：氧化物层
具体实施方式
体现本公开特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本公开能够在不同的实施方式上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及图示在本质上当作说明之用，而非架构于限制本公开。
请参阅图2A至图2D，其是本公开优选实施例的于金属氧化物半导体场效应晶体管形成遮蔽栅极的方法的流程结构示意图。如图2A至图2D所示，本公开优选实施例的于金属氧化物半导体场效应晶体管形成遮蔽栅极的方法包括下述步骤：首先，提供具有至少一沟渠21的半导体基板2，例如沟渠式P型半导体基板或沟渠式N型半导体基板，但不以此为限；其次，于半导体基板2的沟渠21内形成底层栅极氧化物区22及遮蔽栅极多晶硅区23；然后，以高温等离子体(High Temperature Plasma,HTP)沉积、多晶硅回蚀及氧化物回蚀于遮蔽栅极多晶硅区23上形成多晶硅间氧化物区24，且多晶硅间氧化物区24优选以自对准方式及选择性蚀刻的方式形成；最后，于多晶硅间氧化物区24上形成栅极氧化物区25与栅极多晶硅区26。通过使用回蚀工艺形成多晶硅间氧化物区以取代传统的化学机械抛光工艺，可使制造遮蔽栅极结构的制造成本降低，进而达到降低场效应晶体管总成本的功效。同时，遮蔽栅极结构可有效降低场效应晶体管的栅极电荷，以达到提升场效应晶体管整体表现的功效。
于一些实施例中，提供具有至少一沟渠21的半导体基板2的步骤可进一步包括步骤：首先，提供半导体基板2；其次，于半导体基板2进行氧化物层27的沉积步骤，该氧化物层27可以例如是但不限于硬质掩模层；然后，于半导体基板2及氧化物层27进行沟渠图形布建；接着，对氧化物层27进行蚀刻，例如湿蚀刻或化学蚀刻等；再者，进行沟渠图形布建部分的光刻工艺（即黄光工艺），以形成沟渠21；最后则对沟渠21进行蚀刻，例如干蚀刻，以形成如图2A所示的结构。
根据本发明的构想，于半导体基板2的沟渠21内形成底层栅极氧化物区22及遮蔽栅极多晶硅区23的步骤可进一步包括步骤：首先，在氧化物层27被移除后，于沟渠21的底部进行栅极氧化物的成长，以形成底层栅极氧化物区22；其次，于底层栅极氧化物区22上进行多晶硅的沉积步骤，以形成遮蔽栅极多晶硅区23；最后，对遮蔽栅极多晶硅区23进行回蚀，以形成如图2B所示的结构。
根据本发明的构思，以高温等离子体沉积、多晶硅回蚀及氧化物回蚀于遮蔽栅极多晶硅区23上形成多晶硅间氧化物区24的步骤可进一步包括步骤：首先，以高温等离子体沉积的方式进行氧化物沉积，且优选使用窄颈(Narrow Neck)的高温等离子体氧化物的悬垂图形轮廓形成多晶硅止挡区，但不以此为限；其次，进行多晶硅掩模(Mask Poly)的沉积步骤，且由于多晶硅具有共形特性，故可于沟渠21内形成空穴；然后，进行多晶硅回蚀的步骤，其方式主要是选择性蚀刻的方式，通过多晶硅对氧化物具有高蚀刻选择性的特性，蚀刻并停止于前述步骤的多晶硅止挡区，亦即蚀刻至高温等离子体氧化物的薄膜而停止；接着，进行氧化物回蚀的步骤，由于高温等离子体氧化物对多晶硅亦具有高蚀刻选择性的特性，因此沟渠21内的氧化物可有效地受到多晶硅薄膜的保护；最后，进行多晶硅的移除步骤及高温等离子体的部分氧化物移除步骤，以完成最终的多晶硅间氧化物区24，并形成如图2C所示的结构。由于本公开形成多晶硅间氧化物区24的方式通过所谓自对准的方式以及回蚀工艺，其成本远低于现有方法中采用化学机械抛光的方式，故可有效降低制造成本，进而降低总成本。
在另一些实施例中，于多晶硅间氧化物区24上形成栅极氧化物区25与栅极多晶硅区26的步骤可具体包括两步骤，亦即先于多晶硅间氧化物区24上进行氧化物的沉积，以形成栅极氧化物区25，再于多晶硅间氧化物区24与栅极氧化物区25上进行多晶硅的沉积，以形成栅极多晶硅区26，以最终形成如图2D所示的结构。应注意的是，该两步骤的顺序实不受限制，亦即其可以反向顺序实施，且同样可形成如图2D所示的结构。在各种不同的实施例中，最终所完成的金属氧化物半导体场效应晶体管的遮蔽栅极结构即为图2D所示的半导体结构。
综上所述，本公开提供一种于金属氧化物半导体场效应晶体管形成遮蔽栅极的方法，通过使用回蚀工艺形成多晶硅间氧化物区以取代传统的化学机械抛光工艺，可使制造遮蔽栅极结构的制造成本降低，进而达到降低场效应晶体管总成本的功效。同时，遮蔽栅极结构可有效降低场效应晶体管的栅极电荷，以达到提升场效应晶体管整体表现的功效。
纵使已参考上述的实施例详细叙述了本发明，但是本领域技术人员可进行诸般修饰，皆不脱如附权利要求所欲保护的范围。
Claims (9)
1.一种于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，包括步骤：
(a)提供具有至少一沟渠的半导体基板；
(b)于该半导体基板的该沟渠内形成底层栅极氧化物区及遮蔽栅极多晶硅区；
(c)以高温等离子体沉积、多晶硅回蚀及氧化物回蚀于该遮蔽栅极多晶硅区上形成多晶硅间氧化物区，其中该步骤(c)更包括步骤：
(c1)进行高温等离子体的氧化物的沉积；
(c2)进行多晶硅掩模的沉积；
(c3)对该多晶硅掩模进行回蚀；
(c4)对该氧化物进行回蚀；以及
(c5)移除该多晶硅掩模及部分的该氧化物，以形成该多晶硅间氧化物区；以及
(d)于该多晶硅间氧化物区上形成栅极氧化物区及栅极多晶硅区。
2.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该步骤(a)更包括步骤：
(a1)提供该半导体基板；
(a2)于该半导体基板沉积氧化物层；
(a3)于该半导体基板及该氧化物层进行沟渠图形布建；
(a4)蚀刻该氧化物层；
(a5)进行沟渠图形布建部分的光刻工艺，以形成该沟渠；以及
(a6)蚀刻该沟渠。
3.如权利要求2所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该氧化物层为硬质掩模层，该步骤(a4)通过湿蚀刻的方式实现，且该步骤(a6)通过干蚀刻的方式实现。
4.如权利要求1所述的于金属氧化物半导体场效应晶体管中 形成遮蔽栅极的方法，其中该步骤(b)更包括步骤：
(b1)于该沟渠的底部进行栅极氧化物的成长，以形成该底层栅极氧化物区；
(b2)于该底层栅极氧化物区上进行多晶硅的沉积，以形成该遮蔽栅极多晶硅区；以及
(b3)对该遮蔽栅极多晶硅区进行回蚀。
5.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该步骤(c1)以窄颈的高温等离子体的该氧化物的悬垂图形轮廓形成多晶硅止挡区。
6.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该步骤(c2)于该沟渠内形成空穴。
7.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该步骤(c3)及该步骤(c4)以选择性蚀刻的方式实现。
8.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该多晶硅间氧化物区以自对准的方式形成。
9.如权利要求1所述的于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法，其中该步骤(d)更包括步骤：
(d1)于该多晶硅间氧化物区上进行氧化物沉积，以形成该栅极氧化物区；以及
(d2)于该多晶硅间氧化物区及该栅极氧化物区上进行多晶硅沉积，以形成该栅极多晶硅区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310337332.4A CN104347376B (zh) | 2013-08-05 | 2013-08-05 | 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310337332.4A CN104347376B (zh) | 2013-08-05 | 2013-08-05 | 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104347376A CN104347376A (zh) | 2015-02-11 |
| CN104347376B true CN104347376B (zh) | 2017-04-26 |
Family
ID=52502754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310337332.4A Active CN104347376B (zh) | 2013-08-05 | 2013-08-05 | 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104347376B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101419937A (zh) * | 2007-10-26 | 2009-04-29 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7449354B2 (en) * | 2006-01-05 | 2008-11-11 | Fairchild Semiconductor Corporation | Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch |
-
2013
- 2013-08-05 CN CN201310337332.4A patent/CN104347376B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN101419937A (zh) * | 2007-10-26 | 2009-04-29 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104347376A (zh) | 2015-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106057674B (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| TWI520275B (zh) | 記憶裝置與其形成方法 | |
| CN102693946B (zh) | 半导体器件制造方法以及存储器制造方法 | |
| CN106298793B (zh) | 自对准分栅闪存器件及其制造方法 | |
| JP5590353B2 (ja) | 半導体装置 | |
| KR101992590B1 (ko) | 분리형-게이트, 트윈-비트 비휘발성 메모리 셀 | |
| CN108122924A (zh) | 闪存器件及其制造方法 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| TW201637201A (zh) | 非揮發性記憶體元件及其製作方法 | |
| CN104538363B (zh) | Sonos闪存存储器的结构及制造方法 | |
| CN106206598B (zh) | 分栅式闪存器件制造方法 | |
| TW200426904A (en) | Semiconductor device and the manufacturing method thereof | |
| CN111128713B (zh) | 一种改善NORD flash单元边界字线多晶硅残留的方法 | |
| CN103811307B (zh) | 半导体器件及其形成方法 | |
| CN106206596A (zh) | 分栅式闪存器件制造方法 | |
| CN105977259B (zh) | 分栅式快闪存储器的版图、掩膜版及制造方法 | |
| CN105118866B (zh) | 浮栅型闪存结构及其制备方法 | |
| CN104347376B (zh) | 于金属氧化物半导体场效应晶体管中形成遮蔽栅极的方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN105140301A (zh) | 浮栅型闪存结构及其制备方法 | |
| JP2006032489A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| TWI528424B (zh) | 於金氧半場效電晶體形成遮蔽閘之方法 | |
| CN104658979B (zh) | 快闪存储器及其形成方法 | |
| CN208873722U (zh) | 3d存储器件 | |
| CN111785638A (zh) | 一种增加晶体管有效沟道长度的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |