CN106206596A - 分栅式闪存器件制造方法 - Google Patents

分栅式闪存器件制造方法 Download PDF

Info

Publication number
CN106206596A
CN106206596A CN201610596096.1A CN201610596096A CN106206596A CN 106206596 A CN106206596 A CN 106206596A CN 201610596096 A CN201610596096 A CN 201610596096A CN 106206596 A CN106206596 A CN 106206596A
Authority
CN
China
Prior art keywords
floating boom
layer
gate
silicon nitride
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610596096.1A
Other languages
English (en)
Other versions
CN106206596B (zh
Inventor
徐涛
汤志林
陈宏�
王卉
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610596096.1A priority Critical patent/CN106206596B/zh
Publication of CN106206596A publication Critical patent/CN106206596A/zh
Application granted granted Critical
Publication of CN106206596B publication Critical patent/CN106206596B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Abstract

本发明提供一种分栅式闪存器件制造方法，通过在浮栅氮化硅层刻蚀后的氧等离子体灰化工艺中加入氢气、氮气、氟基气体中的至少一种气体，在去除浮栅氮化硅层刻蚀所用的光刻胶层的同时将附着在浮栅氮化硅层侧壁上的聚合物残留同时去除，从而能够消除该聚合物残留对后续的浮栅多晶硅层的刻蚀工艺产生的不利影响，获得符合要求的浮栅尖端的高度，进而能够避免字线多晶硅层反向尖端的形成，改善逆向隧穿现象导致的编程串扰失效问题。

Description

分栅式闪存器件制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种分栅式闪存器件制造方法。
背景技术
快闪存储器，简称为闪存，分为两种类型：叠栅(stackgate)器件和分栅(splitgate)器件，其中，分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅器件有效地避免了叠栅器件的过擦除效应，电路设计相对简单。而且，分栅结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
请参考图1A，图1A为分栅式闪存器件的剖面结构示意图，包括：具有漏区111和源区112半导体衬底10、形成在半导体衬底10上的浮栅氧化层13、形成在浮栅氧化层13上的浮栅多晶硅层14、形成在浮栅多晶硅层14上的第一侧墙151、形成在浮栅多晶硅层14侧壁的第二侧墙152以及隧穿氧化层16、形成在第一侧墙151之间的源线多晶硅层12(Source Poly)、形成在第一侧墙151以及隧穿氧化层16外侧的字线多晶硅层(Word Line Poly)17、形成在字线多晶硅层17外侧的字线侧墙18。请参考图1A和1B，通常工艺下，浮栅多晶硅层14的表面会形成浮栅氮化硅层19，在形成浮栅时，需要依次刻蚀去除部分浮栅氮化硅层19和部分浮栅多晶硅层14，以形成浮栅尖端，然后再沉积形成隧穿氧化层，接着再形成字线多晶硅层17。然而，在刻蚀去除部分浮栅氮化硅层19以暴露出其下方的浮栅多晶硅层14时，会在浮栅氮化硅层19侧壁形成一层聚合物残留(Polymer residue)191，该聚合物残留191对浮栅多晶硅层14的刻蚀工艺产生进行不利影响，导致浮栅多晶硅层14在刻蚀形成浮栅时形成较高的浮栅尖端，而且为了形成字线多晶硅层17，该聚合物残留191会在浮栅尖端141形成后通过清洗工艺去除(Tunnel Oxide Pre-clean)，最终导致字线多晶硅层17的反向尖端171的形成。在对一个单元编程时候，由于源端高压耦合到浮栅上，字线多晶硅层17的反向尖端171会导致字线多晶硅层17中的电子进入到浮栅多晶硅层14中，产生逆向隧穿现象(backward tunneling phenomenon)，最终导致 编程串扰失效(columnpunchthrough,PTC)问题。
因此，需要一种分栅式闪存器件制造方法，能够避免字线多晶硅层反向尖端的形成，从而改善逆向隧穿现象导致的编程串扰失效问题。
发明内容
本发明的目的在于提供一种分栅式闪存器件制造方法，能够避免字线多晶硅层反向尖端的形成，从而改善逆向隧穿现象导致的编程串扰失效问题。
为解决上述问题，本发明提出一种分栅式闪存器件制造方法，包括以下步骤：
提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶层、浮栅氮化硅层以及图形化光刻胶；
以所述图形化光刻胶为掩膜，刻蚀所述浮栅氮化硅层直至暴露出所述浮栅多晶硅层；
采用氧等离子体灰化工艺去除所述图形化光刻胶，所述氧等离子体灰化工艺采用的工艺气体还包含氢气、氮气、氟基气体中的至少一种；
以所述浮栅氮化硅层为掩膜，刻蚀所述浮栅多晶硅层至一定深度，以用于后续形成浮栅尖端；
在所述浮栅氮化硅层的内侧壁上形成第一侧墙；
以所述第一侧墙为掩膜，继续刻蚀所述浮栅多晶硅层以及浮栅氧化层，直至暴露出下方的半导体衬底表面；
在所述浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙；
在所述第一侧墙和第二侧墙的连通开口中形成源线多晶硅层；
去除所述浮栅氮化硅层，并去除所述第一侧墙外侧暴露出的多余的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；
在所述浮栅以及第一侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。
进一步的，以所述图形化光刻胶为掩膜，采用碳氟气体与氧气的混合气体刻蚀所述浮栅氮化硅层直至暴露出所述浮栅多晶硅层。
进一步的，所述碳氟气体包括CF4、CF3H、CF2H2、CFH3、C3F8中的至少一种。
进一步的，所述碳氟气体与氧气的混合气体中，CF4的流量为20sccm～40sccm，CFH3的流量为15sccm～20sccm；氧气的流量为3sccm～7sccm。
进一步的，所述氧等离子体灰化工艺中采用的气体为氢气，氮气或者氟基气体中的至少一种。
进一步的，所述氟基气体为NF3、CF4、C2F6中的至少一种。
进一步的，还采用湿法去胶工艺进一步去除所述氧等离子体灰化工艺之后剩余的所述图形化光刻胶。
进一步的，所述湿法去胶工艺中首先采用硫酸和双氧水的混合溶液清洗，然后采用氨水、双氧水和水的混合溶液清。
与现有技术相比，本发明的分栅式闪存器件制造方法，通过在浮栅氮化硅层刻蚀后的氧等离子体灰化工艺中加入氢气、氮气、氟基气体中的至少一种气体，在去除浮栅氮化硅层刻蚀所用的光刻胶层的同时将附着在浮栅氮化硅层侧壁上的聚合物残留同时去除，从而能够消除该聚合物残留对后续的浮栅多晶硅层的刻蚀工艺产生的不利影响，获得符合要求的浮栅尖端的高度，进而能够避免字线多晶硅层反向尖端的形成，改善逆向隧穿现象导致的编程串扰失效问题。
附图说明
图1A是现有的一种典型的分栅式闪存器件的剖面结构示意图；
图1B是现有的分栅式闪存器件制造过程中的剖面结构示意图；
图2是本发明具体实施例的分栅式闪存器件制造方法流程图；
图3A至图3E是本发明具体实施例的分栅式闪存器件制造方法中的剖面结构示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种分栅式闪存器件制造方法，包括以下步骤：
S1，提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶层、浮栅氮化硅层以及图形化光刻胶；
S2，以所述图形化光刻胶为掩膜，刻蚀所述浮栅氮化硅层直至暴露出所述 浮栅多晶硅层；
S3，采用氧等离子体灰化工艺去除所述图形化光刻胶，所述氧等离子体灰化工艺采用的工艺气体还包含氢气、氮气、氟基气体中的至少一种；
S4，以所述浮栅氮化硅层为掩膜，刻蚀所述浮栅多晶硅层至一定深度，以用于后续形成浮栅尖端；
S5，在所述浮栅氮化硅层的内侧壁上形成第一侧墙，以所述第一侧墙为掩膜，继续刻蚀所述浮栅多晶硅层以及浮栅氧化层，直至暴露出下方的半导体衬底表面；
S6，在所述浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙，并在所述第一侧墙和第二侧墙的连通开口中形成源线多晶硅层；
S7，去除所述浮栅氮化硅层，并去除所述第一侧墙外侧暴露出的多余的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；
S8，在所述浮栅以及第一侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。
请参考图3A，在步骤S1中，提供半导体衬底300，所述半导体衬底300上依次形成有浮栅氧化层301、浮栅多晶层302、浮栅氮化硅层303以及图形化光刻胶层304。其中，所述半导体衬底300可以是硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底(例如氮化硅衬底或砷化镓衬底)、碳化硅衬底或其叠层结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底等。浮栅氧化层301用于隔离半导体衬底300与浮栅多晶硅层302，其厚度可以根据具体的工艺需求而定，例如为90nm，浮栅氧化层301可以采用沉积工艺形成，例如化学气相沉积工艺(CVD)，当半导体衬底300的材料为硅时，浮栅氧化层301的形成工艺还可以是热氧化工艺；浮栅多晶层302可以采用沉积工艺形成，例如化学气相沉积工艺，能够俘获或失去电子，从而能够使最终形成的分栅式闪存器件具有存储以及擦除功能；浮栅氮化硅层303可以采用沉积工艺形成，例如化学气相沉积工艺。图形化光刻胶304通过涂覆、曝光、显影等光刻工艺形成，用于定义浮栅形成的位置，可以为单层结构或者多层结构，单层结构时可仅仅包括光刻胶层，多层结构时可以包括覆盖浮栅氮化硅层30的底部抗反射层、位于底部抗反射层上的光刻胶层以及位于光刻胶层上的顶部抗反射层。
请继续参考图3A，在步骤S2中，以所述图形化光刻胶304为掩膜，干法刻蚀浮栅氮化硅层303至浮栅多晶硅层302表面，将图形化光刻胶304的图形转移到浮栅氮化硅层303，即在浮栅多晶硅层302上形成图形分立的浮栅氮化硅层303，剩余的浮栅氮化硅层303所覆盖的区域为后续字线多晶硅层形成的区域。本实施例中，采用碳氟气体与氧气的混合气体来干法刻蚀浮栅氮化硅层303，以在保证浮栅氮化硅层303刻蚀速率以及均一性的同时，还能减少刻蚀过程中在浮栅氮化硅层303侧壁上积聚的聚合物残留，所述碳氟气体包括CF4、CF3H、CF2H2、CFH3、C3F8中的至少一种。例如所述碳氟气体与氧气的混合气体中，CF4的流量为20sccm～40sccm，CFH3的流量为15sccm～20sccm；氧气的流量为3sccm～7sccm。
请继续参考图3A和图3B，在步骤S3中，先进行干法去胶，即采用氧等离子体灰化工艺去除所述图形化光刻胶304，本实施例中的氧等离子体灰化工艺中的工艺气体除了氧气之外，还通入了氢气、氮气或者氟基气体中至少一种，其中的氟基气体可以为NF3、CF4、C2F6中的至少一种，且灰化时间相比纯氧的氧等离子体灰化工艺延长一定时间。例如所述采用氧等离子体灰化工艺中采用的气体为N2、O2或者N2、O2和H2的混合气体，O2的流量为4sccm～100sccm，N2的流量为20sccm～100sccm，工艺温度为100℃～260℃，功率为1000W～5000W，灰化时间为60s(纯氧的氧等离子体灰化工艺的时间为40s)。本步骤中，通入了氢气、氮气或者氟基气体中至少一种后，可以将光刻胶表面硬质层以及浮栅氮化硅层303侧壁的聚合物残留中的一些大分子键被破坏，来明显降低硬度，从而可以增强后续湿法去胶工艺的效果，以去除所有的光刻胶以及浮栅氮化硅层303侧壁的聚合物残留。湿法去胶工艺来去除所述氧等离子体灰化工艺之后的所述图形化光刻胶和聚合物残留的具体过程为：可以先采用硫酸和双氧水的混合溶液对浮栅氮化硅层303表面进行清洗，然后再用氨水、双氧水和水的混合溶液对浮栅氮化硅层303表面进行清洗。经过上述等离子体灰化工艺之后，光刻胶以及蚀刻形成的聚合物残留经过湿法去胶的两步清洗后，能够彻底清除。在本发明的其他实施例中，也可以先用者氢氟酸和硫酸的混合溶液或者硫酸和臭氧的混合溶液对浮栅氮化硅层303表面进行清洗，然后再用氨水、双氧水和水的混合溶液对浮栅氮化硅层303表面进行清洗，也可以实现基本相同的技术效果。
请参考图3B，在步骤S4中，以开口浮栅氮化硅层303为掩膜，采用各向同性刻蚀的方法刻蚀浮栅多晶硅层302至一定深度，使暴露出的所述浮栅多晶硅层302形成弧形表面，为后面浮栅顶部的浮栅尖端的最终形成做好准备。
请参考图3C，在步骤S5中，先在浮栅氮化硅层303的内壁(即第一侧墙开口)的周围形成第一侧墙305。本实施例中，第一侧墙305的材料可以为氧化硅，从而保证在后续的刻蚀工艺过程中第一侧墙305与浮栅氮化硅层303之间具有较高的刻蚀选择比。第一侧墙305的形成工艺可以包括：在浮栅氮化硅层303表面和暴露出的浮栅多晶硅层302表面上沉积第一侧墙薄膜层(未示出)；回刻蚀所述第一侧墙薄膜层直至暴露出底部的部分浮栅多晶硅层302表面，而剩余所述第一侧墙薄膜层覆盖在浮栅氮化硅层303内侧壁形成第一侧墙305。本实施例中，浮栅氮化硅层303的厚度决定了第一侧墙305的高度，继而决定了后续源线多晶硅层和字线多晶硅层的高度。而在一定范围内，所述字线多晶硅层越高，所形成的闪存存储器的性能越优良，因此，浮栅氮化硅层303的厚度可以为1500埃～4500埃。请继续参考图3C，在步骤S5中，以第一侧墙305为掩膜，采用干法刻蚀工艺刻蚀所述浮栅多晶层305和浮栅氧化层301至半导体衬底300表面，从而形成第二侧墙开口，其中第二侧墙开口底部暴露的半导体衬底300表面为共源区表面，且顶部与第一侧墙开口贯通。
请参考图3D，在步骤S6中，首先，在第二侧墙开口的所述浮栅多晶层302及浮栅氧化层301周围形成第二侧墙306，第二侧墙306可以同时覆盖第一侧墙305暴露的部分侧面，第一侧墙305和第二侧墙306构成浮栅侧墙。第二侧墙306的材料为氧化硅或氮化硅，第二侧墙306在后续的半导体衬底300的源区离子注入过程中能够保护浮栅多晶层302及浮栅氧化层301不受损伤。然后，以第一侧墙305和第二侧墙306为掩膜，对下方暴露出的半导体衬底300进行离子注入，形成源区(图未示)，并在形成源区后，在堆叠的浮栅氮化硅层303、浮栅多晶硅层302以及浮栅氧化层301之间形成源线多晶硅层307，即在贯通的第一侧墙开口和第二侧墙开口中填充源线多晶硅层307。源线多晶硅层307具体地形成工艺可以为：采用化学气相沉积在浮栅氮化硅层303表面以及源区表面沉积多晶硅薄膜层；采用化学机械抛光工艺或回刻蚀工艺去除高于所述浮栅氮化硅层303表面的所述多晶硅薄膜层，再对所述多晶硅薄膜层进行掺杂(也可以在多晶硅薄膜层的形成过程中采用原位掺杂)，形成源线多晶硅层307，所述源线 多晶硅层307表面低于或等于浮栅氮化硅层303表面。所述源线多晶硅层307的高度由浮栅氮化硅层30的厚度决定，因此精确控制浮栅氮化硅层30的沉积厚度可以精确控制源线多晶硅层307的高度。此外，源线多晶硅层307的形成工艺还可以为：采用选择性外延沉积工艺，以半导体衬底300的源区表面作为生长单晶硅的种子层，由源区表面逐渐向上方外延生长源线多晶硅层307，直至填满第一侧墙开口。精确控制所述源线多晶硅层307的高度能够精准控制后续形成的字线多晶硅层以及字线多晶硅层外侧的字线侧墙的关键尺寸。
请参考图3E，在步骤S7中，首先，可以采用磷酸等湿法刻蚀工艺去除浮栅氮化硅层，并以第一侧墙305为掩膜，干法刻蚀第一侧墙305外侧暴露出的浮栅多晶硅层302以及浮栅氧化层301，直至暴露出半导体衬底300为止，第一侧墙305覆盖的剩余的浮栅多晶层302部分成为具有符合要求高度的浮栅尖端的浮栅FG。然后，在浮栅多晶层302的外侧以及半导体衬底300表面形成隧穿氧化层308，用于电性隔离浮栅多晶硅层302与后续形成的字线多晶硅层308以及字线多晶硅层308与半导体衬底300表面。本实施例中，隧穿氧化层308的形成工艺可以为热氧化工艺，由于热氧化工艺能够消耗部分浮栅多晶硅层被刻蚀的侧壁，从而保证经过刻蚀的浮栅多晶硅层302的顶端的浮栅尖端的高度和锐角形状，以满足擦除功能的需求。当对分栅快闪存储器进行擦除操作时，浮栅尖端通过尖端放电原理，降低FN隧穿效应的通道电压，能够使电子更容易从尖端被拉离浮栅多晶层302而流入后续形成的字线多晶层309。在本发明的其他实施例中，隧穿氧化层308的形成工艺还可以是：高温沉积工艺(High Temperature Oxidation，HTO)、TEOS(四乙基正硅酸盐)工艺沉积的方法或其它类似沉积方法，所述高温沉积工艺的反应气体包括DCS(二氯二氢硅，dichlo rosilance，SiH2Cl2)与N2O，高温沉积的温度为750℃～850℃。沉积温度如果太高，会使设备受到高温的限制、容易使工艺热能过量、使电阻值增高、载流子渗透太深，易增加漏电流等现象；沉积温度如果太低，形成隧穿氧化层308的质量不高。工艺反应气体比例、流量和工艺反应时间可以根据工艺反应的情况随时进行调整，属于本领域技术人员熟知技术。接着，在具有隧穿氧化层308的整个器件表面沉积多晶硅层，并刻蚀该多晶硅层，以在隧穿氧化层308表面上以及第一侧墙305侧面上形成字线多晶硅层309，由于步骤S3的处理使得步骤S4中浮栅尖端高度合理，所以此时形成的字线多晶硅层309均一性较好， 与第一侧墙305侧壁以及隧穿氧化层308顶端有较好的垂直表面接触，不会产生相对浮栅尖端的严重反向尖端。之后，可以在具有字线多晶硅层309的器件表面沉积字线侧墙材料，并刻蚀字线侧墙材料，以在字线多晶硅层309和隧穿氧化层308的侧面形成字线侧墙310。
经测试，采用本发明的分栅式闪存器件制造方法制造的分栅式闪存器件的逆向遂穿串扰失效问题得到了极大的缓解，例如，在一组测试总，采用现有的分栅式闪存器件制造工艺方法制造的分栅式闪存器件的逆向遂穿串扰失效率为2.22％，而采用本发明的分栅式闪存器件制造方法后，制造的分栅式闪存器件的逆向遂穿串扰失效率降为1.11％。
综上所述，本发明的分栅式闪存器件制造方法，通过在浮栅氮化硅层刻蚀后的氧等离子体灰化工艺中加入氢气、氮气、氟基气体中的至少一种气体，在去除浮栅氮化硅层刻蚀所用的光刻胶层的同时将附着在浮栅氮化硅层侧壁上的聚合物残留同时去除，从而能够消除该聚合物残留对后续的浮栅多晶硅层的刻蚀工艺产生的不利影响，获得符合要求的浮栅尖端的高度，进而能够避免字线多晶硅层反向尖端的形成，改善逆向隧穿现象导致的编程串扰失效问题。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种分栅式闪存器件制造方法，其特征在于，包括以下步骤：
提供半导体衬底，所述半导体衬底上依次形成浮栅氧化层、浮栅多晶层、浮栅氮化硅层以及图形化光刻胶；
以所述图形化光刻胶为掩膜，刻蚀所述浮栅氮化硅层直至暴露出所述浮栅多晶硅层；
采用氧等离子体灰化工艺去除所述图形化光刻胶，所述氧等离子体灰化工艺采用的工艺气体还包含氢气、氮气、氟基气体中的至少一种；
以所述浮栅氮化硅层为掩膜，刻蚀所述浮栅多晶硅层至一定深度，以用于后续形成浮栅尖端；
在所述浮栅氮化硅层的内侧壁上形成第一侧墙，以所述第一侧墙为掩膜，继续刻蚀所述浮栅多晶硅层以及浮栅氧化层，直至暴露出下方的半导体衬底表面；
在所述浮栅多晶硅层以及浮栅氧化层的内侧壁上形成第二侧墙，并在所述第一侧墙和第二侧墙的连通开口中形成源线多晶硅层；
去除所述浮栅氮化硅层，并去除所述第一侧墙外侧暴露出的多余的浮栅多晶硅层，以获得带有浮栅尖端的浮栅；
在所述浮栅以及第一侧墙的外侧依次形成隧穿氧化层、字线多晶硅层以及字线侧墙。
2.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，以所述图形化光刻胶为掩膜，采用碳氟气体与氧气的混合气体刻蚀所述浮栅氮化硅层直至暴露出所述浮栅多晶硅层。
3.如权利要求2所述的分栅式闪存器件制造方法，其特征在于，所述碳氟气体包括CF4、CF3H、CF2H2、CFH3、C3F8中的至少一种。
4.如权利要求3所述的分栅式闪存器件制造方法，其特征在于，所述碳氟气体与氧气的混合气体中，CF4的流量为20sccm～40sccm，CFH3的流量为15sccm～20sccm；氧气的流量为3sccm～7sccm。
5.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，所述氧等离子体灰化工艺中采用的气体为氢气，氮气或者氟基气体中的至少一种。
6.如权利要求5所述的分栅式闪存器件制造方法，其特征在于，所述氟基气体为NF3、CF4、C2F6中的至少一种。
7.如权利要求1所述的分栅式闪存器件制造方法，其特征在于，还采用湿法去胶工艺进一步去除所述氧等离子体灰化工艺之后剩余的所述图形化光刻胶。
8.如权利要求7所述的分栅式闪存器件制造方法，其特征在于，所述湿法去胶工艺中首先使用硫酸和双氧水的混合溶液清洗，然后用氨水、双氧水和水的混合溶液清洗。
CN201610596096.1A 2016-07-27 2016-07-27 分栅式闪存器件制造方法 Active CN106206596B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610596096.1A CN106206596B (zh) 2016-07-27 2016-07-27 分栅式闪存器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610596096.1A CN106206596B (zh) 2016-07-27 2016-07-27 分栅式闪存器件制造方法

Publications (2)

Publication Number Publication Date
CN106206596A true CN106206596A (zh) 2016-12-07
CN106206596B CN106206596B (zh) 2019-05-03

Family

ID=57495389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610596096.1A Active CN106206596B (zh) 2016-07-27 2016-07-27 分栅式闪存器件制造方法

Country Status (1)

Country Link
CN (1) CN106206596B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579068A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构
CN110391243A (zh) * 2018-04-18 2019-10-29 上海格易电子有限公司 一种存储器的制备方法和存储器
CN111128705A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 对硅氧化物和多晶硅的刻蚀方法
CN111799163A (zh) * 2020-07-17 2020-10-20 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
CN112802851A (zh) * 2019-11-14 2021-05-14 爱思开海力士有限公司 形成薄层的方法及使用其制造非易失性存储器装置的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032300A1 (en) * 2001-05-14 2003-02-13 Carlo Waldfried Plasma ashing process
CN101819930A (zh) * 2009-02-26 2010-09-01 中芯国际集成电路制造(上海)有限公司 降低沟槽内残留物的方法
CN102232243A (zh) * 2008-11-21 2011-11-02 艾克塞利斯科技公司 前端制程等离子体介导的灰化方法及设备
CN102945834A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 提高分离栅闪存擦除和耐久性性能的方法
CN103154820A (zh) * 2010-07-27 2013-06-12 朗姆研究公司 等离子体介导灰化工艺
CN104091802A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元及其形成方法和读取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030032300A1 (en) * 2001-05-14 2003-02-13 Carlo Waldfried Plasma ashing process
CN102232243A (zh) * 2008-11-21 2011-11-02 艾克塞利斯科技公司 前端制程等离子体介导的灰化方法及设备
CN101819930A (zh) * 2009-02-26 2010-09-01 中芯国际集成电路制造(上海)有限公司 降低沟槽内残留物的方法
CN103154820A (zh) * 2010-07-27 2013-06-12 朗姆研究公司 等离子体介导灰化工艺
CN102945834A (zh) * 2012-11-30 2013-02-27 上海宏力半导体制造有限公司 提高分离栅闪存擦除和耐久性性能的方法
CN104091802A (zh) * 2014-07-23 2014-10-08 上海华虹宏力半导体制造有限公司 存储器单元及其形成方法和读取方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579068A (zh) * 2017-08-31 2018-01-12 长江存储科技有限责任公司 三维计算机闪存设备的栅极氧化层的制作方法及栅极结构
CN110391243A (zh) * 2018-04-18 2019-10-29 上海格易电子有限公司 一种存储器的制备方法和存储器
CN112802851A (zh) * 2019-11-14 2021-05-14 爱思开海力士有限公司 形成薄层的方法及使用其制造非易失性存储器装置的方法
CN111128705A (zh) * 2019-12-27 2020-05-08 华虹半导体(无锡)有限公司 对硅氧化物和多晶硅的刻蚀方法
CN111128705B (zh) * 2019-12-27 2022-06-07 华虹半导体(无锡)有限公司 对硅氧化物和多晶硅的刻蚀方法
CN111799163A (zh) * 2020-07-17 2020-10-20 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN106206596B (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN106206451B (zh) 分栅式闪存器件制造方法
US7915138B2 (en) Methods of manufacturing non-volatile memory devices
CN106206596B (zh) 分栅式闪存器件制造方法
US7601588B2 (en) Method of forming a trench isolation layer and method of manufacturing a non-volatile memory device using the same
CN106206598B (zh) 分栅式闪存器件制造方法
CN105336622B (zh) 半浮栅器件及其形成方法
US20060246666A1 (en) Method of fabricating flash memory with u-shape floating gate
CN104952479A (zh) 嵌入式非易失性存储器
US20050133850A1 (en) Method for forming a box shaped polygate
TW200414518A (en) Method of manufacturing flash memory device
CN107039447B (zh) 存储单元及其形成方法
US6977200B2 (en) Method of manufacturing split-gate memory
CN105977259B (zh) 分栅式快闪存储器的版图、掩膜版及制造方法
CN105990121B (zh) 掺杂多晶硅层的形成方法以及半导体器件的形成方法
CN104617048A (zh) 快闪存储器及其形成方法
CN105990247A (zh) 隔离结构及具有其的非挥发性存储器的制造方法
CN100468659C (zh) 制造闪存器件的电介质膜的方法
CN107887390B (zh) 一种改善闪存单元的工艺集成方法
CN106206448A (zh) 半导体结构的形成方法
CN113675143B (zh) 埋入式字线结构制备方法
CN104658979B (zh) 快闪存储器及其形成方法
CN105448921B (zh) 一种半导体器件及其制作方法和电子装置
JP4371360B2 (ja) フラッシュメモリ素子のフローティングゲート形成方法
CN105097519A (zh) 半导体结构的形成方法
CN108598082A (zh) 闪存制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant