CN110391243A - 一种存储器的制备方法和存储器 - Google Patents

一种存储器的制备方法和存储器 Download PDF

Info

Publication number
CN110391243A
CN110391243A CN201810347984.9A CN201810347984A CN110391243A CN 110391243 A CN110391243 A CN 110391243A CN 201810347984 A CN201810347984 A CN 201810347984A CN 110391243 A CN110391243 A CN 110391243A
Authority
CN
China
Prior art keywords
groove
memory
circuit region
peripheral circuit
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810347984.9A
Other languages
English (en)
Inventor
刘钊
熊涛
许毅胜
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Geyi Electronics Co Ltd
GigaDevice Semiconductor Beijing Inc
Original Assignee
Shanghai Geyi Electronics Co Ltd
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Geyi Electronics Co Ltd, GigaDevice Semiconductor Beijing Inc filed Critical Shanghai Geyi Electronics Co Ltd
Priority to CN201810347984.9A priority Critical patent/CN110391243A/zh
Publication of CN110391243A publication Critical patent/CN110391243A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器的制备方法和存储器。该方法包括:提供经过抛光的具有有源层、浅沟道隔离结构和浮栅的半导体基底,其中,半导体基底划分为存储单元区和外围电路区;采用光刻工艺在所述外围电路区形成光刻胶层;采用湿法刻蚀工艺在存储单元区的浮栅之间的浅沟道隔离结构上形成第一凹槽;去除光刻胶层以及第一凹槽内残留的光刻胶;采用干法刻蚀工艺刻蚀第一凹槽形成第二凹槽,其中,第二凹槽的底部高于浮栅的底部;在存储单元区形成依次层叠的层间绝缘层和控制栅,以及在外围电路区形成外围栅极。本发明实施例在进行干法刻蚀前,不在外围电路区设置光刻胶层,可以省去去除光刻胶的工艺,简化了存储器的制备流程,提高了制备效率。

Description

一种存储器的制备方法和存储器
技术领域
本发明实施例涉及NOR闪存存储器,尤其涉及一种存储器的制备方法和存储器。
背景技术
对于NOR闪存存储器,为了增加浮栅侧壁与控制栅之间的有效电容耦合,需要在浮栅的上方和侧壁都设置控制栅极,因此,为了在浮栅的侧壁设置控制栅极,需要刻蚀相邻的浮栅之间的浅槽隔离结构,以形成凹槽。
在刻蚀相邻浮栅之间的浅槽隔离结构时,通常,依次采用湿法刻蚀和干法刻蚀两道刻蚀工艺。在刻蚀过程中,光刻胶容易残留在凹槽内,导致存储单元的电流降低,影响产品良率和可靠性。并且,随着存储单元的特征尺寸进一步缩小,以及市场对其功耗不断降低的要求,这种由于光刻胶残留所导致的存储单元电流降低的问题越来越严重。
在现有技术中,为了减少光刻胶残留,需要在每次完成刻蚀后都对凹槽内残留的光刻胶进行彻底的清除,导致存储器的制备工艺复杂,制备成本较高。
发明内容
本发明提供一种存储器的制备方法和存储器,以简化存储器的制备工艺,降低制备成本。
第一方面,本发明实施例提供了一种存储器发制备方法,该方法包括:
提供经过抛光的具有有源层、浅沟道隔离结构和浮栅的半导体基底,其中,所述半导体基底划分为存储单元区和外围电路区;
采用光刻工艺在所述外围电路区形成光刻胶层;
采用湿法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成第一凹槽;
去除所述光刻胶层以及所述第一凹槽内残留的光刻胶;
采用干法刻蚀工艺刻蚀所述第一凹槽形成第二凹槽,其中,所述第二凹槽的底部高于所述浮栅的底部;
在所述存储单元区形成依次层叠的层间绝缘层和控制栅,以及在所述外围电路区形成外围栅极。
进一步地,在采用光刻工艺在所述外围电路区形成光刻胶层之后,且在采用湿法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成第一凹槽之前,还包括:
采用干法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成凹槽。
进一步地,去除所述第一凹槽内残留的光刻胶包括:
采用氧气或氧气与氩气干法去除所述第一凹槽内残留的光刻胶;和/或,
采用硫酸和过氧化氢去除所述第一凹槽内残留的光刻胶。
进一步地,在所述存储单元区形成依次层叠的层间绝缘层和控制栅,以及在所述外围电路区形成外围栅极包括:
刻蚀掉所述外围电路区的浮栅;
在所述半导体基底的表面形成层间绝缘层并刻蚀掉所述外围电路区的层间绝缘层;
在所述半导体基底的表面形成栅极层并刻蚀形成所述控制栅和位于所述外围电路区的外围栅极。
第二方面,本发明实施例还提供了一种存储器,包括第一方面的存储器的制备方法。
本发明实施例提供的存储器的制备方法,在进行干法刻蚀前,可以不在外围电路区设置光刻胶层,不仅能够省去涂抹光刻胶的工艺,在干法刻蚀完成后,还可以省去去除光刻胶层和第二凹槽内残留的光刻胶的工艺,简化了存储器的制备流程,提高了存储器的制备效率。
附图说明
图1是本发明实施例提供的存储器的制备方法流程图;
图2是本发明实施例提供的图1中的步骤11对应的存储器的剖面图;
图3是本发明实施例提供的图1中的步骤12对应的存储器的剖面图;
图4是本发明实施例提供的图1中的步骤13对应的存储器的剖面图;
图5是本发明实施例提供的图1中的步骤14对应的存储器的剖面图;
图6是本发明实施例提供的图1中的步骤15对应的存储器的剖面图;
图7是本发明实施例提供的图1中的步骤16对应的存储器的剖面图;
图8是本发明实施例提供的存储器的又一制备方法流程图;
图9是本发明实施例提供的图8中的步骤20对应的存储器的剖面图;
图10是本发明实施例提供的图8中的步骤23对应的存储器的剖面图;
图11是本发明实施例提供的形成层间绝缘层、控制栅和外围栅极的流程图;
图12是本发明实施例提供的刻蚀掉外围电路区的浮栅后的剖面图;
图13是本发明实施例提供的在形成层间绝缘层并刻蚀掉外围电路区的层间绝缘层后的剖面图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
图1是本发明实施例提供的存储器的制备方法流程图,请参考图1,该存储器的制备方法可以包括:
步骤11、提供经过抛光的具有有源层、浅沟道隔离结构和浮栅的半导体基底,其中,半导体基底划分为存储单元区和外围电路区。
图2是本发明实施例提供的图1中的步骤11对应的存储器的剖面图。具体地,请参考图2,采用浅槽隔离(Shallow Trench Isolation;STI)技术在衬底上沟道区和有源区101,在沟道区内填充绝缘层并形成浅沟道隔离结构102,并使浅沟道隔离结构102上表面的高度大于有源区101上表面的高度,在浅沟道隔离结构102上形成浮栅103,并使浮栅103与有源区102在基底上的投影重合,浮栅103和有源区101之间存在一定厚度的浅沟道隔离结构102,以防止浮栅103和有源区101导通。在形成浅沟道隔离结构102和浮栅103后,还需要对基底上靠近浮栅103所在的一侧进行抛光处理。可选地,可以采用化学机械抛光((Chemical Mechanical Polishing,CMP))法对绝缘层102和浮栅103进行抛光处理,并形成如图2所示的结构。
进一步地,抛光处理后,在半导体基底上形成存储单元区202和外围电路区201,存储单元区202可以形成存储单元,用于数据存储,外围电路201可以用于为存储单元提供高压驱动和低压逻辑等。
步骤12、采用光刻工艺在所述外围电路区形成光刻胶层。
图3是本发明实施例提供的图1中的步骤12对应的存储器的剖面图。具体地,请参考图3,在存储单元区202和外围电路区201涂布光刻胶,采用光刻工艺去除存储单元区202的光刻胶,在外围电路区201形成光刻胶层104,光刻胶层104用于覆盖外围电路区201部分对应的浮栅103和浅沟道隔离结构102,在后续对存储单元区202进行刻蚀的过程中,光刻胶层104可以起保护作用,避免保护外围电路区201部分对应的浅沟道隔离结构102被刻蚀。
步骤13、采用湿法刻蚀工艺在存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成第一凹槽。
图4是本发明实施例提供的图1中的步骤13对应的存储器的剖面图。具体地,请参考图4,在刻蚀的过程中,存储单元区202的浅沟道隔离结构102被刻蚀掉,形成第一凹槽105。由于湿法刻蚀具有操作简便、对设备要求低、易于实现大批量生产以及刻蚀选择性好等优点,因此,在形成第一凹槽105时,可以选择湿法刻蚀工艺。需要说明的是,无论采用湿法刻蚀还是干法刻蚀,在形成第一凹槽105的过程中,第一凹槽105内都会有去除光刻胶层104时残留的光刻胶114存在。残留于第一凹槽内的光刻胶114会对后续工艺和存储器的性能产生一定的影响,导致存储器的电流降低,影响存储器的良率和可靠性。因此,为提高存储器的性能,需要在后续工艺中彻底去除第一凹槽105内残留的光刻胶114。
步骤14、去除光刻胶层以及第一凹槽内残留的光刻胶。
图5是本发明实施例提供的图1中的步骤14对应的存储器的剖面图。具体地,请参考图5,在完成湿法刻蚀后,需要去除光刻胶层104;之后,还需要彻底去除第一凹槽105内残留的光刻胶114。关于光刻胶层104和残留的光刻胶114的去除,可以采用多种方法。具体地,可以采用干法去胶阻或湿法去胶阻的方式去除光刻胶层104,本实施例对此不作限定。
在去除第一凹槽内残留的光刻胶114时,可以采用灰化法,即,采用氧气或氧气与氩气法,在加热高温的条件下,使光刻胶中的有机质氧化并挥发,并清除第一凹槽内剩余的灰分,以达到去除第一凹槽内残留的光刻胶114的目的;灰化法具有样品处理量大,操作简单、安全等优点。另外,也可以湿法去胶阻的方式去除第一凹槽内残留的光刻胶114,具体来说,利用硫酸和过氧化氢溶液具有较强氧化性的特性,把光刻胶中碳(C)成分氧化成二氧化碳(CO2),二氧化碳可以以气体的形式直接挥发出去,而光刻胶中的其他成分溶解于酸性溶液中,从而去除第一凹槽内残留的光刻胶114。可选地,为了彻底去除第一凹槽105内残留的光刻胶114,还可以同时采用灰化法和湿法去胶阻的方法。具体地,可以首先采用灰化法进行光刻胶去除,然后利用硫酸和过氧化氢溶液再次氧化光刻胶中的有机质,最后把光刻胶中剩余的成分充分溶解在硫酸和过氧化氢溶液溶液中,以达到彻底去除第一凹槽内残留的光刻胶114的目的。
步骤15、采用干法刻蚀工艺刻蚀第一凹槽形成第二凹槽,其中,第二凹槽的底部高于浮栅的底部。
图6是本发明实施例提供的图1中的步骤15对应的存储器的剖面图。具体地,请参考图6,通过对第一凹槽105进一步刻蚀,可以形成第二凹槽106。在刻蚀形成第二凹槽106的过程中,由于外围电路区201上没有覆盖光刻胶层,因此,外围电路区201的浅槽隔离结构102也会被刻蚀。但由于在干法刻蚀之前不会在存储单元区202形成残留的光刻胶,因此在干法刻蚀的过程中,可避免残留的光刻胶阻碍干法刻蚀,在干法刻蚀后,第二凹槽106内也不会存在残留的光刻胶,且在后续工艺中仍需对外围电路区201进行刻蚀,进而该步对外围电路区201的刻蚀不会影响后续工艺,因此,既可以省去干法刻蚀完成后去除光刻胶层和残留的光刻胶的工艺,又可以使存储器保持较高的良率。
需要说明的是,在形成第二凹槽106以后的后续的工艺中,还需要在存储单元区形成控制栅,为了减小控制栅与有源区101之间的耦合电容,需要适当增加控制栅和有源区101之间的距离。一方面,可以使第二凹槽106的底部高于浮栅103的底部;另一方面,可以使第二凹槽106的底部需要为钝角。因此,为了使第二凹槽106形成钝角301的结构,需要在第二凹槽106的形成过程中采用干法刻蚀工艺。这是由于干法刻蚀具有各向异性的特点,可以精确地形成所需要的图形。
步骤16、在存储单元区形成依次层叠的层间绝缘层和控制栅,以及在外围电路区形成外围栅极。
图7是本发明实施例提供的图1中的步骤16对应的存储器的剖面图。具体地,请参考图7,在形成第二凹槽106之后,还需要刻蚀掉外围电路区201上的浮栅103,在存储单元区202上形成层间绝缘层107,在层间绝缘层107形成控制栅108,在外围电路区201形成外围栅极109。在此过程中,外围电路区201上的浅沟道隔离结构102会进一步被刻蚀。
需要说明的是,在现有技术中,在形成控制栅108和外围栅极109之前,也需要刻蚀掉外围电路区201上的浮栅103和浅沟道隔离结构102。因此,在干法刻蚀时,只要把外围电路区201上的浅沟道隔离结构102的刻蚀控制在一定范围内,即使外围电路区201没有覆盖光刻胶,也不会对存储器的性能产生不良的影响。
本发明实施例提供的存储器的制备方法,在进行干法刻蚀前,可以不在外围电路区设置光刻胶层,不仅能够省去涂抹光刻胶的工艺,在干法刻蚀完成后,还可以省去去除光刻胶层和第二凹槽内残留的光刻胶的工艺,简化了存储器的制备流程,提高了存储器的制备效率。
图8是本发明实施例提供的存储器的又一制备方法流程图。可选地,请参考图1和图8,相比图1中的存储器的制备方法,本实施例提供的存储器的制备方法在采用光刻工艺在外围电路区形成光刻胶层之后,且在采用湿法刻蚀工艺在存储单元区的浮栅之间的浅沟道隔离结构上形成第一凹槽之前,还包括:采用干法刻蚀工艺在存储单元区的浮栅之间的浅沟道隔离结构上形成凹槽。
图9是本发明实施例提供的图8中的步骤20对应的存储器的剖面图。可选地,请参考图9,为了减少步骤25中干法刻蚀时对外围电路区201上浅沟道隔离结构102的刻蚀,防止过刻,可以在外围电路区形成光刻胶层104后,且在湿法刻蚀前,先采用干法刻蚀对存储单元区202上的浅沟道隔离结构102上进行一定深度的干法刻蚀形成凹槽302,以适当减少在后续干法刻蚀过程中对外围电路区201上的浅沟道隔离结构102的刻蚀量。
图10是本发明实施例提供的图8中的步骤23对应的存储器的剖面图。本实施例的第一步干法刻蚀可仅对暴露出的浅沟道隔离结构102中部区域进行刻蚀,这样在进行湿法刻蚀时可以在露出的浅沟道隔离结构102中部区域形成凹槽(参考图10),有利于在步骤25对应的干法刻蚀工艺中,对存储单元区202上的浅沟道隔离结构102进行较少的刻蚀,就能形成底角为钝角的第二凹槽106。因此,可以减少外围电路区201上的浅沟道隔离结构102的刻蚀量和刻蚀深度,避免外围电路区201上浅沟道隔离结构102被过刻。
请参考图1和图5,可选地,对于步骤14,去除第一凹槽105内残留的光刻胶114可以包括:采用氧气或氧气与氩气干法去除第一凹槽内残留的光刻胶;和/或,采用硫酸和过氧化氢去除第一凹槽105内残留的光刻胶114。
图11是本发明实施例提供的形成层间绝缘层、控制栅和外围栅极的流程图。可选地,请参考图1和图11,在存储单元区202形成依次层叠的层间绝缘层107和控制栅108,以及在外围电路区形成外围栅极109包括:
步骤31、刻蚀掉外围电路区的浮栅103。
图12是本发明实施例提供的刻蚀掉外围电路区的浮栅后的剖面图,请参考图12,需要说明的是,在刻蚀外围电路区201的浮栅103时,浮栅103附近的浅沟道隔离结构102也会被刻蚀掉一部分。
步骤32、在半导体基底的表面形成层间绝缘层并刻蚀掉外围电路区的层间绝缘层。
图13是本发明实施例提供的在形成层间绝缘层并刻蚀掉外围电路区的层间绝缘层后的剖面图,请参考图13,在刻蚀外围电路区201的层间绝缘层时,外围电路区201的浅沟道隔离结构会进一步被刻蚀。但需要说明的是,由于在刻蚀掉外围电路区201的层间绝缘层后,并未经过研磨等平面化工艺处理,外围电路区201的浅沟道隔离结构102的表面不一定是平的,可能存在一定程度的凹凸。
步骤33、在半导体基底的表面形成栅极层并刻蚀形成控制栅和位于外围电路区的外围栅极。
可选地,请参考图7,控制栅108和外围栅极109可以为相同的材料,可以同层生长,在生长完成后,经过不同的图案化工艺,分别形成控制栅108和外围栅极109。由于浮栅103的侧面,以及远离有源区的上面均被层间绝缘层107和控制栅108覆盖,浮栅103和控制栅108可以充分耦合,提高存储器的相应性能。需要说明的是,外围电路区201的浅沟道隔离结构102的表面不一定是平的,可能存在一定程度的凹凸。
进一步地,本发明实施例还提供了一种存储器,包括上述存储器的制备方法。
本发明实施例提供的存储器的制备方法,在进行干法刻蚀前,可以不在外围电路区设置光刻胶层,不仅能够省去涂抹光刻胶的工艺,在干法刻蚀完成后,还可以省去去除光刻胶层和第二凹槽内残留的光刻胶的工艺,简化了存储器的制备流程,提高了存储器的制备效率。通过在外围电路区形成光刻胶层之后,且在形成第一凹槽之前,采用干法刻蚀工艺在存储单元区的浮栅之间的浅沟道隔离结构上形成凹槽,从而可以减少在形成第二凹槽时的刻蚀量,避免外围电路区的浅沟道隔离结构被过刻。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种存储器的制备方法,其特征在于,包括:
提供经过抛光的具有有源层、浅沟道隔离结构和浮栅的半导体基底,其中,所述半导体基底划分为存储单元区和外围电路区;
采用光刻工艺在所述外围电路区形成光刻胶层;
采用湿法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成第一凹槽;
去除所述光刻胶层以及所述第一凹槽内残留的光刻胶;
采用干法刻蚀工艺刻蚀所述第一凹槽形成第二凹槽,其中,所述第二凹槽的底部高于所述浮栅的底部;
在所述存储单元区形成依次层叠的层间绝缘层和控制栅,以及在所述外围电路区形成外围栅极。
2.根据权利要求1所述的存储器的制备方法,其特征在于,在采用光刻工艺在所述外围电路区形成光刻胶层之后,且在采用湿法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成第一凹槽之前,还包括:
采用干法刻蚀工艺在所述存储单元区的所述浮栅之间的所述浅沟道隔离结构上形成凹槽。
3.根据权利要求1所述的存储器的制备方法,其特征在于,去除所述第一凹槽内残留的光刻胶包括:
采用氧气或氧气与氩气干法去除所述第一凹槽内残留的光刻胶;和/或,
采用硫酸和过氧化氢去除所述第一凹槽内残留的光刻胶。
4.根据权利要求1所述的存储器的制备方法,其特征在于,在所述存储单元区形成依次层叠的层间绝缘层和控制栅,以及在所述外围电路区形成外围栅极包括:
刻蚀掉所述外围电路区的浮栅;
在所述半导体基底的表面形成层间绝缘层并刻蚀掉所述外围电路区的层间绝缘层;
在所述半导体基底的表面形成栅极层并刻蚀形成所述控制栅和位于所述外围电路区的外围栅极。
5.一种存储器,其特征在于,所述存储器采用权利要求1-4任一所述的存储器的制备方法制备。
CN201810347984.9A 2018-04-18 2018-04-18 一种存储器的制备方法和存储器 Pending CN110391243A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810347984.9A CN110391243A (zh) 2018-04-18 2018-04-18 一种存储器的制备方法和存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810347984.9A CN110391243A (zh) 2018-04-18 2018-04-18 一种存储器的制备方法和存储器

Publications (1)

Publication Number Publication Date
CN110391243A true CN110391243A (zh) 2019-10-29

Family

ID=68283287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810347984.9A Pending CN110391243A (zh) 2018-04-18 2018-04-18 一种存储器的制备方法和存储器

Country Status (1)

Country Link
CN (1) CN110391243A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187545A (ja) * 1997-07-08 1999-03-30 Sony Corp 半導体不揮発性記憶装置およびその製造方法
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
CN101924078A (zh) * 2009-06-11 2010-12-22 华邦电子股份有限公司 快闪存储器的制造方法
CN103107138A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 带外围电路的分离栅极式快闪存储器的制作方法
CN104051346A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种闪存存储器的制备方法
CN104733368A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的减薄方法
CN204464280U (zh) * 2015-04-15 2015-07-08 上海格易电子有限公司 一种半导体器件
CN106206596A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法
CN106972018A (zh) * 2016-01-12 2017-07-21 上海格易电子有限公司 一种闪存及其制作方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187545A (ja) * 1997-07-08 1999-03-30 Sony Corp 半導体不揮発性記憶装置およびその製造方法
JP2008091614A (ja) * 2006-10-02 2008-04-17 Toshiba Corp 半導体装置およびその製造方法
CN101924078A (zh) * 2009-06-11 2010-12-22 华邦电子股份有限公司 快闪存储器的制造方法
CN103107138A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 带外围电路的分离栅极式快闪存储器的制作方法
CN104051346A (zh) * 2013-03-11 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种闪存存储器的制备方法
CN104733368A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的减薄方法
CN204464280U (zh) * 2015-04-15 2015-07-08 上海格易电子有限公司 一种半导体器件
CN106972018A (zh) * 2016-01-12 2017-07-21 上海格易电子有限公司 一种闪存及其制作方法
CN106206596A (zh) * 2016-07-27 2016-12-07 上海华虹宏力半导体制造有限公司 分栅式闪存器件制造方法

Similar Documents

Publication Publication Date Title
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN105448841B (zh) 半导体结构的形成方法
CN103107138B (zh) 带外围电路的分离栅极式快闪存储器的制作方法
KR20090067576A (ko) 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
CN103066204B (zh) 相变存储器件和半导体器件的制造方法
US5393694A (en) Advanced process for recessed poly buffered locos
TWI433274B (zh) 堆疊式動態隨機存取記憶體電容之單邊離子植入製程
CN107706191A (zh) 一种3d nand闪存沟道孔多晶硅连接层形成方法
TWI661540B (zh) 記憶元件的製造方法
CN105448840A (zh) 半导体结构的形成方法
CN110911343A (zh) 浅沟槽隔离结构及其制备方法
CN105633021A (zh) 半导体元件的制造方法
CN111415937A (zh) 存储器及其形成方法
CN110391243A (zh) 一种存储器的制备方法和存储器
CN108054167B (zh) 嵌入式闪存的制作方法
KR101085620B1 (ko) 불휘발성 메모리 소자의 게이트 패턴 형성방법
CN104576342B (zh) 一种制作嵌入分离栅极式闪存栅极的方法
CN104064474B (zh) 双重图形化鳍式晶体管的鳍结构制造方法
CN110459507B (zh) 一种半导体存储装置的形成方法
US8558319B2 (en) Semiconductor memory devices and methods of manufacturing the same
TWI566294B (zh) 快閃記憶體的製作方法
CN110416218A (zh) 存储元件的制造方法
KR100545175B1 (ko) 플래시 메모리 소자의 트랜치 아이솔레이션 형성방법
US11997845B2 (en) Method for manufacturing semiconductor structure and semiconductor structure
CN102376649B (zh) 一种形成存储器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191029