KR20090067576A - 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 - Google Patents

트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 Download PDF

Info

Publication number
KR20090067576A
KR20090067576A KR1020070135279A KR20070135279A KR20090067576A KR 20090067576 A KR20090067576 A KR 20090067576A KR 1020070135279 A KR1020070135279 A KR 1020070135279A KR 20070135279 A KR20070135279 A KR 20070135279A KR 20090067576 A KR20090067576 A KR 20090067576A
Authority
KR
South Korea
Prior art keywords
trench
device isolation
isolation layer
implanting
substrate
Prior art date
Application number
KR1020070135279A
Other languages
English (en)
Inventor
홍은기
변경문
최종완
백은경
김영선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070135279A priority Critical patent/KR20090067576A/ko
Priority to US12/339,125 priority patent/US7858492B2/en
Publication of KR20090067576A publication Critical patent/KR20090067576A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

트렌치의 매립 방법에 있어서, 제1 트렌치를 갖는 기판을 마련한 후 제1 트렌치의 저면과 측벽 및 기판의 상면 상에 연속적으로 예비 절연막을 형성한다. 트렌치의 상측벽에 인접하는 예비 절연막의 일부에 대하여 선택적으로 불순물을 주입하여 예비 절연막을 도핑부 및 언도핑부로 구분된 제1 절연막을 형성한다. 도핑부를 제거하여, 제1 트렌치의 저면과 측벽 상에 제2 트렌치를 한정하는 제1 절연막 패턴을 형성한 후, 제2 트렌치를 매립하는 제2 절연막 패턴을 형성한다. 트렌치 내부에 보이드 없이 트렌치가 매립된다.

Description

트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의 형성 방법{METHOD OF FILLING A TRENCH AND METHOD OF FORMING AN ISOLATION LAYER STRUCTURE USING THE SAME}
본 발명은 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의 형성 방법에 관한 것이다. 보다 상세하게는 본 발명은 기판 상에 형성된 절연막 패턴을 갖는 트렌치의 매립 방법 및 기판을 액티브 영역과 필드 영역으로 분리하는 소자 분리막 구조물의 형성 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.
이에 따라, 반도체 회로에는 반도체 기판의 상부에 형성된 트랜지스터 및 다이오드 등과 같은 여러 가지 소자들을 전기적으로 분리하는 기술에 대한 요구도 엄격해지고 있다. 이러한 소자분리의 형성공정은 모든 반도체 제조 공정 단계에 있어서 초기 단계의 공정으로서, 액티브 영역의 사이즈 및 후속 공정의 공정 마진을 좌 우하게 된다.
일반적으로, 공정이 간단한 이점으로 인하여 반도체 장치의 제조에 널리 이용되는 소자분리 구조는 실리콘 부분 산화법(Local Oxidation of Silicon ; LOCOS)과 같은 열적 필드 산화 공정을 사용하여 형성된다.
실리콘 부분 산화법 소자분리에 의하면, 먼저 실리콘 기판 상에 산화막 및 질화막을 차례로 형성한 후, 질화막을 패터닝한다. 이어서, 패터닝한 질화막을 산화 방지 마스크로 사용하여 실리콘 기판을 선택적으로 산화시켜 필드 산화막을 형성한다. 하지만, 실리콘 기판의 선택적 산화시 마스크로 사용되는 질화막(104) 하부에서 산화막의 측면으로 산소가 침투하면서 필드 산화막의 단부에 버즈 비크(bird's beak)가 발생하게 된다. 이러한 버즈 비크에 의해 필드 산화막이 버즈 비크의 길이만큼 액티브 영역으로 확장되기 때문에, 액티브 영역의 폭이 감소되어 소자의 전기적 특성이 열화된다.
이에 따라, 최근의 반도체 장치에서는 셸로우 트렌치 소자분리(Shallow Trench Isolation ; STI) 구조가 사용되고 있다. 상기 셸로우 트렌치 소자분리 공정에 의하면, 실리콘 기판을 식각하여 트렌치를 형성한 후, 트렌치를 채우도록 산화막을 형성한다. 이어서, 산화막을 에치백(Etch Back) 또는 화학 기계적 연마(Chemical Mechanical Polishing; CMP) 방법으로 제거하여 트렌치의 내부에 필드 산화막을 형성한다.
그런데, 반도체 장치가 집적화됨에 따라, 액티브 영역 및 필드 영역의 사이즈가 매우 축소되고 있으며, 이에 따라 상기 필드 영역을 형성하기 위한 트렌치의 폭은 매우 좁아지고 그 깊이는 상대적으로 깊어지고 있다. 트렌치의 폭에 대한 깊이의 비(이하, 종횡비(aspect ratio)라 한다.)가 증가됨에 따라, 트렌치 내에 보이드(void)나 심(seam) 없이 산화막을 매립하는 것이 어려워지고 있다.
따라서, 상기 좁은 트렌치 내부에 산화막을 매립하는 방법으로, 갭필(gap fill) 능력이 우수한 O3-TEOS(O3-Tetra Ethyl Ortho Silicate), USG(Undoped Silicate Glass)을 이용한 고밀도 플라즈마 화학기상증착(High Density Plasma Enhanced Chemical Vapor Deposition; HDP CVD) 등이 사용되고 있다. 그러나, 상기 O3-TEOS나 USG를 이용한 HDP CVD 등의 방법을 이용하면 트렌치 입구에서 오버 증착으로 인해 돌출되어 갭필하기에 불리한 구조로 형성되고, 트렌치가 수직한 STI 구조의 형성시 막 내부에 심(seam)이 발생되고 있다.
도 1a 내지 도 1d는 종래의 소자 분리막 형성시 트렌치 매립 방법을 나타내는 공정 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)의 표면상에 열산화법에 의하여 패드 산화막(12)을 형성한다. 이어서, 실리콘 질화막(미도시)을 형성한 다음 패터닝하여 패드 질화막 패턴(14)을 형성한다.
도 1b를 참조하면, 상기 패드 질화막 패턴(14)을 식각 마스크로 하여 패드 산화막(12) 및 기판(10)을 부분적으로 식각하여 트렌치(16)를 형성한다. 이어서, 상기 트렌치(16)의 표면 부위에 열산화법에 의하여 라이너 산화막(18)을 형성한다.
도 1c를 참조하면, 상기 트렌치(16)의 측벽 및 바닥면과 패드 질화막 (14)의 상면을 따라 실리콘 산화물을 증착하여 실리콘 산화막(20)을 형성한다. 예를 들면, 실리콘 산화막(20)은 고밀도 플라즈마 화학 기상 증착(High Density Plasma Chemical Vapor Deposition) 공정에 의하여 형성된다. 이때, 상기 증착 공정의 반응 가스로 실리콘 질화물(SiN4) 가스 및 산소(O2) 가스를 포함하는 혼합 가스를 제공하여 형성한다. 또한, 상기 플라즈마를 형성하기 위한 플라즈마 분위기 형성 가스로는 헬륨(He)이 사용된다.
그러나, 실리콘 산화막(20)의 형성하는 동안 증착과 스퍼터링(sputtering)이 순차적으로 일어나기 때문에 트렌치(16) 상부의 측벽에 형성된 실리콘 산화막(20)의 일부가 스퍼터링되고 스퍼터링된 실리콘 산화막의 실리콘 산화물이 반대편의 측벽에 도달하여 재부착된다. 따라서 트렌치의 하부보다 상부가 좁아지는 오버행(A)이 발생한다.
도 1d를 참조하면, 화학적 기계적 연마(Chemical Mechanical Polishing; CMP) 방법을 수행하여 상기 패드 질화막 패턴(14)의 표면이 노출되도록 평탄화한다. 이어서, 상기 패드 질화막 패턴(14) 및 패드 산화막(12)을 제거한다. 따라서, 상기 기판(10)의 표면보다 높은 상면을 갖는 소자 분리막(22)이 완성된다.
하지만, 소자 분리막(22)의 내부에 보이드(V)가 발생할 수 있다. 특히, 트렌치(16)의 상측벽에서 산화물의 증착 속도가 트렌치(16)의 바닥 또는 하측벽에서의 증착 속도보다 빠르기 때문에 트렌치(16) 내부에 보이드나 심 등이 발생될 수 있다.
한편, 보이드나 심 등이 발생되는 것을 방지하기 위하여, 실리콘 산화막을 형성한 후 상기 실리콘 산화막의 일부를 제거하여 상기 산화물에 의해 형성된 개구의 입구를 확장시키는 확장 공정을 수행한 다음 추가적으로 실리콘 산화막을 매립하고 있다. 그러나, 상기 확장 공정에서 사용되고 있는 습식 식각이나 건식 식각 방법은 충분한 상부 폭을 갖는 트렌치를 확보하는 데 어려움이 있다. 또한, 상기 확장 공정에서 사용되는 식각 공정 중 노출된 패드 산화막에 대하여 과식각이나 플라즈마에 의한 손상이 발생시키고 있다.
따라서, 본 발명은 이와 같은 문제점을 감안한 것으로써, 본 발명의 목적은 충분한 트렌치의 상부 폭을 확보하기 위하여 보이드없이 트렌치를 매립할 수 있는 트렌치의 매립 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 트렌치의 매립 방법을 이용하여 보이드없이 트렌치를 매립할 수 있는 소자 분리막 구조물의 형성 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 트렌치의 매립 방법에 있어서, 제1 트렌치를 갖는 기판을 마련한 후 상기 제1 트렌치의 저면과 측벽 및 상기 기판의 상면 상에 연속적으로 예비 절연막을 형성한다. 상기 트렌치의 상측벽에 인접하는 상기 예비 절연막의 일부에 대하여 선택적으로 불순물을 주입하여 상기 예비 절연막을 도핑부 및 언도핑부로 구분된 제1 절연막을 형성다. 상기 도핑부를 제거하여, 상기 제1 트렌치의 저면과 측벽 상에 제2 트렌치를 한정하는 제1 절연막 패턴을 형성한다. 상기 제2 트렌치를 매립하는 제2 절연막 패턴을 형성한다. 여기서, 상기 불순물을 주입하는 단계는, 상기 기판의 상부 표면에 대하여 실질적으로 수직한 선을 기준으로 7°내지 45°로 각도로 경사 이온 주입 공정을 포함할 수 있다. 상기 불순물을 주입하는 단계는, 플라즈마 도핑 공정을 통하여 수행될 수 있다.
또한, 상기 불순물을 주입하는 단계는, 1×1016 내지 1×1019 atoms/㎤ 의 농 도로 상기 이온을 주입할 수 있다. 한편, 상기 불순물을 주입하는 단계는, 상기 제1 트렌치의 바닥면으로부터 측정된 예비 절연막의 두께에 대하여 10 내지 100 ％의 깊이로 상기 이온을 주입할 수 있다. 여기서, 상기 불순물은 게르마늄, 실리콘, 붕소, 인, 질소, 아르곤 또는 이들의 조합을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 도핑부를 제거하는 단계는 등방성 식각 공정을 포함할 수 있다. 또한, 상기 등방성 식각 공정은 습식 식각 공정을 포함할 수 있다.
상술한 본 발명의 목적을 달성하기 위한 소자 분리막 구조물의 형성 방법에 있어서, 기판을 부분적으로 식각하여 제1 트렌치를 형성한 후, 상기 제1 트렌치의 저면과 측면 및 상기 기판 상면 상에 연속적으로 예비 소자 분리막을 형성한다. 상기 제1 트렌치의 입구에 인접하는 상기 예비 소자 분리막의 일부에 대하여 경사 이온 주입 방법으로 불순물을 주입하여, 상기 예비 소자 분리막을 도핑부 및 언도핑부로 구분된 제1 소자 분리막을 형성한다. 이후, 상기 도핑부를 제거하여, 상기 제1 트렌치의 저면과 측벽 상에 제2 트렌치를 한정하는 제1 소자 분리막 패턴을 형성한 후, 상기 제2 트렌치를 매립하는 제2 소자 분리막 패턴을 형성한다. 여기서, 상기 불순물을 주입하는 단계는, 상기 기판의 상부 표면에 대하여 실질적으로 수직한 선을 기준으로 7°내지 45°로 각도로 수행되는 경사 이온 주입 공정을 포함할 수 있다. 상기 불순물을 주입하는 단계는, 플라즈마 도핑 공정을 포함할 수 있다.또한, 상기 불순물을 주입하는 단계는, 1×1016 내지 1×1019 atoms/㎤ 의 농도로 상기 이온을 주입할 수 있다. 그리고, 상기 불순물을 주입하는 단계는 상기 제1 트렌치의 바닥면으로부터 측정된 예비 소자 분리막의 두께에 대하여 10 내지 100 ％의 깊이로 상기 이온을 주입할 수 있다. 여기서, 상기 불순물은 게르마늄, 실리콘, 붕소, 인, 질소, 아르곤 또는 이들의 조합을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 도핑부를 제거하는 단계는 등방성 식각 공정을 포함할 수 있다. 여기서, 상기 등방성 식각 공정은 습식 식각 공정을 포함할 수 있다. 또한, 상기 등방성 식각 공정은 상기 습식 식각 공정 후 건식 식각 공정을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 소자 분리막 패턴 및 제2 소자 분리막 패턴 각각은 산화막 패턴을 포함할 수 있다. 여기서, 상기 제1 소자 분리막 패턴 및 상기 제2 소자 분리막 패턴을 형성하는 단계는, 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원차층 증착 공정에 의하여 수행될 수 있다.
상기와 같이 본 발명의 일 실시예에 따른 트렌치의 매립 방법 에 있어서, 오버행이 발생한 예비 절연막의 일부에 경사 이온 주입 방법으로 불순물을 주입하여 예비 절연막의 망상 구조를 변경시켜 후속하는 등방성 식각 공정으로 예비 절연막의 일부를 제거함으로써 트렌치의 상측벽의 폭을 확장시킬 수 있다. 따라서, 보이드나 심 없이 상기 트렌치를 매립하는 제2 절연막이 형성된다. 또한, 보이드나 심 없는 소자 분리막 구조물을 형성함으로써 안정적인 소자 분리막 구조물을 형성할 수 있다. 이로 인하여, 반도체 장치의 신뢰성을 향상시킬 수 있으며, 동작 성능 또한 개선시킬 수 있다.
첨부한 도면을 참조하여 본 발명의 실시예에 따른 트렌치의 매립 방법 및 소자 분리막 구조물의 형성 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나, 개략적인 구성을 이해하기 위하여 실제보다 축소하여 도시한 것이다.
또한, 제1 및 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용 되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 트렌치의 매립 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100)에 제1 트렌치(101)를 형성한다. 제1 트렌치(101)는 기판(100) 상에 형성된 마스크(미도시)를 이용하여 기판(100)을 부분적으로 식각하여 형성될 수 있다.
도 3을 참조하면, 상기 마스크를 제거한 후, 제1 트렌치(101)의 프로파일을 따라 예비 절연막(120)을 형성한다. 예비 절연막(120)은, 예를 들면, 실리콘 산화물을 이용하여 형성된다. 이 경우, 예비 절연막(120)은 USG(Undoped Silicate Glass)막, O3-TEOS(Tetra Ethyl Ortho Silicate)막, 열산화막, PSG(Phospho Silicate Glass)막, BPSG(BoroPhospho Silicate Glass) 또는 HDP(High Density Plasma) 산화막을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 예비 절연막(120)은 높은 종횡비를 갖는 제1 트렌치(101) 내부를 스텝 커버리지 특성이 양호하고 우수한 갭 충전 특성을 갖는 HDP 산화막일 수 있다. 상기 HDP 산화막을 갖도록 예비 절연막(120)은 고밀도 플라즈마 화학기상증착(high density plasma chemical vapor deposition)법으로 형성된다. 고밀도 플라즈마 화학기상증착법에서는, 증착(deposition) 공정과 스퍼터 식 각(sputter etching) 공정이 순차적 및 반복적으로 수행된다. 상기 증착 공정에서는 제1 트렌치(101)의 바닥 및 측벽에 산화물이 증착하고, 반면에 상기 스퍼터 식각 공정에서는 제1 트렌치(101)의 측벽에서 떨어져 나오게 되고, 떨어져 나온 산화물이 상호 마주보는 측벽에 도달하여 재증착된다. 하지만, 높은 종횡비를 갖는 제1 트렌치(101)의 경우 상기 스퍼터 식각 공정 중 제1 트렌치(101)의 상측벽에서부터 떨어져 나온 산화물이 상호 마주하는 다른 상측벽에 재층착한다. 따라서 제1 트렌치(101)의 상측벽이 제1 트렌치(101)의 하측벽에 비하여 상대적으로 좁은 폭을 가지는 오버행(overhang; 121) 현상이 발생할 수 있다.
본 발명의 다른 실시예에 있어서, 예비 절연막(120)은 O3 및 TEOS(Tetra Ethyl Ortho Silicate)를 소스 가스로 이용하여 반응시킨 TEOS 막으로 형성될 수 있다. 이러한 TEOS막은 실란(SiH4)을 플라즈마 상태로 여기시켜 반응시킴으로써 형성되는 산화막에 비해 우수한 평탄도를 갖는다.
도 4를 참조하면, 제1 트렌치(101)의 상측벽에 인접하는 예비 절연막(120)의 일부에 대하여 선택적으로 불순물을 주입하여 예비 절연막(120)을 도핑부(126) 및 언도핑부(128)로 분리된 제1 절연막(130)을 형성한다.
상기 불순물의 농도는 1×1016 내지 1×1019 atoms/㎤ 의 범위로 할 수 있다. 또한, 제1 트렌치(101)의 바닥면으로부터 측정한 예비 절연막의 두께에 대하여 10 내지 100％의 깊이로 불순물이 주입될 수 있다.
한편, 불순물의 예로는, 실리콘, 게르마늄, 주석, 납 등을 들 수 있다. 이와 다르게, 불순물은 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 이루어진 3A 족 원소를 포함할 수 있다. 이들은 개별적으로 사용될 뿐 만 아니라 복합적으로 사용될 수 있다. 또한, 불순물은 질소, 황, 비소, 안티몬, 비스무트로 이루어진 5A 족 원소를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 불순물은 경사 이온 주입 공정에 의하여 도핑될 수 있다.
상기 경사 이온 주입 공정을 통하여 기판(100)의 상면에 형성된 예비 절연막(120)의 일부 및 제1 트렌치(101)의 상측벽에 인접하여 형성된 예비 절연막(120)의 일부가 도핑부(126)로 변환된다. 다시 말하면, 예비 절연막(120)의 내부에는 불순물이 침투하여 예비 절연막(120)의 망상 구조가 변경되어 변경된 망상 구조를 갖는 도핑부(126)가 형성된다. 따라서, 도핑부(126)는 후속하는 등방성 식각 공정에 있어서 언도핑부(128)에 비하여 상대적으로 높은 식각율을 가진다. 특히, 제1 트렌치(101)의 상측벽에 인접하여 예비 절연막(120)에 오버행이 발생할 경우, 오버행이 발생한 예비 절연막(120)의 일부에 불순물이 도핑될 수 있다.
본 발명의 일 실시예에 있어서, 상기 경사 이온 주입 공정으로 제1 트렌치(101)의 상측벽에 인접하여 형성된 예비 절연막(120)의 일부가 선택적으로 도핑될 수 있다.
상기 경사 이온 주입 공정에 있어서, 기판(100)의 상부 표면에 대하여 실질적으로 수직한 선을 기준으로 7 내지 45°의 범위로 불순물 이온을 주입할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 불순물 주입 공정은 플라즈마 도핑 공정에 의하여 수행될 수 있다. 상기 플라즈마 도핑 공정에 따르면, 주입하고자하는 이온의 소스 물질을 기체 상태로 도입하고 플라즈마를 형성한 후 예비 절연막(120)을 포함하는 기판(100)에 고전압의 바이어스를 인가함으로써 플라즈마 중의 양이온들을 예비 절연막(120)을 향하여 가속시켜 기판의 표면에 이온을 주입할 수 있다. 상기 플라즈마 도핑 공정을 통하여 기판에 인가되는 바이어스 전압을 조절하여 이온 주입량 및 이온 주입 깊이를 조절할 수 있다. 따라서, 플라즈마 도핑 공정으로 제1 트렌치(101)의 상측벽에 인접하여 형성된 예비 절연막(120)의 일부가 선택적으로 불순물로 도핑될 수 있다.
도 5를 참조하면, 도핑부(126)를 제거하여 언도핑부(128)에 의하여 정의되는 제2 트렌치(105)를 형성한다.
도핑부(126)를 제거하여 잔류하는 언도핑부(126)는 제1 트렌치(101)의 저면과 측벽 상에 제1 절연막 패턴을 형성된다. 특히, 제1 트렌치(101)의 입구에 오버행이 발생할 경우 도핑부(126)를 제거함으로써 제1 트렌치(101)의 입구에 발생한 오버행이 제거하고 언도핑부(128)가 잔류한다. 따라서 잔류한 언도핑부(128)를 포함하는 제1 절연막 패턴이 제1 트렌치(101)의 저면과 측벽 상에 형성한다. 이하, 제1 절연막 패턴은 언도핑부(128)와 동일한 참조 번호로 표시된다.
제1 절연막 패턴(128)은 그 상부가 그 하부보다 넓은 폭을 갖는 제2 트렌치(105)를 정의한다. 따라서 후속하는 제2 절연막이 제2 트렌치(105)를 보이드 또는 심 없이 매립할 수 있다.
도핑부(126)는 등방성 식각 공정에 의하여 제거될 수 있다. 예를 들면, 도핑부(126)는 습식 식각 공정으로 제거될 수 있다. 도핑부(126)가 불순물로 도핑된 산화막일 경우, SC-1(standard cleaning) 용액 또는 NSC-1(new standard cleaning) 용액이 식각액으로 이용될 수 있다. 상기 SC-1 용액 및 NSC-1 용액은 질화 암모늄, 과산화수소 및 물을 포함한다. 상기 질화 암모늄, 과산화수소 및 물의 몰비는 조절될 수 있다.
본 발명의 일 실시예에 있어서, 도핑부(126)를 제거하기 위하여 상기 습식 공정을 수행한 후 추가적으로 건식 공정이 수행될 수 있다. 상기 건식 공정에서는 불소 및 질소를 포함하는 반응 가스를 이용하여 도핑된 소자 불리막 패턴이 제거된다. 예를 들면, 상기 반응 가스는 기상 불산(HF) 및 암모니아(NH3) 가스를 포함한다. 이와 동시에 캐리어 가스로서 아르곤 가스도 제공된다.
도 6을 참조하면, 언도핑부(126) 상에 제2 트렌치(115)가 매립되도록 제2 절연막(140)을 형성한다. 이때, 제2 절연막(140)은 제2 트렌치(115)를 완전히 매립하도록 형성한다. 제2 절연막(140)은, 예를 들면, 실리콘 산화물을 이용하여 형성할 수 있다.
제2 절연막이 실리콘 산화물로 형성될 경우, 제2 절연막(140)은 제2 트렌치(115)를 갖는 제1 절연막 패턴(128) 상에 화학 기상 증착(CVD)공정을 수행하여 형성할 수 있다. 이때, 제2 절연막(140)은 USG(Undoped Silicate Glass)막, O3-TEOS(Tetra Ethyl Ortho Silicate)막, 열산화막, PSG(Phospho Silicate Glass)막, BPSG(BoroPhospho Silicate Glass)을 포함한다.
본 발명의 일 실시예에 있어서, 제2 절연막(140)은 스텝 커버리지 특성이 양호한 USG막으로 형성한다. 본 발명의 다른 실시예에 있어서, 제2 절연막(220)은 O3 및 TEOS(Tetra Ethyl Ortho Silicate)를 소스 가스로 이용하여 반응시킨 TEOS 막으로 형성될 수 있다. 이러한 TEOS막은 실란(SiH4)을 플라즈마 상태로 여기시켜 반응시킴으로써 형성되는 다른 산화막에 비해 우수한 평탄도를 갖는다.
한편, 제2 절연막(140)은 스텝 커버리지 특성이 양호하고 우수한 갭 충전 특성을 갖는 고밀도 플라즈마 화학기상증착(high density plasma chemical vapor deposition; HDP CVD)법으로 형성될 수 있다. 고밀도 플라즈마 화학기상증착법에서는, 증착 공정(deposition)과 스퍼터 식각(sputter etching)이 순차적 및 반복적으로 수행된다. 상기 증착 공정에서는 제2 트렌치(105)의 바닥 및 측벽에 산화물이 증착하고, 반면에 상기 스퍼터 식각 공정에서는 제2 트렌치(105)의 측벽에서 떨어져 나온 산화물이 상호 마주보는 측벽에 도달하여 재증착된다.
도 7 내지 도 12는 본 발명의 일 실시예에 따른 소자 분리막 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 기판(200) 상에 마스크 패턴(205)을 마스크로 이용하여 기판(200)을 부분적으로 식각하여 제1 트렌치(201)를 형성한다.
구체적으로, 실리콘으로 이루어진 기판(200) 상에 패드 산화막(미도시)을 형성한다. 상기 패드 산화막은 상기 기판(200)의 표면으로부터 50 내지 200Å의 두 께, 바람직하게는 약 100Å의 두께를 갖도록 형성한다. 상기 패드 산화막은 이후 질화막을 기판(200)에 직접 증착할 경우 발생할 수 있는 스트레스를 완화시키기 위해 기판(200)상에 형성된다. 상기 패드 산화막은 열 산화(thermal oxidation) 공정이나 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정을 수행하여 형성할 수 있다.
이어서, 상기 패드 산화막이 형성된 기판(200) 상에 패드 질화막(미도시)을 형성한다. 이어서, 상기 패드 질화막 상에 포토레지스트 패턴(미도시)을 형성한 후 상기 포토레지스트 패턴에 의해 노출된 상기 패드 질화막 및 상기 패드 산화막을 제거한다. 이에 따라, 기판(200) 상에 패드 산화막 패턴(202) 및 패드 질화막 패턴(204)이 형성하여, 기판(200) 상에 패드 산화막 패턴(202) 및 패드 질화막 패턴(204)을 포함하는 마스크 패턴(205)을 형성된다. 이후, 상기 포토레지스트 패턴은 애싱 공정(ashing process), 스트립 공정 또는 이들의 조합 공정을 수행하여 제거된다.
본 발명의 일 실시예에 있어서, 상기 패드 질화막은 실리콘 질화물이며, SiH2Cl2 가스, SiH4 가스, NH3 가스 등을 이용하는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 공정 또는 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition; PECVD)공정을 수행하여 형성된다.
그리고, 상기 포토레지스트 패턴은 포토레지스트 조성물을 상기 패드 질화 막 상에 실질적으로 균일한 두께를 갖도록 도포하고, 베이킹 처리하여 포토레지스트막(미도시)을 형성한 후 상기 포토레지스트 막에 대하여 노광 및 현상 공정을 순차적으로 수행함으로써 형성된다.
마스크 패턴(205)에 의해 노출된 기판(200)을 부분적으로 식각하여 기판(200) 상에 제1 트렌치(201)를 형성한다.
구체적으로, 제1 트렌치(201)의 폭과 깊이 사이의 비는 1 : 3 내지 20 이다. 여기서, 제1 트렌치(201)의 폭은 제1 트렌치(201)의 입구 부위에서 측정된다. 예를 들면, 마스크 패턴(205)에 노출된 기판(200)의 일부를 식각하여 1500 내지 8000Å의 깊이를 갖으며, 400 내지 500Å의 폭을 갖는 제1 트렌치(201)를 형성한다.
기판(200)에 제1 트렌치(201)가 형성됨으로 인해 기판(200)은 액티브 영역과 소자 분리막이 형성되는 필드 영역으로 동시에 정의된다. 또한, 기판(200)은 셀 영역(cell region)과 페리 영역(peripheral region)을 포함한다. 기판(200)은 형성되는 제1 트렌치(201)의 집적도가 높은 셀 영역과 형성되는 제1 트렌치(201)의 집적도가 셀 영역보다 현저하게 낮은 페리 영역으로 구분된다. 특히, 상기 페리 영역에 형성되는 제1 트렌치(201)의 폭은 상기 셀 영역에 형성되는 제1 트렌치(201)의 폭 보다 더 크다.
본 발명의 일 실시예에 있어서, 제1 트렌치(201)를 형성할 때 야기되는 기판(200)의 손상을 치유하고, 누설 전류 발생을 방지하기 위해 제1 트렌치(201)에 노출된 실리콘 기판의 표면에 열처리 또는 질화물로 이루어진 라이너막(212)이 추가적으로 형성할 수 있다. 열처리에 의한 라이너막(212)은 740 내지 760℃의 온도 조건에서 90 내지 100Å의 두께를 갖도록 형성할 수 있다.
도 8을 참조하면, 제1 트렌치(201)가 형성된 기판(200) 상에 예비 소자 분리막(220)을 형성한다. 구체적으로, 라이너막(212)이 형성된 제1 트렌치(201)의 표면들 및 질화막 패턴(204)의 상면 프로파일을 따라 예비 소자 분리막(220)을 형성한다.
예비 소자 분리막(220)은 실리콘 산화물을 이용하여 형성되며, 구체적으로 USG(Undoped Silicate Glass)막, O3-TEOS(Tetra Ethyl Ortho Silicate)막, 열산화막, PSG(Phospho Silicate Glass)막, BPSG(BoroPhospho Silicate Glass)으로 형성할 수 있다.
본 발명의 일 실시예에 있어서, 예비 소자 분리막(220)은 O3 및 TEOS(Tetra Ethyl Ortho Silicate)를 소스 가스로 이용하여 반응시킨 TEOS 막으로 형성될 수 있다. 이러한 TEOS막은 실란(SiH4)을 플라즈마 상태로 여기시켜 반응시킴으로써 형성되는 산화막에 비해 우수한 평탄도를 갖는다.
본 발명의 일 실시예에 있어서, 예비 소자 분리막(220)은 고밀도 플라즈마 화학기상증착(high density plasma chemical vapor deposition; HDP CVD)법으로 형성할 수 있다. 고밀도 플라즈마 화학기상증착법은 높은 종횡비를 갖는 제1 트렌치(201) 내부를 스텝 커버리지 특성이 양호하고 우수한 갭 충전 특성을 갖는다. 고밀도 플라즈마 화학기상증착법으로 형성된 산화막을 이하 HDP 산화막이라 한다. 고밀도 플라즈마 화학기상증착법에서는, 증착 공정(deposition)과 스퍼터 식 각(sputter etching)이 순차적 및 반복적으로 수행된다. 증착 공정에서는 제1 트렌치(201)의 바닥 및 측벽에 산화물이 증착하고, 반면에 스퍼터 식각 공정에서는 제1 트렌치(201)의 측벽에서 떨어져 나온 산화물이 상호 마주보는 측벽에 도달하여 재증착된다. 하지만, 높은 종횡비를 갖는 제1 트렌치(201)의 경우 상기 스퍼터 식각 공정 중 제1 트렌치(201)의 상측벽에서부터 떨어져 나온 산화물이 상호 마주하는 다른 상측벽에 재층착한다. 따라서 제1 트렌치(201)의 상측벽이 제1 트렌치(201)의 하측벽에 비하여 상대적으로 좁은 폭을 가지는 오버행(overhang; A) 현상이 발생한다.
예비 소자 분리막(220)이 실리콘 산화물으로 형성될 경우, 예비 소자 분리막(220)은 500 내지 600℃의 온도 및 550 내지 700Torr의 압력 조건에서 기판(200) 상에 화학 기상 증착(CVD)법으로 형성한다. 이때, 예비 소자 분리막(220)의 증착 공정시 소스 가스로 산소(O2) 및 실란 가스(SiH4)와 캐리어 가스로 수소가스, 헬륨 가스 또는 아르곤 가스가 제공된다. 이때, 제1 트렌치(201)의 가장자리에서 예비 소자 분리막(220)의 증착 속도가 제1 트렌치(201)의 저면 또는 측벽에서의 증착 속도보다 빠르기 때문에, 제1 트렌치(201)의 저면에서 측면보다 두껍도록 실리콘 산화물이 증착된다.
도 9를 참조하면, 제1 트렌치(201)의 상측벽에 인접하는 예비 소자 분리막(220)의 일부에 대하여 선택적으로 불순물을 주입하여 예비 소자 분리막(220)을 도핑부(221) 및 언도핑부(223)로 구분된 제1 소자 분리막(230)을 형성한다. 따라 서, 마스크 패턴(205) 상에 배치된 예비 소자 분리막(220)의 일부 및 제1 트렌치(201)의 상측벽에 인접하도록 형성된 예비 소자 분리막(220)의 일부를 도핑하여 예비 소자 분리막(220)을 도핑부(221) 및 언도핑부(223)로 분리시킨다. 예비 소자 분리막(220)의 내부에는 불순물이 침투하여 도핑부(221)는 변경된 망상 구조를 가진다. 따라서, 도핑부(221)가 변경된 망상 구조를 가짐에 따라 도핑부(221)는 후속하는 등방성 식각 공정에 있어서 언도핑부(223)에 비하여 상대적으로 높은 식각율을 가진다.
또한, 상기 불순물의 농도는 1×1016 내지 1×1019 atoms/㎤ 의 범위로 할 수 있다. 또한, 제1 트렌치(201)의 바닥면으로부터 측정한 예비 소자 분리막(220)의 두께에 대하여 10 내지 100％의 깊이로 불순물이 주입될 수 있다.
한편, 불순물의 예로는, 실리콘, 게르마늄, 주석, 납 등을 들 수 있다. 이와 다르게, 불순물은 붕소, 알루미늄, 갈륨, 인듐 및 탈륨으로 이루어진 3A 족 원소를 포함할 수 있다. 이들은 개별적으로 사용될 뿐 만 아니라 복합적으로 사용될 수 있다. 또한, 불순물은 질소, 황, 비소, 안티몬, 비스무트로 이루어진 5A 족 원소를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 불순물은 경사 이온 주입 공정을 통하여 예비 소자 분리막(220)에 주입될 수 있다.
상기 경사 이온 주입 공정에 있어서, 기판(200)의 상부 표면에 대하여 실질적으로 수직한 선을 기준으로 7 내지 45°의 범위를 갖는 경사각(θ)으로 불순물 이온을 주입할 수 있다.
본 발명의 다른 실시예에 있어서, 상기 불순물 주입 공정은 플라즈마 도핑 공정에 의하여 수행될 수 있다. 상기 플라즈마 도핑 공정에 따르면, 주입하고자하는 이온의 소스 물질을 기체 상태로 도입하고 플라즈마를 형성한 후 예비 소자 분리막(220)을 포함하는 기판(200)에 고전압의 바이어스를 인가함으로써 플라즈마 중의 양이온들을 예비 소자 분리막(120)을 향하여 가속시켜 기판의 표면에 이온을 주입할 수 있다. 상기 플라즈마 도핑 공정을 통하여 기판에 인가되는 바이어스 전압을 조절하여 이온 주입량 및 이온 주입 깊이를 조절할 수 있다. 따라서, 플라즈마 도핑 공정으로 제1 트렌치(201)의 상측벽에 인접하여 형성된 예비 소자 분리막(220)의 일부가 선택적으로 불순물로 도핑될 수 있다.
도 10을 참조하면, 도핑부(221)가 선택적으로 제거하여 언도핑부(223)를 잔류시킨다. 도핑부(221)는 등방성 식각 공정에 의하여 제거될 수 있다.
도핑부(221)를 제거하여, 언도핑부(223)는 제1 트렌치(201)의 저면과 측벽 상에 제1 소자 분리막 패턴을 형성된다. 특히, 제1 트렌치(201)의 입구에 오버행이 발생할 경우, 도핑부(221)를 제거함으로써 제1 트렌치(201)의 입구에 발생한 오버행이 제거하고 언도핑부(223)가 잔류한다. 따라서 잔류한 언도핑부(223)를 포함하는 제1 소자 분리막 패턴이 제1 트렌치(201)의 저면과 측벽 상에 형성한다. 이하, 제1 소자 분리막 패턴은 언도핑부(223)와 동일한 참조 번호로 표시된다. 제1 소자 분리막 패턴(223)은 그 상부가 그 하부보다 넓은 폭을 갖는 제2 트렌치(225)를 정의한다.
예를 들면, 도핑부(221)는 습식 식각 공정으로 제거될 수 있다. 도핑부(221)가 불순물로 도핑된 실리콘 산화막일 경우, SC-1(standard cleaning) 용액 또는 NSC-1(new standard cleaning) 용액이 식각액으로 이용될 수 있다. 상기 SC-1 용액 및 NSC-1 용액은 질화 암모늄, 과산화수소 및 물을 포함한다. 상기 질화 암모늄, 과산화수소 및 물의 몰비은 조절될 수 있다.
본 발명의 일 실시예에 있어서, 도핑부(221)를 제거하기 위하여 상기 습식 공정을 수행한 후 추가적으로 건식 공정이 수행될 수 있다. 상기 건식 공정에서는 불소 및 질소를 포함하는 반응 가스를 이용하여 도핑된 소자 불리막 패턴이 제거된다. 예를 들면, 상기 반응 가스는 기상 불산(HF) 및 암모니아(NH3) 가스를 포함한다. 이와 동시에 캐리어 가스로서 아르곤 가스도 제공된다. 상술한 식각 공정은 바이어스 전원을 사용하지 않으며, 실리콘 산화물(SiO2)에 대하여 등방성 식각으로 수행된다. 따라서, 기판 표면에 플라즈마에 의한 손상를 발생시키지 않으면서 도핑부(221)를 제거할 수 있다.
도 11을 참조하면, 제1 소자 분리막 패턴(223) 상에 제2 트렌치(225)가 매립되도록 제2 소자 분리막(240)을 형성한다. 이때, 제2 소자 분리막(240)은 제2 트렌치(225)를 완전히 매립하도록 형성한다. 제2 소자 분리막(240)은, 예를 들면, 실리콘 산화물을 이용하여 형성할 수 있다.
제2 소자 분리막(240)이 실리콘 산화물로 형성될 경우, 제2 소자 분리막(240)은 화학 기상 증착(CVD)공정을 수행하여 형성할 수 있다. 이때, 제2 소자 분리막(240)은 USG(Undoped Silicate Glass)막, O3-TEOS(Tetra Ethyl Ortho Silicate)막, 열산화막, PSG(Phospho Silicate Glass)막, BPSG(BoroPhospho Silicate Glass) 또는 HDP(High Density Plasma) 산화막으로 형성할 수 있다. 본 발명의 일 실시예에 있어서, 제2 소자 분리막(240)은 스텝 커버리지 특성이 양호한 USG막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 제2 소자 분리막(240)은 제1 트렌치(201)보다 상대적으로 낮은 종횡비를 갖는 제2 트렌치(225) 내부를 스텝 커버리지 특성이 양호하고 우수한 갭 충전 특성을 갖는 HDP 산화막으로 형성할 수 있다.
본 발명의 다른 실시예에 있어서, 제2 소자 분리막(240)은 O3 및 TEOS(Tetra Ethyl Ortho Silicate)를 소스 가스로 이용하여 반응시킨 TEOS 막으로 형성될 수 있다. 이러한 TEOS막은 실란(SiH4)을 플라즈마 상태로 여기시켜 반응시킴으로써 형성되는 다른 산화막에 비해 우수한 평탄도를 갖는다.
본 발명의 일 실시예에 있어서, 제2 소자 분리막(240)이 형성된 후, 제2 소자 분리막(240)을 열처리함으로써 제2 소자 분리막(240)을 리플로우(reflow)시킬 수 있다. 구체적으로, 제2 소자 분리막(240)을 수증기(H2O) 분위기 하에서 700 내지 800℃의 온도로 약 30분간 가열시켜 치밀화 공정을 수행한다. 상기 치밀화 공정에 의해, 제2 소자 분리막(240)은 제2 트렌치(225) 내부로 유입되면서, 제2 트렌치(225)의 내부를 실리콘 산화물로 완전히 매립시킨다. 특히 수증기의 공급에 의해 실리콘 산화물 내부의 일부의 심이 남겨진 부분이 팽창되고, 상기 팽창된 부분으로 제2 소자 분리막(240)이 리플로우되어 제2 트렌치(240) 내에 치밀화된 제2 소자 분리막(240)이 형성될 수 있다.
도 12를 참조하면, 제2 소자 분리막(240)을 마스크 패턴(205)이 노출되도록 평탄화 공정을 수행하여 제2 소자 분리막 패턴(245)을 형성한다. 상기 평탄화 공정은 화학적 기계적 연마 공정을 포함한다. 상기 평탄화 공정에 의해, 제2 트렌치(225) 내부에 제2 소자 분리막 패턴(245)이 형성된다.
이어서, 마스크 패턴(205)을 습식 식각액을 사용하여 제거한다. 이때, 마스크 패턴(205)을 제거함으로써, 언도핑부(223)의 상부 측벽이 일부 노출된다. 따라서, 언도핑부(223) 및 제2 소자 분리막 패턴(245)을 포함하는 소자 분리막 구조물(250)이 형성된다. 소자 분리막 구조물(250)은 기판(200)의 표면 보다 높은 상부면을 갖는다.
구체적으로, 마스크 패턴(205)의 상부 패턴인 패드 질화막 패턴(204)을 먼저 제거한다. 패드 질화막 패턴(204)은 인산(H3PO4)과 같은 습식 식각액에 의해 제거될 수 있다.
다음에, 패드 산화막 패턴(202)을 습식 식각 공정을 통해 완전히 제거함으로써 액티브 영역에 해당되는 기판(200)을 선택적으로 노출시킨다. 패드 산화막 패턴(202)은 LAL 용액으로 제거할 수 있다.
상술한 공정을 통해 소자 분리 영역에는 상기 기판(200)의 표면보다 높은 상부면을 가진 소자 분리막 구조물(250)이 완성된다. 소자 분리막 구조물(250)의 상 부면은 적어도 형성하고자 하는 플로팅 게이트보다 더 높게 위치하여야 한다.
도시되지는 않았지만, 플로팅 게이트를 형성한 후, 유전막 및 컨트롤 게이트를 형성하기 위한 폴리실리콘막을 형성하고 상기 폴리실리콘막 및 유전막을 패터닝하여 컨트롤 게이트 패턴 및 유전막 패턴을 형성함으로써 반도체 기판 상에 플래시 메모리 장치와 같은 비휘발성 메모리 장치의 게이트를 더 형성시킬 수 있다.
이와 같이, 경사 이온 주입 공정으로 예비 소자 분리막의 일부를 변경된 막상 구조를 갖는 도핑부로 변환시켜 도핑부를 제거함으로써 언도핑부에 의해 한정되고 확장된 입구를 갖는 트렌치를 형성할 수 있다. 트렌치 내부에 산화물을 보이드 없이 치밀하게 매립시킬 수 있다. 또한, 산화물을 등방성 식각 공정으로 제거시킴으로써, 충분하게 확장된 상부 폭을 갖는 트렌치를 형성함으로써 제2 소자 분리막으로 트렌치를 보이드 없이 매립할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이와 같은 트렌치의 매립 방법 및 소자 분리막 구조물의 형성 방법에 따르면, 오버행이 발생한 예비 절연막의 일부에 경사 이온 주입 방법으로 불순물을 주입하여 예비 절연막의 망상 구조를 변경시켜 후속하는 등방성 식각 공정으로 예비 절연막의 일부를 제거함으로써 트렌치의 상측벽의 폭을 확장시킬 수 있다. 따라서, 보이드나 심 없이 상기 트렌치를 매립하는 제2 절연막이 형성된다. 트렌치의 매립 방법 및 소자 분리막 구조물의 형성 방법은 트렌치를 매립하는 공정을 포함하는 반도체 장치의 제조 방법에 적용될 수 있다.
도 1a 내지 도 1d는 종래의 소자 분리막의 형성 방법을 설명하기 위한 단면도들이다.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 절연막 구조물의 형성 방법을 설명하기 위한 단면도들이다.
도 7 내지 도 12는 본 발명의 일 실시에에 따른 소자 분리막 구조물의 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200 : 기판 101, 201 : 제1 트렌치
120 : 예비 절연막 126, 221 : 도핑부
128, 223 : 언도핑부 105, 225 : 제2 트렌치
205 : 마스크 패턴 220 : 예비 소자 분리막
240 : 제2 소자 분리막 245 : 제2 소자 분리막 패턴

Claims (19)

  1. 제1 트렌치를 갖는 기판을 마련하는 단계;
    상기 제1 트렌치의 저면과 측벽 및 상기 기판의 상면 상에 연속적으로 예비 절연막을 형성하는 단계;
    상기 트렌치의 상측벽에 인접하는 상기 예비 절연막의 일부에 대하여 선택적으로 불순물을 주입하여 상기 예비 절연막을 도핑부 및 언도핑부로 구분시키는 단계;
    상기 도핑부를 제거하여, 상기 제1 트렌치의 저면과 측벽 상에 제2 트렌치를 한정하는 제1 절연막 패턴을 형성하는 단계; 및
    상기 제2 트렌치를 매립하는 제2 절연막 패턴을 형성하는 단계를 포함하는 트렌치의 매립 방법.
  2. 제 1 항에 있어서, 상기 불순물을 주입하는 단계는, 상기 기판의 상면에 대하여 실질적으로 수직한 선을 기준으로 7°내지 45°로 각도로 불순물을 주입하는 경사 이온 주입 공정을 포함하는 것을 특징으로 하는 트렌치의 매립 방법.
  3. 제 1 항에 있어서, 상기 불순물을 주입하는 단계는, 플라즈마 도핑 공정에 의하여 수행되는 것을 특징으로 하는 트렌치 매립 방법.
  4. 제 1 항에 있어서, 상기 불순물을 주입하는 단계는, 1×1016 내지 1×1019 atoms/㎤ 의 농도로 상기 이온을 주입하는 것을 특징으로 하는 트렌치의 매립 방법.
  5. 제 1 항에 있어서, 상기 불순물을 주입하는 단계는, 상기 제1 트렌치의 바닥면으로부터 측정된 예비 절연막의 두께에 대하여 10 내지 100 ％의 깊이로 상기 이온을 주입하는 것을 특징으로 하는 트렌치의 매립 방법.
  6. 제 1 항에 있어서, 상기 불순물은 게르마늄, 실리콘, 붕소, 인, 질소, 아르곤이 이루는 군으로부터 선택된 어는 하나 이상을 포함하는 것을 특징으로 하는 트렌치의 매립 방법.
  7. 제 1 항에 있어서, 상기 도핑부를 제거하는 단계는 등방성 식각 공정을 포함하는 것을 특징으로 하는 트렌치의 매립 방법.
  8. 제 7 항에 있어서, 상기 등방성 식각 공정은 습식 식각 공정을 포함하는 것을 특징으로 하는 트렌치의 매립 방법.
  9. 기판을 부분적으로 식각하여 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치의 저면과 측면 및 상기 기판 상면 상에 연속적으로 예비 소자 분리막을 형성하는 단계;
    상기 제1 트렌치의 입구에 인접하는 상기 예비 소자 분리막의 일부에 대하여 선택적으로 불순물을 주입하여, 상기 예비 소자 분리막을 도핑부 및 언도핑부로 구분된 제1 소자 분리막을 형성하는 단계;
    상기 도핑부를 제거하여, 상기 제1 트렌치의 저면과 측벽 상에 제2 트렌치를 한정하는 제1 소자 분리막 패턴을 형성하는 단계; 및
    상기 제2 트렌치를 매립하는 제2 소자 분리막 패턴을 형성하는 단계를 포함하는 소자 분리막 구조물의 형성 방법.
  10. 제 9 항에 있어서, 상기 불순물을 주입하는 단계는, 상기 기판의 상면에 대하여 실질적으로 수직한 선을 기준으로 7°내지 45°로 각도로 불순물을 주입하는 경사 이온 주입 공정을 포함하는 것을 특징으로 하는 트렌치의 매립 방법.
  11. 제 9 항에 있어서, 상기 불순물을 주입하는 단계는, 플라즈마 도핑 공정에 의하여 수행되는 것을 특징으로 하는 트렌치 매립 방법.
  12. 제 9 항에 있어서, 상기 불순물을 주입하는 단계는, 1×1016 내지 1×1019 atoms/㎤ 의 농도로 상기 이온을 주입하는 것을 특징으로 하는 소자 분리막 구조물 의 형성 방법.
  13. 제 9 항에 있어서, 상기 불순물을 주입하는 단계는, 상기 제1 트렌치의 바닥면으로부터 측정된 상기 예비 소자 분리막의 두께에 대하여 10 내지 100 ％의 깊이로 상기 이온을 주입하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  14. 제 9 항에 있어서, 상기 불순물은 게르마늄, 실리콘, 붕소, 인, 질소 및 아르곤이 이루는 군으로부터 선택된 어는 하나 이상을 포함하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  15. 제 9 항에 있어서, 상기 도핑부를 제거하는 단계는 등방성 식각 공정을 포함하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  16. 제 15 항에 있어서, 상기 등방성 식각 공정은 습식 식각 공정을 포함하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  17. 제 16 항에 있어서, 상기 등방성 식각 공정은 상기 습식 식각 공정 후 건식 식각 공정을 더 포함하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  18. 제 9 항에 있어서, 상기 제1 소자 분리막 패턴 및 제2 소자 분리막 패턴 각 각은 산화막 패턴을 포함하는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
  19. 제 18 항에 있어서, 상기 제1 소자 분리막 패턴 및 상기 제2 소자 분리막 패턴을 형성하는 단계는, 화학 기상 증착 공정, 저압 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마 화학 기상 증착 공정 또는 원차층 증착 공정에 의하여 수행되는 것을 특징으로 하는 소자 분리막 구조물의 형성 방법.
KR1020070135279A 2007-12-21 2007-12-21 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법 KR20090067576A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070135279A KR20090067576A (ko) 2007-12-21 2007-12-21 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
US12/339,125 US7858492B2 (en) 2007-12-21 2008-12-19 Method of filling a trench and method of forming an isolating layer structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135279A KR20090067576A (ko) 2007-12-21 2007-12-21 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법

Publications (1)

Publication Number Publication Date
KR20090067576A true KR20090067576A (ko) 2009-06-25

Family

ID=40899660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135279A KR20090067576A (ko) 2007-12-21 2007-12-21 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법

Country Status (2)

Country Link
US (1) US7858492B2 (ko)
KR (1) KR20090067576A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018022730A1 (en) * 2016-07-27 2018-02-01 Applied Materials, Inc. Seamless trench fill using deposition/etch techniques
US9893071B2 (en) 2010-10-25 2018-02-13 SK Hynix Inc. Semiconductor device and method for forming the same

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
JP5395828B2 (ja) * 2011-02-25 2014-01-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
MY162310A (en) * 2011-06-02 2017-05-31 Silterra Malaysia Sdn Bhd Method for fabricating a bottom oxide layer in a trench
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
SG2013083241A (en) * 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9006080B2 (en) * 2013-03-12 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Varied STI liners for isolation structures in image sensing devices
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
KR102476764B1 (ko) * 2015-12-23 2022-12-14 에스케이하이닉스 주식회사 소자분리구조 및 그 제조 방법
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
US10446643B2 (en) * 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
CN110931432A (zh) * 2018-09-19 2020-03-27 长鑫存储技术有限公司 半导体器件及其制备方法
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap
US20220157602A1 (en) * 2020-11-18 2022-05-19 Applied Materials, Inc. Silicon oxide gap fill using capacitively coupled plasmas

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
KR100406180B1 (ko) 2001-12-22 2003-11-17 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US6780731B1 (en) * 2002-08-22 2004-08-24 Taiwan Semiconductory Manufacturing Co., Ltd. HDP gap-filling process for structures with extra step at side-wall
KR100624327B1 (ko) 2004-12-30 2006-09-19 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
JP4867171B2 (ja) * 2005-01-21 2012-02-01 富士電機株式会社 半導体装置の製造方法
US7169676B1 (en) * 2005-05-23 2007-01-30 Advanced Micro Devices, Inc. Semiconductor devices and methods for forming the same including contacting gate to source

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9893071B2 (en) 2010-10-25 2018-02-13 SK Hynix Inc. Semiconductor device and method for forming the same
WO2018022730A1 (en) * 2016-07-27 2018-02-01 Applied Materials, Inc. Seamless trench fill using deposition/etch techniques
US10096514B2 (en) 2016-07-27 2018-10-09 Applied Materials, Inc. Seamless trench fill using deposition/etch techniques

Also Published As

Publication number Publication date
US20090191687A1 (en) 2009-07-30
US7858492B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR20090067576A (ko) 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
KR100621888B1 (ko) 소자 분리막 형성 방법 및 이를 이용 핀형 전계 효과트랜지스터의 제조방법
US7622769B2 (en) Isolation trench
KR100674971B1 (ko) Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
US6787409B2 (en) Method of forming trench isolation without grooving
KR100471575B1 (ko) 플래시 메모리 소자의 제조방법
JP2004134718A (ja) 半導体素子及びその製造方法
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
US20060270170A1 (en) Semiconductor device and method of manufacturing same
KR100772554B1 (ko) 비휘발성 메모리 소자의 소자 분리막 형성방법
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100636031B1 (ko) 불휘발성 메모리 장치의 제조 방법.
US6602759B2 (en) Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US8012831B2 (en) Method of forming isolation layer of flash memory device
US20050054204A1 (en) Method of rounding top corner of trench
KR20070039645A (ko) 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법
US20040108524A1 (en) Semiconductor device and method of manufacturing the same
KR100792371B1 (ko) 반도체소자의 벌브형 리세스 게이트 및 그의 제조 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR20070093672A (ko) 패턴 형성 방법 및 이를 이용한 불휘발성 메모리 장치의플로팅 게이트 형성 방법
KR100607345B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100327589B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100808588B1 (ko) 반도체 소자의 절연막 매립방법
KR100822620B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application