CN110931432A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN110931432A
CN110931432A CN201811091440.7A CN201811091440A CN110931432A CN 110931432 A CN110931432 A CN 110931432A CN 201811091440 A CN201811091440 A CN 201811091440A CN 110931432 A CN110931432 A CN 110931432A
Authority
CN
China
Prior art keywords
layer
dielectric layer
substrate
reactant
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811091440.7A
Other languages
English (en)
Inventor
杨军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811091440.7A priority Critical patent/CN110931432A/zh
Publication of CN110931432A publication Critical patent/CN110931432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种制备半导体器件的方法,包括如下步骤:提供基底,所述基底的上表面具有沟槽;在所述基底的上表面以及所述沟槽内表面沉积第一介质层;利用反应气体对所述第一介质层的开口处进行刻蚀处理,形成反应物层;对所述反应物层进行热处理,除去所述反应物层;及沉积第二介质层,填充满所述沟槽。本发明的制备方法,采用的反应气体与沟槽开口处的物质反应生成固体反应物,固体反应物堆积在开口处,避免沟槽内的介电层被反应气体刻蚀而损失。且固体反应在热处理时分解为气体而除去,扩大沟槽开口,从而避免填充介电材料内部存在空洞。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体器件制备技术领域,特别是涉及一种半导体器件及其制备方法。
背景技术
在DRAM制造中,多晶硅被广泛用作位线接触和存储节点接触,随着DRAM尺寸继续缩小,沟槽纵横比也增加。DRAM位线多晶硅间隙填充变得越来越挑战。如图1所示,在基底1的沟槽内沉积多晶硅第一介电层2。在沟槽开口处多晶硅会产生悬突(over-hang)21,因此在随后的多晶硅沉积期间容易产生空洞3,最终在填充满沟槽的第二多晶硅层4中会存在空洞3。空洞会导致半导体器件的电气性能以及功能表现的不稳定,器件可靠性也会变差。为了获得无空洞的多晶硅层,通常沉积-刻蚀-沉积形成多晶硅层。首先沉积第一介电层2,为了扩大沟槽的开口避免后续沉积时产生空洞,采用湿刻蚀或等离子体刻蚀出去开口处的悬突21,但现有的刻蚀工艺在刻蚀沟槽开口的同时会导致沟槽底部的多晶硅层损失。
发明内容
本发明提供一种蚀刻沟槽顶部的方法,以扩大沟槽开口同时不会使沟槽底部的多晶硅损失。
本发明一方面提供一种制备半导体器件的方法,包括如下步骤:提供基底,所述基底的上表面具有沟槽;在所述基底的上表面以及所述沟槽内表面沉积第一介质层;利用反应气体对所述第一介质层开口处进行刻蚀处理,形成反应物层;对所述反应物层进行热处理,除去所述反应物层;及沉积第二介质层,填充满所述沟槽。
根据本发明的一实施方式,所述第一介质层和所述第二介质层的材料均为多晶硅。
根据本发明的另一实施方式,所述反应气体为硝酸和氟化氢的混合气体,其中硝酸与氟化氢的体积比为1:1~1:3。
根据本发明的另一实施方式,所述反应物层的材料包含六氟硅酸铵。
根据本发明的另一实施方式,所述反应气体的流速为50~500标准毫升每分钟(sccm)。
根据本发明的另一实施方式,在所述刻蚀处理过程中,同时对所述基底的、与所述上表面相对的下表面,使用非活性气体吹扫,所述非活性气体为氮气、氦气或氩气。
根据本发明的另一实施方式,在沉积所述第一介质层后且在所述刻蚀处理前,所述沟槽顶部具有沟槽开口,所述沟槽开口最小宽度小于40纳米。
根据本发明的另一实施方式,所述沟槽的深宽比为3:1~10:1。
根据本发明的另一实施方式,所述基底的表面以及所述沟槽内表面具有氧化物层或氮化物层。
根据本发明的另一实施方式,所述刻蚀处理反应温度为20~50摄氏度。
根据本发明的另一实施方式,所述热处理的反应温度为100~250摄氏度。
本发明的制备方法,采用的反应气体与沟槽开口处的物质反应生成固体反应物,固体反应物堆积在开口处,避免沟槽内的介电层被反应气体刻蚀而损失。且固体反应在热处理时分解为气体而除去,扩大沟槽开口,从而使得再次沉积介电材料时可以避免填充介电材料内部存在空洞。
附图说明
通过参照附图详细描述其示例实施方式,本发明的上述和其它特征及优点将变得更加明显。
图1是现有技术中制备半导体器件的示意图。
图2是本发明实施例的制备半导器件的示意图。
其中,附图标记说明如下:
1:基底
2:第一介质层
21:悬突
22:空洞
3:反应物层
4:第二介质层
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的实施方式;相反,提供这些实施方式使得本发明将全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。在图中,为了清晰,夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
需要说明的是,本发明中上、下等用语,仅为互为相对概念或是以产品的正常使用状态为参考的,而不应该认为是具有限制性的。
如图2所示,本发明实施例的半导体器件的方法包括如下步骤:提供基底1,基底1的上表面具有沟槽;在基底1的上表面以及沟槽内表面沉积第一介质层2,利用反应气体对第一介质层2开口处进行刻蚀处理,形成反应物层3;对反应物层3进行热处理,除去反应物层;及沉积第二介质层4,填充满沟槽。
本专利中反应气体是指能够与沟槽开口处的物质反应产生固体反应物,固体反应物能够通过热处理产生气体去除、且在处理过程中不会产生影响半导体器件性能、也不与其他部件发生化学反应的气体。
本发明通过反应气体与沟槽开口处的物质反应形成固体反应物,固体反应物堆积在沟槽开口处,从而保护此处不被进一步刻蚀;同时固体反应物经过热处理后气化,从而扩大沟槽开口处,避免后续沉积介质层产生空洞。本发明中沉积-刻蚀-再沉积的步骤还可以重复,次数不限于一次。因此,本发明的构思可以适用于任何填充沟槽时可能产生空洞的结构中。以下以形成DRAM中位线接触和存储节点接触为例解释本发明的构思,但本发明并不以此为限。
本发明中术语“基底”涵盖所有形式的半导体结构。比如为具有一定图形结构的衬底,例如栅极结构或者其他金属线多层结构等,不是简单的硅或者其他材料衬底。衬底可以是任何适合的半导体材料,例如硅、锗、锗化硅、碳化硅和砷化镓等。基底1的表面以及沟槽内表面可以具有氧化物层或氮化物层。
第一介质层2可以是多晶硅层,该层可以通过任何方式沉积形成多晶硅层,例如等离子增强化学气相沉积法(plasma enhanced chemical vapor deposition,PECVD)或低压化学气相沉积法(low pressure chemical vapor deposition,LPCVD)等。
形成多晶硅层之后,利用反应气体对沟槽的开口处进行刻蚀处理。刻蚀处理使反应气体与第一介质层2开口处的多晶硅反应生产能够通过热处理后去除固体产物。反应气体可以是硝酸和氟化氢的混合气体,但本发明并不以此为限。利用HNO3和HF的混合气体对第一介电层2开口处的多晶硅进行处理。多晶硅与混合气体的反应如式1所示:
Si+2HNO3↑+6HF↑→(NH4)2SiF6+3O2↑ 式1
HNO3和HF混合气体在室温下与硅反应以产生氟硅酸铵((NH4)2SiF6)。氟硅酸铵在室温下是白色固体,它将防止混合化学气体与开口处下面的多晶硅反应,而导致底部多晶硅的损失。氟硅酸铵可在高温下分解成气体,反应如式2所示:
(NH4)2SiF6→SiF4↑+2NH3↑+2HF↑ 式2
因此,采用HNO3和HF混合气体处理第一介质层2,混合气体与沟槽开口处的多晶硅反应产生氟硅酸铵,堆积在开口处形成反应物层3,避免第一介电层2被混合气体刻蚀而损失。氟硅酸铵在高温下会分解为气体,因此随后的过程对反应物层3进行热处理将其分解为气体,除去反应物层3。经过上述处理后,扩大沟槽开口,便于进一步的沉积多晶硅,从而避免填充的多晶硅内部存在空洞。
从反应式1中可以看出,优选混合气体中HNO3和HF的体积比为1:1~1:3。
在进行刻蚀时,优选混合气体的流速是50~500sccm。
优选,刻蚀处理反应温度是为20~50摄氏度。
优选,热处理的反应温度为100~250摄氏度。
优选,在化学蚀刻之前,沟槽开口低于40nm。开口太大会使沟槽底部填充的多晶硅损失增大。
优选,未沉积第一多晶硅层2前,沟槽的深宽比为3:1~10:1。
优选,在进行刻蚀反应时,在基底的、与带有沟槽的表面相对于的另一表面进行惰性气体吹扫,以保护基底的该表面不被刻蚀,同时可以控制基底的具有沟槽的表面的处于20~50℃,从而控制刻蚀的反应温度。本专利中“惰性气体”是指不与基底及基底上其他部件发生反应、且不能影响混合气体对多晶硅的刻蚀的气体。惰性气体可以是N2,Ar,He的或其他惰性气体中的一种或多种。
热处理后,沉积第二介质层4,填充满沟槽。第二介质层4可以是多晶硅。第二介质层4可以通过等离子增强化学气相沉积法PECVD、LPCVD等方式形成。第二介质层4和第一介质层2的形成方式可以相同也可以不同。
本发明的制备方法,采用的反应气体与沟槽开口处的物质反应生成固体反应物,固体反应物堆积在开口处,避免沟槽内的介电层被反应气体刻蚀而损失。且固体反应在热处理时分解为气体而除去,扩大沟槽开口,从而使得再次沉积介电材料时可以避免填充介电材料内部存在空洞。本发明中沉积-刻蚀-再沉积的步骤还可以重复,次数不限于一次。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (11)

1.一种制备半导体器件的方法,其特征在于,包括如下步骤:
提供基底,所述基底的上表面具有沟槽;
在所述基底的上表面以及所述沟槽内表面沉积第一介质层;
利用反应气体对所述第一介质层的开口处进行刻蚀处理,形成反应物层;
对所述反应物层进行热处理,除去所述反应物层;及
沉积第二介质层,填充满所述沟槽。
2.根据权利要求1所述的方法,其特征在于,所述第一介质层和所述第二介质层的材料均为多晶硅。
3.根据权利要求2所述的方法,其特征在于,所述反应气体为硝酸和氟化氢的混合气体,其中硝酸与氟化氢的体积比为1:1~1:3。
4.根据权利要求3所述的方法,其特征在于,所述反应物层的材料包含六氟硅酸铵。
5.根据权利要求1所述的方法,其特征在于,所述反应气体的流速为50~500标准毫升每分钟。
6.根据权利要求1所述的方法,其特征在于,在所述刻蚀处理过程中,同时对所述基底的、与所述上表面相对的下表面,使用非活性气体吹扫,所述非活性气体为氮气、氦气或氩气。
7.根据权利要求1所述的方法,其特征在于,在沉积所述第一介质层后且在所述刻蚀处理前,所述沟槽顶部具有沟槽开口,所述沟槽开口最小宽度小于40纳米。
8.根据权利要求1所述的方法,其特征在于,所述沟槽的深宽比为3:1~10:1。
9.根据权利要求1所述的方法,其特征在于,所述基底的表面以及所述沟槽内表面具有氧化物层或氮化物层。
10.根据权利要求3所述的方法,其特征在于,所述刻蚀处理反应温度为20~50摄氏度。
11.根据权利要求1所述的方法,其特征在于,所述热处理的反应温度为100~250摄氏度。
CN201811091440.7A 2018-09-19 2018-09-19 半导体器件及其制备方法 Pending CN110931432A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811091440.7A CN110931432A (zh) 2018-09-19 2018-09-19 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811091440.7A CN110931432A (zh) 2018-09-19 2018-09-19 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN110931432A true CN110931432A (zh) 2020-03-27

Family

ID=69855032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811091440.7A Pending CN110931432A (zh) 2018-09-19 2018-09-19 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN110931432A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992792A (zh) * 2021-02-09 2021-06-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
WO2023070847A1 (zh) * 2021-10-28 2023-05-04 长鑫存储技术有限公司 一种半导体器件的制造方法及半导体器件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046762A1 (en) * 2000-05-16 2001-11-29 Hiroyasu Ito Method for manufacturing semiconductor device having trench filled with polysilicon
US20050026409A1 (en) * 2003-07-29 2005-02-03 Nanya Technology Corp. Method for forming DRAM cell bit line and bit line contact structure
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
US20070161203A1 (en) * 2005-12-05 2007-07-12 Semiconductor Manufacturing International (Shanghai) Corporation Method with high gapfill capability and resulting device structure
US20090191687A1 (en) * 2007-12-21 2009-07-30 Samsung Electronics Co., Ltd. Method of filling a trench and method of forming an isolating layer structure using the same
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
CN103928387A (zh) * 2014-04-28 2014-07-16 上海集成电路研发中心有限公司 浅沟槽隔离结构的填充方法、半导体器件的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010046762A1 (en) * 2000-05-16 2001-11-29 Hiroyasu Ito Method for manufacturing semiconductor device having trench filled with polysilicon
US20050026409A1 (en) * 2003-07-29 2005-02-03 Nanya Technology Corp. Method for forming DRAM cell bit line and bit line contact structure
CN1779916A (zh) * 2004-10-26 2006-05-31 三星电子株式会社 制造半导体器件的方法
US20070161203A1 (en) * 2005-12-05 2007-07-12 Semiconductor Manufacturing International (Shanghai) Corporation Method with high gapfill capability and resulting device structure
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20090191687A1 (en) * 2007-12-21 2009-07-30 Samsung Electronics Co., Ltd. Method of filling a trench and method of forming an isolating layer structure using the same
CN103928387A (zh) * 2014-04-28 2014-07-16 上海集成电路研发中心有限公司 浅沟槽隔离结构的填充方法、半导体器件的制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙以材: "《压力传感器的设计、制造与应用》", 30 April 2000, 北京冶金出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992792A (zh) * 2021-02-09 2021-06-18 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
CN112992792B (zh) * 2021-02-09 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法及半导体结构
WO2023070847A1 (zh) * 2021-10-28 2023-05-04 长鑫存储技术有限公司 一种半导体器件的制造方法及半导体器件

Similar Documents

Publication Publication Date Title
US20210035854A1 (en) Method of forming a structure using fluorine removal
KR102627584B1 (ko) 기판 표면 내에 형성된 오목부를 충진하기 위한 주기적 증착 방법 및 장치
US6335261B1 (en) Directional CVD process with optimized etchback
KR100403443B1 (ko) 구조내에스페이서층을형성하기위한방법
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US7786016B2 (en) Methods of uniformly removing silicon oxide and a method of removing a sacrificial oxide
US7745305B2 (en) Method of removing an oxide and method of filling a trench using the same
KR102068636B1 (ko) 개선된 인트렌치 프로파일
KR100229241B1 (ko) 드라이 에칭방법
US8283258B2 (en) Selective wet etching of hafnium aluminum oxide films
TW202025297A (zh) 半導體結構及其製造方法
JP2007088113A (ja) 半導体装置の製造方法
JPH06314777A (ja) 半導体デバイスの製造方法
US6723611B2 (en) Vertical hard mask
KR100494129B1 (ko) 반도체 소자의 전극 형성방법
CN110931432A (zh) 半导体器件及其制备方法
KR100470973B1 (ko) 고밀도 플라즈마 화학기상증착 공정
US20050023634A1 (en) Method of fabricating shallow trench isolation structure and microelectronic device having the structure
KR100523618B1 (ko) 반도체 장치의 콘택트 홀 형성 방법
US6117350A (en) Adjustable selectivity etching solutions and methods of etching semiconductor devices using the same
CN107591323A (zh) 隔离结构的形成方法
US20010041442A1 (en) Fabrication process of semiconductor device with titanium film.
US6847085B2 (en) High aspect ratio contact surfaces having reduced contaminants
CN115799160A (zh) 半导体结构及其制作方法
US6835670B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200327