CN103928387A - 浅沟槽隔离结构的填充方法、半导体器件的制备方法 - Google Patents

浅沟槽隔离结构的填充方法、半导体器件的制备方法 Download PDF

Info

Publication number
CN103928387A
CN103928387A CN201410174457.4A CN201410174457A CN103928387A CN 103928387 A CN103928387 A CN 103928387A CN 201410174457 A CN201410174457 A CN 201410174457A CN 103928387 A CN103928387 A CN 103928387A
Authority
CN
China
Prior art keywords
isolation structure
groove isolation
plough groove
fleet plough
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410174457.4A
Other languages
English (en)
Inventor
曾绍海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201410174457.4A priority Critical patent/CN103928387A/zh
Publication of CN103928387A publication Critical patent/CN103928387A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种浅沟槽隔离结构的填充方法，以及具有浅沟槽隔离结构的半导体器件的制备方法，该填充方法包括：提供一个具有浅沟槽隔离结构的半导体器件衬底；在浅沟槽隔离结构内沉积氧化层；采用柔和化学腐蚀法去除氧化层带有空洞的中上部；继续在浅沟槽隔离结构内填充氧化层，直至填满浅沟槽隔离结构。本发明的方法提高了浅沟槽隔离结构的填充效果，能够制备出具有优良电性能的具有浅沟槽隔离结构的半导体器件；同时，采用本发明的方法还能够降低生产成本，提高产能。

Description

浅沟槽隔离结构的填充方法、半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种浅沟槽隔离结构的填充方法，以及具有浅沟槽隔离结构的半导体器件的制备方法。
背景技术
随着超大型集成电路尺寸的持续微缩化发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流成为重要的研究方向。随着集成电路制造工艺逐步进入40nm、32nm甚至是28nm时代，工艺容差范围越来越小，对绝缘介质的填充，特别是对浅沟槽隔离(Shallow trench isolation，STI)的填充的要求越来越高。
由于深亚微米元件的浅沟槽隔离结构的深宽比(AR)比较大，所以一般采用高密度等离子体化学气相沉积法(High Density Plasma CVD，HDP)来填充氧化层，氧化层的成分通常为二氧化硅。在这种STI氧化层的填充工艺中使用硅烷(SiH4)，氧气(O2)和氢气(H2)作为反应气体，利用高密度等离子沉积(HDP)和溅射(Sputter)工艺形成氧化硅薄膜。为了得到良好的沟槽填充效果，需要调整HDP的沉积和溅射比，使得沟槽内的氧化层的填充量达到最大。如果溅射率小于沉积率，也就是溅射量不够，容易导致在填入沟槽的氧化层中形成空洞(Void)，空洞的位置通常在沟槽的中间偏上的区域，也即是在氧化层的中上部；如果溅射率大于沉积率，也就是溅射过量，在STI的顶部的拐角会被削去，致使有源区遭到破坏，引起漏电现象。
因此，如何有效地控制HDP沉积和溅射的比例，成为一个巨大的挑战，特别在进入到40nm以下技术代时，由于CD变的越来越小，采用常规HDP填充，不仅给器件衬底造成严重的损伤(damage)，而且造成填充后的氧化层中具有大量的空洞；为了减小空洞，现有的解决方法为：首先，将空洞部分去除，然后再填充。
现有的去除工艺包括氩电浆轰击工艺和氢氟酸浸泡工艺，然而，由于氩电浆轰击工艺是在电浆和粒子轰击的环境中去除氧化层，高强度的轰击会对器件衬底材料造成严重的破坏；氢氟酸浸泡工艺，由于很强的腐蚀性，相对于器件衬底，对氧化层的腐蚀选择比较低，会在短时间内将氧化层几乎全部去除，造成浅沟槽隔离结构的轮廓发生变化，同时也会腐蚀掉器件衬底材料。并且，由于上述方法将氧化层去除的程度很大，在浅沟槽隔离结构中填充氧化层后，也不可避免会再出现空洞，不得不多次重复此‘去除→填充’的过程，通常要6次以上，然而，填充次数的增多，会大大增加工艺成本，严重影响产能。
发明内容
为了克服以上问题，本发明的目的是：在降低工艺成本、提高产能的同时，探索一种柔和化学腐蚀法，其刚好能够腐蚀掉氧化层的中上部，而不至于将氧化层下部也腐蚀掉，确保再次填充的氧化层没有空洞，且不会对器件衬底材料造成较大甚至严重的损伤，从而提高浅沟槽隔离结构的填充效果，制备出具有良好电性能的半导体器件。
为了实现上述目的，本发明的技术方案如下：
本发明提供了一种浅沟槽隔离结构的填充方法，其包括以下步骤：
提供一个具有浅沟槽隔离结构的半导体器件衬底；
在所述浅沟槽隔离结构内沉积氧化层，所述氧化层的上部具有空洞；
采用柔和化学腐蚀法去除所述氧化层带有空洞的上部；
继续在所述浅沟槽隔离结构内填充氧化层，直至填满所述浅沟槽隔离结构。
优选地，所述柔和化学腐蚀法为硅钴镍预清洗法。
进一步地，所述硅钴镍预清洗法中，采用的反应气体为NF3和NH3。
再进一步地，所述NF3的气体流量为5～15sccm，NH3的气体流量为5～20sccm。
进一步地，所述硅钴镍预清洗法在一反应腔室中进行，所述反应腔室中的加热部件的加热温度为70-150℃。
优选地，采用高密度等离子体化学气相沉积法来沉积所述氧化层。
优选地，沉积所述氧化层的工艺参数为：沉积温度为250-550℃，射频功率为4500-6000W，射频偏置功率为1500-2500W。
优选地，沉积所述氧化层所采用的气体为SiH4和O2。
进一步地，所述SiH4的气体流量为5～30sccm，所述O2的气体流量为15～50sccm。
优选地，所述氧化层的成分为SiO2。
为了提高具有浅沟槽隔离结构的半导体器件的电性能，本发明还提供了一种具有浅沟槽隔离结构的半导体器件的制备方法，其采用上述任意一项所述的填充方法来进行浅沟槽隔离结构的填充。
本发明的浅沟槽隔离结构的填充方法，首先在浅沟槽隔离结构内填充氧化层，由于氧化层的中上部带有空洞，所以在后续的工艺中，增加一道去除氧化层带有空洞的中上部的工艺，特别地，采用柔和化学腐蚀法去除该带有空洞的中上部，例如采用硅钴镍预清洗法，硅钴镍预清洗法大概包括以下两个过程：利用反应气体与氧化层反应生成硅酸盐；然后，在一定的加热温度下，该硅酸盐分解形生成气体即升华掉。
由此可见，与现有的氩电浆轰击工艺不同，硅钴镍预清洗法是在没有电浆和粒子轰击的环境中去除氧化层，是一种低强度的化学腐蚀方法，降低了对器件衬底材料的破坏；与现有的氢氟酸浸泡工艺相比，尽管硅钴镍预清洗法也是一种化学腐蚀方法，但是，相对于衬底来说，硅钴镍预清洗法对氧化层具有较高的腐蚀选择比，可以降低器件衬底的损失，以及避免造成浅沟槽隔离结构的轮廓变化。
并且，与上述现有的两个方法相比，正是由于硅钴镍预清洗法具有低强度腐蚀特点，其对氧化层的腐蚀深度具有良好的可控性，比如可以通过控制腐蚀时间来控制，而不用担心其会对氧化层造成过腐蚀，从而有效地去除带有空洞的氧化层中上部。这样，在去除带有空洞的氧化层上部之后，浅沟槽隔离结构的中下部已经有氧化层，降低了再次向其中填充氧化层的深宽比，从而使得后续填充的氧化层不会出现空洞，由此，只需进行一次再填充即可实现无空洞的填充氧化层，或者即使有空洞也是极少量的，最多再填充一次即可；由此可见，通过本发明的填充方法，不仅提高了对浅沟槽隔离结构的填充效果，能够有效提高具有浅沟槽隔离结构的半导体器件的电性能，而且减小了填充次数，降低了工艺成本，增加了产能。
附图说明
图1为本发明的一个较佳实施例的浅沟槽隔离结构的填充方法的流程示意图
图2-5为本发明的上述较佳实施例的浅沟槽隔离结构的填充方法的各个步骤所形成的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图1-5对本发明的浅沟槽隔离结构的填充方法作进一步详细说明。其中，图1为本发明的一个较佳实施例的浅沟槽隔离结构的填充方法的流程示意图，图2-5为本发明的上述较佳实施例的浅沟槽隔离结构的填充方法的各个步骤所形成的结构示意图。
如前所述，在关键尺寸减小的情况下，在浅沟槽隔离结构中填充氧化层易造成氧化层中出现空洞，通常在氧化层的中上部。现有的提高氧化层填充效果的方法，会造成对器件衬底的损伤，或改变浅沟槽隔离结构的轮廓，不得不多次再填充再刻蚀，从而大大增加工艺成本，降低产能。针对这些问题，本发明对浅沟槽隔离结构的填充方法作了改进，在提高浅沟槽隔离结构填充效果的同时，避免上述问题的发生，有效地提高了工艺质量和具有浅沟槽隔离结构的半导体器件的电性能。
请参阅图1，本实施例的浅沟槽隔离结构的填充方法，包括以下步骤：
步骤S01：请参阅图2，提供一个具有浅沟槽隔离结构1的半导体器件衬底0；
具体的，本实施例中，半导体器件衬底0可以为单晶硅衬底、多晶硅衬底、无定形硅衬底，还可以为SOI硅衬底；半导体器件衬底0中具有浅沟槽隔离结构1，还可以具有其它结构。此外，在浅沟槽隔离结构1的顶部端口可以具有垫氧化层2和氮化硅层3；垫氧化层2的成分可以为二氧化硅，垫氧化层2的作用为：为后续氮化硅层3的沉积提供缓冲层，其可以避免氮化硅层3直接生长在器件衬底上产生大量位错缺陷，还可以作为刻蚀氮化硅层3过程中的刻蚀停止层；氮化硅层3的生长工艺可以采用现有的化学气相沉积工艺，这里不再赘述。
步骤S02：请参阅图3，在浅沟槽隔离结构1内沉积氧化层4，氧化层4的中上部具有空洞；
具体的，本实施例中，采用高密度等离子体化学气相沉积法来沉积氧化层4。氧化层4的成分可以为二氧化硅，具体的工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。本实施例中的工艺参数为：沉积温度为250-550℃，较佳地为400℃，射频功率为4500-6000W，射频偏置功率为1500-2500W。沉积氧化层所采用的气体为SiH4和O2，较佳地，SiH4的气体流量为5～30sccm，O2的气体流量为15～50sccm。
采用现有工艺比如高密度等离子体化学气相沉积法来沉积氧化层，由于沟槽结构的高深宽比，不可避免地会在氧化层中形成空洞缺陷，空洞的位置通常在氧化层的中上部，比如，在浅沟槽隔离结构的沟槽的端口位置，因此，需要将带有空洞的氧化层去除，以便进行后续的沉积，形成无空洞的氧化层。
步骤S03：请参阅图4，去除氧化层4带有空洞的中上部；
具体的，本实施例中，采用硅钴镍预清洗法去除氧化层4带有空洞的中上部。
去除过程的具体工艺参数可以根据实际工艺要求来设定。本实施例中，采用的反应气体为NF3和NH3，较佳的，NF3的气体流量为5～15sccm，NH3的气体流量为5～20sccm。
本实施例中，采用硅钴镍预清洗法去除氧化层的主要反应式如下：
刻蚀剂的生成：NF3+NH3→NH4F+NH4F.HF   (1)
刻蚀过程：NH4F or NH4F.HF+SiO2→(NH4)2SiF6(s)+H2O   (2)
升华过程：(NH4)2SiF6(s)→SiF4(g)↑+NH3(g)↑+HF(g)↑   (3)
具体的，请参考上述反应式(1)至(3)，硅钴镍预清洗过程为：
首先，将半导体器件衬底置于反应腔的底座上，NF3与NH3在反应腔中反应生成氟化氨(NH4F)和二氟化氨(NH4F.HF)；
这里，由于在常温下即可反应生成氟化氨和二氟化氨，所以，可以对底座加热，使其保持一定的温度，也可以不对底座加热，研究发现，如果底座保持在一定的温度，会有利于反应的进行，例如，本实施例中，底座的加热温度为20-40℃；
然后，NH4F或NH4F.HF在半导体器件衬底的表面冷凝，并优先与氧化物反应，生成六氟硅氨((NH4)2SiF6)；
接着，半导体衬底被移动到靠近反应腔室内的加热部件的位置，热量载体将热量带到半导体器件衬底上，比如流动的氢气，半导体器件衬底在很短的时间内就被加热到升华温度以上，比如100℃以上，使六氟硅氨分解为气态的SiF4、NH3和HF，这些生成的气体随即就被抽出反应腔室。
在上述硅钴镍预清洗过程中，所生成的六氟硅氨在较低的温度下就会产生升华现象，研究表明，对衬底的加热温度在70℃以上就可以使六氟硅氨升华，本实施例中，较佳的，加热部件的加热温度设定为70-150℃。
随着上述硅酸盐的升华，浅沟槽隔离结构中且位于中上部的氧化层被逐渐腐蚀掉，例如，在浅沟槽隔离结构的端口位置；需要说明的是，采用硅钴镍预清洗法去除氧化层4带有空洞的上部，由于采用的是柔和化学腐蚀方法，可以通过控制对氧化层的腐蚀量来去除空洞部分，而对浅沟槽隔离结构1内的侧壁表面的氧化层4并不能完全去除，请参见图4。
步骤S04：请参阅图5，继续在浅沟槽隔离结构1内填充氧化层5，直至填满浅沟槽隔离结构1。
具体的，可以采用高密度等离子体化学气相沉积法来继续填充氧化层5，这里所填充的氧化层5的厚度可根据实际的浅沟槽隔离结构1的深度来确定。填充的具体工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。
本实施例中，在填充氧化层5之后，还可以但不限于采用化学机械抛光法对氧化层5的顶部进行平坦化处理。
本发明为了提高具有浅沟槽隔离结构的半导体器件的电性能，采用上述填充方法对浅沟槽隔离结构进行填充，其可以但不限于包括：
首先，在半导体器件衬底中形成浅沟槽隔离结构；浅沟槽隔离结构的形成可以但不限于包括：在半导体器件衬底上采用化学气相沉积法依次沉积垫氧化层和氮化硅层；采用等离子体刻蚀工艺，刻蚀所述氮化硅层和垫氧化层，在其中形成暴露出器件衬底的浅沟槽隔离结构。根据实际工艺要求，浅沟槽隔离结构的侧壁可以为倾斜侧壁、梯形侧壁等，浅沟槽隔离结构也可以为上下分层的结构等。
然后，采用本发明的浅沟槽隔离结构的填充方法来填充氧化层。这里可以参见上述实施例中的浅沟槽隔离结构的填充方法，本发明在此不再赘述。
最后，制备其它结构，从而形成完整的半导体器件。制备其它结构可以但不限于包括制备栅极、源极和漏极、形成金属硅化物、形成层间介质层、刻蚀接触孔以及执行金属互连后道工艺等来形成半导体器件；半导体器件可以但不限于是CMOS器件，如场效应晶体管、存储器等，凡是具有浅沟槽隔离结构的半导体器件均在本发明的范围内。
综上所述，本发明提供了一种浅沟槽隔离结构的填充方法，以及具有浅沟槽隔离结构的半导体器件的制备方法，采用柔和化学腐蚀法去除带有空洞的氧化层，而不至于将氧化层过腐蚀掉，特别采用硅钴镍预清洗法去除带有空洞的氧化层，然后再填充满浅沟槽隔离结构，由于浅沟槽隔离结构中已有一部分氧化层，降低了再填充浅沟槽隔离结构的深宽比，从而提高了再填充氧化层的填充能力，提高了浅沟槽隔离结构的填充效果，制备出具有优良电性能的具有浅沟槽隔离结构的半导体器件；同时，采用本发明的方法，避免了现有方法的多次再填充和再腐蚀，降低了生产成本，提高了产能。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (10)

1.一种浅沟槽隔离结构的填充方法，其特征在于，包括：
提供一个具有浅沟槽隔离结构的半导体器件衬底；
在所述浅沟槽隔离结构内沉积氧化层，所述氧化层的中上部具有空洞；
采用柔和化学腐蚀法去除所述氧化层带有空洞的中上部；
继续在所述浅沟槽隔离结构内填充氧化层，直至填满所述浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的填充方法，其特征在于，所述柔和化学腐蚀法为硅钴镍预清洗法。
3.根据权利要求2所述的浅沟槽隔离结构的填充方法，其特征在于，所述硅钴镍预清洗法中，采用的反应气体为NF3和NH3。
4.根据权利要求3所述的浅沟槽隔离结构的填充方法，其特征在于，所述NF3的气体流量为5～15sccm，NH3的气体流量为5～20sccm。
5.根据权利要求2所述的浅沟槽隔离结构的填充方法，其特征在于，所述硅钴镍预清洗法在一反应腔室中进行，所述反应腔室中的加热部件的加热温度为70-150℃。
6.根据权利要求1所述的浅沟槽隔离结构的填充方法，其特征在于，采用高密度等离子体化学气相沉积法来沉积所述氧化层。
7.根据权利要求1所述的浅沟槽隔离结构的填充方法，其特征在于，继续沉积所述氧化层所采用的沉积温度为250-550℃，射频功率为4500-6000W，射频偏置功率为1500-2500W。
8.根据权利要求1所述的浅沟槽隔离结构的填充方法，其特征在于，沉积所述氧化层所采用的气体为SiH4和O2。
9.根据权利要求8所述的浅沟槽隔离结构的填充方法，其特征在于，所述SiH4的气体流量为5～30sccm，所述O2的气体流量为15～50sccm。
10.一种具有浅沟槽隔离结构的半导体器件的制备方法，其特征在于，采用权利要求1-9任意一项所述的填充方法来进行所述浅沟槽隔离结构的填充。
CN201410174457.4A 2014-04-28 2014-04-28 浅沟槽隔离结构的填充方法、半导体器件的制备方法 Pending CN103928387A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410174457.4A CN103928387A (zh) 2014-04-28 2014-04-28 浅沟槽隔离结构的填充方法、半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174457.4A CN103928387A (zh) 2014-04-28 2014-04-28 浅沟槽隔离结构的填充方法、半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN103928387A true CN103928387A (zh) 2014-07-16

Family

ID=51146565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174457.4A Pending CN103928387A (zh) 2014-04-28 2014-04-28 浅沟槽隔离结构的填充方法、半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN103928387A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047551A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 一种镍化硅合金的制备方法
CN107919277A (zh) * 2016-10-08 2018-04-17 北京北方华创微电子装备有限公司 去除晶片上的二氧化硅的方法及制造工艺
CN109037142A (zh) * 2017-06-12 2018-12-18 世界先进积体电路股份有限公司 半导体装置及其隔离区块的制造方法
CN109216383A (zh) * 2017-07-07 2019-01-15 联华电子股份有限公司 半导体存储装置的形成方法
CN110931432A (zh) * 2018-09-19 2020-03-27 长鑫存储技术有限公司 半导体器件及其制备方法
CN110265402B (zh) * 2019-06-27 2020-09-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN112067402A (zh) * 2020-09-23 2020-12-11 广东省科学院半导体研究所 一种位错缺陷分析方法
CN112133673A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 高深宽比沟槽的薄膜填充方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299417A (zh) * 2006-12-07 2008-11-05 应用材料股份有限公司 薄膜处理的方法
CN102187450A (zh) * 2008-10-16 2011-09-14 应用材料股份有限公司 以低蚀刻速率介电质衬里改善间隙填充的方法
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299417A (zh) * 2006-12-07 2008-11-05 应用材料股份有限公司 薄膜处理的方法
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
CN102187450A (zh) * 2008-10-16 2011-09-14 应用材料股份有限公司 以低蚀刻速率介电质衬里改善间隙填充的方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047551A (zh) * 2015-08-11 2015-11-11 上海华力微电子有限公司 一种镍化硅合金的制备方法
CN107919277A (zh) * 2016-10-08 2018-04-17 北京北方华创微电子装备有限公司 去除晶片上的二氧化硅的方法及制造工艺
US10937661B2 (en) 2016-10-08 2021-03-02 Beijing Naura Microelectronics Equipment Co., Ltd. Method for removing silicon oxide and integrated circuit manufacturing process
CN109037142A (zh) * 2017-06-12 2018-12-18 世界先进积体电路股份有限公司 半导体装置及其隔离区块的制造方法
CN109216383A (zh) * 2017-07-07 2019-01-15 联华电子股份有限公司 半导体存储装置的形成方法
CN110931432A (zh) * 2018-09-19 2020-03-27 长鑫存储技术有限公司 半导体器件及其制备方法
CN112133673A (zh) * 2019-06-25 2020-12-25 中电海康集团有限公司 高深宽比沟槽的薄膜填充方法
CN110265402B (zh) * 2019-06-27 2020-09-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN112067402A (zh) * 2020-09-23 2020-12-11 广东省科学院半导体研究所 一种位错缺陷分析方法

Similar Documents

Publication Publication Date Title
CN103928387A (zh) 浅沟槽隔离结构的填充方法、半导体器件的制备方法
CN102224585B (zh) 可变更顶部轮廓的整合顺序
KR101548381B1 (ko) 손상 없는 갭 충진을 활성화하는 보호 층
US6335261B1 (en) Directional CVD process with optimized etchback
KR100225552B1 (ko) 드라이에칭방법
CN101950730B (zh) 浅沟槽隔离结构及于其内形成底部孔洞的方法
TW201732872A (zh) 清潔方法
CN1196188C (zh) 半导体器件的制造方法
CN102693931A (zh) 一种薄膜填充方法
CN100576491C (zh) 浅沟槽隔离结构及其制造方法
TWI652368B (zh) 去除晶片上的二氧化矽的方法及積體電路製造製程
US6866900B2 (en) Deposition and chamber treatment methods
CN109979829A (zh) 碳化硅激活退火方法
US20140094036A1 (en) Directional sio2 etch using low-temperature etchant deposition and plasma post-treatment
CN101640175B (zh) 半导体结构的制造方法
KR100328360B1 (ko) 반구형 결정립의 제조 방법
CN101989576A (zh) 半导体器件的制作方法
CN106024699B (zh) 一种自对准sti的制备方法
WO2019007346A1 (zh) 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法
CN107026113B (zh) 半导体装置的制造方法和系统
CN104979204B (zh) 鳍式场效应晶体管的形成方法
CN104795351A (zh) 隔离结构的形成方法
TWI747931B (zh) 成膜方法
CN105702724A (zh) 半导体器件及其形成方法
JPS63124419A (ja) ドライエツチング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140716