KR100328360B1 - 반구형 결정립의 제조 방법 - Google Patents

반구형 결정립의 제조 방법 Download PDF

Info

Publication number
KR100328360B1
KR100328360B1 KR1019990014826A KR19990014826A KR100328360B1 KR 100328360 B1 KR100328360 B1 KR 100328360B1 KR 1019990014826 A KR1019990014826 A KR 1019990014826A KR 19990014826 A KR19990014826 A KR 19990014826A KR 100328360 B1 KR100328360 B1 KR 100328360B1
Authority
KR
South Korea
Prior art keywords
hemispherical
cleaning
gas
reactor chamber
crystal grains
Prior art date
Application number
KR1019990014826A
Other languages
English (en)
Other versions
KR20000067215A (ko
Inventor
이장혁
류세형
박찬식
안응용
권윤영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990014826A priority Critical patent/KR100328360B1/ko
Priority to JP19778699A priority patent/JP4008625B2/ja
Priority to TW088119845A priority patent/TW434656B/zh
Priority to US09/451,842 priority patent/US6211010B1/en
Publication of KR20000067215A publication Critical patent/KR20000067215A/ko
Application granted granted Critical
Publication of KR100328360B1 publication Critical patent/KR100328360B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반구형 결정립을 구비한 반도체 메모리 셀 캐패시터의 제조 방법에 관한 것으로, 특히 양호한 특성의 반구형 결정립의 제조 방법을 제공한다.
본 발명에 따른 반구형 결정립의 제조 방법은 반구형 결정립 형성 공정 단계와 웨이퍼 표면에 잔류하는 자연 산화막을 제거하는 플라즈마 식각 세정 공정을 수행하는 단계를 리액터 챔버에서 인시츄(in-situ) 하게 진행한다. 또한, 플라즈마 식각 세정 공정의 비등방성을 이용하여 웨이퍼 표면에 잔류하는 자연 산화막의 양을 조절할 수 있다.
그 결과, 반구형 결정립을 구비한 저장 노드의 제조 단계에 있어서, 반구형 결정립의 크기를 국부적으로 조절할 수 있으며, 인접 노드 사이의 브릿지 문제를 해결하고, 반도체 제조 공정의 자동화 장비 실현을 가능하게 하는 효과가 있다.

Description

반구형 결정립의 제조 방법 {METHOD FOR FORMING HEMISPHERICAL GRAIN}
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 반구형 결정립 (hemispherical grain; HSG) 형태의 반도체 메모리 셀 캐패시터(semiconductor memory cell capacitor)의 제조에 있어서 반구형 결정립의 제조 방법에 관한 것이다.
단위 면적 당 제조되는 반도체 소자의 집적도가 증가함에 따라 셀 캐패시터가 점유할 수 있는 공간이 점차 축소되고 있다. 그러나, 고집적 반도체 메모리 회로에 있어서 양호한 동작 특성을 얻기 위해서는 적정 용량의 메모리 셀 캐패시터를 확보하는 것이 필수적이다.
이에 따라, 반도체 업계에서는 제한된 셀 공간에서 메모리 셀 캐패시터의 용량(capacitance)을 증대시키기 위한 많은 연구가 진행되고 있다.
셀 캐패시터의 용량을 증대시키기 위한 방법으로서, 유전체의 두께를 박막화하는 방법, 유전체의 유전률이 상대적으로 큰 물질을 사용하는 방법, 저장 노드(storage node) 형태를 입체적으로 변형하여 유효 면적을 증대하는 방법 등이 사용되고 있다.
전술한 세 가지 형태의 고용량 셀 캐패시터 제조를 위한 접근 방식 가운데, 저장 노드의 유효 면적을 증대시키기 위한 수단으로서, 반구형 결정립 (hemispherical grain; HSG) 성장을 통한 저장 노드의 표면적 증대 방법이 당업계에서 사용되고 있으며, 본 발명은 양호한 특성을 지니는 반구형 결정립 형성 방법에 관한 기술을 제공한다.
반구형 결정립 형태의 저장 노드는 표면이 반구(hemisphere) 형태의 결정립(grain)으로 형성되어 있으므로, 유효 표면적을 증가시키게 되고 그 결과 정전 용량을 증대시키는 효과가 발생한다.
현재, 반구형 결정립을 형성하는 방법은 (1) 저압 화학 기상 증착 등의 방법으로 웨이퍼 표면에 직접 반구형 결정립을 증착하는 방법, (2) 웨이퍼 표면에 비정질 실리콘과 같은 종자층(seeded layer)을 증착하고 열처리 공정을 통하여 반구형 결정립을 형성하는 방법 등이 사용되고 있다. 반구형 결정립의 성장 방법은 미합중국 특허 제5,696,014호, 제5,629,223호, 및 제5,770,500호 등에 상술되어 있다.
그런데, 웨이퍼 표면에 종자층으로서 비정질 실리콘을 증착하고 후속 열처리 공정 단계에서 반구형 결정립 성장을 위한 실리콘 이동(silicon migration)이 정상적으로 수행되기 위해서는, 습식 식각(wet etch)에 의한 전 처리 세정(pre-clean) 공정을 실시하여 웨이퍼 표면 위의 비정질 실리콘을 수소 종말 처리(hydrogen termination)하게 된다. 그러나, 종래 기술에 의한 반구형 결정립 형성 방법은 다음과 같은 문제점을 지니고 있다.
첫째로, 습식 식각에 의한 전 처리(pre-clean) 공정을 완료한 웨이퍼를 곧바로 반구형 결정립 형성 설비에 투입하지 않고 제조 라인의 환경에 노출시킬 경우, 웨이퍼 표면에 자연 산화막(native oxide)이 생성되어 후속 반구형 결정립 형성 공정 단계에서 반구형 결정립 성장이 정상적으로 진행될 수 없다.
그러나, 반도체 제조 라인에 있어서 습식 식각에 의한 전 처리 세정 공정 완료와 동시에 곧바로 반구형 결정립 성장 장비에 투입되어 저장 노드 형성 공정을 진행하는 것이 용이하지 아니하므로, 대기 시간 중에 웨이퍼 표면이 노출되어 자연 산화막(native oxide)이 형성되고, 그 결과 후속 반구형 결정립 성장 단계에서 불량을 초래하게 된다.
더욱이, 반도체 제조 라인을 자동화시킬 경우에, 전 처리 세정 공정 단계 이후 웨이퍼 자동 이송 장치를 거쳐 반구형 결정립 성장 장비에 투입 될 때까지 소요되는 시간차로 인하여, 웨이퍼 표면에서의 자연 산화막 성장을 피할 수 없게 되고, 그 결과 양호한 특성의 반구형 결정립의 성장이 용이하지 않게 된다.
그 결과, 종래 기술에 따른 반구형 결정립 성장 방법은 선택 손실(selective loss)에 의한 인접 저장 노드 사이의 브릿지(bridge) 발생으로 인하여, 저장 노드 하부 막질에서의 선택 손실 마진(selective loss margin)을 증가시켜야 하는 문제점이 있다.
제1도에 종래 기술에 따른 반구형 결정립 성장 방법을 적용할 경우 발생할 수 있는 브릿지(bridge) 문제를 도식적으로 나타내었다. 제1도를 참조하면, 반도체 기판(100) 위에 게이트 구조물(101), 비트 라인(102), 저장 노드(103)가 형성되어 있으며, 종래 기술에 따라 반구형 결정립(104)이 형성되어 있다. 종래 기술에 따라 형성된 반구형 결정립은 인접 노드 사이에 피치 크기(pitch size)가 축소될 경우, 제1도에 도시한 바와 같이 브릿지(110) 문제가 발생하게 된다.
제2도는 종래 기술에 따른 반구형 결정립의 제조 방법을 나타낸 도면이다. 제2도를 참조하면, 반구형 결정립 형성을 위한 리액터 내에 웨이퍼를 투입하기 앞서서, 습식 식각 방식으로 웨이퍼 표면을 세정(201)함으로써 자연 산화막을 제거한다.
종래 기술에 따르면, 웨이퍼 표면 위에 존재하는 자연 산화막 제거를 위하여 SC1 ＋ HF 화학 용액을 이용하여 습식 식각을 수행함으로써 표면을 세정 처리한다. 이어서, 세정 처리된 웨이퍼를 리액터 장비 내에 투입(202)하고, 종자층(seeded layer) 형성을 위하여 Si2H6가스를 유입시켜 폴리실리콘 핵을 형성(203)하고 열처리를 통하여 반구형 결정립을 형성(204)한다.
이 때에, 종래 기술에 따른 반구형 결정립 제조 방법은 전 처리 습식 세정 단계(201) 이후 리액터 챔버 외부에서 10분 이상 대기 할 경우, 자연 산화막이 새로이 형성되는 문제점이 발생하게 된다.
제3도는 종래 기술에 따른 반구형 결정립 제조 방법을 시간 순서도로 나타낸 도면이다. 제3도를 참조하면, 전 처리 세정 단계를 완료한 웨이퍼는 리액터 챔버에 투입되어 통상적으로 15 sccm 정도의 Si2H6가스 유입 과정(301)을 거쳐 폴리실리콘 종자 핵이 형성된다. 이후, 열처리 단계를 거쳐 반구형 결정립이 형성된다. 그러나, 전술한 바와 같이 종래 기술에 의한 반구형 결정립의 제조 방법은 웨이퍼 표면에 잔류하는 자연 산화막으로 인하여 반구형 결정립 형성이 불량하게 된다.
또한, 종래 기술에 따른 반구형 결정립 성장 방법은 캐리어(carrier) 최상단 웨이퍼를 보호하기 위하여 더미 웨이퍼(dummy wafer)를 사용하게 되므로, 반도체 제조 라인의 공장 무인 자동화가 용이하지 않게 된다.
더욱이, 반구형 결정립 형성 공정에서는 첫 번째 랏(lot)의 최초 및 최종 슬롯(slot)의 웨이퍼의 경우 반구형 결정립 형성이 불량하여 더미 웨이퍼를 사용하게 되므로 양산 수율을 저하시키는 요인이 되고 있다.
또한, 웨이퍼 표면에 형성되는 자연 산화막으로 인한 반구형 결정립 형성 불량 문제는 양산 제조 라인의 수율을 유지하기 위하여 주기적으로 공정 마진 (process margin)을 점검하는 것을 요구하게 되므로, 빈번한 공정 마진 점검은 많은 시간적 낭비를 발생시킴으로써 생산량 감소를 야기할 수 있다.
따라서, 본 발명의 제1 목적은 반구형 결정립 셀 캐패시터의 제조 방법에 있어서, 웨이퍼 표면에 생성되는 자연 산화막으로 인한 반구형 결정립 형성 불량 문제를 해결한 반구형 결정립의 제조 방법을 제공하는데 있다.
본 발명의 제2 목적은 상기 제1 목적에 부가하여, 웨이퍼 표면에 생성되는반구형 결정립의 크기를 국부적으로 조절할 수 있는 반구형 결정립의 제조 방법을 제공하는데 있다.
본 발명의 제3 목적은 상기 제1 목적에 부가하여, 반구형 결정립의 형성 단계에 있어서 습식 식각에 의한 전 처리 세정(pre-clean) 단계를 생략할 수 있는 반구형 결정립 제조 방법을 제공하는데 있다.
본 발명의 제4 목적은 상기 제1 목적에 부가하여, 반도체 제조 자동화 측면에서 적용될 수 있는 반구형 결정립의 제조 방법을 제공하는데 있다.
본 발명의 제5 목적은 상기 제1 목적에 부가하여, 반구형 결정립 형성 단계 이전에 전 처리 시간이 길어지는 경우에도 양호한 특성의 반구형 결정립을 형성하기 위한 제조 방법을 제공하는데 있다.
제1도는 종래 기술에 따라 제조한 반구형 결정립 캐패시터에 있어서 발생된 인접 노드와의 브릿지 문제를 나타낸 도면.
제2도는 종래 기술에 따른 반구형 결정립의 제조 방법을 나타낸 작업 순서도.
제3도는 종래 기술에 따른 반구형 결정립의 제조 방법을 나타낸 시간 순서도.
제4도는 본 발명의 실시예에 따른 반구형 결정립의 제조 방법을 나타낸 작업 순서도.
제5도는 본 발명의 실시예에 따른 반구형 결정립의 제조 방법을 나타낸 시간 순서도.
제6도는 본 발명의 실시예에 따라 제조된 반구형 결정립 셀 캐패시터를 나타낸 도면.
제7도는 본 발명의 실시예에 따라 제조된 트렌치 형태의 메모리 셀 캐패시터를 나타낸 도면.
제8도 본 발명에 따른 반구형 결정립의 제조 방법에 있어서 세정 단계를 나타낸 리액터 챔버 단면도.
<도면의 주요 부분에 대한 부호의 설명>
600, 700 : 반도체 기판
601, 701 : 게이트 구조물
603, 703 : 저장 노드
604, 605, 704, 705 : 반구형 결정립
804 : 플라즈마
상기 목적을 달성하기 위해 본 발명에 따른 반구형 결정립 제조 방법은 셀 스토리지 노드를 형성하는 단계와; 리액터 챔버 내부에 웨이퍼를 투입하여 웨이퍼 표면 위의 자연 산화막을 플루오린(Fluorine) 계열의 가스와 불활성 계열의 혼합 가스를 이용하여 플라즈마 식각 세정으로 제거하는 단계와; 실렌(SiH4) 또는 다이실렌(Si2H6)을 리액터 챔버 내에 주입하면서 인시튜(in situ) 방식으로 반구형 결정립을 성장하는 단계를 포함하는 제조 방법을 제공한다.
또한, 본 발명에 따른 반구형 결정립 제조 방법은 플라즈마 식각의 비등방성 특성을 이용하여 웨이퍼 표면 위에 잔류하는 자연 산화막을 국부적으로 불균일하게식각 세정함으로써 반구형 결정립의 크기를 국부적으로 차별화할 수 있다.
이하, 본 발명에 따른 반구형 결정립의 제조 방법을 첨부 도면 제4도 내지 제8도를 참조하여 상세히 설명한다.
제4도는 본 발명의 실시예에 따른 반구형 결정립의 제조 방법을 나타낸 도면이다. 제4도를 참조하면, 스토리지 노드용 폴리실리콘이 증착(401)되고, 이어서 스토리지 폴리실리콘 노드가 패터닝(402)되면, 반구형 결정립을 형성하기 위하여 웨이퍼가 리액터 챔버로 투입(403)되고, 플라즈마 식각 세정을 위하여 세정 가스가 유입(404)된다.
이 때에, 초기 가스의 안정적 흐름을 위해서 5초 정도 벤트 작업이 진행된다. 이어서, 플루오린 계열과 불활성 계열의 가스가 리액터 챔버 내로 주입된다.
본 발명에 따는 플라즈마 식각 세정 단계를 위하여 SF6, Cl2, ClF3, NF3, H2, Cl4중의 어느 하나 또는 이들의 혼합 가스를 사용할 수 있다. 또한, 상기 세정 가스와 함께 유입되는 불활성 가스로서 아르곤(Ar), 헬륨(He), 네온(Ne), 크립톤(Kr), 크세논(Xe), 라돈(Rn), 질소(N) 가스 중의 어느 하나 또는 이들의 혼합 가스 등을 사용할 수 있다.
상기 세정 가스가 유입된 리액터 챔버에 알에프(RF) 전원을 인가하면, 리액터 챔버 내부에는 식각 능력을 지닌 식각 이온과 전자들의 플라즈마가 형성된다. 본 발명에 따른 바람직한 실시예로서, SF6를 반응 가스로 유입시키는 경우 25℃에서 불소(F)의 평균 수명 시간과 확산 계수는 각각 0.3초, 500 ㎠/sec이므로, 1 Torr 정도의 압력 하에서 약 25 cm 정도를 이동할 수 있다.
이 때에, 플라즈마 생성을 위하여 인가하는 알에프 전력은 20∼500 와트(Watt) 범위 내에서 조절할 수 있다. 이와 같이 리액터 챔버 내에 플라즈마를 형성한 후 서셉터 척(susceptor chuck)을 상부로 이동시켜 웨이퍼 표면을 식각 이온의 평균 확산 거리 내로 근접시킴으로써, 웨이퍼 표면의 자연 산화막을 세정(405)할 수 있다.
이어서, 리액터 챔버 내의 세정 가스를 벤트한 후 종자층(seeded layer)을 형성(406)한다. 본 발명에 따른 바람직한 실시예로서, 종자층 형성을 위하여 Si2H6가스를 유입시켜 웨이퍼 표면에 폴리실리콘 핵을 형성시킬 수 있다. 웨이퍼 표면에 형성된 폴리실리콘 핵은 후속 열처리 공정 단계를 통하여 반구형 결정립으로 변환 형성(407)된다.
제5도는 본 발명의 실시예에 따른 반구형 결정립 제조 방법의 시간 흐름도이다. 제5도를 참조하면, 본 발명에 따른 반구형 결정립 제조 방법의 양호한 실시예로서 SF6가스(502)와 Ar 가스(503)를 이용하여 세정 단계를 개시하고 있다.
우선, 스타트 업 램핑(ramping) 단계를 거쳐 벨자(belljer) 온도를 600∼800℃로 유지한다. 세정을 위한 벤트 단계로서 SF6가스와 아르곤 가스를 유입시킨다. 이 때에, 리액터 내의 압력은 10-3∼10-4Torr(501)로 유지하는 것이 바람직하다.
본 발명에 따른 바람직한 실시예로서, SF6가스는 1∼200 sccm, 아르곤 가스는 10∼300 sccm 정도를 유입시킬 수 있으며, SF6가스와 아르곤 가스의 부피 비는 100:0.2 내지 100:25의 비율로 혼합하는 것이 바람직하다.
제5도에 도시한 바와 같이, 본 발명에 따른 양호한 실시예로서 SF6가스를 8 sccm(502)으로 유지하고 아르곤 가스를 50 sccm(503)으로 유입시키고, 인가 알에프 전력은 50 와트(505)로 하여 플라즈마 식각 불소 이온을 형성할 수 있다.
이 때에, SF6의 유량이 너무 적을 경우에는 식각률이 낮아지게 되므로 웨이퍼 표면에는 자연 산화막이 제거되지 않아 잔류하게 되어, 후속 반구형 결정립 형성 공정 단계에서 불량을 유발할 수 있다.
또한, SF6가스를 과다하게 유입시키는 경우에는 하부 막질에 대한 과도 식각(over etch)으로 인한 측벽 재증착(sidewall redeposition)으로 인하여, 후속 반구형 결정립 형성 공정 단계에서 불량을 초래할 수 있다.
또한, 본 발명에 따른 양호한 실시예로서, 플라즈마 식각 세정 시간은 5∼60초의 범위 내에서 조절할 수 있다. 본 발명에 따른 양호한 실시예로서, 세정을 위한 스타트 업 단계로부터 세정 단계까지의 총 소요 시간은 100초 내외로 수행할 수 있다.
다시 제5도를 참조하면, 세정 단계에서 서셉터(susceptor) 척(chuck)의 높이는 0∼20 mm로 유지할 수 있다. 본 발명에 따른 바람직한 실시예로서, 세정 단계에서의 척의 높이는 5 mm로 유지할 수 있다.
전술한 세정 단계가 완료되면 펌프 단계를 통해 리액터 챔버 내부의 SF6가스와 아르곤 가스를 제거한다. 이 때에, 서셉터 척의 높이는 50∼100 mm 범위로 상승시킨다. 본 발명에 따른 바람직한 실시예로서, 펌프 단계에서 서셉터 척의 높이는 80 mm로 유지(506)할 수 있다.
전술한 펌프 단계가 종료되면 종자층(seeded layer) 형성을 위한 종자 물질로서 Si2H6가스(504)를 유입시켜 폴리실리콘 핵을 형성한다. 본 발명에 따른 바람직한 실시예로서, Si2H6가스를 15 sccm의 유량으로 약 150초 동안 유입시킬 수 있다.
웨이퍼 표면에 형성된 폴리실리콘 핵은 후속 열처리 공정 단계를 거쳐서 반구형 결정립으로 변환된다. 본 발명에 따른 바람직한 실시예로서, 반구형 결정립 형성을 위한 열처리 단계는 600∼800℃에서 약 250초 동안 수행할 수 있다.
제6도는 본 발명의 반구형 결정립 제조 방법에 따라 형성된 메모리 셀 캐패시터를 나타낸 단면도이다. 제6도를 참조하면, 반도체 기판(600) 상에 게이트 구조물(601), 저장 노드(603), 비트 라인(602) 등이 형성되어 있다. 본 발명의 양호한 실시예에 따라 세정 공정을 거친 반구형 결정립은 제6도에 도시한 바와 같이 구조물(저장 노드)의 상부와 측벽에 있어서 그 크기가 서로 상이하다.
즉, 제6도를 참조하면, 저장 노드(603)의 상부 표면에 형성된 반구형 결정립(604)은 측벽에 형성된 반구형 결정립(605)에 비하여 그 크기가 상대적으로크다.
이것은, 플라즈마 식각 세정 단계에서 식각 공정의 비등방성 (anisotropy) 특성 때문에 구조물의 상부 표면이 측벽 표면에 비하여 더욱 많이 식각 되어지기 때문이다. 그 결과, 저장 노드(603)의 상부 표면에는 측벽 표면에 비하여 잔류하는 자연 산화막이 적게 되므로, 상부 표면에서 형성되는 반구형 결정립의 크기가 측벽의 반구형 결정립보다 상대적으로 커지게 된다.
저장 노드의 측벽에 형성되는 반구형 결정립의 크기를 국부적으로 조절하는 본 발명의 특유의 제조 방법은 트랜치 형태의 메모리 셀 캐패시터에 적용할 경우 그 장점을 더욱 살릴 수 있다.
제7도는 본 발명의 반구형 결정립 제조 방법에 따라 형성된 트랜치 구조의 메모리 셀 캐패시터의 단면을 나타낸 도면이다. 제7도를 참조하면, 반도체 기판 (700)에 게이트 구조물(701)과 비트 라인(702) 및 저장 노드(703)가 형성되어 있다.
본 발명에 따른 반구형 결정립 제조 방법을 적용 할 경우, 세정 공정 단계에서 트렌치 형태의 셀 캐패시터의 표면에 잔류하는 자연 산화막의 양을 조절할 수 있으므로, 제7도에 도시한 바와 같이 트렌치 측벽에 형성되는 반구형 결정립(705)의 크기를 저장 노드 상부에 형성되는 반구형 결정립(704)의 크기보다 작게 할 수 있다. 이에 따라, 종래 기술이 지녔던 인접 반구형 결정립 사이의 브릿지 문제를 해결할 수 있는 효과가 발생한다.
제8도는 본 발명에 따라 리액터 챔버 내에서 세정 공정을 진행하는 과정을 나타낸 도면이다. 제8도를 참조하면, 반구형 결정립 형성을 위한 리액터(800)에 반응 가스 유입구(802) 및 웨이퍼(801) 등이 나타나 있다.
우선, 세정 공정을 위한 세정 가스 유입 단계를 나타낸 도면으로서, 가스 유입구(802)를 통하여 SF6가스와 Ar 가스를 100:0.2 내지 100:25의 부피 비율로 혼합하여 유입시킨다. 이 때에, 서셉터 척(803)의 위치는 0 mm을 유지시킨다.
이어서, 리액터에 알에프 전원을 인가하여 플라즈마(804)를 형성하여 세정 공정을 진행하는 단계를 나타낸 도면이다. 다시 제8도를 참조하면, 서셉터 척의 위치를 0∼20 mm의 범위로 이동시켜 입사되는 불소 이온을 이용하여 웨이퍼(801) 표면의 자연 산화막을 식각 세정한다.
전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명에 따른 반구형 결정립 제조 방법은 반구형 결정립 성장이 이루어질 리액터 챔버 내에서 전 처리 세정 공정을 수행함으로써, 웨이퍼 표면에 형성된 자연 산화막을 효과적으로 제거함으로써 양호한 반구형 결정립을 형성할 수 있으며, 플라즈마 식각 세정 공정 조건을 조절함으로써 형성되는 반구형 결정립의 크기를 국부적으로 제어할 수 있다.
그 결과, 본 발명에 따른 반구형 결정립 제조 방법은 엑스시츄(ex-situ) 습식 식각 세정 후 리액터 챔버 외부에서 장시간을 대기한 경우에도 양호한 반구형 결정립을 형성할 수 있으므로, 반도체 제조의 무인 자동화 공정을 실현할 수 있다.
또한, 본 발명에 따른 반구형 결정립의 크기 조절 기술은 인접 저장 노드 사이의 피치 크기가 미세한 경우에 브릿지가 발생하는 것을 방지하는 효과가 있다.

Claims (21)

  1. 반도체 기판 상에 스토리지 전극용 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막을 식각 패터닝하는 단계;
    식각 패터닝된 상기 폴리실리콘막을 반구형 결정립 성장용 리액터 챔버 내에서 건식으로 세정하는 세정 공정 단계;
    상기 리액터 챔버 내에서 세정된 상기 폴리실리콘막 표면에 반구형 결정립을 성장시키는 단계
    를 포함하는 반구형 결정립 제조 방법.
  2. 제1항에 있어서, 상기 세정 공정 단계는 플루오린 계열과 불활성 계열의 혼합 가스를 사용한 세정 공정 단계를 포함하는 반구형 결정립 제조 방법.
  3. 제1항에 있어서, 상기 세정 공정 단계는 상기 반구형 결정립 성장 단계 중의 램핑 단계와 동시에 진행되는 것을 특징으로 하는 반구형 결정립 제조 방법.
  4. 제3항에 있어서, 상기 플루오린 계열의 가스는 SF6, Cl2, ClF3, NF3, H2, Cl4중 어느 하나 또는 이들의 혼합 가스를 이용하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  5. 제3항에 있어서, 상기 불활성 계열의 가스는 He, Ne, Ar, Kr, Xe, Rn, N 중 어느 하나인 것을 특징으로 하는 반구형 결정립 제조 방법.
  6. 제1항에 있어서, 상기 세정 공정 단계는 SF6과 Ar의 부피 혼합비가 0.25∼25:100인 가스를 사용하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  7. 제1항에 있어서, 상기 세정 공정 단계는 수평 부분과 수직 부분의 반구형 결정립 성장의 크기를 달리 하기 위하여 상기 폴리실리콘막의 표면 세정 정도를 국부적으로 서로 달리하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  8. 제1항에 있어서, 상기 스토리지 전극용 폴리실리콘막은 나이트라이드 계열 또는 옥사이드 계열의 절연막 상에 형성되는 것을 특징으로 하는 반구형 결정립 제조 방법.
  9. 제1항에 있어서, 상기 세정 공정 단계는 공정 챔버의 압력이 10-3∼10-4토르(Torr)인 것을 특징으로 하는 반구형 결정립 제조 방법.
  10. 제1항에 있어서, 상기 세정 공정 단계는 공정 챔버의 온도는 500∼700℃인 것을 특징으로 하는 반구형 결정립 제조 방법.
  11. 제1항에 있어서, 상기 세정 공정 단계는 5∼60초 동안 진행되는 것을 특징으로 하는 반구형 결정립 제조 방법.
  12. 제1항에 있어서, 상기 세정 공정 단계는 플라즈마를 이용한 건식 식각 세정 공정을 포함하는 반구형 결정립 제조 방법.
  13. 제1항에 있어서, 상기 세정 공정 단계는 인가 알에프 전력을 20∼500 와트 범위로 하여 플라즈마 건식 식각 세정 공정을 진행하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  14. 제1항에 있어서, 상기 세정 공정 단계는 세정 가스의 유량을 1∼200 sccm으로 하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  15. 제1항에 있어서, 상기 세정 공정 단계는 불활성 가스로서 아르곤 가스를 10∼300 sccm의 유량으로 혼합 가스를 형성하는 것을 특징으로 하는 반구형 결정립 제조 방법.
  16. 상부에 반도체 구조물이 형성된 반도체 기판을 리액터 챔버에 투입하고, 세정 가스와 불활성 가스를 유입시키는 단계;
    상기 리액터 챔버 내에 공급하는 세정 가스와 불활성 가스의 유량을 선정된 크기로 유지하고, 알에프 전원을 인가하여 플라즈마를 생성함으로써, 상기 반도체 기판의 표면을 식각 세정하는 단계;
    상기 리액터 챔버에 투입된 세정 가스와 불활성 가스를 제거하는 단계;
    상기 리액터 챔버에 반구형 결정립 생성을 위한 종자 가스를 유입시키는 단계;
    상기 반도체 기판의 표면에 종자 물질로부터 반구형 결정립 성장을 위한 핵을 형성하는 단계;
    상기 반도체 기판 위에 형성된 반구형 결정립 성장을 위한 핵으로부터 반구형 결정립을 형성하는 단계
    를 포함하는 반구형 결정립의 제조 방법.
  17. 제17항에 있어서, 상기 리액터 챔버 내에 세정 가스와 불활성 가스를 유입하는 단계는 SF6가스와 Ar 가스를 각각 1∼200 sccm 및 10∼300 sccm의 범위 내에서 100:0.2 내지 100:25의 부피 비율로 혼합하여 유입하는 단계를 포함하는 반구형 결정립의 제조 방법.
  18. 제17항에 있어서, 상기 반도체 기판을 세정하는 단계는 상기 리액터 챔버의 서셉터 척의 투입 위치를 0∼20 mm로 하고, 인가하는 알에프 전원의 전력을 20∼500 와트로 유지하고, 리액터 챔버 내의 압력을 0.01∼0.001 Torr로 유지하는 것을 특징으로 하는 반구형 결정립의 제조 방법.
  19. 제17항에 있어서, 상기 세정 가스와 불활성 가스를 제거하는 단계는 상기 리액터 챔버의 서셉터 척의 투입 위치를 50∼100 mm로 이동시키고, 알에프 전원을 오프하는 단계를 포함하는 것을 특징으로 하는 반구형 결정립의 제조 방법.
  20. 제17항에 있어서, 상기 반도체 기판의 표면을 식각 세정하는 단계는 상기 반도체 기판에 형성된 구조물의 표면을 비등방성 식각 함으로써, 상기 구조물의 상부 표면과 측벽 표면에 대한 식각 세정의 양을 서로 달리하고, 그 결과 상기 구조물의 상부 표면과 측벽 표면에 잔존하는 산화막의 양을 서로 달리하는 것을 특징으로 하는 반구형 결정립의 제조 방법.
  21. 제17항에 있어서, 상기 반도체 기판의 표면을 식각 세정하는 단계는 약 5∼60초 범위에서 플라즈마 식각 세정하는 것을 특징으로 하는 반구형 결정립의 제조 방법.
KR1019990014826A 1999-04-26 1999-04-26 반구형 결정립의 제조 방법 KR100328360B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990014826A KR100328360B1 (ko) 1999-04-26 1999-04-26 반구형 결정립의 제조 방법
JP19778699A JP4008625B2 (ja) 1999-04-26 1999-07-12 半球形結晶粒の製造方法
TW088119845A TW434656B (en) 1999-04-26 1999-11-15 Method of forming hemispherical grain for semiconductor devices
US09/451,842 US6211010B1 (en) 1999-04-26 1999-12-01 Method of forming hemispherical grains on a surface comprising pre-cleaning the surface in-situ with plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014826A KR100328360B1 (ko) 1999-04-26 1999-04-26 반구형 결정립의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000067215A KR20000067215A (ko) 2000-11-15
KR100328360B1 true KR100328360B1 (ko) 2002-03-13

Family

ID=19582156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014826A KR100328360B1 (ko) 1999-04-26 1999-04-26 반구형 결정립의 제조 방법

Country Status (4)

Country Link
US (1) US6211010B1 (ko)
JP (1) JP4008625B2 (ko)
KR (1) KR100328360B1 (ko)
TW (1) TW434656B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
KR100360399B1 (ko) * 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(ｈｓｇ)막을 구비한 반도체소자의 제조방법
KR100768727B1 (ko) * 2001-01-12 2007-10-19 주성엔지니어링(주) 트렌치 내벽에만 선택적으로 ＨＳＧ－Ｓｉ를 형성시키는방법
KR100768726B1 (ko) * 2001-01-12 2007-10-19 주성엔지니어링(주) 플라즈마 세정을 이용한 ＨＳＧ－Ｓｉ 형성방법
KR100464648B1 (ko) 2002-03-13 2005-01-03 주식회사 하이닉스반도체 캐패시터 형성 방법
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5753559A (en) 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5721171A (en) * 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
US5770500A (en) 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5877052A (en) * 1998-06-11 1999-03-02 Vanguard International Semiconductor Corporation Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures

Also Published As

Publication number Publication date
JP4008625B2 (ja) 2007-11-14
KR20000067215A (ko) 2000-11-15
JP2000315780A (ja) 2000-11-14
US6211010B1 (en) 2001-04-03
TW434656B (en) 2001-05-16

Similar Documents

Publication Publication Date Title
KR100275754B1 (ko) 커패시터 하부전극의 반구형 그레인 형성전 전처리방법
JP2003124140A (ja) 半導体素子の製造方法
KR100390919B1 (ko) 반도체소자의 제조방법
KR101321424B1 (ko) 반도체 소자의 표면 처리 및 박막 성장 방법, 그리고 이를 구현하는 표면 처리 및 박막 성장 장치
KR100328360B1 (ko) 반구형 결정립의 제조 방법
KR100518228B1 (ko) 반도체 소자의 제조방법
JP2000012783A (ja) 半導体素子の製造方法
JP2003124314A (ja) 半導体素子の製造方法
US7052956B2 (en) Method for forming capacitor of semiconductor device
US7101435B2 (en) Methods for epitaxial silicon growth
KR100292218B1 (ko) 반도체소자제조방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR100250519B1 (ko) 반도체 소자의 제조방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100768726B1 (ko) 플라즈마 세정을 이용한 ＨＳＧ－Ｓｉ 형성방법
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
JP2003209193A (ja) 半導体素子のゲート電極形成方法
KR20000041947A (ko) 반응로 및 이를 이용한 단결정 실리콘층 형성방법
KR100537193B1 (ko) 캐패시터의 제조 방법
KR100266282B1 (ko) 반도체장치의 hsg박막 제조방법
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
TWI400746B (zh) Chemical Vapor Deposition of Thin Film Transistor and Its Pre - Deposition Structure
JP2000100806A (ja) 半導体素子の製造方法
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20050008060A (ko) 스토리지노드 전극 패턴의 세정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee