TW434656B - Method of forming hemispherical grain for semiconductor devices - Google Patents

Method of forming hemispherical grain for semiconductor devices Download PDF

Info

Publication number
TW434656B
TW434656B TW088119845A TW88119845A TW434656B TW 434656 B TW434656 B TW 434656B TW 088119845 A TW088119845 A TW 088119845A TW 88119845 A TW88119845 A TW 88119845A TW 434656 B TW434656 B TW 434656B
Authority
TW
Taiwan
Prior art keywords
scope
patent application
cleaning
cleaning step
situ
Prior art date
Application number
TW088119845A
Other languages
English (en)
Inventor
Jang-Hyeok Lee
Se-Hyoung Ryu
Chan-Sik Park
Eung-Yong Ahn
Yun-Young Kwon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW434656B publication Critical patent/TW434656B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

434 6 5 6 A7 經濟部智慧財產局員工消費合作社印製 Β7 五、發明說明(1 ) 發明背景 發明《达 本發明一般關於在矽上形成半球形顆粒(H&G)之方 法,並特別相關於在半球形顆粒生長前預清潔矽表面。 發明眢景 隨著半導體元件尺寸的遞減,可用於動態隨機存取記 憶體(DRAM)中之記憶體晶胞電容器的空間因而減少β 然而’重要的是,經改變比例的半導體元件具有足夠 大的電容量’以便保障DRAM晶胞適當的讀/寫操作^ 因此’對於在有限的面積中達到較大的電容量己有相 當大的努力。在半導體工業中所採用的主要方法為:(1) 減少介電薄膜的厚度;(2)增加儲存節點之有效表面:以 及(3)選擇具有高介電常數之材料。 一種增加儲存節點有效表面積之方法為在多晶矽儲存 節點表面上形成半球形顆粒。 習慣地,半球形顆粒可以在晶圓上沉積引晶層之後藉 由熱處理而被形成6用以形成半球形顆粒之製造方法的細 節被揭露於美國專利第5,696,014、5,629,223、及5,770,500 號中。 用以在矽上形成HSG之習知技藝包括藉由濕式蝕刻欲 清潔晶圓表面之步驟。供HSG生長用之預清潔方法為必須 者,因為其會在之後的熱處理期間増加矽原子之遷移。 本紙張尺度適用中®國家標準(CNS)A4規格(210 X 297公爱〉 ------ΓΙ1----^ ^ ---— lit*!------- (請先Μ讀背面之注意事項再填寫本頁) 4 經濟部智慧財產局#工消費合作社印製 A7 一__B7 五、發明說明(2 ) 習知技藝濕式預清潔方法的影響是在晶圓上非晶矽之 氫的終止。習知技藝仍然具有下列應被解決而達到高品質 的HSG之問題。 首先’不可避免在經預清潔的晶囿在準備狀態以便被 裝置至HSG生長腔室中時,該經預清潔的晶圓會暴露在大 氣中。 結果’會發生天然氧化物在晶®表面上被形成,即使 是晶圓藉由濕式蝕刻之方式被預清潔》 此外,若整個HSG生長程序在全自動製造線上被執 行,由於在設備之間時間的變換的緣故,而仍難於避免天 然氧化物在經預清潔的晶圓表面上之生長。 因此,將難於在底層薄膜表面上生長高品質的HSG。 此外,由於選擇性損失,也可能在鄰近的儲存節點之間進 行橋接問題。 第1圖顯示一證實根據習知技藝發生在具有HSG之相 鄰儲存節點中的橋接問題之示意圖。 參考第1圖,具有一位元線102與一儲存節點103之閘 極結構被形成,其中HSG 104以根據習知技藝之方法被形 成。根據習知技藝,只要間距大小隨著改變元件尺寸而縮 減,便難於避免在鄰近節點之間的橋接問題。 第2圖顯示一例示根據習知技藝之程序流程示意圖。 參考第2圖’供儲存節點用之多晶矽層被沉積2〇1並被 形成圖案202,以便界定一晶胞電容器之下電極β 在藉由濕式蝕刻而非原處清潔203之後,晶園被裝載 本紙張尺度適用中國國家標準(CNS>A4規格(210 « 297公爱) -------------I -------11111 «^ <請先Μ讀背面之注意事項再填寫本頁} 43465 A7 B7 五、發明說明(3 ) 至HSG生長反應器204中。其後,在步驟205期間被形成之 引晶層藉由熱處理而被轉換成HSG層206。 第3圖為根據習知技藝之HSG&序的囷線表示。傳統 的HSG生長程序包含起動、排氣 '引晶層之形成、及後來 的熱處理步驟。 根據習知技藝,在經非原處清潔的晶圓被裝載至HSG 生長反應器204之後,多晶矽晶核在該表面上藉由採用 Si2H6氣體而被形成。最後,HSG在反應器中藉由熱處理 而被形成206。 習知技藝當晶圓在非原處預清潔程序103與晶園裝載 程序104之間應該被保持在空氣中超過1〇分鐘時會經歷一 困難的問題。 這是因為當晶圓在被裝載至反應器204前被暴露在空 氣中時,天然氧化物在經形成囷案之多晶矽儲存節點上被 形成1其係導致在HSG生長206步驟期間的失效。 此外,若工廠自動裝置為了一連串的半導體處理步驟 而被採用,因為在非原處清潔步驟203與晶圓裝載步驟204 之間晶圓被不可避免地暴露至空氣中一段時間,情況會變 糟。 在多晶矽儲存節點表面上天然氧化物的存在會導致在 HSG生長上的失效。此外,因為在相鄰儲存節點之間的間 隔向下縮減至深-次-半-微米級(deep-sub-half-micrometer scale),故必須控制HSG顆粒的大小。 例如,如第1圖所示,在储存節點之垂直壁上生長的 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) (請先閲讀背面之注意事項再«(寫本頁: -裝!---—訂----- 經濟部智慧財產局員工消費合作社印製 6 經濟部智慧財.產局錢:.工消費合作社印製 A7 B7 五、發明說明(4) HSG顆粒可以橋接π〇至那些在鄰近節點上被形成的hsg 顆粒。 發明概委 因此’本發明之一目的為形成供半導體元件用之半球 形顆粒。 本發明另一目的為提供一種用以形成供半導體元件用 之無橋接現象的半球形顆粒之方法。 本發明又一目的為提供_種用以形成具有可控制顆粒 大小供半導體元件用之半球形顆粒之方法。 本發明再一目的為提供一種用以形成具有原處清潔表 面供半導體元件用之半球形顆粒的方法。 一種由本發明構成用以在半導體基材上形成半球形顆 粒之方法包含一個藉由以氟與惰性氣體組成之混合物所產 生的電漿來原處清潔晶圓之步驟。 根據本發明,原處清潔於初始傾斜步驟以範圍為2〇至 500瓦的RF電力以及具有範圍為〇.2: i〇〇至25: 100的混合 速率之氣體被執行。 一由本發明構成用以形成半球形顆粒之第二方法為藉 由局部地調整供表面用之原處電漿清潔程度來控制顆粒大 小〇 例如,供DRAM晶胞電容器用之鄰近的儲存節電的顆 粒大小可以藉由根據本發明在HSF生長反應器中調整原處 電漿清潔而被控制。 本紙張尺度適用中國國家標準(CNS)A4—規格(210x 297公爱) I I If—!·裝 — 訂·1ί — — ! * 線 <請先閲讀背面之注意事項再填寫本頁) 4 3 4 6 5 § A7 B7 經濟部智慧財產局員工消費合作社印裂 五、發明說明(5 ) 圈式之US短說明 被合併於本說明書中並構成本說明書的一部份之附呈 圖式例示構成本發明的數個實施例,並連同說明以幫助說 明本發明之原理》 在圖式中: 第1圖為具有一橋接問題之傳統HSG晶胞電容器的示 意橫截面圖; 第2圖為根據習知技藝例示之程序流程的示意圖: 第3囷為根據本發明例示供HSG生長用之程序流程的 示意時序圖; 第4圖為根據本發明之一實施例例示程序流程的示意 圖; 第5圖為根據本發明之一實施例例示供HSG生長用之 程序流程的示意時序圖; 第6圊為根據本發明之一實施例之HSG晶胞電容器的 示意橫截面圖; 4 第7圓為根據本發明之一實施例之HSG溝渠電容器的 示意橫截面圖; 第8圖為例示根據本發明之一實施例之原處電漿清潔 的HSG生長反應器之示意橫截面圖。 本查A較佳f施例之詳細說明 本發明之進一步特徵將會因一種在一半導體基材上形 成半球形顆粒之方法的說明,並連同本發明較佳實施例之 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)
S (請先閲it背面之;i意事項再填寫本頁)
— I---11 · I----I II 經濟部智慧財產局員-工消費合作社印製 A7 B7 五、發明說明(6 ) 附呈圖式而變得顯而易見,然而其不應被作為本發明之限 制,而僅供說明與了解之用。 第4圖為例示根據本發明之一實施例的程序流程之示 意圖。參考第4圖,一多晶矽層為了一晶胞電容||之儲存 節點而被形成’並且接著被形成圖案4〇2,以便界定各個 儲存節點。 其後’晶圓被裝載至HSG生長腔室403,隨之進行提 供供後來的電漿清潔程序用之氣體的程序4〇4。 較佳地’為了氣體的穩定流動,維持約5分鐘之排氣 可以被執行。現在’帶有惰性氣體之氟氣可以被導入反應 器中。 作為根據本發明之較佳實施例,來自SF6、Cl2、NF3、 Η;;、及Ch群組之其中一種氣體或是其組合可以被作為一 清潔氣趙。此外’來自Ar、He、Ne、Kr、Xe、Rn及Ν的 群組之其中一種氣體或是其組合可以被作為惰性氣體,其 係與氟氣一起被導入。 當RF電力被供應至生長反應器中時,一電漿被形成, 其中經離子化的氟氣目前能夠腐蝕晶圓表面。 較佳地’ SF6可以作為一清潔氣體。在此情況中,氟 原子的平均操作時間與擴散係數分別為〇·3秒與 500cm2/sec »所以,氟原子在具有1 Toor壓力的反應器中 可以移動約25 cm。 作為根據本發明之較佳實施例,用以產生電漿之RF 電力應該在20至500瓦的範圍中。其後,晶圓表面可以在 本紙張尺度適用中國國家標準(CNS)A4規格<2J0 X 297公釐) --------I--1·裝!| 訂·!!11 _線 (請先閱讀背面之注意事項再填寫本頁) 9 經濟部智慧財產局員工消費合作社印製 4 3 4 & 5 S A7 ----B7 五、發明說明(7 ) 生長反應器之電漿中,藉由舉起基座夾具使得晶圓位在經 離子化的原子之擴散長度處而被原處清潔4〇5。 在清潔氣體排氣之後,一引晶層被形成406。較佳地, 一多晶矽晶核可以在晶圓上藉由導入Si2H6氣體而被形 成。被形成在表面上的多晶矽晶核稍後被在後來的熱處理 程序中轉換成半球體顆粒407 » 第5圖為例示根據本發明之—實施例供hsg生長用之 程序流程的示意時序圖。參考第5圖,一個採用SF6 5 02與 Ar 503之氣體混合物之實施例被揭露。 較佳地,鐘形罩的溫度在傾斜步驟厚被保持在6〇〇至 800°C的溫度下。作為一供原處清潔用之排氣步驟,SF6# Ar可以被導入生長腔室中《在此情況下,腔室的壓力5〇1 可以被維持在10_3至10·4Τογγ下》 作為根據本發明之較佳實施例,SF6的流速可以被維 持在1.0〜200 seem中,並且Ar的流速可以被為保持在1〇至 30 seem中。此外,3卩6與八|·混合物的體積比例較佳地範圍 是從 100 : 0.2至 100 : 25。 現在,再次參考第5圓,一清潔電漿可以藉由採用8 seem的SF6、50 seem的Ar、以及50瓦的RF電力而被製造。 在此情況中,由於存在於表面上的天然氧化物,HSG生長 階段中的失效可以被觀察到。 此外,若SF6的流速太過,由於底層的過度蝕刻,側 壁的在沉積可以發生。當然,此導致在HSG生長階段上的 失效" 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公* ) I I I J--1 I I I I 1 * I I I — I · —— — —— — — /( C請先M讀背面之注意事項再填寫本頁) -I I 1« I I ϋ I f - 10 五
經濟部智慧財產局員土消費合作杜印製 A7 B7 發明說明(8) 作為根據本發明另一較佳實施例,原處電漿清潔時間 可以在5〜60秒的範圍中作變化。較佳地,從起動階段到 原處清潔階段的總時間可以是大約1 〇〇秒。 再次參考第5圖’基座夾具的高度可以被維持在〇〜2〇 mm。作為根據本發明之較佳實施例,基座夾具的高度在 原處清潔程序期間可以被維持在5 mm。 當原處清潔步驟被完成時,SF6與Ar氣體被抽出 在 此情況中’基座夾具的高度較佳地被保持在5〇〜1〇〇 mm。 更佳地,基座夾具506的高度可以被保持在80 min。 其後,多晶矽晶核藉由將Si2H6氣體導入反應器中而 被形成504。較佳地,Si2H<^體可以15 seem的速率流動150 秒。 現在,多晶矽晶核藉由後來的熱處理而被轉變成半球 形顆粒《作為根據本發明之較佳實施例,熱處理可以在 600〜800°C下進行250秒。 第6圖.為根據本發明之HSG晶胞的示意橫截面圓。參 考第6圖,一閘極結構60卜一儲存節點603、及一位元線602 在一基材600上被形成。 作為根據本發明之較佳實施例,半球形顆粒的顆粒大 小可以在一基材上被局部地變化。例如,在儲存節點603 頂部表面上的顆粒604相對大於在儲存節點603之側壁上的 顆粒605大。 這是由於在非等向性原處電漿清潔階段期間,儲存節 點603頂部表面比側壁表面更深地被清潔。結果,存在於 本紙張尺度適用中國國家標準(CNS)A4規格(2】0><297公篗) 裝--------訂---------線 <請先Μ讀背面之注意事項再填寫本頁) 11 A7 B7 43 牝 56 五、發明說明(9 ) 頂部表面上的天然氧化物變得比側壁上的更小。因此,在 頂部表面上的顆粒大小變得比側壁上的HSG之顆粒大小更 (請先閱讀背面之注意事項再填寫本R) 大。 根據本發明之控制HSG大小的獨特特徵可以被成功地 應用到深-次-半-微米(deep-sub-half-micrometer)DRAM 晶 胞電容器的製造上’其係解決在鄰近節點之間的橋接問 題。 第7圖為根據本發明之一實施例之HSG溝渠電容器的 示意橫截面囷。參考第7囷,一閘極結構7(H、一位元線702、 及一儲存節點703在一基材700上被形成。 因為HSG的顆粒大小可以藉由在原處電漿清潔階段期 間調整局部存在於半導趙元件表面上之天然氧化物的數量 而被控制,所以能夠以此類在相鄰的HSG之間的橋接不會 發生的方式,成功地在溝渠電容器之側壁上製造顆粒。 第8圖為例示根據本發明之原處電漿清潔程序之hsg 生長反應器的示意橫載面圖。 經濟部智慧財產局員工消費合作杜印製 參考第8圊,一氣體入口 802與一晶圓801被描述。Si2H6 與Ar的氣體混合物可以透過入口 802而被供應。較佳地, 基座央·具的高度可以被維持在〇 mm。 其後’一電漿藉由供應RF電力而被生產。晶圓可以 藉由利用升高基座失具〇〜20 mm而將晶圓暴露至電漿下而 被清潔。 雖然本發明已被例示與說明關於其例示性的實施例, 熟習此技者應了解的是可以於其中進行各種其他的改變、 本紙張尺度過用中國國家標準(CNS)A4規格(210 X 297公爱) 12 A7 ____B7_ 五、發明說明(10) 省略、及附加,而不會背離本發明之精神與範圍。 所以,本發明應被了解成不被限制於上述之特定實施 例,而包含所有可能的實施例,該等實施例係可以在關於 附呈申請.專利範圍所述特徵包圍的範圍與其相等刼中被具 體化。 元件標號 (請先閱讀背面之注意事項再填寫本頁) 經濟部智_慧財*產局員_工消費合作社印製 102 位元線 103 儲存節點 104 HSG 110 橋接 600 基材 601 閘極結構 602 位元線 603 儲存節點 604 頂部表面顆粒 605 侧壁顆粒 700 基材 701 閘極結構 702 位元線 703 儲存節點 801 晶圓 802 氣體入口 本紙張尺度適用中國國家標準(CNS)A4規格C210 X 297公釐) 13

Claims (1)

  1. Is 4346〇6 六、申請專利範圍 1.—種在基材上形成半球形顆粒的方法,係包含下列步 驟: 在該基材上形成供一儲存節點用之多晶矽層; 將該多晶矽層形成圖案; 在一HSG生長反應器中原處清潔該經形成囷案之 多晶梦層,以及 在該經清潔之多晶矽層上形成該半球形顆粒。 2_如申請專利範圍第1項之方法,其中該原處清潔之步 驟包含一乾式清潔方法。 3. 如申請專利範圍第1項之方法,其中該原處清潔之步 驟包含一採用氟與惰性氣體之混合物之乾式清潔方 法。 4. 如申請專利範圍第1項之方法,其中該原處清潔步驟 包含一個與一傾斜階段同時被執行之清潔步驟。 5. 如申請專利範圍第3項之方法,其中該氟氣體包含來 自SF6 ' Cl2、C1F3、NF3、H2、及ci4群組之其中一種 氣體或是其組合β 經濟部智慧財產局員工消費合作社印製 6. 如申請專利範圍第3項之方法,其中該惰性氣體包含 來自He、Ne 、Ar、Kr、Xe、1^及N的群組之其中_ 種氣體或是其組合。 7. 如申請專利範圍第1項之方法’其中該原處清潔步驟 包含藉由採用具有0.2 : 100〜25 : 1 〇〇之體積比SF, Ar 的氣體混合物之清潔步驟。 8. 如申請專利範圍第1項之方法,其中該原處清潔步驟 本紙張尺度適用中國國家標準(CNSXA4規格(210 X 297公爱> -14- A8B8C8D8 其中該原處清潔步驟 六、申請專利範圍 包含半導體元件的局部表面之非等向性清潔步驟β 9. 如申清專利範圍第1項之方法,其中該多晶矽層在氮 化物化合物層或是在氧化物化合物層上被形成。 10. 如中請專利範圍第!項之方法,其中該原處清潔步驟 包含在一反應器中以10-1 i Ο-4 τ〇ΓΓ的壓力清潔。 11. 如申請專利範圍第丨項之方法’其中該原處清潔步驟 包含在一反應器中於500〜7〇〇t的溫度下清潔。 12_如申請專利範圍第〗項之方法,其中該原處清潔步驟 包含清潔5〜60秒。 13.如申請專利範圍第1項之方法 包含在一電漿中乾式清潔。 14·如申清專利範圍第1項之方法,其中該原處清潔步驟 包含在一電漿中以20〜50瓦的RF電力乾式清潔》 15. 如申請專利範圍第1項之方法,其中該原處清潔步驟 包含藉由採用具有1〜200 seem流速的清潔氣體乾式清 潔。 16. 如申請專利範圍第1項之方法,其中該原處清潔步驟 包含以具有1 〇〜200 seem流速的Ar惰性氣體乾式清 潔。 17· —種在半導體基材上形成半球形顆粒的方法,係包含 下列步驟: 將該半導體基材裝載至一反應器中; 藉由提供由該清潔氣體與惰性氣體所產生的電 來清潔該半導體基材表面; 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — III — — I I 麵 I ! 1 ί靖先閱讀背面之ΐϋ項再填寫本頁) 經濟部智¾財產局貝·工消费合作社印製 漿 15 翼08 434656 六、申請專利範圍 從該反應器中移除該清潔氣體與惰性氣體; 將供HSG生長用之引晶氣體導入該反應器; (靖先閱讀背面之注意事項再填寫本頁> 在該基材表面上形成一供HSG生長用之引晶層; 以及 將該引晶層變成一半球形顆粒* 18_如申請專利範圍第17項之方法,其中該導入該清潔氣 想與該惰性氣艎之步驟包含導入具有1〜200 seem流速 的SF6與具有10-300流速的Ar,並具有0.25 : 100~25 : 1〇〇的體積比· 19. 如申請專利範圍第17項之方法,其中該原處清潔步驟 包含藉由調整0~20 mm的基座失具程度,以20〜500瓦 的RF電力,與〇.〇1〜o.ooi Torr的反應器壓力來清潔。 20. 如申請專利範圍第17項之方法,其中該移除該清潔氣 體與該惰性氣體之步驟包含下列步驟: 將該基座失具移動到20〜100 mm的程度;以及 關閉RF電力》 經濟部智慧財產局員工消費合作社印製 21‘如申請專利範圍第17項之方法,其中該原處清潔步驟 包含表面之非等向性清潔,藉此導致分別具有不同天 然氧化物數量的局部表面。 22.如申請專利範圍第17項之方法,其中該原處清潔步驟 包含在一電漿中維持5〜60秒的清潔方法^
    本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公4 ) 16
TW088119845A 1999-04-26 1999-11-15 Method of forming hemispherical grain for semiconductor devices TW434656B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014826A KR100328360B1 (ko) 1999-04-26 1999-04-26 반구형 결정립의 제조 방법

Publications (1)

Publication Number Publication Date
TW434656B true TW434656B (en) 2001-05-16

Family

ID=19582156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119845A TW434656B (en) 1999-04-26 1999-11-15 Method of forming hemispherical grain for semiconductor devices

Country Status (4)

Country Link
US (1) US6211010B1 (zh)
JP (1) JP4008625B2 (zh)
KR (1) KR100328360B1 (zh)
TW (1) TW434656B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
KR100360399B1 (ko) * 2000-03-07 2002-11-13 삼성전자 주식회사 반구형입자(hsg)막을 구비한 반도체소자의 제조방법
KR100768727B1 (ko) * 2001-01-12 2007-10-19 주성엔지니어링(주) 트렌치 내벽에만 선택적으로 HSG-Si를 형성시키는방법
KR100768726B1 (ko) * 2001-01-12 2007-10-19 주성엔지니어링(주) 플라즈마 세정을 이용한 HSG-Si 형성방법
KR100464648B1 (ko) 2002-03-13 2005-01-03 주식회사 하이닉스반도체 캐패시터 형성 방법
JP4470170B2 (ja) * 2004-11-30 2010-06-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407534A (en) 1993-12-10 1995-04-18 Micron Semiconductor, Inc. Method to prepare hemi-spherical grain (HSG) silicon using a fluorine based gas mixture and high vacuum anneal
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5634974A (en) 1995-11-03 1997-06-03 Micron Technologies, Inc. Method for forming hemispherical grained silicon
US5753559A (en) 1996-01-16 1998-05-19 United Microelectronics Corporation Method for growing hemispherical grain silicon
US5721171A (en) * 1996-02-29 1998-02-24 Micron Technology, Inc. Method for forming controllable surface enhanced three dimensional objects
US5770500A (en) 1996-11-15 1998-06-23 Micron Technology, Inc. Process for improving roughness of conductive layer
US5877052A (en) * 1998-06-11 1999-03-02 Vanguard International Semiconductor Corporation Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures

Also Published As

Publication number Publication date
US6211010B1 (en) 2001-04-03
JP4008625B2 (ja) 2007-11-14
KR20000067215A (ko) 2000-11-15
KR100328360B1 (ko) 2002-03-13
JP2000315780A (ja) 2000-11-14

Similar Documents

Publication Publication Date Title
CN106796883B (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
US5634974A (en) Method for forming hemispherical grained silicon
JP4864368B2 (ja) 気相堆積方法
JP2001068462A (ja) 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
KR0149194B1 (ko) 요철면을 갖는 실리콘막의 형성방법
TW434656B (en) Method of forming hemispherical grain for semiconductor devices
JP2006278436A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
TW449857B (en) Method for manufacturing capacitor lower electrode of semiconductor memory device
KR100414204B1 (ko) 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법
TW202226378A (zh) 選擇性各向異性金屬蝕刻
US20040102017A1 (en) Method of forming trench isolation structure
US20060021570A1 (en) Reduction in size of hemispherical grains of hemispherical grained film
JPH0620958A (ja) 粗いシリコン表面の形成およびその応用
US5909625A (en) Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device
US20060213616A1 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
JP2012114453A (ja) 表面を改善する方法
JP2001176807A (ja) 半導体装置の製造装置、製造方法およびクリーニング方法
JPH05175456A (ja) 半導体素子の製造方法
JP2002299315A (ja) 半導体装置の製造方法
KR100768726B1 (ko) 플라즈마 세정을 이용한 HSG-Si 형성방법
US20030180995A1 (en) Method for forming charge storage node
US6171955B1 (en) Method for forming hemispherical grained silicon structure
US6242278B1 (en) Method for forming polycrystal silicon film for semiconductor elements
EP0902462B1 (en) A method for manufacturing a capacitor lower electrode of a semiconductor memory device
JP2004047633A (ja) 成膜方法及び成膜装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees