TWI400746B

TWI400746B - Chemical Vapor Deposition of Thin Film Transistor and Its Pre - Deposition Structure

Info

Publication number: TWI400746B
Application number: TW97114697A
Authority: TW
Inventors: Chih Ta Wang
Original assignee: Century Display Shenxhen Co
Priority date: 2008-04-22
Filing date: 2008-04-22
Publication date: 2013-07-01
Also published as: TW200945418A

Description

薄膜電晶體之化學氣相沈積製作流程及其預沈積層構造

本發明係有關於一種薄膜電晶體製作流程及其預沈積層構造，尤指一種薄膜電晶體之化學氣相沈積製作流程及其預沈積層構造，利用預沈積而防止腔室中殘留物影響薄膜電晶體之電氣特性者。

請參閱第1圖，係一薄膜電晶體之構造示意圖。如圖所示，其主要係首先於一玻璃基板10上形成一源極(source)12及一汲極(drain)14之導電圖案層，並於源極12與汲極14之上表面分別形成一n＋摻雜非晶矽(n＋doped amorphous silicon；n＋a－Si)層125、145。

之後，於整體構造上覆蓋一非晶矽(amorphous silicon；a－Si)層17以及一氮化矽(silicon nitride；SiNx)層18。最後在氮化矽層18上源極12與汲極14位置之間形成一閘極(gate)16之導電圖案。

其中，非晶矽(a－Si)層17係為半導體層，氮化矽(SiNx)層18則為介電層。當於閘極16施加一電壓時，可於非晶矽層17構成之半導體層形成一通道，使源極12為汲極14間成為一導電通路。

一般而言，薄膜電晶體構造中n＋摻雜非晶矽層125、145、非晶矽層17及氮化矽層18係採用電漿輔助化學氣相沈積(Plasma Enhanced Chemica lVapor Deposition；PECVD)系統來成長，而其機台通常為集叢式架構。

請參閱第2圖，係集叢式(clusters)架構機台之示意圖。如圖所示，其主要構造係包含有一第一載入腔室(loading chamber)20、一第二載入腔室21、一加熱腔室(heating chamber)22、一第一製程腔室(process chamber)23、一第二製程腔室24、一第三製程腔室25及一傳送腔室(transfer chamber)26，該傳送腔室26中並設有一機械手臂(robot)27。

其中，第一載入腔室20與第二載入腔室22主要係用以將玻璃基板載入機台中，並實施抽真空之程序，令第一載八腔室20與第二載入腔室22中達到製程所需之壓力。

抽真空程序完成後，利用傳送腔室26中之機械手臂27將玻璃基板10傳送至加熱腔室22進行加熱，藉以去除玻璃基板10表面附著之水分子。加熱完成後，再以機械手臂27將玻璃基板10分別傳送到第一製程腔室23、第二製程腔室24及第三製程腔室25，分別進行各層構造之電漿輔助化學氣相沈積，如n＋摻雜非晶矽層125、145、非晶矽層17及氮化矽層18等等。

各製程完成後，再將玻璃基板10傳送到第一載入腔室20及第二載入腔室22，破真空後即可將玻璃基板10取出。

請參閱第3圖，係習用薄膜電晶體之化學氣相沈積流程圖。如圖所示，其製作流程之步驟首先為將玻璃基板傳送至載入腔室，如步驟301。載入玻璃基板後，實施抽真空程序，令載入腔室中降至製程所需之壓力，如步驟303。

壓力達成需求後，利用機械手臂將玻璃基板傳送到加熱腔室，如步驟305。在加熱腔室中對玻璃基板進行加熱，藉以去除附著於玻璃基板表面之水分子，如步驟307。

之後，即為正式之薄膜沈積，以機械手臂將玻璃基板傳送到各製程腔室分別進行預定之材質沈積，例如於第一製程腔室進行n＋摻雜之非晶矽沈積，於第二製程腔室進行非晶矽層之沈積，而第三製程腔室則進行氮化矽層之沈積，如步驟309。

薄膜成長完成後，將玻璃基板傳送至載入腔室，如步驟311。在載入腔室內進行降溫及破真空程序，如步驟313。最後則是將完成製程之玻璃基板取出，如步驟315，並進行腔室清洗(clean)之工作，以利於後續製程之進行，如步驟317。

一般在化學氣相沈積製程之後，需要進行腔室之清洗程序，藉以將腔室中殘留的先前製程物質移除。清洗過程主要係通入清洗氣體 (cleaning gas)，如氟基(Fluorine－base；F－base)或氯基(Chlorine－base；Cl－base)之氣體，進行電漿蝕刻(plasma etch)。

然而，無論何種清洗方式，難免都會有殘留的氟或氯或其他摻雜物的殘留(dopant residues)。而這些殘留物在化學氣相沈積製程中，很容易造成殘餘離子污染，使後續成膜的元件產生缺陷(defect)，對於薄膜電晶體元件之電性亦會造成不利的影響。

本發明之主要目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其主要係利用一預沈積程序，藉以排除異物殘留者。

本發明之次要目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其主要係利用一預沈積程序，而可優化薄膜電晶體元件之電氣特性者。

本發明之又一目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其預沈積程序係可採多層沈積，藉以提高異物排除或遮蔽之效果。

本發明之又一目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其預沈積層可包含有至少一氮化矽層及一非晶矽層者。

本發明之又一目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其預沈積層係為氮化矽層、非晶矽層、氮化矽層之三層結構者。

本發明之又一目的，在於提供一種薄膜電晶體之化學氣相沈積製作流程，其預沈積層係為介電層、半導體層、介電層之三層結構者。

為達成上述目的，本發明提供一種預沈積層構造，其主要係包含有：一第一氮化矽層，形成於一製程腔室之一承載台上；一非晶矽層，形成於該第一氮化矽層上；及一第二氮化矽層，形成於該非晶矽層上。

本發明尚提供薄膜電晶體之化學氣相沈積製作流程，其主要步驟包含有：將至少一基板由一治具傳送至一機台之一載入腔室；對該載入腔室抽真空至一預定壓力；將基板加熱至一預定溫度；對複數個製程腔室進行一預沈積之步驟；將基板依序傳送至各製程腔室，並於各製程腔室分別進行薄膜電晶體之各沈積步驟；將基板傳送至該載入腔室；及進行破真空之步驟，並將基板傳送回該治具中。

首先，請參閱第4圖，係本發明一較佳實施例之薄膜電晶體之構造示意圖。如圖所示，本發明之製作流程，主要係先於機台製程腔室之承載台70上形成一預沈積(pre－deposition)層75。該預沈積層75之製作流程，可於預沈積程序中將先前製程及清洗程序之氟或氯殘留(Fluorine or Chlorine residues)或其他摻雜物的殘留(dopant residues)加以排除，或加以遮蔽，可有效隔絕殘留異物對化學氣相沈積(Chemical Vapor Deposition)成膜之薄膜電晶體(Thin Film Transistor；TFT)元件之不良影響。

完成承載台70之預沈積層75之後，再將玻璃基板40載入機台之製程腔室中進行後續之薄膜電晶體沈積成形。

本實施例係先於玻璃基板40上形成一閘極(gate)46之導電圖案層，並於閘極46與玻璃基板40上覆蓋一氮化矽(silicon nitride；SiNx)層445。之後於閘極46上方位置覆蓋一非晶矽(amorphous silicon；a－Si)層47以及一n＋摻雜非晶矽(n＋doped amorphous silicon；n＋a－Si)層48。

源極(source)42及一汲極(drain)44則分別覆蓋於n＋摻雜非晶矽層48上方及兩側，最後於源極42與汲極44之上表面分別形成一絕緣保護層425。

其中，非晶矽(a－Si)層47係為半導體層，氮化矽(SiNx)層445則為介電層。當於閘極46施加一電壓時，可於非晶矽層47構成4半導體層形成一通道，使源極42為汲極44間成為一導電通路。

請參閱第5圖，係如第4圖所示預沈積層構造之局部放大示意圖。如圖所示，本發明預沈積層75之較佳結構為多層預沈積層。其中，以介電層、半導體層、介電層之三層結構為最佳。其中，三層結構之總厚度h應控制於200奈米(nm)以內。其中，三層結構之總厚度h又以小於100奈米為較佳。

本實施例係採第一層為氮化矽(SiNx)層751，第二層為非晶矽(a－Si)層753，第三層為氮化矽層755之結構。可有效排除、隔絕或覆蓋先前製程之氟(F)、氯(Cl)或其他摻雜物的殘留，為後續之成膜製程提供優良介電性之承載台70表面。

本發明之薄膜電晶體構造中，各元件皆採用電漿輔助化學氣相沈積(Plasma Enhanced Chemica lVapor Deposition；PECVD)系統來成長，並可採用批次式(batch type)架構之機台。

請參閱第6圖，係本發明一較佳實施例使用之批次式機台之示意圖。如圖所示，其批次式機台60之主要構造係包含有一載入腔室(loadinw and lock chamber)62、至少一製程腔室(process chamber)66及一傳送腔室(transfer chamber)64，該傳送腔室64中並設有一機械手臂(robot)67。

其中，載入腔室62與各製程腔室66中皆設有複數個承載台621、70，用以承載複數個玻璃基板40。由於個腔室皆可同時容納複數個玻璃基板40同時進行製程，其設備製程之產能可大幅提高。

載入腔室62係用以將玻璃基板40由治具(cassette)中載入機台，並分別放置於各承載台621中。玻璃基板40載入後，先實施抽真空之程序令載入腔室62中達到製程所需之壓力。抽真空程序完成後，則進行加熱至預定溫度之程序，並對各製程腔室66進行預沈積。

預沈積完成後，再利用傳送腔室64中之機械手臂67將玻璃基板40依序傳送至各製程腔室66，並放置於對應之承載台70上。各製程腔室66分別進行各層構造之電漿輔助化學氣相沈積(PECVD)，如閘極46、氮化矽層445、非晶矽層47、n＋摻雜非晶矽層48、源極42、汲極44及絕緣保護層425等等。

各製程完成後，再將玻璃基板40傳送到載入腔室62中，進行降溫及破真空後即可將玻璃基板40取出。

請參閱第7圖，係本發明一較佳實施例之製作流程圖。如圖所示，本發明製作流程之步驟首先為將複數個玻璃基板40傳送至載入腔室62，如步驟701。載入玻璃基板40後，實施抽真空程序，令載入腔室62中降至製程所需之壓力，如步驟703。

壓力達成需求後，開始加熱玻璃基板40使之達到預定之製程溫度，同時可去除附著於玻璃基板表面之水分子，如步驟705。加熱完成後，即可開始對各製程腔室66實施預沈積流程，於承載台70上分別形成一預沈積層75，如步驟707。

完成預沈積之後，即為正式元件之薄膜沈積。以機械手臂67將玻璃基板40傳送到各製程腔室66分別進行預定之材質沈積，例如閘極46、氮化矽層445、非晶矽層47、n＋摻雜非晶矽層48、源極42、汲極44及絕緣保護層425等等，如步驟709。

薄膜成長完成後，將玻璃基板40傳送至載入腔室62，如步驟711。在載入腔室62內進行降溫及破真空程序，如步驟713。最後則是將完成製程之玻璃基板40取出，並放置回治具中，如步驟715。另外需進行腔室清洗(clean)之工作，以利於後續製程之進行，如步驟717。

請參閱第8圖，係本發明一較佳實施例之預沈積流程圖。由於本發明之預沈積層係以多層預沈積層效果為較佳，其中，又以介電層、半導體層、介電層之三層預沈積層之較果為最佳。其最佳之預沈積流程係如圖所示。

首先於各製程腔室66之承載台70上預沈積一氮化矽層751，做為第一層介電層，如步驟771。再於該氮化矽層751上預沈積形成一非晶矽層753，做為一半導體層，如步驟773。最後，則於該非晶矽層753上預沈積而形成一氮化矽層755，而完成介電層、半導體層、介電層之三層預沈積層構造，如步驟775。

其中，預沈積流程中之預定壓力需介於0.2至3.0豪巴(mbar)之間或1.0~2.0毫托耳(mTorr)之間，並以0.4至2.0豪巴之間或1.2~1.5毫托耳(mTorr)之間為最佳。預沈積流程之預定溫度需介於攝氏100至400度之間。

第一層氮化矽層751、非晶矽層753及第二層氮化矽層755之成膜過程需於各製程腔室66導入氫化矽(SiH₄ )、氨氣(NH₃ )、氫氣(H₂ )、一氧化二氮(N₂ O)及氮氣(N₂ )。並於各載入腔室66中導入一電漿源射頻功率(RF Power)，該電漿源射頻功率係小於2000瓦(W)為較佳。

經實驗證實，本發明之製作流程所生產之薄膜電晶體相較於一般生產流程者，具有相當優異之電氣特性。

前述本發明之製作流程亦可使用於如第2圖所示之叢集式架構機台，或用以製作如第1圖所示之薄膜電晶體，皆可大幅提高薄膜電晶體之電氣特性。

以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，即凡依本發明申請專利範圍所述之形狀、構造、特徵、方法及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

10‧‧‧玻璃基板

12‧‧‧源極

125‧‧‧n＋摻雜非晶矽層

14‧‧‧汲極

145‧‧‧n＋摻雜非晶矽層

16‧‧‧閘極

17‧‧‧非晶矽層

18‧‧‧氮化矽層

20‧‧‧第一載入腔室

21‧‧‧第二載入腔室

22‧‧‧加熱腔室

23‧‧‧第一製程腔室

24‧‧‧第二製程腔室

25‧‧‧第三製程腔室

26‧‧‧傳送腔室

27‧‧‧機械手臂

40‧‧‧玻璃基板

42‧‧‧源極

425‧‧‧絕緣保護層

44‧‧‧汲極

445‧‧‧氮化矽層

46‧‧‧閘極

47‧‧‧非晶矽層

48‧‧‧n＋摻雜非晶矽層

60‧‧‧批次式機台

62‧‧‧載入腔室

621‧‧‧承載台

64‧‧‧傳送腔室

66‧‧‧製程腔室

67‧‧‧機械手臂

70‧‧‧承載台

75‧‧‧預沈積層

751‧‧‧氮化矽層

753‧‧‧非晶矽層

755‧‧‧氮化矽層

第1圖：係一薄膜電晶體之構造示意圖。

第2圖：係集叢式架構機台之示意圖。

第3圖：係習用薄膜電晶體之化學氣相沈積流程圖。

第4圖：係本發明一較佳實施例之薄膜電晶體之構造及承載台示意圖。

第5圖：係如第4圖所示預沈積層構造之局部放大示意圖。

第6圖：係本發明一較佳實施例使用之批次式機台之示意圖。

第7圖：係本發明一較佳實施例之製作流程圖。

第8圖：係本發明一較佳實施例之預沈積流程圖。

Claims

一種預沈積層構造，其主要係包含有：一第一氮化矽層，形成於一製程腔室之一承載台上；一非晶矽層，形成於該第一氮化矽層上；及一第二氮化矽層，形成於該非晶矽層上。
如申請專利範圍第1項所述之預沈積層構造，其中該第一氮化矽層、非晶矽層及第二氮化矽層之總厚度係小於200奈米者。
如申請專利範圍第2項所述之預沈積層構造，其中該第一氮化矽層、非晶矽層及第二氮化矽層之總厚度係以小於100奈米為較佳。
一種薄膜電晶體之化學氣相沈積製作流程，其主要步驟包含有：將至少一基板由一治具傳送至一機台之一載入腔室；對該載入腔室抽真空至一預定壓力；將基板加熱至一預定溫度；對複數個製程腔室進行一預沈積之步驟，其中該預沉積步驟為先於各制程腔室之複數個承載台上分別形成一第一氮化矽層，再形成一非晶矽層與該第一氮化矽層上，最後形成一第二氮化矽層與該非晶矽層上；將基板依序傳送至各製程腔室，並於各製程腔室分別進行薄膜電晶體之各沈積步驟；將基板傳送至該載入腔室；及進行破真空之步驟，並將基板傳送回該治具中。
如申請專利範圍第4項所述之製作流程，其中該預定壓力係介於0.2至3.0豪巴之間或1.0~2.0毫托耳(mTorr)之間。
如申請專利範圍第4項所述之製作流程，其中該預定壓力係以0.4至2.0豪巴之間或1.2~1.5毫托耳(mTorr)之間。
如申請專利範圍第4項所述之製作流程，其中該預定溫度係介於攝氏100至400度之間。
如申請專利範圍第4項所述之製作流程，其中該第一氮化矽之沈積步驟包含有：於各製程腔室導入氫化矽、氨氣、氫氣、一氧化二氮及氮氣；於各製程腔室導入一電漿源射頻功率；及形成該第一氮化矽層。
如申請專利範圍第8項所述之製作流程，其中該電漿源射頻功率係小於2000瓦者。
如申請專利範圍第4項所述之製作流程，其中該非晶矽之沈積步驟包含有：於各製程腔室導入氫化矽、氨氣、氫氣、一氧化二氮及氮氣；於各製程腔室導入一電漿源射頻功率；及形成該非晶矽層。
如申請專利範圍第10項所述之製作流程，其中該電漿源射頻功率係小於2000瓦者。
如申請專利範圍第4項所述之製作流程，其中該第二氮化矽之沈積步驟包含有：於各製程腔室導入氫化矽、氨氣、氫氣、一氧化二氮及氮氣；於各製程腔室導入一電漿源射頻功率；及形成該第二氮化矽層。
如申請專利範圍第12項所述之製作流程，其中該電漿源射頻功率係小於2000瓦者。
如申請專利範圍第4項所述之製作流程，其中該預沈積步驟中，該第一氮化矽層、非晶矽層及第二氮化矽層之總厚度係小於200奈米者。
如申請專利範圍第14項所述之製作流程，其中該第一氮化矽層、非晶矽層及第二氮化矽層之總厚度係以小於100奈米為較佳。
如申請專利範圍第4項所述之製作流程，尚包含有一各腔室之清洗步驟。
如申請專利範圍第4項所述之製作流程，其中該機台係為一批次型機台。