KR100368305B1 - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR100368305B1
KR100368305B1 KR10-2000-0085135A KR20000085135A KR100368305B1 KR 100368305 B1 KR100368305 B1 KR 100368305B1 KR 20000085135 A KR20000085135 A KR 20000085135A KR 100368305 B1 KR100368305 B1 KR 100368305B1
Authority
KR
South Korea
Prior art keywords
contact plug
forming
semiconductor device
cleaning
temperature
Prior art date
Application number
KR10-2000-0085135A
Other languages
English (en)
Other versions
KR20020055882A (ko
Inventor
정우석
신동석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0085135A priority Critical patent/KR100368305B1/ko
Publication of KR20020055882A publication Critical patent/KR20020055882A/ko
Application granted granted Critical
Publication of KR100368305B1 publication Critical patent/KR100368305B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 셀 사이즈 축소로 인한 콘택 플러그의 콘택 저항을 개선시키기 위해 적용되는 선택적 에피텍셜 성장(SEG) 기술을 이용한 반도체 소자의 콘택 플러그 형성 방법에 있어서, 콘택 플러그를 형성하기 위한 SEG 공정 직전에 SEG 공정 챔버 내에서 인-시튜로 적당량의 HCl을 흘려주므로, SEG 공정시 비정상 성장을 유발시키는 요인인 금속 불순물과 같은 오염 물질이 제거되어 양호한 콘택 플러그를 얻을 수 있고, 또한 콘택홀 저면의 손상 층이 제거되어 콘택 플러그의 콘택 저항을 개선시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법에 관하여 기술된다.

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming a contact plug in a semiconductor device}
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 선택적 에피텍셜 성장(Selective Epitaxial Growth; 이하 SEG라 칭함) 기술을 이용하여 콘택 플러그(contact plug)를 형성하는 방법에 관한 것이다.
일반적으로, 반도체 소자가 고집적화 되어감에 따라 소자의 셀 사이즈(cell size)가 축소되면서, 콘택홀의 크기가 작아질 뿐만 아니라, 애스팩트 비(aspect ratio) 역시 증가하게 되어 콘택홀 매립 공정에 어려움을 겪고 있다. 콘택홀을 용이하게 매립시키기 위해, 스텝 커버리지(step coverage) 특성이 우수한 물질을 사용한 별도의 공정으로 콘택홀을 매립시켜 콘택 플러그를 형성하고 있다. 콘택 플러그를 형성하는 방법중 최근에 SEG 기술을 많이 적용하고 있다. SEG 기술의 반도체 소자 이용 가능성은 셀 사이즈의 축소와 공정 단순화 차원에서 높이 평가되고 있다.
콘택 플러그 형성 물질로 비정질 실리콘을 많이 사용하고 있는데, 비정질 실리콘은 도핑 농도를 자유롭게 조절할 수 있고, 스텝 커버리지가 우수하여 보이드(void) 없이 갭-필(gap-fill)이 가능하다. 그러나, 비정질 실리콘은 계면 불일치와 산화막으로 인해 저항 증가 요인이 존재하기 때문에, 셀 사이즈가 축소되면서 콘택 플러그의 저항이 문제가 되고 있고, 높은 저항은 소자 동작에 악역향을 미칠 수 있다. 이러한 문제를 해결하고, 공정 단순화를 위해 SEG 기술을 이용하여 콘택 플러그를 형성하고 있다. 그런데, 최근 새로운 게이트 구조로 금속 게이트(metal gate)가 부각되면서 SEG 기술을 이용한 콘택 플러그 형성에 어려움을 겪게 하고 있는데, 이를 도 1a 내지 도 1c를 참조하여 설명하기로 한다.
도 1a 내지 도 1c는 종래 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11)상에 금속 게이트(12)를 형성하고, 금속 게이트(12)상에 층간 절연막(13)을 형성한다. 층간 절연막(13)의 일부분을 식각하여 콘택홀(14)을 형성한다. 콘택홀(14) 형성을 위한 식각 공정에 의해 콘택홀(14) 저면의 반도체 기판(11)이 식각 손상(15)을 입게된다. 금속 게이트(12)를 형성하기 위한 식각 공정에서 발생된 금속 불순물 등과 같은 오염 물질들을 콘택홀(14)이 형성된 층간 절연막(13)의 표면으로부터 제거하기 위하여, 제 1 세정 공정을 실시한다. 제 1 세정 공정은 SEG 기술을 이용하여 콘택 플러그를 형성하기 전에 익스-시튜 세정(ex-situ cleaning)으로 실시하며, H2SO4및 HF를 베이스(base)로 한다.
도 1b를 참조하면, 제 1 세정 공정을 완료한 후, LPCVD 챔버(chamber)안에서 자연 산화막을 제거하기 위한 제 2 세정 공정을 실시한다. 제 2 세정 공정은 인-시튜 세정(in-situ cleaning)으로 실시하며, H2-베이크(bake) 방법으로 한다.
도 1c를 참조하면, H2-베이크 방법에 의한 제 2 세정 공정을 실시한 직후에 LPCVD 챔버에 DCS(diclorosilane; SiCl2H2), HCl, H2가 공정 가스(process gas)로 포함되는 SEG 성장 공정으로 콘택홀(14) 내부에 콘택 플러그(16)를 형성한다.
상기한 종래 방법으로 SEG 콘택 플러그(16)를 형성함에 있어, 콘택홀(14)을 형성하기 위한 식각 공정으로 콘택홀(14)을 저면을 이루는 반도체 기판(11)에 식각손상(15)이 생기게 되고, 콘택홀(14)을 형성한 후에는 층간 절연막(13)의 표면에 금속 게이트(12)를 형성할 때 발생된 금속 불순물과 같은 오염 물질이 존재하게 된다. 오염 물질을 제거하기 위하여 익스-시튜 세정을 하게 되는데, 일부 금속 불순물 예를 들어, 알루미늄(Al) 이나 타이타늄(Ti) 등과 같은 일부 금속 불순물은 H2SO4및 HF를 베이스로 하는 습식 세정으로 완전히 제거하기가 어렵다. 이와 같이 금속 불순물이 남아있는 상태에서 SEG 성장 공정을 진행하게 되면, 금속 불순물로 SEG 성장의 핵으로 작용하여 원하는 선택 성장이 이루어지지 않아 도 1c에 도시된 바와 같이 콘택 플러그(16)의 상단에 비정상 성장(abnormal growth) 부분(16a)이 생기게 되어 소자의 불량요인으로 작용하게 된다. 비정상 성장 부분(16a)이 생기지 않게 하기 위해서는 잔존하는 금속 불순물을 완전히 제거해야 하는데, 이를 위해 과도한 습식 세정을 할 경우 콘택홀(14) 저면의 식각 손상(15) 부분에서 과도한 식각이 이루어져 그로 인한 소자의 열화를 막을 수 없게 된다.
따라서, 본 발명은 반도체 소자의 셀 사이즈 축소로 인한 콘택 플러그의 콘택 저항을 개선시키기 위해 적용되는 SEG 기술을 이용한 반도체 소자의 콘택 플러그 형성 방법에 있어서, 콘택 플러그를 형성하기 위한 SEG 공정 직전에 SEG 공정 챔버 내에서 인-시튜로 적당량의 HCl을 흘려주어 금속 게이트 형성시에 발생된 금속 불순물을 제거하므로, SEG 공정시 금속 불순물로 인한 비정상 성장을 방지하므로 양호한 콘택 플러그를 얻을 수 있고, 또한 콘택홀 저면의 손상 층이 제거되어 콘택 플러그의 콘택 저항을 개선시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법은 층간 절연막에 콘택홀이 형성된 반도체 기판이 제공되는 단계; H2SO4및 HF를 베이스로 한 제 1 세정 공정을 실시하는 단계; H2-베이크 방법으로 제 2 세정 공정을 실시하는 단계; HCl 가스 분위기에서 제 3 세정 공정을 실시하는 단계; 및 SEG 성장 공정으로 상기 콘택홀 내에 콘택 플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기에서, 제 1 세정 공정은 H2SO4와 H2O2를 4∼50 : 1 의 비율로 맞춘 용액에 5 내지 20분 동안 담근 다음, 50∼100 : 1의 HF 용액에 10 내지 30초 동안 넣어 금속 불순물을 제거하는 익스-시튜 세정으로 실시한다.
제 2 세정 공정은 LPCVD 챔버 안에 H2를 10 내지 150slm으로 흘려주어 급속 열처리나 반응로 열처리로 자연 산화막을 제거하는 인-시튜 세정으로 실시한다.
제 3 세정 공정은 상기 제 2 세정 공정의 H2가스 흐름을 그대로 유지하고, 온도를 SEG 성장 온도인 780 내지 930℃의 온도로 하고, 압력을 SEG 성장 압력인 20 내지 250Torr로 하며, 0.01 내지 0.3slm으로 HCl 가스를 흘려주어 금속 불순물을 제거하는 인-시튜 세정으로 실시한다.
SEG 성장 공정은 상기 제 3 세정의 조건을 그대로 유지한 상태에서 LPCVD 챔버에 DCS나 DCS/HCl과 같은 공정 가스를 유입하여 실시한다.
도 1a 내지 도 1c는 종래 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 반도체 기판 12, 22: 금속 게이트
13, 23: 층간 절연막 14, 24: 콘택홀
15, 25: 식각 손상 16, 26: 콘택 플러그
16a: 비정상 성장 부분
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체 소자의 콘택 플러그 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(21)상에 금속 게이트(22)를 형성하고, 금속 게이트(22)상에 층간 절연막(23)을 형성한다. 층간 절연막(23)의 일부분을 식각하여 콘택홀(24)을 형성한다. 콘택홀(24) 형성을 위한 식각 공정에 의해 콘택홀(24) 저면의 반도체 기판(21)이 식각 손상(25)을 입게된다. 금속 게이트(22)를 형성하기 위한 식각 공정에서 발생된 금속 불순물 등과 같은 오염 물질들을 콘택홀(24)이 형성된 층간 절연막(23)의 표면으로부터 제거하기 위하여, 제 1 세정 공정을 실시한다. 제 1 세정 공정은 SEG 기술을 이용하여 콘택 플러그를 형성하기 전에 익스-시튜 세정(ex-situ cleaning)으로 실시하며, H2SO4및 HF를 베이스(base)로 한다.
상기에서, H2SO4및 HF를 베이스로 하는 익스-시튜 세정은 H2SO4와 H2O2를 4∼50 : 1 의 비율로 맞춘 용액에 5 내지 20분 동안 담근 다음, 50∼100 : 1의 HF 용액에 10 내지 30초 동안 담근다. 여기서, H2SO4와 H2O2혼합된 용액은 80 내지120℃ 온도를 유지한다. 오염 물질을 제거하기 위하여 익스-시튜 세정을 하게 되는데, 종래의 기술에서 설명했다시피, 일부 금속 불순물 예를 들어, 알루미늄(Al) 이나 타이타늄(Ti) 등과 같은 일부 금속 불순물은 H2SO4및 HF를 베이스로 하는 습식 세정으로 완전히 제거하기가 어려워, 도 1c에 도시된 바와 같이 콘택 플러그(16)의 상단에 비정상 성장 부분(16a)이 생기게 되어 소자의 불량요인으로 작용하게 된다.
도 2b를 참조하면, 제 1 세정 공정을 완료한 후, LPCVD 챔버(chamber)안에서 자연 산화막을 제거하기 위한 제 2 세정 공정을 실시한다. 제 2 세정 공정은 인-시튜 세정(in-situ cleaning)으로 실시하며, H2-베이크(bake) 방법으로 한다.
상기에서, H2-베이크 방법을 사용하는 인-시튜 세정은 H2를 10 내지 150slm으로 흘려주면서 약 950℃의 온도까지 순간적으로 온도를 올렸다가 SEG 성장 온도인 780 내지 930℃의 온도까지 떨어뜨리는 급속 열처리(RTP)로 자연 산화막을 제거하거나, 800 내지 900℃의 온도에서 일정시간 예를 들어, 10 내지 60분 동안 머무는 반응로 열처리로 자연 산화막을 제거한다.
도 2c를 참조하면, H2-베이크 방법을 사용하는 인-시튜 세정이 완료된 시점에서 층간 절연막(23)의 표면에 잔존하는 금속 불순물을 완전히 제거하기 위하여 제 3 세정 공정을 실시한다. 제 3 세정 공정은 HCl 가스 분위기에서 인-시튜 세정으로 실시하는데, 이때 LPCVD 챔버 내부의 조건은 제 2 세정 공정의 H2가스 흐름을 그대로 유지하고, 온도를 SEG 성장 온도인 780 내지 930℃의 온도로 하고, 압력을SEG 성장 압력인 20 내지 250Torr로 한다. HCl 가스를 사용하는 제 3 세정 공정에서 HCl 가스는 0.01 내지 0.3slm으로 흘려주고, 실시 시간은 반도체 기판(21) 소모량이 100Å 이하가 되도록 한다. HCl 가스는 금속 할로겐화물(metal halide) 형성 가능성이 높은 물질로서 알루미늄이나 타이타늄 등과 같은 H2SO4및 HF를 베이스로 하는 습식 세정으로 제거하기 어려운 금속 불순물을 효과적으로 제거할 수 있는 특징이 있어, 잔존하는 금속 불순물은 완전히 제거되며, 또한 HCl 세정 동안 식각 손상(25) 부분도 어느 정도 제거되어 식각 손상의 회복 효과도 얻을 수 있다.
2d를 참조하면, 제 3 세정의 조건을 그대로 유지한 상태에서 LPCVD 챔버에 DCS(diclorosilane; SiCl2H2), HCl가 공정 가스(process gas)로 포함되는 SEG 성장 공정으로 콘택홀(24) 내부에 콘택 플러그(26)를 형성한다. 여기서, DCS는 0.1 내지 2slm 범위로 유입하고, HCl은 3slm 이하로 유입한다. 단, HCl은 챔버 내로 별도로 유입하지 않아도 무방하다.
상기에서, 압력은 온도에 비례하여 조절하는데, 온도가 낮아질수록 압력도 낮아져야 한다. SEG 성장 공정은 인-시튜 도핑 조건에서 주로 실시하는데, 인-시튜 도핑 농도를 증가시키기 위해 도핑 가스 흐름(doping gas flow)을 증가시키거나, SEG 공정 압력을 증가시키기도 한다. 인-시튜 도핑은 PH3(1∼10% in H2)를 사용하며, 500 내지 2500sccm (1%기준) 정도 흘려주며, 인-시튜 도핑 레벨이 5 × 1019atoms/cc 이상이 되도록 한다.
상기한 본 발명의 실시 예에 의하면, SEG 기술을 이용하여 콘택 플러그를 형성함에 있어, H2SO4및 HF를 베이스로 하는 제 1 세정 공정으로 금속 불순물을 일부 제거하고, H2-베이크 방법을 사용하는 제 2 세정 공정으로 자연 산화막을 제거하고, 제 2 세정 공정의 조건에서 온도와 압력을 SEG 공정 조건과 동일하게 한 후 HCl 가스를 사용하는 제 3 세정 공정으로 잔존하는 금속 불순물을 완전히 제거함은 물론 콘택홀 저면의 기판 손상 부분을 회복시키고, 제 3 세정 공정의 조건에서 콘택 플러그 형성을 위한 원료 물질을 공급하여 SEG 콘택 플러그를 완성시킨다.
상기한 바와 같이, 본 발명은 H2-베이크 공정과 SEG 성장 공정 사이에 HCl 세정 공정을 도입하는 간단하면서 획기적인 방법에 의해 SEG 콘택 플러그의 비정상 성장을 방지하므로, SEG 기술을 반도체 제조 공정에 용이하게 적용 가능하게 할뿐만 아니라 SEG 콘택 플러그 형성 기술을 향상으로 반도체 소자의 고집적화를 실현시킬 수 있다.

Claims (14)

  1. 층간 절연막에 콘택홀이 형성된 반도체 기판이 제공되는 단계;
    H2SO4및 HF를 베이스로 한 제 1 세정 공정을 실시하는 단계;
    H2-베이크 방법으로 제 2 세정 공정을 실시하는 단계;
    HCl 가스 분위기에서 제 3 세정 공정을 실시하는 단계; 및
    SEG 성장 공정으로 상기 콘택홀 내에 콘택 플러그를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 세정 공정은 H2SO4와 H2O2를 4∼50 : 1 의 비율로 맞춘 용액에 5 내지 20분 동안 담근 다음, 50∼100 : 1의 HF 용액에 10 내지 30초 동안 넣어 금속 불순물을 제거하는 익스-시튜 세정으로 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  3. 제 2 항에 있어서,
    상기 H2SO4와 H2O2혼합된 용액은 80 내지 120℃ 온도를 유지하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 세정 공정은 LPCVD 챔버 안에 H2를 10 내지 150slm으로 흘려주어 자연 산화막을 제거하는 인-시튜 세정으로 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 제 2 세정 공정은 약 950℃의 온도까지 순간적으로 온도를 올렸다가 SEG 성장 온도인 780 내지 930℃의 온도까지 떨어뜨리는 급속 열처리로 자연 산화막을 제거하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  6. 제 1 항 또는 제 4 항에 있어서,
    상기 제 2 세정 공정은 800 내지 900℃의 온도에서 10 내지 60분 동안 머무는 반응로 열처리로 자연 산화막을 제거하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  7. 제 1 항에 있어서,
    제 3 세정 공정은 상기 제 2 세정 공정의 H2가스 흐름을 그대로 유지하고, 온도를 SEG 성장 온도인 780 내지 930℃의 온도로 하고, 압력을 SEG 성장 압력인 20 내지 250Torr로 하며, 0.01 내지 0.3slm으로 HCl 가스를 흘려주어 금속 불순물을 제거하는 인-시튜 세정으로 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  8. 제 1 항에 있어서,
    상기 SEG 성장 공정은 상기 제 3 세정의 조건을 그대로 유지한 상태에서 LPCVD 챔버에 공정 가스를 유입하여 상기 콘택 플러그를 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  9. 제 8 항에 있어서,
    상기 공정 가스는 DCS를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  10. 제 8 항에 있어서,
    상기 공정 가스는 DCS 및 HCl를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 DCS는 0.1 내지 2slm 범위로 유입하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  12. 제 10 항에 있어서,
    상기 HCl은 3slm 이하로 유입하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  13. 제 1 항에 있어서,
    상기 SEG 성장 공정은 인-시튜 도핑으로 실시하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  14. 제 13 항에 있어서,
    상기 인-시튜 도핑은 PH3(1∼10% in H2)를 사용하며, 500 내지 2500sccm (1%기준) 정도 흘려주며, 인-시튜 도핑 레벨이 5 × 1019atoms/cc 보다 높도록 하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
KR10-2000-0085135A 2000-12-29 2000-12-29 반도체 소자의 콘택 플러그 형성 방법 KR100368305B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085135A KR100368305B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085135A KR100368305B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020055882A KR20020055882A (ko) 2002-07-10
KR100368305B1 true KR100368305B1 (ko) 2003-01-24

Family

ID=27688405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085135A KR100368305B1 (ko) 2000-12-29 2000-12-29 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100368305B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952832A (ja) * 1982-09-20 1984-03-27 Matsushita Electric Ind Co Ltd 選択エピタキシヤル成長法
JPH09320983A (ja) * 1996-06-01 1997-12-12 Nissan Motor Co Ltd 半導体装置の製造方法
KR100218729B1 (ko) * 1995-12-27 1999-09-01 김영환 반도체 소자의 콘택 형성방법
KR20000025917A (ko) * 1998-10-15 2000-05-06 김영환 반도체소자의 콘택플러그 형성방법
JP2000306922A (ja) * 1999-04-22 2000-11-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952832A (ja) * 1982-09-20 1984-03-27 Matsushita Electric Ind Co Ltd 選択エピタキシヤル成長法
KR100218729B1 (ko) * 1995-12-27 1999-09-01 김영환 반도체 소자의 콘택 형성방법
JPH09320983A (ja) * 1996-06-01 1997-12-12 Nissan Motor Co Ltd 半導体装置の製造方法
KR20000025917A (ko) * 1998-10-15 2000-05-06 김영환 반도체소자의 콘택플러그 형성방법
JP2000306922A (ja) * 1999-04-22 2000-11-02 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20020055882A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR100446316B1 (ko) 반도체장치의 콘택플러그 형성 방법
KR100706798B1 (ko) 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
JP2006310717A (ja) 固相エピタキシー方式を用いた半導体素子及びその製造方法
KR100390919B1 (ko) 반도체소자의 제조방법
KR100455725B1 (ko) 반도체소자의 플러그 형성방법
US20030005881A1 (en) Method for forming contact plug of semiconductor device
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
KR100529395B1 (ko) 이중 에피층 콘택 플러그 구조를 구비하는 반도체 소자 및그 제조 방법
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
KR100518228B1 (ko) 반도체 소자의 제조방법
CN111933572A (zh) 半导体结构及其制作方法
JP2003124314A (ja) 半導体素子の製造方法
KR100515723B1 (ko) 집적회로와그제조방법
KR100368305B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100611473B1 (ko) 반도체 소자 제조 방법
KR100414947B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100372640B1 (ko) 선택적 에피택셜 성장을 이용한 콘택 플러그 형성방법
KR100717811B1 (ko) 반도체 소자의 콘택 형성 방법
US6713387B2 (en) Method for forming contact plug in semiconductor device
KR100376258B1 (ko) 반도체 소자의 플러그 형성 방법
JP5278132B2 (ja) 半導体装置の製造方法
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100570217B1 (ko) 반도체 장치의 결함 제거방법
KR100716653B1 (ko) 고상에피택시 방법을 이용한 반도체소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee