KR100515723B1 - 집적회로와그제조방법 - Google Patents

집적회로와그제조방법 Download PDF

Info

Publication number
KR100515723B1
KR100515723B1 KR10-1998-0015450A KR19980015450A KR100515723B1 KR 100515723 B1 KR100515723 B1 KR 100515723B1 KR 19980015450 A KR19980015450 A KR 19980015450A KR 100515723 B1 KR100515723 B1 KR 100515723B1
Authority
KR
South Korea
Prior art keywords
self
layer
leveling
gap
deposited
Prior art date
Application number
KR10-1998-0015450A
Other languages
English (en)
Other versions
KR19980081850A (ko
Inventor
마티아스 일크
디르크 토벤
페터 바이간트
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR19980081850A publication Critical patent/KR19980081850A/ko
Application granted granted Critical
Publication of KR100515723B1 publication Critical patent/KR100515723B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 반도체 구조의 인접한 게이트 전극 사이의 갭을 충전시키는 방법에 관한 것이다. 자기-평탄화 재료가 상기 구조물 상부에 증착된다. 이러한 재료의 제 1 부분은 갭을 충전하기 위해 게이트 전극 사이로 흐르고, 이러한 재료의 제 2 부분은 평탄한 표면을 가진 층을 형성하도록 게이트 전극의 최상부와 갭 상부에 증착된다. 아인산 도펀트는 자기-평탄화 재료의 제 2 부분내에 형성된다. 그러므로, 비교적 작은 갭은 효과적으로 충전되어 다음의 포토리소그래피를 위해 매우 평탄한 표면을 갖는 층을 형성한다. 아인산 도펀트는 갭 충전 재료에 들어갈 수도 있는 알칼리 불순물 이온의 역효과를 제거하기 위한 게터링을 제공한다. 갭 충전 재료 즉, 실질적으로 이러한 오염물이 없는 갭 충전 재료의 제 1 부분의 유전율은 비교적 낮고 이에 의해 인접한 전극간의 전기적 커플링을 감소시킨다. 자기-평탄화 재료는 유동성 재료이다. 유동성 산화물은 스피닝-온되거나 또는 가스 증착에 의해 증착된다. 아인산 도펀트는 예를 들면, 자기-평탄화층의 제 2 부분내에 아인산 이온을 주입하고 이러한 재료를 경화시키고 아인산 이온을 활성화시키기 위해 재료를 가열하거나; 자기-평탄화층 상부에 아인산으로 도핑된 층을 증착시키고, 아인산 도펀트를 자기-평탄화 재료의 제 2 부분으로 외부-확산하도록 구조물을 가열하고 그리고 증착된 층을 선택적으로 제거하거나; 또는 스피닝-온된 자기-평탄화 재료를 인화수소 분위기에서 경화시킴에 의해 제공된다.

Description

집적 회로 및 그의 제조 방법
본 발명은 전반적으로 집적 회로 및 그의 제조 방법에 관한 것으로, 특히 평탄성 및 알칼리 이온 게터링 특성이 개선된 구조물과 그 제조 방법에 관한 것이다.
공지된 기술에서 알려진 바와 같이, 포토리소그래피를 사용하는 반도체 공정에 있어서 작은 라인 폭 구조를 형성할 때, 이러한 공정에 사용되는 다양한 포토리소그래피 마스크를 위해서는 매우 평탄한 표면을 제공하는 것이 필요하다. 또한, DRAM 제조시, 다수의 게이트 전극은 상대적으로 작은 간격, 즉, 각각의 인접한 쌍의 게이트 사이에 작은 갭을 두고 서로 인접하게 형성된다. 따라서, 이러한 갭 폭을 적합한 물질, 바람직하게는 순차적인 포토리소그래피를 위해 평탄 표면을 제공하고 인접한 전극들 사이에 커플링을 방지하기 위해 낮은 유전 상수를 가진 물질로 충전시킬 필요가 있다.
공정에서, 게이트 전극이 형성되고 난후, 실리콘질화물의 유전체층이 표면 상부에 화학적으로 기상 증착된다(CVD). CVD 실리콘질화물은 컨포멀한(conformal) 증착물로 인접한 게이트 전극 구조물 사이에는 갭이 생긴다. 실리콘질화물층이 증착된 후 게이트 전극 구조물 사이의 갭은 1200Å 정도이다. 다음, 붕소 인 도핑된 유리(BPSG)층이 갭을 충전시키기 위해 구조물 위에 화학적으로 기상 증착된다. CVD BPSG는 갭을 충전시키기에 충분할 뿐만 아니라 CVD 실리콘 질화물층의 상부와 충전된 갭 상부에 4000Å 내지 5000Å 정도의 두께로 연장되기에 충분한 두께를 갖는다.
공지된 기술로서, 나트륨 이온 또는 그 외의 알칼리 이온과 같은 오염물이 외부 BPSG층과 접촉할 수 있다. 하지만, BPSG층의 인은 알칼리 이온 오염물의 작용을 방해하는 게터링 물질로서 작용한다. 이후 구조물은 보다 평탄한 표면을 형성하기 위해 가열된다. 하지만, 예를 들어, 전기적으로 전도성인 와이어 내부로의 금속층 패터닝과 같이 순차적인 포토리소그래피 공정을 위해 요구되는 높은 평탄성 때문에, 요구되는 정도의 평탄성을 갖는 표면을 형성하기 위해서는 비교적 고가의 화학적 기계적 연마(CMP)가 필요하다.
본 발명은 반도체 구조물의 인접한 게이트 사이의 갭을 충전하는 것에 관한 것이다. 일실시예에서, 자기-평탄화 물질이 구조물 상부에 증착된다. 이러한 물질의 제 1 부분은 게이트 전극 사이로 흘러 갭을 채우고, 이러한 물질의 제 2 부분은 게이트 전극과 갭 상부 위로 증착되어 실질적으로 평탄한 표면을 가진 층을 형성한다. 도펀트(여기서는, 인)는 자기-평탄화 물질의 제 2 부분에 형성된다.
본 발명에 따라, 비교적 작은 갭이 순차적으로 포토리소그래피를 위해 매우 평탄한 표면을 갖는 층으로 효과적으로 충전될 것이다. 또한, 인 도펀트는 갭 충전 물질에 들어갈 수도 있는 알칼리 오염물 이온의 역효과를 제거하기 위한 게터링을 제공한다. 게다가, 갭 충전 물질 즉, 실질적으로 이러한 오염물이 없는 갭 충전 물질의 제 1 부분의 유전 상수가 비교적 낮고 이에 의해 인접한 전극간의 전기적 커플링이 감소된다.
본 발명의 일 특징에 따르면, 자기-평탄화 물질은 유동성 물질이다. 인 도펀트는, 예를 들면 자기-평탄화 물질의 제 2 부분으로 인 이온을 주입하고 이러한 물질의 경화 및 인 이온의 활성화를 위해 상기 물질을 가열하고; 자기-평탄화 물질층 위에 인 도핑층을 증착하고, 상기 구조물을 가열하여 자기 평탄화 물질의 제 2 부분속으로 인 도펀트를 외부 확산시킨 후 증착된 층을 선택적으로 제거하거나; 또는 인화수소 분위기에서 스피닝된 자기-평탄화 물질을 경화시킴으로써, 제공된다.
본 발명 자체뿐만 아니라 본 발명의 다른 특성들로 첨부한 도면을 참고하여 상세히 설명될 것이다.
도 1을 참조로, 실리콘 반도체 기판(10)의 상부 표면에 다수의 MOS 트랜지스터(12)가 형성된다. 각각의 트랜지스터(12)는 각각의 소스 및 드레인 영역 사이에 증착된 다수의 게이트 전극(14)중 하나와 이에 해당하는 소스 및 드레인 영역(미도시)을 가진다. 예시적으로, 각각의 게이트 전극(14)은 예를 들어, 열적으로 성장된 하부 실리콘 이산화물층(16), 저압 화확적 기상 증착(LP CVD)에 의해 상기 실리콘 이산화물층(16)상에 형성된 도핑된 다결정성 실리콘층(18), 화학적 기상 증착에 의해 상기 다결정성 실리콘층(18)상에 형성된 텅스텐-실리사이드층(20) 및 상부 실리콘 질화물층(21)을 포함한다. 게이트 스택(즉, 층들(16, 18, 20 및 21))의 높이 H'는 약 4000Å 내지 5000Å이다. 게이트 스택을 형성한 후, 상기 구조물 표면상에 실리콘 질화물 라이너(22)가 화학적으로 기상 증착된다. 여기서, 실리콘 질화물 라이너(22)의 두께는 약 300Å이다. 또한, 게이트 전극(14)의 길이(L)(즉, 실리콘 질화물 라이너(22)의 외부 측벽 양단의 길이)는 대략 1800Å 정도이고 인접한 게이트 전극(14)간의 간격(S)(즉, 인접한 실리콘 질화물 라이너(22)의 외부 측벽 사이의 간격)은 대략 1200Å 정도이다.
도 1 에 도시된 바와 같이, 게이트 전극(14)을 패터닝한 이후, 종래의 포토리소그래피 에칭 기술을 사용하여, 도 2에 도시된 바와 같이, 자기-평탄화 물질(24)이 상기 구조물 표면 상부에 스피닝된다. 이러한 물질(24)은 유동성 산화물이다. 일실시예에서, 유동성 산화물은 예를 들면, 미시건 미드랜드의 Dow-Corning사에 의해 제조 판매되는 하이드로겐실세스퀴옥산 유리(hydrogensilsesquioxane glass)(FOx 물질)이다. 이러한 유동성 산화물 물질(24)이 스피닝되어 자기-평탄화되며, 물질(24)의 제 1 하층부(26)는 게이트 전극(14) 사이를 흘러 인접한 게이트 전극(14) 사이의 갭을 충전시키고, 물질(24)의 제 2 상층부(28)는 게이트 전극(14)의 상부에 증착되어 인접한 게이트 전극(14) 사이의 갭을 충전시켜, 도 2에 도시된 것처럼, 거의 평탄한 표면(32)을 갖는 층(30)을 형성한다. 자기-평탄화 물질의 두께(T)는 게이트와 자기-평탄화 물질 상부의 전도층(도시되지 않았음) 사이를 절연시키기에 충분하다. 일 실시예에서, T는 6000Å 정도이다. 게이트 스택이 대략 4000Å이기 때문에, 영역(28)내 자기-평탄화 물질의 두께는 대략 2000Å이다.
도 4를 참조하면, 인과 같은 알칼리 이온 게터링 도펀트(36)가 자기-평탄화 물질(24)의 제 2 상층부(28)내에 제공된다.
도 3a는 인 도펀트(36' )를 자기-평탄화 물질의 제 2 상층부(28)에 제공하는 한 방법을 도시한다. 인 이온(36' )은 자기-평탄화 물질(24)의 제 2 상층부(28)로 주입된다. 주입량과 에너지 레벨은 이온(36' )이 제 2 상층부(28)내로 깊이(D)만큼 주입되도록 선택된다. 일실시예에서, D는 자기-평탄화 물질(24) 상부의 평탄한 평면(32)으로부터 대략 1000Å정도이고, 도펀트 농도는 물질(24)의 약 2 내지 6 중량%이다. 바람직하게는, 도펀트 농도는 물질(24)의 약 2 내지 5 중량%이고, 더욱 바람직하게는 물질(24)의 약 2 내지 4 중량%이다.
일실시예에서, 이온 주입이 자기-평탄화 물질(24)을 경화시키기 이전에 수행된다. 주입된 이온은 비교적 고온의 어닐링에 의한 활성화를 필요로 한다. 전반적으로, 자기-평탄화 물질(24)는 질소 분위기에서 400℃ 내지 900℃의 온도에서 약 60분 동안 경화된다. 그러므로, 경화 이전의 이온 주입은 두 가지 목적 즉, 물질을 경화시키고 이온을 활성화시키는 역할을 위한 경화 처리를 사용하는 것이 유리하다.
도 3b는 자기-평탄화 물질(24)의 제 2 상층부(28)에 인 도펀트(36)를 제공하기 위한 선택적인 방법을 도시한다. 도시된 바와 같이, 인 도펀트(36)를 가진 다결정 실리콘(폴리)으로 구성된 층(40)이 자기-평탄화 물질(24) 표면(36) 상부에 화학적으로 기상 증착된다. 도핑된 다결정층(40)은 자기-평탄화 물질의 상층부에 적절한 도펀트 농도를 제공하기에 충분한 도핑 농도를 가진다. 일 실시예에서, 폴리의 도핑 농도는 적어도 1020atoms/㎤이다.
도핑된 폴리층(40)은 도펀트를 활성화시키는 경화 처리의 장점 이용하기 위하여 이러한 물질(24)을 경화시키기 이전에 자기-평탄화 물질(24)상에 증착된다. 물질는 다결정 실리콘층(40)의 인 도펀트(26)가 자기-평탄화 물질(24)의 제 2 상층부(28)로 충분히 외부-확산하게 하도록 경화된다. 도시된 바와 같이, 도펀트의 최고 농도는 자기-평탄화 물질(24) 표면 아래에서 대략 500Å 내지 1000Å이다. 일 실시예에서, 물질은 질소 또는 진공 분위기에서 대략 한시간 동안 약 900℃의 온도에서 구조물을 베이킹함으로써 경화된다. 다음, 도핑된 다결정 실리콘층(40)이 선택적인 반응성 이온 에칭(RIE)에 의해 제거된다.
자기-평탄화 물질(24)의 제 2 상층부(28)에 인 도펀트(36)를 형성하기 위한 다른 기술은 자기-평탄화 물질을 인화수소 분위기에서 경화시키는 것이다. 자기-평탄화 물질(24)이 구조물 표면 상부에 스피닝된 후, 구조물은 인화수소 분위기를 가진 오븐에 위치된다. 구조물은 대략 60분 동안 400℃ 내지 900℃의 온도의 오븐에서 베이킹된다. 인화수소 가스 내의 인이 자기-평탄화 물질(24)의 제 2 상층부(28)로 확산된다. 최고 도펀트 농도는 자기-평탄화 물질 표면 아래에서 대략 500Å 내지 1000Å이다.
그러므로, 이상에서 설명된 바와 같이, 나트륨 이온 또는 다른 알칼리 물질과 같은 오염물이 경화된 자기-평탄화 물질(24)의 제 2 상층부(28)와 접촉하는 동안, 자기-평탄화 물질(24)의 제 2 상층부(28)의 인 도펀트(36)는 알칼리 이온 오염물의 작용을 상쇄시키는 게터링 물질로서의 역할을 한다. 더욱이, 도 4에 도시된 구조물은 순차적인 포토리소그래피 처리 예를 들면, 도시되지는 않았지만 상부 배선층 또는 전기적으로 전도성인 상호접속 와이어를 형성하는 공정에서 요구되는 것처럼 매우 평탄하다. 즉, 본 발명은 인접한 게이트 전극 사이의 비교적 작은 갭을 순차적인 포토리소그래피를 위해 매우 평탄한 표면을 가진 층으로 충전하는데 효과적이다. 더욱이, 인 도펀트는 갭 충전 물질에 들어갈 수도 있는 알칼리 이온 오염물의 역효과를 제거하기 위한 게터링을 제공한다. 게다가, 갭을 충전하는 물질 즉, 실질적으로 이러한 오염물이 없는 갭 충전 물질(24)의 제 1 하층부(26)의 유전 상수는 비교적 낮은(즉, 3.6 내지 4.0 정도의) 유전 상수를 가져서, 인접한 게이트 전극 사이의 전기적 커플링을 감소시킨다.
본 발명의 기본 취지와 범위 내의 다른 실시예들은 첨부된 청구항을 참조로 한다. 예를 들면, 다른 유동성 물질이 도 1에 도시된 구조물에 스피닝-온 될 수 있다. 그러므로, 위에서 사용된 하이드로겐실세스퀴옥산 유리(예를 들어, FOx 물질)가 사용되는 대신에 예를 들면, 스피닝-온된 실리카 에어로겔과 같은 감소된 밀도를 가지며 자기-평탄화 및 온도-저항성을 가진 실리카막이 사용될 수도 있다. 게다가, 이상에서 설명된 스피닝-온된 유리 물질로 얻어지는 유사한 유동 특성을 가진 자기-평탄화층은 스핀 증착 처리 대신에 가스 증착 처리를 사용해 형성될 수도 있다. 가스 증착에 사용될 수 있는 이러한 재료는 캘리포니아 채츠워스의 PMT-Electrotech사에 의해 판매되는 Flowfill 물질이다.
본 발명에 따르면, 자기-평탄화 물질이 구조물 상부에 증착되고 이러한 물질의 제 1 부분은 게이트 전극 사이로 흘러 게이트 사이의 갭을 채우고 인 도펀트를 가지는 제 2 부분은 평탄한 표면을 가진 층을 형성하도록 게이트 전극과 갭 상부 위로 증착됨으로써 비교적 작은 갭은 매우 평탄한 표면을 갖는 층으로 충전될 수 있다.
도 1은 반도체 기판 상부에 증착된 다수의 게이트 전극을 도시한다.
도 2는 도 1의 구조물 표면에 자기-평탄화(self-planarizing) 물질이 스피닝된 후의 구조물을 도시하며, 여기서 상기 물질의 제 1 부분은 게이트 전극 사이로 흘러 갭을 충전하고, 상기 물질의 제 2 부분은 게이트 전극과 갭 상부 위로 증착되어 실질적으로 평탄한 표면을 가진 층을 형성한다.
도 3a는 본 발명의 제 1 실시예에 따라 자기-평탄화 물질의 제 2 부분 속으로 인 이온을 주입하는 것을 도시한다.
도 3b는 본 발명의 제 2 실시예에 따른 자기-평탄화층 상에 증착된 인 도펀트를 가진 도핑층을 도시한다.
도 4는 도 3a에 따라 주입된 인 이온을 어닐링하거나, 도 3b의 인 도핑층의 도펀트를 외부-확산시키거나 또는 본 발명의 제 3 실시예에 따라 인화수소 분위기에서 자기-평탄화 물질을 경화시킨 이후 자기-평탄화 물질의 제 2 부분에 형성된 인 도펀트를 도시한다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 기판 14 : 게이트 전극
22 : 실리콘 질화물 24 : 자기-평탄화 물질

Claims (8)

  1. 반도체 구조물의 인접한 게이트 전극들 사이의 갭을 충전시키는 방법으로서,
    상기 구조물 위에 자기-평탄화 물질을 증착하는 단계 - 상기 물질의 제 1 부분은 상기 게이트 전극 사이를 흘러 상기 갭을 충전시키고, 상기 물질의 제 2 부분은 상기 게이트 전극과 상기 충전된 갭 상부 위로 증착되어 평탄한 표면을 갖는 층을 형성함 - ; 및
    상기 자기-평탄화 물질의 제 2 부분에 인 도펀트를 제공하는 단계를 포함하며,
    상기 인 도펀트를 제공하는 단계는, 상기 자기-평탄화 물질의 제 2 부분으로 인 이온을 주입하는 단계 및 상기 물질을 경화시키고 인 이온을 활성화시키기 위해 상기 물질을 가열하는 단계를 포함하는 것을 특징으로 하는 갭 충전 방법.
  2. 제 1 항에 있어서, 상기 자기-평탄화 물질은 유동성 물질인 것을 특징으로 하는 갭 충전 방법.
  3. 제 2 항에 있어서, 상기 유동성 물질은 산화물인 것을 특징으로 하는 갭 충전 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 유동성 물질은 상기 구조물 상부에 스피닝된 것을 특징으로 하는 갭 충전 방법.
  5. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 유동성 물질은 가스 증착을 사용하여 상기 구조물 위에 증착된 것을 특징으로 하는 갭 충전 방법.
  6. 제 4 항에 있어서, 상기 유동성 물질은 하이드로겐실세스퀴옥산 유리인 것을 특징으로 하는 갭 충전 방법.
  7. 제 3 항에 있어서, 상기 인 도펀트를 제공하는 단계는 상기 자기-평탄화 물질층 상부에 인 도핑층을 증착하는 단계, 상기 인 도펀트를 상기 자기-평탄화 물질의 제 2 부분으로 외부-확산하고 상기 자기-평탄화 물질을 경화시키기 위해 상기 구조물을 가열하는 단계; 및 선택적으로 상기 증착된 층을 제거하는 단계를 포함하는 것을 특징으로 하는 갭 충전 방법.
  8. 제 3 항에 있어서, 상기 인 도펀트를 제공하는 단계는 상기 스피닝-온된 자기-평탄화 물질을 인화수소 분위기에서 경화시키는 단계를 포함하는 것을 특징으로 하는 갭 충전 방법.
KR10-1998-0015450A 1997-04-30 1998-04-30 집적회로와그제조방법 KR100515723B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/846,925 US6492282B1 (en) 1997-04-30 1997-04-30 Integrated circuits and manufacturing methods
US08/846,925 1997-04-30
US8/846,925 1997-04-30

Publications (2)

Publication Number Publication Date
KR19980081850A KR19980081850A (ko) 1998-11-25
KR100515723B1 true KR100515723B1 (ko) 2005-12-08

Family

ID=25299328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0015450A KR100515723B1 (ko) 1997-04-30 1998-04-30 집적회로와그제조방법

Country Status (6)

Country Link
US (1) US6492282B1 (ko)
EP (1) EP0875929A3 (ko)
JP (1) JP4047447B2 (ko)
KR (1) KR100515723B1 (ko)
CN (1) CN1118091C (ko)
TW (1) TW406307B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425285B2 (en) 2014-02-26 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fabricating method of semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
US7265066B2 (en) * 2005-03-29 2007-09-04 Tokyo Electron, Ltd. Method and system for increasing tensile stress in a thin film using collimated electromagnetic radiation
US8192805B2 (en) 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US7981483B2 (en) 2007-09-27 2011-07-19 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
CN101834224B (zh) * 2010-03-26 2011-06-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺
US9293459B1 (en) 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
CN107706181A (zh) * 2017-10-27 2018-02-16 睿力集成电路有限公司 高深宽比结构、电容器结构、半导体存储器件及制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5455205A (en) * 1992-03-25 1995-10-03 Matsushita Electric Industrial Co., Ltd. Method of producing semiconductor device
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5478758A (en) * 1994-06-03 1995-12-26 At&T Corp. Method of making a getterer for multi-layer wafers
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
US5496776A (en) 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5616513A (en) * 1995-06-01 1997-04-01 International Business Machines Corporation Shallow trench isolation with self aligned PSG layer
JPH09167765A (ja) * 1995-08-01 1997-06-24 Texas Instr Inc <Ti> 絶縁層およびこれを形成する方法
US5795820A (en) * 1996-07-01 1998-08-18 Advanced Micro Devices Method for simplifying the manufacture of an interlayer dielectric stack

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425285B2 (en) 2014-02-26 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fabricating method of semiconductor device
US9704970B2 (en) 2014-02-26 2017-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US9947766B2 (en) 2014-02-26 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
KR101908854B1 (ko) 2014-02-26 2018-12-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 디바이스 및 이의 제조 방법

Also Published As

Publication number Publication date
TW406307B (en) 2000-09-21
JP4047447B2 (ja) 2008-02-13
US6492282B1 (en) 2002-12-10
KR19980081850A (ko) 1998-11-25
JPH10335323A (ja) 1998-12-18
EP0875929A2 (en) 1998-11-04
CN1118091C (zh) 2003-08-13
EP0875929A3 (en) 2000-08-02
CN1208956A (zh) 1999-02-24

Similar Documents

Publication Publication Date Title
KR101689885B1 (ko) 반도체 장치 및 그 제조 방법
JP4698021B2 (ja) 半導体素子の製造方法
KR100274924B1 (ko) 라인에서 불량으로 판별된 웨이퍼를 새 것처럼 사용할 수 있도록 복원하기 위한 공정
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
KR20090037788A (ko) 반도체 장치의 제조 방법
KR20010021740A (ko) 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법
JP3414590B2 (ja) 半導体装置の製造方法
JP2005508568A (ja) シリコン・オン・インシュレータ基板上の表側コンタクトの形成
KR19990055121A (ko) 반도체 소자 제조 방법
KR100515723B1 (ko) 집적회로와그제조방법
KR100530932B1 (ko) 집적회로제조방법
KR20020043279A (ko) 반도체 소자의 분리영역 제조방법
US6445043B1 (en) Isolated regions in an integrated circuit
KR100474116B1 (ko) 집적회로와그제조방법
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
JP4235783B2 (ja) 大容量キャパシタの製造方法
US20040108524A1 (en) Semiconductor device and method of manufacturing the same
KR100734082B1 (ko) 반도체 소자의 제조 방법
KR100315018B1 (ko) 디램디바이스의전하저장전극형성방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
KR950011644B1 (ko) 표면적이 증대된 전하저장전극 제조방법
JPH05102145A (ja) ポリシリコン配線の形成方法
KR20040043378A (ko) 반도체 소자의 제조방법
KR19990076105A (ko) 트렌치 소자분리방법
JPH06302682A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee