JPH10335323A - 半導体構造体の隣接するゲート電極の間の間隙の充填方法 - Google Patents

半導体構造体の隣接するゲート電極の間の間隙の充填方法

Info

Publication number
JPH10335323A
JPH10335323A JP10120903A JP12090398A JPH10335323A JP H10335323 A JPH10335323 A JP H10335323A JP 10120903 A JP10120903 A JP 10120903A JP 12090398 A JP12090398 A JP 12090398A JP H10335323 A JPH10335323 A JP H10335323A
Authority
JP
Japan
Prior art keywords
self
layer
planarizing
phosphorus
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10120903A
Other languages
English (en)
Other versions
JP4047447B2 (ja
Inventor
Matthias Ilg
イルク マティアス
Dirk Tobben
トベン ディルク
Peter Weigand
ヴァイガント ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH10335323A publication Critical patent/JPH10335323A/ja
Application granted granted Critical
Publication of JP4047447B2 publication Critical patent/JP4047447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

(57)【要約】 （修正有） 【課題】 平坦な表面を形成できる半導体構造体の隣接
するゲート電極の間の間隙の充填方法の提供。 【解決手段】 流動性酸化物（特殊ガラス）からなる自
己平坦化材料２４を構造体上に堆積し、この際このよう
な材料２４の第１の部分２６がゲート電極１４の間を流
れることによってゲート電極間の間隙２８を充填し、か
つこのような材料の上側の第２の部分２８がゲート電極
の頂部及び充填された間隙２８の上に堆積されることに
よって実質的に平坦な表面３２を有する層を形成し、リ
ンドーパント３６′を自己平坦化材料２４の第２の部分
２８中に供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に集積回路及
び製造法ならびに特に改善された平坦性及びアルカリ金
属金属イオンをゲッタリングする性質を有する構造体及
び方法に関する。
【０００２】
【従来の技術】従来技術で公知であるとおり、フォトリ
ソグラフィを使用することによる半導体プロセスで小さ
い線幅のジオメトリーを形成する場合にはこのような方
法で使用される種々のフォトリソグラフマスクのために
極めて平坦な表面を提供することは、必要である。さら
にダイナミックランダムアクセスメモリー（ＤＲＡＭ
ｓ）の製造の場合には、複数のゲート電極は、もう片方
の電極に隣接した状態で、それぞれ隣接する電極対の間
の比較的小さい分離すなわち、間隙をもって形成されて
いる。従って、隣接する電極間の結合を妨げるため、か
つ続いてのフォトリソグラフィのために平坦な表面を提
供するために、この間隙を適当な材料、有利に低い誘電
率を有する材料で充填する必要がある。複数のゲート電
極は、高アスペクト比トポグラフィを提供する。
【０００３】１つの方法をもって、ゲート電極が形成さ
れた後に、窒化珪素の誘電性層が、上記表面に化学蒸着
（ＣＶＤ）される。ＣＶＤされた窒化珪素は、コンフォ
ーマルな堆積物であり、かつそれゆえに間隙は隣接する
ゲート電極構造体の間に残る。窒化珪素層が堆積された
後のゲート電極構造体の間の間隙幅は、１２００Åのオ
ーダーである。次にホウリンケイ酸ガラス(boron phosp
horosilicate glass)ガラス（ＢＰＳＧ）の層が、間隙
中に充填するために上記構造体に化学蒸着される。ＣＶ
ＤされたＢＰＳＧは間隙を充填するためだけでなく、Ｃ
ＶＤされた窒化珪素層の頂部上にかつ充填された間隙上
に拡がって４０００Å〜５０００Åのオーダーの厚さに
なるのに十分の厚さである。
【０００４】公知技術水準で公知であるとおり、不純物
例えば、ナトリウムイオン又は他のアルカリ金属金属イ
オンは、外部のＢＰＳＧ層と接触してもよい。しかしな
がらＢＰＳＧ層中のリンは、アルカリ金属金属イオン不
純物の効果を中和するために、ゲッタ物質として作用す
る。さらに構造体は、さらに平坦な表面を形成するため
に加熱される。しかしながら、引き続いてのフォトリソ
グラフィ工程、この場合、例えば金属層がパターン化さ
れて電導線にされる、のために必要とされる高い平坦度
のために、かなり高出費の化学機械研磨（ＣＭＰ）が、
必要な平坦度を有する表面を形成するために必要とされ
る。
【０００５】
【発明が解決しようとする課題】本発明による課題は、
従来技術における欠点が回避された半導体構造体の隣接
するゲート電極の間の間隙の充填方法を提供することで
ある。
【０００６】
【課題を解決するための手段】本発明は、間隙、例えば
半導体構造体の隣接するゲート電極間の間隙の充填方法
に関する。一実施態様の場合には自己平坦化材料は、構
造体上に堆積される。このような材料の第１の部分は、
間隙を充填するために、ゲート電極の間を流れ、かつ、
このような材料の第２の部分は、実質的な平面の表面を
有する層を形成するために、ゲート電極の頂部及び間隙
の上に堆積される。ドーパント、この場合にはリン、
は、自己平坦化材料の第２の部分として形成される。
【０００７】本発明によれば、引き続いてのフォトリソ
グラフィのためにかなり小さな間隙が著しく平坦な表面
を有する層で効果的に充填される。さらにリンドーパン
トは、間隙を充填する材料中に入りうるアルカリ金属金
属不純物イオンの不利な作用を除去するためにゲッタリ
ングを提供する。その上、間隙を充填する材料すなわ
ち、間隙充填材の第１の部分、この場合、実質的にこの
ような不純物は不含である、の誘電率は、比較的低い誘
電率を有しており、それによって隣接した電極の間で電
気的結合を減少させている。
【０００８】本発明の１つの特徴によれば、自己平坦化
材料は、流動性材料である。リンドーパントは、例えば
次の処理によって供給されてもよい：自己平坦化層の第
２の部分中にリンイオンを注入しかつこのような材料を
硬化させかつリンイオンを活性化させるために材料を加
熱するか；リンによりドープされた層を自己平坦化材料
の層上に堆積し、かつ材料を加熱することによってリン
ドーパントを自己平坦化材料の第２の部分中にアウトデ
ィフュージョンさせかつ自己平坦化材料を硬化させかつ
堆積された層を選択的に除去するか；或いは、スピン−
オンされた自己平坦化材料をホスフィン環境中で硬化さ
せる。
【０００９】本発明の他の特徴ならびに本発明自体は、
図を伴ってなされた次の詳細な記載を参照することによ
ってさらに十分に理解することができ、これら図１〜４
は、本発明によって製造された半導体集積回路構造体の
略図による横断面図であり、この場合、図１は、半導体
基板の上に配置された複数のゲート電極を示しており、
図２は、このような構造体がその表面上で自己平坦化材
料をスピンさせ、このような材料の第１の部分がゲート
電極の間を流れることによって間隙を充填しかつこのよ
うな材料の第２の部分がゲート電極の頂部及び充填され
た間隙の上で堆積されることによって実質的に平坦な表
面を有した後の図１の構造体を示しており、；図３は、
本発明の一実施態様による、自己平坦化材料の第２の部
分中へのイオン注入を示しており、かつ図４は、本発明
による別の実施態様による、自己平坦化層上に配置され
たリンドーパントを含有するドープされた層を示してい
る。図５は、図３による自己平坦化材料中に注入された
リンイオンをアニーリングした後か、図４の場合のリン
によりドープされた層中のドーパントがアウトディフュ
ージョンされた後か、又は本発明の第３の実施態様の場
合の、自己平坦化材料がホスフィン環境中で硬化された
後の、自己平坦化材料の第２の部分として形成されたリ
ンドーパントを示している。
【００１０】
【実施例】図１によれば、半導体基板１０、この場合シ
リコンウェーハ、がその上側表面上に複数のＭＯＳトラ
ンジスタ１２を形成させている。トランジスタ１２のそ
れぞれ１つが、示されていないソース領域及びドレイン
領域を有している。トランジスタ１２のそれぞれは、ソ
ース領域及びドレイン領域のそれぞれの間に配置された
複数のゲート電極１４のうちの適当な１つを備えたソー
ス領域及びドレイン領域（図示せず）を有している。図
示されているとおり、各ゲート電極１４は、例えば熱に
より成長した二酸化ケイ素からなる底部層１６、二酸化
ケイ素層１６上に形成された、ドープされた、低圧化学
蒸着（ＬＰ ＣＶＤ）された 多結晶ケイ素の層１８、
多結晶ケイ素 層１８上に形成された、化学蒸着された
ケイ化タングステンの層２０及び窒化ケイ素の頂部層２
１を含む。ゲートスタック（即ち層１６、１８、２０及
び２１）の高さＨ’は、この場合には、約４０００Å〜
５０００Åである。ゲートスタックの形成後に窒化ケイ
素ライナー２２は、この構造体の表面上に化学蒸着され
ている。この場合には、窒化ケイ素ライナー２２は、約
３００Åの厚さを有している。さらに、この場合にはゲ
ート電極１４の長さ（Ｌ）（即ち窒化ケイ素ライナー２
２の外側壁間のさしわたし）は、約１８００Åのオーダ
ーであり、かつ隣接するゲート電極１４間の空き（Ｓ）
（即ち窒化ケイ素ライナー２２に隣接する側壁間の距
離）は、約１２００Åのオーダーである。
【００１１】常用のフォトリソグラフィックエッチング
法を使用することによる図１に示されたゲート電極１４
のパターン化の後に、自己平坦化材料２４は、図２に示
されているとおり、前記構造体の表面上でスピンされ
る。材料２４は、流動性酸化物である。一実施態様の場
合には流動性酸化物は、例えばダウ−コーニング社(Dow
-Corning, Midland, MI)によって製造及び販売されてい
るハイドロジェンシルセスキオキサンガラス(hydrogens
ilsesquioxane glass)（ＦＯｘ物質）である。このよう
な流動性酸化物材料２４がウェーハ上でスピンされる場
合には、材料２４の自己平坦化しかつ下側の第１の部分
２６は、ゲート電極１４の間を流れることによって隣接
するゲート電極１４の間の間隙２８を充填し、かつ材料
２４の上側の第２の部分２８は、ゲート電極１４の頂部
及び隣接するゲート電極１４間の充填された間隙上に堆
積されることによって図２に示されているような、実質
的な平坦面部分３２を有する層３０が形成される。自己
平坦化材料の厚さ（Ｔ）は、自己平坦化材料上のゲート
層と導体層（図示せず）の間の絶縁を十分に提供してい
る。一実施態様の場合にはＴは、約６０００Åのオーダ
ーである。ゲートスタックが約４０００Åであるため、
領域２８内の自己平坦化材料の厚さは、約２０００Åで
ある。図５によれば、アルカリ金属イオンゲッタリング
ドーパント３６、例えばリンは、自己平坦化材料２４の
上側の第２の部分２８として供給される。
【００１２】図３は、自己平坦化材料の上側の第２の部
分２８中のリンドーパント３６’を供給する一方法を示
している。リンイオン３６’は、自己平坦化材料２４の
上側の第２の部分２８中に注入される。ドープ量及びエ
ネルギーレベルは、イオン３６’が上側の第２の部分２
８中の深さ（Ｄ）に達して位置するように注入される。
一実施態様の場合にはＤは、自己平坦化材料２４の上側
の平坦な表面３２から約１０００Åのオーダーであり、
かつドーパント濃度は、材料２４の約２〜６重量％であ
る。有利にドーパント濃度は、材料２４の約２〜５重量
％、さらに有利に材料２４の約２〜４重量％である。
【００１３】一実施態様の場合にはイオン注入は、自己
平坦化材料２４の硬化の前に行なわれる。注入イオン
は、比較的高い温度でのアニーリングによって活性化さ
れる必要がある。通常、自己平坦化材料２４は、窒素雰
囲気下で温度４００℃〜９００℃で約６０分間硬化され
る。従って硬化前のイオン注入は、有利に２つの目的、
即ち材料の硬化及びイオンの活性化を達成する硬化の工
程を使用する。
【００１４】図４は、自己平坦化材料２４の上側の第２
の部分２８中のリンドーパント３６を供給する別の方法
を示している。図示されているとおり、リンドーパント
３６を有する多結晶ケイ素（ポリ）の層４０は、自己平
坦化材料２４の表面３２上に化学蒸着される。ドープさ
れた多結晶ケイ素層４０は、自己平坦化材料の上側部分
中の十分なドーピング濃度を提供するドーピング濃度を
有する。一実施態様の場合にはポリのドーピング濃度
は、少なくとも約１０20原子／ｃｍ3である。
【００１５】ドープされたポリ層４０は、自己平坦化材
料２４の上に、該材料２４の硬化前に堆積されることに
よって、硬化工程は、ドーパントの活性化に対して有利
である。材料は、多結晶ケイ素層４０中のリンドーパン
ト２６が自己平坦化材料２４の上側の第２の部分２８中
にアウトディフュージョンすることを惹起するのに十分
に硬化される。示されているとおり、ドーパントの濃度
のピークは、自己平坦化材料２４の表面下約５００Å〜
１０００Åである。一実施態様の場合には材料は、構造
体を窒素雰囲気下で、真空でか大気中で温度約９００℃
で約１時間ベークすることによって硬化される。次にド
ープされた多結晶ケイ素層４０は、選択的な反応性イオ
ンエッチング（ＲＩＥ）によって除去される。
【００１６】自己平坦化材料２４の上側の第２の部分２
８中のリンドーパント３６を供給する別の方法は、自己
平坦化材料２４をホスフィン環境中で硬化させることで
ある。自己平坦化材料２４が構造体の表面上にスピンさ
れた後に、構造体は、ホスフィン雰囲気を有する炉中に
入れられる。構造体は、このような炉中で温度４００℃
〜９００℃で６０分間のオーダーの時間ベークされる。
ホスフィンガス中のリンは、自己平坦化材料２４の上側
の第２の部分２８中に拡散する。ドーパントの濃度のピ
ークは、自己平坦化材料の表面下約５００Å〜１０００
Åである。
【００１７】従って、上記の本発明による方法を用い
て、不純物例えば、ナトリウムイオン又は他のアルカリ
金属金属イオンは、硬化された自己平坦化材料２４の上
側の第２の部分２８と接触するため、自己平坦化材料２
４の上側の第２の部分２８中のリンドーパント３６は、
アルカリ金属金属イオン不純物の効果を中和するため
に、ゲッタ物質として作用する。さらに図５に示された
構造体は、例えば上側金属化層又は導電性相互接続線
（図示せず）を形成する場合の引き続いてのフォトリソ
グラフィによる処理に要求されるのと同程度に著しく平
担である。即ち、本発明によって、例えばゲート電極間
の比較的小さな間隙は、引き続いてのフォトリソグラフ
ィのための著しく平坦な表面を有する層で有利に充填さ
れる。さらに、リンドーパントによって、間隙充填材料
中に入りうるアルカリ金属不純物イオンの不利な作用を
除去するためのゲッタリングが提供される。さらにまた
間隙を充填する材料、即ち間隙充填材料２４、この場
合、実質的にこのような不純物は不含である、の誘電率
は、相対的に低い誘電率（即ち３．０〜３．６のオーダ
ー）を有しており、このことによって隣接するゲート電
極間の電気的結合が減少される。
【００１８】他の実施態様は、従属請求項に記載の趣旨
及び範囲の内にある。例えば、他の流動性材料は、図１
に示された構造体にスピン−オンされてもよい。従って
ハイドロジェンシルセスキオキサンガラス（例えばＦＯ
ｘ物質）が上記で使用されているため、減少された密度
を有する他の自己平坦化かつ耐熱性のシリカ膜、例えば
スピン−オンされたシリカエアロゲルは、使用すること
ができる。さらに、自己平坦化材料は、このようなスピ
ン堆積方法を使用することの代りの上記のスピン−オン
されたガラス材料と類似の流動特性を有するガスデポジ
ション方法(gaseous deposition process)を使用するこ
とによって成形されてもよい。ガスデポジションで使用
することができるこのような材料は、ＰＭＴ−エレクト
ロテック社(PMT-Electrotech, Chatsworth, CA)によっ
て販売されているフローフィル(Flowfill)材料である。
【図面の簡単な説明】
【図１】その上に複数のゲート電極が配置された半導体
基板の断面図である。
【図２】本発明による方法による、半導体構造体の断面
図である。
【図３】本発明による方法の一実施態様による、半導体
構造体の断面図である。
【図４】本発明による方法の別の実施態様による、半導
体構造体の断面図である。
【図５】本発明による方法の第３の実施態様による、半
導体構造体の断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ディルク トベン アメリカ合衆国 ニューヨーク フィッシ ュキル ベイベリー サークル 12 (72)発明者 ペーター ヴァイガント ドイツ連邦共和国 ウンターハッヒング ラートハウスプラッツ ２

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体構造体の隣接するゲート電極間の
    間隙の充填方法において、該方法が自己平坦化材料を構
    造体上に堆積し、この際このような材料の第１の部分が
    ゲート電極の間を流れることによって間隙を充填しかつ
    このような材料の第２の部分がゲート電極の頂部及び充
    填された間隙の上で堆積されることによって実質的に平
    坦な表面を有する層を形成する工程；リンドーパントを
    自己平坦化材料の第２の部分中に供給することを特徴と
    する、半導体構造体の隣接するゲート電極の間の間隙の
    充填方法。
  2. 【請求項２】 自己平坦化材料が流動性材料である、請
    求項１記載の方法。
  3. 【請求項３】 流動性材料が酸化物である、請求項２記
    載の方法。
  4. 【請求項４】 流動性材料を構造体上にスピンする、請
    求項１から３までのいずれか１項に記載の方法。
  5. 【請求項５】 流動性材料を構造体上にガスデポジショ
    ンを使用することによって堆積する、請求項１から３ま
    でのいずれか１項に記載の方法。
  6. 【請求項６】 流動性材料がハイドロジェンシルセスキ
    オキサンガラスである、請求項４記載の方法。
  7. 【請求項７】 リンドーパントを供給する工程が自己平
    坦化層の第２の部分中にリンイオンを注入しかつこのよ
    うな材料を硬化させかつリンイオンを活性化させるため
    に材料を加熱する工程を含む、請求項３記載の方法。
  8. 【請求項８】 リンドーパントを供給する工程がリンに
    よりドープされた層を自己平坦化材料の層上に堆積し、
    かつ構造体を加熱することによってリンドーパントを自
    己平坦化材料の第２の部分中にアウトディフュージョン
    させかつ自己平坦化材料を硬化させる工程；及び、堆積
    された層を選択的に除去する工程を含む、請求項３記載
    の方法。
  9. 【請求項９】 リンドーパントを供給する工程がスピン
    −オンされた自己平坦化材料をホスフィン環境中で硬化
    させる工程を含む、請求項３記載の方法。
JP12090398A 1997-04-30 1998-04-30 半導体構造体の隣接するゲート電極の間の間隙の充填方法 Expired - Fee Related JP4047447B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/846925 1997-04-30
US08/846,925 US6492282B1 (en) 1997-04-30 1997-04-30 Integrated circuits and manufacturing methods

Publications (2)

Publication Number Publication Date
JPH10335323A true JPH10335323A (ja) 1998-12-18
JP4047447B2 JP4047447B2 (ja) 2008-02-13

Family

ID=25299328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12090398A Expired - Fee Related JP4047447B2 (ja) 1997-04-30 1998-04-30 半導体構造体の隣接するゲート電極の間の間隙の充填方法

Country Status (6)

Country Link
US (1) US6492282B1 (ja)
EP (1) EP0875929A3 (ja)
JP (1) JP4047447B2 (ja)
KR (1) KR100515723B1 (ja)
CN (1) CN1118091C (ja)
TW (1) TW406307B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535244A (ja) * 2005-03-29 2008-08-28 東京エレクトロン株式会社 平行電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348706B1 (en) 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
US8192805B2 (en) 2007-09-27 2012-06-05 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
US7981483B2 (en) * 2007-09-27 2011-07-19 Tel Epion Inc. Method to improve electrical leakage performance and to minimize electromigration in semiconductor devices
CN101834224B (zh) * 2010-03-26 2011-06-15 浙江大学 一种用于太阳电池制造的硅片快速热处理磷扩散吸杂工艺
US9231067B2 (en) 2014-02-26 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabricating method thereof
US9293459B1 (en) 2014-09-30 2016-03-22 International Business Machines Corporation Method and structure for improving finFET with epitaxy source/drain
CN107706181A (zh) * 2017-10-27 2018-02-16 睿力集成电路有限公司 高深宽比结构、电容器结构、半导体存储器件及制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
US5268333A (en) * 1990-12-19 1993-12-07 Samsung Electronics Co., Ltd. Method of reflowing a semiconductor device
JP2538722B2 (ja) * 1991-06-20 1996-10-02 株式会社半導体プロセス研究所 半導体装置の製造方法
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
EP0560617A3 (en) * 1992-03-13 1993-11-24 Kawasaki Steel Co Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same
US5455205A (en) * 1992-03-25 1995-10-03 Matsushita Electric Industrial Co., Ltd. Method of producing semiconductor device
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
US5478758A (en) * 1994-06-03 1995-12-26 At&T Corp. Method of making a getterer for multi-layer wafers
US5656555A (en) * 1995-02-17 1997-08-12 Texas Instruments Incorporated Modified hydrogen silsesquioxane spin-on glass
US5496776A (en) 1995-04-27 1996-03-05 United Microelectronics Corporation Spin-on-glass planarization process with ion implantation
US5616513A (en) * 1995-06-01 1997-04-01 International Business Machines Corporation Shallow trench isolation with self aligned PSG layer
EP0766291A1 (en) * 1995-08-01 1997-04-02 Texas Instruments Incorporated Integrated circuit insulator and method
US5795820A (en) * 1996-07-01 1998-08-18 Advanced Micro Devices Method for simplifying the manufacture of an interlayer dielectric stack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535244A (ja) * 2005-03-29 2008-08-28 東京エレクトロン株式会社 平行電磁放射線を用いて薄膜内の引張応力を増大させる方法及びシステム

Also Published As

Publication number Publication date
CN1208956A (zh) 1999-02-24
KR100515723B1 (ko) 2005-12-08
US6492282B1 (en) 2002-12-10
JP4047447B2 (ja) 2008-02-13
CN1118091C (zh) 2003-08-13
EP0875929A3 (en) 2000-08-02
TW406307B (en) 2000-09-21
KR19980081850A (ko) 1998-11-25
EP0875929A2 (en) 1998-11-04

Similar Documents

Publication Publication Date Title
JP4077606B2 (ja) スピンオンガラス組成物及びこれを利用した半導体装置のシリコン酸化膜の形成方法
US6791138B2 (en) Use of atomic oxygen process for improved barrier layer
JPH02304947A (ja) 半導体デバイスの製造方法
JPH0685413B2 (ja) 半導体基板への絶縁領域の形成方法
JPH1012718A (ja) トレンチ素子分離方法
JPH0677163A (ja) 半導体装置およびその製造方法
JPH08203994A (ja) 半導体装置およびその製造方法
US20050048766A1 (en) Method for fabricating a conductive plug in integrated circuit
JP2005508568A (ja) シリコン・オン・インシュレータ基板上の表側コンタクトの形成
JPH0574927A (ja) 半導体装置の製造方法
JPH10335323A (ja) 半導体構造体の隣接するゲート電極の間の間隙の充填方法
US20050170608A1 (en) Semiconductor device and, manufacturing method thereof
JP3771048B2 (ja) 半導体構造体の平坦化方法及び半導体構造体の隣接するゲート電極間の間隙の充填方法
US5234863A (en) Method of manufacturing doped contacts to semiconductor devices
US5973385A (en) Method for suppressing pattern distortion associated with BPSG reflow and integrated circuit chip formed thereby
US6169026B1 (en) Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer
JP2004193205A (ja) 半導体装置および半導体装置の製造方法
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
JPH06283526A (ja) 半導体装置の製造方法
JP2773938B2 (ja) 半導体装置の製造方法
JP3203720B2 (ja) トレンチの形成方法
JPH05102145A (ja) ポリシリコン配線の形成方法
JPH04158551A (ja) 半導体装置の製造方法
JPH06302682A (ja) 半導体装置の製造方法
JPH06188242A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060915

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061213

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees