JPH1012718A - トレンチ素子分離方法 - Google Patents
トレンチ素子分離方法Info
- Publication number
- JPH1012718A JPH1012718A JP8287943A JP28794396A JPH1012718A JP H1012718 A JPH1012718 A JP H1012718A JP 8287943 A JP8287943 A JP 8287943A JP 28794396 A JP28794396 A JP 28794396A JP H1012718 A JPH1012718 A JP H1012718A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- ions
- etching
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 トレンチを埋立てるための絶縁物質の蝕刻率
を減少させて後続の工程でトレンチ埋立物質の蝕刻を防
止し、結果的に素子の特性が劣化することを防止し得る
半導体装置の素子分離方法を提供する。 【解決手段】 半導体基板40の非活性領域にトレンチ
46を形成する段階と、トレンチ46の形成された結果
物上にドーピングされない第1酸化膜48を形成する段
階と、第1酸化膜上48にドーピングされた第2酸化膜
50を形成する段階と、第2酸化膜50がリフローされ
トレンチ46内に形成されたボイド52を埋立て得るよ
うに熱処理する段階と、第1及び第2酸化膜48、50
の所定領域に蝕刻率を減少させるためのイオンを注入す
る段階と、第1及び第2酸化膜50、52をエッチバッ
クし、活性領域に形成された絶縁物質を取り除く段階と
を含む。
を減少させて後続の工程でトレンチ埋立物質の蝕刻を防
止し、結果的に素子の特性が劣化することを防止し得る
半導体装置の素子分離方法を提供する。 【解決手段】 半導体基板40の非活性領域にトレンチ
46を形成する段階と、トレンチ46の形成された結果
物上にドーピングされない第1酸化膜48を形成する段
階と、第1酸化膜上48にドーピングされた第2酸化膜
50を形成する段階と、第2酸化膜50がリフローされ
トレンチ46内に形成されたボイド52を埋立て得るよ
うに熱処理する段階と、第1及び第2酸化膜48、50
の所定領域に蝕刻率を減少させるためのイオンを注入す
る段階と、第1及び第2酸化膜50、52をエッチバッ
クし、活性領域に形成された絶縁物質を取り除く段階と
を含む。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にトレンチを用いて素子分離膜を形成する
トレンチ素子分離方法に関する。
法に係り、特にトレンチを用いて素子分離膜を形成する
トレンチ素子分離方法に関する。
【0002】
【従来の技術】半導体装置の素子分離領域の形成は、全
ての製造工程において初期段階の工程であって、活性領
域の大きさ及び後続工程の工程マージンに重要な影響を
及ぼす。一般に、半導体装置の素子分離膜を形成する方
法としては、工程の簡単さが長所であるLOCOS(LOCal Ox
idation of Silicon) が広く用いられてきた。ところ
が、素子が高集積化され素子分離領域の幅が減少するに
伴い、LOCOS 方法はフィルド酸化時に必ず起こるバーズ
ビーク現象により、多くの研究にも拘らず限界に至って
いる。かつ、熱工程により招かれる基板の結晶欠陥やチ
ャンネル阻止のためにイオン注入された不純物の再分布
等は、半導体装置の電気的特性の向上を妨げる要因とな
っている。
ての製造工程において初期段階の工程であって、活性領
域の大きさ及び後続工程の工程マージンに重要な影響を
及ぼす。一般に、半導体装置の素子分離膜を形成する方
法としては、工程の簡単さが長所であるLOCOS(LOCal Ox
idation of Silicon) が広く用いられてきた。ところ
が、素子が高集積化され素子分離領域の幅が減少するに
伴い、LOCOS 方法はフィルド酸化時に必ず起こるバーズ
ビーク現象により、多くの研究にも拘らず限界に至って
いる。かつ、熱工程により招かれる基板の結晶欠陥やチ
ャンネル阻止のためにイオン注入された不純物の再分布
等は、半導体装置の電気的特性の向上を妨げる要因とな
っている。
【0003】最近、半導体基板にトレンチを形成し、こ
のトレンチの内部を絶縁物質によって埋立てることによ
り、同じ分離幅でも有効分離を長くして小さい分離領域
を有する素子を具現し得るトレンチ素子分離方法が広く
用いられている。トレンチ素子分離方法は、熱酸化工程
により素子分離膜が形成されないので、熱酸化工程によ
り招かれるLOCOS 類の短所をある程度減少させることが
できる。
のトレンチの内部を絶縁物質によって埋立てることによ
り、同じ分離幅でも有効分離を長くして小さい分離領域
を有する素子を具現し得るトレンチ素子分離方法が広く
用いられている。トレンチ素子分離方法は、熱酸化工程
により素子分離膜が形成されないので、熱酸化工程によ
り招かれるLOCOS 類の短所をある程度減少させることが
できる。
【0004】トレンチ素子分離方法には幾つかの難しい
工程があるが、そのうち一つがボイド(void)無しでトレ
ンチを完全に埋立てることである。通常、CVD 酸化膜の
ような絶縁物質によってトレンチを埋立てる際、埋立物
質の不完全な整合度のためにトレンチの内部にボイドが
形成される。トレンチ内部に形成されるボイドは後続の
蝕刻工程を行う時表面に露出され、ゲート電極をパタニ
ングする時ボイド内部にゲート用の導電物質が残留して
導電層間の短絡を招く。トレンチの埋立時に発生するボ
イドを防止するために提案された従来の一方法を簡単に
説明する。
工程があるが、そのうち一つがボイド(void)無しでトレ
ンチを完全に埋立てることである。通常、CVD 酸化膜の
ような絶縁物質によってトレンチを埋立てる際、埋立物
質の不完全な整合度のためにトレンチの内部にボイドが
形成される。トレンチ内部に形成されるボイドは後続の
蝕刻工程を行う時表面に露出され、ゲート電極をパタニ
ングする時ボイド内部にゲート用の導電物質が残留して
導電層間の短絡を招く。トレンチの埋立時に発生するボ
イドを防止するために提案された従来の一方法を簡単に
説明する。
【0005】図1Aないし図1Dは従来の一方法によるトレ
ンチ素子分離方法を説明するための断面図であり、米国
特許第4,571,819 号を参照したものである。図1Aを参照
すると、半導体基板2 の非活性領域を所定の深さで蝕刻
してトレンチを形成した後、結果物上に基板とトレンチ
埋立物質との間のストレスを緩和するための酸化膜4
と、トレンチに埋立てられた物質の表面を平坦化するた
めの蝕刻工程時基板を保護するためのマスク層として用
いられるポリシリコン層6 、そして前記トレンチ埋立物
質による基板のドーピング及び酸化を防止するための障
壁層として用いられる窒化膜8 を順番に形成する。
ンチ素子分離方法を説明するための断面図であり、米国
特許第4,571,819 号を参照したものである。図1Aを参照
すると、半導体基板2 の非活性領域を所定の深さで蝕刻
してトレンチを形成した後、結果物上に基板とトレンチ
埋立物質との間のストレスを緩和するための酸化膜4
と、トレンチに埋立てられた物質の表面を平坦化するた
めの蝕刻工程時基板を保護するためのマスク層として用
いられるポリシリコン層6 、そして前記トレンチ埋立物
質による基板のドーピング及び酸化を防止するための障
壁層として用いられる窒化膜8 を順番に形成する。
【0006】図1Bを参照すると、結果物の全面に化学気
相蒸着(CVD) 方法を用いて不純物のドーピングされた酸
化膜10を2.5 μm 程度の厚さで蒸着する。この際、前記
トレンチの上端コーナー部分でのCVD 酸化膜10の蒸着速
度がトレンチの底又はトレンチの側壁でのCVD 酸化膜10
の蒸着速度より早いので、示されたようにトレンチの内
部にボイド12が発生する。
相蒸着(CVD) 方法を用いて不純物のドーピングされた酸
化膜10を2.5 μm 程度の厚さで蒸着する。この際、前記
トレンチの上端コーナー部分でのCVD 酸化膜10の蒸着速
度がトレンチの底又はトレンチの側壁でのCVD 酸化膜10
の蒸着速度より早いので、示されたようにトレンチの内
部にボイド12が発生する。
【0007】図1Cを参照すると、前記ドーピングされた
酸化膜10を950 〜1,150 ℃程度の温度で約30分程度熱処
理すると、示されたようにドーピングされた酸化膜10が
リフローされ前記ボイド12を埋め込みながら酸化膜が低
くなり表面が平坦化される。図1Dを参照すると、活性領
域に形成されているポリシリコンの表面が露出されるま
で前記酸化膜10をエッチバックした後、活性領域に蒸着
されているポリシリコンを取り除くことにより素子分離
領域を完成する。
酸化膜10を950 〜1,150 ℃程度の温度で約30分程度熱処
理すると、示されたようにドーピングされた酸化膜10が
リフローされ前記ボイド12を埋め込みながら酸化膜が低
くなり表面が平坦化される。図1Dを参照すると、活性領
域に形成されているポリシリコンの表面が露出されるま
で前記酸化膜10をエッチバックした後、活性領域に蒸着
されているポリシリコンを取り除くことにより素子分離
領域を完成する。
【0008】前記従来の方法はトレンチを埋立てるため
に蒸着されるCVD 酸化膜の整合度を増加させるために、
前記CVD 酸化膜のうちフローされる特性を有する酸化
膜、例えばホウ素を含んだシリコン(Boro-Silicate Gla
ss:BSG) 、燐を含んだシリコン(Phospho-Silicate:PS
G)、又はホウ素−燐を含んだシリコン(BoronPhosphorou
sSilicate Glass:BPSG)等を用い、CVD 酸化膜の蒸着以
後高温リフロー工程を更に含むことによりボイドを埋立
てさせている。
に蒸着されるCVD 酸化膜の整合度を増加させるために、
前記CVD 酸化膜のうちフローされる特性を有する酸化
膜、例えばホウ素を含んだシリコン(Boro-Silicate Gla
ss:BSG) 、燐を含んだシリコン(Phospho-Silicate:PS
G)、又はホウ素−燐を含んだシリコン(BoronPhosphorou
sSilicate Glass:BPSG)等を用い、CVD 酸化膜の蒸着以
後高温リフロー工程を更に含むことによりボイドを埋立
てさせている。
【0009】ところが、図2に示されたように、一般に
BPSGが熱酸化膜に比べ大変大きい蝕刻率を有しており、
ドーピングされないCVD 酸化膜よりも非常に大きい蝕刻
率を有していることは公知の事実である。このような事
実はS.Wolfが著わした"Silicon Processing for the VL
SI era" の217 ページによく示されている。従って、後
続の工程で必須的に行われる色々な酸化膜の蝕刻工程、
例えばパッド酸化膜の除去工程、犠牲酸化膜の除去工程
及びイオン注入時バッファー層として用いられた酸化膜
の除去工程等でトレンチに埋立てられたBPSGのようなド
ーピングされた酸化膜が過度に蝕刻され、最終的にトレ
ンチに残っている酸化膜が活性領域より高くなる現象が
発生する。このような現象は、後続のゲート形成工程で
ゲートラインがトレンチの上部コーナー部位を取り囲み
ながら通ることにより、トレンチコーナーの電界がトレ
ンチ中央部の電界より大きくなる現象を招く。従って、
図3に示されたように、トランジスタが2回ターンオン
(turn on) されるハンプ(hump)現象が招かれトランジス
タの性能が劣化する問題点がある。
BPSGが熱酸化膜に比べ大変大きい蝕刻率を有しており、
ドーピングされないCVD 酸化膜よりも非常に大きい蝕刻
率を有していることは公知の事実である。このような事
実はS.Wolfが著わした"Silicon Processing for the VL
SI era" の217 ページによく示されている。従って、後
続の工程で必須的に行われる色々な酸化膜の蝕刻工程、
例えばパッド酸化膜の除去工程、犠牲酸化膜の除去工程
及びイオン注入時バッファー層として用いられた酸化膜
の除去工程等でトレンチに埋立てられたBPSGのようなド
ーピングされた酸化膜が過度に蝕刻され、最終的にトレ
ンチに残っている酸化膜が活性領域より高くなる現象が
発生する。このような現象は、後続のゲート形成工程で
ゲートラインがトレンチの上部コーナー部位を取り囲み
ながら通ることにより、トレンチコーナーの電界がトレ
ンチ中央部の電界より大きくなる現象を招く。従って、
図3に示されたように、トランジスタが2回ターンオン
(turn on) されるハンプ(hump)現象が招かれトランジス
タの性能が劣化する問題点がある。
【0010】
【発明が解決しようとする課題】本発明は前述した従来
の問題点を解決するために案出されたものであり、トレ
ンチを埋立てるための絶縁物質の蝕刻率を減少させて後
続の工程でトレンチ埋立物質の蝕刻を防止し、結果的に
素子の特性が劣化することを防止し得る半導体装置のト
レンチ素子分離方法を提供することを目的とする。
の問題点を解決するために案出されたものであり、トレ
ンチを埋立てるための絶縁物質の蝕刻率を減少させて後
続の工程でトレンチ埋立物質の蝕刻を防止し、結果的に
素子の特性が劣化することを防止し得る半導体装置のト
レンチ素子分離方法を提供することを目的とする。
【0011】
【課題を解決するための手段】前記目的を達成するため
に本発明の半導体装置のトレンチ素子分離方法は、半導
体基板の非活性領域にトレンチを形成する段階と、トレ
ンチの形成された結果物上にドーピングされない第1酸
化膜を形成する段階と、前記第1酸化膜上にドーピング
された第2酸化膜を形成する段階と、前記第2酸化膜を
リフローさせる段階と、前記第1及び第2酸化膜に蝕刻
率を減少させるためのイオン注入を行う段階と、前記第
1及び第2酸化膜をエッチバックし、活性領域に形成さ
れた絶縁物質を取り除く段階とを含むことを特徴とす
る。
に本発明の半導体装置のトレンチ素子分離方法は、半導
体基板の非活性領域にトレンチを形成する段階と、トレ
ンチの形成された結果物上にドーピングされない第1酸
化膜を形成する段階と、前記第1酸化膜上にドーピング
された第2酸化膜を形成する段階と、前記第2酸化膜を
リフローさせる段階と、前記第1及び第2酸化膜に蝕刻
率を減少させるためのイオン注入を行う段階と、前記第
1及び第2酸化膜をエッチバックし、活性領域に形成さ
れた絶縁物質を取り除く段階とを含むことを特徴とす
る。
【0012】前記第1及び第2酸化膜にイオンを注入す
る段階で、窒素イオン(N +) を1 ×1013〜1 ×1018/ cm
2 程度のドーズ(dose)で注入することが望ましい。か
つ、本発明による半導体装置の素子分離方法は半導体基
板の非活性領域にトレンチを形成する段階と、ドーピン
グされない酸化膜によって前記トレンチを埋立てる段階
と、前記酸化膜にリフロー特性を持たせる不純物イオン
を注入する段階と、前記酸化膜をリフローさせる段階
と、前記酸化膜をエッチバックし、活性領域に形成され
た絶縁物質を取り除く段階とを含むことを特徴とする。
る段階で、窒素イオン(N +) を1 ×1013〜1 ×1018/ cm
2 程度のドーズ(dose)で注入することが望ましい。か
つ、本発明による半導体装置の素子分離方法は半導体基
板の非活性領域にトレンチを形成する段階と、ドーピン
グされない酸化膜によって前記トレンチを埋立てる段階
と、前記酸化膜にリフロー特性を持たせる不純物イオン
を注入する段階と、前記酸化膜をリフローさせる段階
と、前記酸化膜をエッチバックし、活性領域に形成され
た絶縁物質を取り除く段階とを含むことを特徴とする。
【0013】ここで、前記酸化膜を熱処理する段階以
後、前記酸化膜の所定領域に蝕刻率を減少させるために
窒素イオン(N +) を1 ×1013〜1 ×1018/ cm2 程度のド
ーズで注入する段階を更に含むことが望ましい。そし
て、前記酸化膜のフロー特性を持たせる不純物イオンを
注入する段階で、前記不純物イオンを1 ×1015〜1 ×10
17/ cm2 程度のドーズで注入することが望ましい。
後、前記酸化膜の所定領域に蝕刻率を減少させるために
窒素イオン(N +) を1 ×1013〜1 ×1018/ cm2 程度のド
ーズで注入する段階を更に含むことが望ましい。そし
て、前記酸化膜のフロー特性を持たせる不純物イオンを
注入する段階で、前記不純物イオンを1 ×1015〜1 ×10
17/ cm2 程度のドーズで注入することが望ましい。
【0014】本発明によると、トレンチの内部にドーピ
ングされない酸化膜とドーピングされた酸化膜を順番に
蒸着した後に前記酸化膜にイオンを適切に注入すること
により、後続される多段階の酸化膜蝕刻工程でトレンチ
に埋立てられた前記酸化膜の蝕刻率を減少させることが
できる。かつ、ドーピングされない酸化膜を全体的に蒸
着した後、リフロー特性を持たせる不純物イオンを適切
な位置に注入することにより、必要な部分のみをリフロ
ーさせることができるので、不純物イオンが基板に拡散
することを防止するための障壁層形成工程を省くことが
できる。
ングされない酸化膜とドーピングされた酸化膜を順番に
蒸着した後に前記酸化膜にイオンを適切に注入すること
により、後続される多段階の酸化膜蝕刻工程でトレンチ
に埋立てられた前記酸化膜の蝕刻率を減少させることが
できる。かつ、ドーピングされない酸化膜を全体的に蒸
着した後、リフロー特性を持たせる不純物イオンを適切
な位置に注入することにより、必要な部分のみをリフロ
ーさせることができるので、不純物イオンが基板に拡散
することを防止するための障壁層形成工程を省くことが
できる。
【0015】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施例を更に詳細に説明する。図4Aないし図4Eは本
発明の一実施例による半導体装置の素子分離方法を説明
するための断面図である。図4Aは半導体基板にトレンチ
46を形成する段階を示している。
明の実施例を更に詳細に説明する。図4Aないし図4Eは本
発明の一実施例による半導体装置の素子分離方法を説明
するための断面図である。図4Aは半導体基板にトレンチ
46を形成する段階を示している。
【0016】詳しくは、半導体基板40上にパッド酸化膜
42及び窒化膜44を順番に形成した後、通常の写真工程に
より活性領域と非活性領域を限定する。次いで、非活性
領域の前記窒化膜44及びパッド酸化膜42を順番に異方性
蝕刻によりパタニングした後、パタニングされた窒化膜
をマスクとして露出された半導体基板を所定の深さだけ
異方性蝕刻することによりトレンチ46を形成する。
42及び窒化膜44を順番に形成した後、通常の写真工程に
より活性領域と非活性領域を限定する。次いで、非活性
領域の前記窒化膜44及びパッド酸化膜42を順番に異方性
蝕刻によりパタニングした後、パタニングされた窒化膜
をマスクとして露出された半導体基板を所定の深さだけ
異方性蝕刻することによりトレンチ46を形成する。
【0017】図4Bはトレンチを埋立てるための第1及び
第2酸化膜48、50を蒸着する段階を示している。詳しく
は、トレンチの形成された結果物の全面に、まずUSG の
ようなドーピングされない第1酸化膜48を通常のCVD 方
法によって1次蒸着した後、その上にドーピングされて
おりフロー性のある第2酸化膜50、例えばBSG 、PSG 、
BPSGのうち何れか一つの物質を、フローされトレンチを
埋立て得る程度の厚さで蒸着する。
第2酸化膜48、50を蒸着する段階を示している。詳しく
は、トレンチの形成された結果物の全面に、まずUSG の
ようなドーピングされない第1酸化膜48を通常のCVD 方
法によって1次蒸着した後、その上にドーピングされて
おりフロー性のある第2酸化膜50、例えばBSG 、PSG 、
BPSGのうち何れか一つの物質を、フローされトレンチを
埋立て得る程度の厚さで蒸着する。
【0018】図4Cは前記第2酸化膜50をリフローさせる
段階を示している。詳しくは、前記第2酸化膜50を通常
のリフロー温度、例えば950 〜1,150 ℃程度の温度で熱
処理しリフローさせることにより前記トレンチの内部に
形成されたボイド52を完全に埋立てる。図4Dは第1及び
第2酸化膜48,50 の蝕刻抵抗率を高めるためのイオン注
入段階を示している。
段階を示している。詳しくは、前記第2酸化膜50を通常
のリフロー温度、例えば950 〜1,150 ℃程度の温度で熱
処理しリフローさせることにより前記トレンチの内部に
形成されたボイド52を完全に埋立てる。図4Dは第1及び
第2酸化膜48,50 の蝕刻抵抗率を高めるためのイオン注
入段階を示している。
【0019】詳しくは、第2酸化膜がリフローされボイ
ドが完全に埋立てられた前記結果物に対して窒素イオン
(N + )を1×1013 〜1×1018/ cm2 程度のドーズで
注入することにより、後続される多段階の酸化膜蝕刻工
程時トレンチに埋立てられた第1及び第2酸化膜48,50
の蝕刻抵抗率を増加させる。この際、前記酸化膜の蝕刻
抵抗率を高めるためのイオン注入は示されたようにRp1
、即ち注入されたイオンの平均投射距離が活性領域に
形成されている窒化膜44の厚さの中間部分に位置するよ
うにイオン注入エネルギーを調節することにより、基板
が損なわれないようにする。かつ、注入される不純物の
種類に応じてRp1 の値が異なるようになるので、注入さ
れるイオンの種類により適切なエネルギーを注入しけれ
ばならない。
ドが完全に埋立てられた前記結果物に対して窒素イオン
(N + )を1×1013 〜1×1018/ cm2 程度のドーズで
注入することにより、後続される多段階の酸化膜蝕刻工
程時トレンチに埋立てられた第1及び第2酸化膜48,50
の蝕刻抵抗率を増加させる。この際、前記酸化膜の蝕刻
抵抗率を高めるためのイオン注入は示されたようにRp1
、即ち注入されたイオンの平均投射距離が活性領域に
形成されている窒化膜44の厚さの中間部分に位置するよ
うにイオン注入エネルギーを調節することにより、基板
が損なわれないようにする。かつ、注入される不純物の
種類に応じてRp1 の値が異なるようになるので、注入さ
れるイオンの種類により適切なエネルギーを注入しけれ
ばならない。
【0020】図4Eは最終的な素子分離膜54を完成する段
階を示している。詳しくは、通常的なトレンチ素子分離
工程であり、トレンチに埋立てられた酸化膜の密度を増
加させるためのアニーリング、化学的物理的研磨(CMP)
又はエッチバックによる第1及び第2酸化膜の表面平坦
化、窒化膜の除去、パッド酸化膜の除去等の工程を経て
最終的な素子分離膜54を完成する。
階を示している。詳しくは、通常的なトレンチ素子分離
工程であり、トレンチに埋立てられた酸化膜の密度を増
加させるためのアニーリング、化学的物理的研磨(CMP)
又はエッチバックによる第1及び第2酸化膜の表面平坦
化、窒化膜の除去、パッド酸化膜の除去等の工程を経て
最終的な素子分離膜54を完成する。
【0021】本発明の第1実施例によると、トレンチ内
部に発生するボイドを完全に埋立てることができ、トレ
ンチに埋立てられた酸化膜の蝕刻抵抗率を高めることが
できる。図5A及び図5Bは本発明の他の実施例による半導
体装置の素子分離方法を説明するための断面図である。
部に発生するボイドを完全に埋立てることができ、トレ
ンチに埋立てられた酸化膜の蝕刻抵抗率を高めることが
できる。図5A及び図5Bは本発明の他の実施例による半導
体装置の素子分離方法を説明するための断面図である。
【0022】図5Aはトレンチ埋立酸化膜を蒸着する段階
を示している。詳しくは、図4Aと同一な方法によって半
導体基板の非活性領域にトレンチを形成した後、結果物
の全面にドーピングされないCVD 酸化膜66を蒸着して一
時にトレンチを埋立てる。この際、前記CVD 酸化膜66は
リフローされた時トレンチが完全に埋立てられ得る程度
の十分な深さで蒸着する。図面符号68はトレンチ内に生
成したボイドを示す。
を示している。詳しくは、図4Aと同一な方法によって半
導体基板の非活性領域にトレンチを形成した後、結果物
の全面にドーピングされないCVD 酸化膜66を蒸着して一
時にトレンチを埋立てる。この際、前記CVD 酸化膜66は
リフローされた時トレンチが完全に埋立てられ得る程度
の十分な深さで蒸着する。図面符号68はトレンチ内に生
成したボイドを示す。
【0023】図5Bは前記ドーピングされないCVD 酸化膜
66にフロー性を持たせる不純物イオンを注入する段階を
示している。詳しくは、トレンチが埋立てられた前記結
果物に対してホウ素イオン(B +) 、燐イオン(P +) 、二
弗化ホウ素イオン(BF2+ ) 等のイオンを注入することに
より、前記ドーピングされないCVD 酸化膜66にリフロー
され得る特性を持たせる。通常、前記第1実施例で用い
られたBSG 、PSG 、BPSG等のホウ素(B) や燐(P) の濃度
が1×1020/ cm2 程度で大変高いので、BSG 、PSG 、BP
SG等の体積当りのイオン濃度を達成するためには、前記
イオンの単位面積当り注入されるイオンの量を通常のイ
オン注入ドーズの1×1012〜1×1015/ cm2 より高いド
ーズ、例えば1×1015〜1×1017/ cm2 程度にしなけれ
ばならない。かつ、前記不純物イオンを注入する時注入
エネルギーが高すぎると基板がドーピングされる恐れが
あるので、示されたように平均投射距離(Rp2) を有しな
がらリフローされボイドを埋立てられる程度の適切なエ
ネルギーで注入する。
66にフロー性を持たせる不純物イオンを注入する段階を
示している。詳しくは、トレンチが埋立てられた前記結
果物に対してホウ素イオン(B +) 、燐イオン(P +) 、二
弗化ホウ素イオン(BF2+ ) 等のイオンを注入することに
より、前記ドーピングされないCVD 酸化膜66にリフロー
され得る特性を持たせる。通常、前記第1実施例で用い
られたBSG 、PSG 、BPSG等のホウ素(B) や燐(P) の濃度
が1×1020/ cm2 程度で大変高いので、BSG 、PSG 、BP
SG等の体積当りのイオン濃度を達成するためには、前記
イオンの単位面積当り注入されるイオンの量を通常のイ
オン注入ドーズの1×1012〜1×1015/ cm2 より高いド
ーズ、例えば1×1015〜1×1017/ cm2 程度にしなけれ
ばならない。かつ、前記不純物イオンを注入する時注入
エネルギーが高すぎると基板がドーピングされる恐れが
あるので、示されたように平均投射距離(Rp2) を有しな
がらリフローされボイドを埋立てられる程度の適切なエ
ネルギーで注入する。
【0024】次いで、トレンチ埋立酸化膜の蝕刻抵抗率
を高めるためのイオン注入及び以後の工程は本発明の第
1実施例と同一な方法を用いて施す。
を高めるためのイオン注入及び以後の工程は本発明の第
1実施例と同一な方法を用いて施す。
【0025】
【発明の効果】本発明によると、トレンチ内部にドーピ
ングされない酸化膜とドーピングされた酸化膜を順番に
蒸着した後、前記酸化膜に適切なイオンを注入すること
により、後続される多段階の酸化膜蝕刻工程で前記酸化
膜の蝕刻率を減少させることができる。かつ、ドーピン
グされない酸化膜を一時に蒸着した後、リフロー特性を
持たせる不純物イオンを適切な位置に注入することによ
り、必要な部分のみでリフローさせることができるの
で、不純物イオンが基板に拡散することを防止するため
の障壁層の形成工程を省くことができる。
ングされない酸化膜とドーピングされた酸化膜を順番に
蒸着した後、前記酸化膜に適切なイオンを注入すること
により、後続される多段階の酸化膜蝕刻工程で前記酸化
膜の蝕刻率を減少させることができる。かつ、ドーピン
グされない酸化膜を一時に蒸着した後、リフロー特性を
持たせる不純物イオンを適切な位置に注入することによ
り、必要な部分のみでリフローさせることができるの
で、不純物イオンが基板に拡散することを防止するため
の障壁層の形成工程を省くことができる。
【0026】本発明は前記実施例に限られず、本発明が
属した技術的思想内で当分野において通常の知識を有す
る者により、多くの変形が可能であることは明白であ
る。
属した技術的思想内で当分野において通常の知識を有す
る者により、多くの変形が可能であることは明白であ
る。
【図1】A ないしD は従来の一方法によるトレンチ素子
分離方法を説明するための断面図である。
分離方法を説明するための断面図である。
【図2】ホウ素−燐を含んだシリコン(BPSG)と熱酸化膜
の湿式蝕刻時蒸気の濃度に対する蝕刻率を示したグラフ
である。
の湿式蝕刻時蒸気の濃度に対する蝕刻率を示したグラフ
である。
【図3】従来の素子分離方法を適用する場合トランジス
タのハンプ特性を示したグラフである。
タのハンプ特性を示したグラフである。
【図4】A ないしE は本発明の一実施例による半導体装
置の素子分離方法を説明するための断面図である。
置の素子分離方法を説明するための断面図である。
【図5】A 及びB は本発明の他の実施例による半導体装
置の素子分離方法を説明するための断面図である。
置の素子分離方法を説明するための断面図である。
40 半導体基板 42 酸化膜 44 窒化膜 46 トレンチ 48 第1酸化膜 50 第2酸化膜 52 ボイド 54 素子分離膜 66 CVD 酸化膜 68 ボイド
Claims (6)
- 【請求項1】 (a) 半導体基板の非活性領域にトレンチ
を形成する段階と、 (b) トレンチの形成された結果物上にドーピングされな
い第1酸化膜を形成する段階と、 (c) 前記第1酸化膜上に、ドーピングされた第2酸化膜
を形成する段階と、 (d) 前記第2酸化膜がリフローされ、トレンチ内に形成
されたボイドを埋立て得るように熱処理する段階と、 (e) 前記第1及び第2酸化膜の所定領域に蝕刻率を減少
させるためのイオンを注入する段階と、 (f) 前記第1及び第2酸化膜をエッチバックし、活性領
域に形成された絶縁物質を取り除く段階とを含むことを
特徴とする半導体装置のトレンチ素子分離方法。 - 【請求項2】 前記第1及び第2酸化膜にイオンを注入
する(e) 段階で、窒素イオン(N +) を1 ×1013〜1 ×10
18/ cm2 程度のドーズで注入することを特徴とする請求
項1に記載の半導体装置のトレンチ素子分離方法。 - 【請求項3】 (a) 半導体基板の非活性領域にトレンチ
を形成する段階と、 (b) トレンチの形成された結果物上にドーピングされな
い酸化膜を蒸着してトレンチを埋立てる段階と、 (c) 前記酸化膜にリフロー特性を持たせる不純物イオン
を注入する段階と、 (d) 前記酸化膜がリフローされ、トレンチ内に形成され
たボイドを埋立て得るように熱処理する段階と、 (e) 前記酸化膜をエッチバックし、活性領域に形成され
た絶縁物質を取り除く段階とを含むことを特徴とする半
導体装置のトレンチ素子分離方法。 - 【請求項4】 前記酸化膜を熱処理する(d) 段階以後、
前記酸化膜の所定領域に蝕刻率を減少させるためのイオ
ンを注入する段階を更に含むことを特徴とする請求項3
に記載の半導体装置のトレンチ素子分離方法。 - 【請求項5】 前記酸化膜の蝕刻率を減少させるための
イオンを注入する過程で、窒素イオン(N +) を1 ×1013
〜1 ×1018/ cm2 程度のドーズで注入することを特徴と
する請求項4に記載の半導体装置のトレンチ素子分離方
法。 - 【請求項6】 前記不純物イオンを注入する(c) 段階
で、前記不純物イオンを1 ×1015〜1 ×1017/ cm2 程度
のドーズで注入することを特徴とする請求項3に記載の
半導体装置のトレンチ素子分離方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960021853A KR0183886B1 (ko) | 1996-06-17 | 1996-06-17 | 반도체장치의 트렌치 소자분리 방법 |
KR1996P21853 | 1996-06-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1012718A true JPH1012718A (ja) | 1998-01-16 |
Family
ID=19462158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8287943A Pending JPH1012718A (ja) | 1996-06-17 | 1996-10-30 | トレンチ素子分離方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5902127A (ja) |
JP (1) | JPH1012718A (ja) |
KR (1) | KR0183886B1 (ja) |
TW (1) | TW306041B (ja) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6475865B1 (en) * | 1997-08-21 | 2002-11-05 | United Microelectronics Corp. | Method of fabricating semiconductor device |
US6001706A (en) * | 1997-12-08 | 1999-12-14 | Chartered Semiconductor Manufacturing, Ltd. | Method for making improved shallow trench isolation for semiconductor integrated circuits |
US6146973A (en) * | 1997-12-12 | 2000-11-14 | Advanced Micro Devices, Inc. | High density isolation using an implant as a polish stop |
US6107157A (en) | 1998-02-27 | 2000-08-22 | Micron Technology, Inc. | Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination |
US6287939B1 (en) * | 1998-12-21 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation |
US6010948A (en) * | 1999-02-05 | 2000-01-04 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation process employing a BPSG trench fill |
KR20010001064A (ko) * | 1999-06-01 | 2001-01-05 | 김영환 | 반도체 장치의 분리구조 제조방법 |
US6211021B1 (en) * | 1999-07-26 | 2001-04-03 | United Microelectronics Corp. | Method for forming a borderless contact |
KR100563371B1 (ko) * | 1999-12-13 | 2006-03-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 격리층 형성 방법 |
US6214698B1 (en) * | 2000-01-11 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer |
US6221735B1 (en) * | 2000-02-15 | 2001-04-24 | Philips Semiconductors, Inc. | Method for eliminating stress induced dislocations in CMOS devices |
US6653200B2 (en) | 2001-01-26 | 2003-11-25 | Applied Materials, Inc. | Trench fill process for reducing stress in shallow trench isolation |
US6465325B2 (en) * | 2001-02-27 | 2002-10-15 | Fairchild Semiconductor Corporation | Process for depositing and planarizing BPSG for dense trench MOSFET application |
DE10131704A1 (de) * | 2001-06-29 | 2003-01-16 | Atmel Germany Gmbh | Verfahren zur Dotierung eines Halbleiterkörpers |
KR100421911B1 (ko) * | 2001-09-20 | 2004-03-11 | 주식회사 하이닉스반도체 | 반도체 소자의 격리 영역 형성 방법 |
US20040016962A1 (en) * | 2002-04-30 | 2004-01-29 | Hideki Okumura | Semiconductor device |
KR100473732B1 (ko) * | 2002-10-24 | 2005-03-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자분리막 형성방법 |
US6713385B1 (en) * | 2002-10-31 | 2004-03-30 | Intel Corporation | Implanting ions in shallow trench isolation structures |
DE10345347A1 (de) * | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil |
CN1310294C (zh) * | 2003-11-03 | 2007-04-11 | 旺宏电子股份有限公司 | 填充间隙的方法与浅沟渠隔离结构的制造方法 |
US6855617B1 (en) * | 2003-11-20 | 2005-02-15 | Macronix International Co., Ltd. | Method of filling intervals and fabricating shallow trench isolation structures |
US7041560B2 (en) * | 2003-12-19 | 2006-05-09 | Third Dimension (3D) Semiconductor, Inc. | Method of manufacturing a superjunction device with conventional terminations |
KR100879588B1 (ko) * | 2003-12-19 | 2009-01-21 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 슈퍼접합 장치를 제조하기 위한 평탄화 방법 |
EP1706900A4 (en) * | 2003-12-19 | 2009-07-22 | Third Dimension 3D Sc Inc | PROCESS FOR MANUFACTURING SUPER-JUNCTION OF LARGE TABLES |
US7023069B2 (en) * | 2003-12-19 | 2006-04-04 | Third Dimension (3D) Semiconductor, Inc. | Method for forming thick dielectric regions using etched trenches |
JP4928947B2 (ja) * | 2003-12-19 | 2012-05-09 | サード ディメンジョン (スリーディ) セミコンダクタ インコーポレイテッド | 超接合デバイスの製造方法 |
US7074690B1 (en) * | 2004-03-25 | 2006-07-11 | Novellus Systems, Inc. | Selective gap-fill process |
US9257302B1 (en) | 2004-03-25 | 2016-02-09 | Novellus Systems, Inc. | CVD flowable gap fill |
US7582555B1 (en) | 2005-12-29 | 2009-09-01 | Novellus Systems, Inc. | CVD flowable gap fill |
US7524735B1 (en) | 2004-03-25 | 2009-04-28 | Novellus Systems, Inc | Flowable film dielectric gap fill process |
US7071072B2 (en) * | 2004-06-11 | 2006-07-04 | International Business Machines Corporation | Forming shallow trench isolation without the use of CMP |
TWI401749B (zh) * | 2004-12-27 | 2013-07-11 | Third Dimension 3D Sc Inc | 用於高電壓超接面終止之方法 |
US7439583B2 (en) * | 2004-12-27 | 2008-10-21 | Third Dimension (3D) Semiconductor, Inc. | Tungsten plug drain extension |
CN101189710B (zh) * | 2005-04-22 | 2011-05-04 | 艾斯莫斯技术公司 | 具有氧化物衬里沟槽的超结器件和制造具有氧化物衬里沟槽的超结器件的方法 |
US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
US7709345B2 (en) * | 2006-03-07 | 2010-05-04 | Micron Technology, Inc. | Trench isolation implantation |
US7429772B2 (en) * | 2006-04-27 | 2008-09-30 | Icemos Technology Corporation | Technique for stable processing of thin/fragile substrates |
US7888273B1 (en) | 2006-11-01 | 2011-02-15 | Novellus Systems, Inc. | Density gradient-free gap fill |
US9245739B2 (en) | 2006-11-01 | 2016-01-26 | Lam Research Corporation | Low-K oxide deposition by hydrolysis and condensation |
US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
US8883597B2 (en) * | 2007-07-31 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabrication of a FinFET element |
US20090085148A1 (en) * | 2007-09-28 | 2009-04-02 | Icemos Technology Corporation | Multi-directional trenching of a plurality of dies in manufacturing superjunction devices |
US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
US8030133B2 (en) * | 2008-03-28 | 2011-10-04 | Icemos Technology Ltd. | Method of fabricating a bonded wafer substrate for use in MEMS structures |
US8557712B1 (en) | 2008-12-15 | 2013-10-15 | Novellus Systems, Inc. | PECVD flowable dielectric gap fill |
JP2010153458A (ja) * | 2008-12-24 | 2010-07-08 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
US8278224B1 (en) | 2009-09-24 | 2012-10-02 | Novellus Systems, Inc. | Flowable oxide deposition using rapid delivery of process gases |
US8728958B2 (en) | 2009-12-09 | 2014-05-20 | Novellus Systems, Inc. | Gap fill integration |
US8685867B1 (en) | 2010-12-09 | 2014-04-01 | Novellus Systems, Inc. | Premetal dielectric integration process |
US9719169B2 (en) | 2010-12-20 | 2017-08-01 | Novellus Systems, Inc. | System and apparatus for flowable deposition in semiconductor fabrication |
US8846536B2 (en) | 2012-03-05 | 2014-09-30 | Novellus Systems, Inc. | Flowable oxide film with tunable wet etch rate |
US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
US9214378B2 (en) | 2012-06-29 | 2015-12-15 | International Business Machines Corporation | Undercut insulating regions for silicon-on-insulator device |
US9576842B2 (en) | 2012-12-10 | 2017-02-21 | Icemos Technology, Ltd. | Grass removal in patterned cavity etching |
US9105691B2 (en) | 2013-04-09 | 2015-08-11 | International Business Machines Corporation | Contact isolation scheme for thin buried oxide substrate devices |
US9847222B2 (en) | 2013-10-25 | 2017-12-19 | Lam Research Corporation | Treatment for flowable dielectric deposition on substrate surfaces |
US9142422B2 (en) * | 2013-11-04 | 2015-09-22 | Globalfoundries Inc | Methods of fabricating defect-free semiconductor structures |
US10049921B2 (en) | 2014-08-20 | 2018-08-14 | Lam Research Corporation | Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor |
US9916977B2 (en) | 2015-11-16 | 2018-03-13 | Lam Research Corporation | Low k dielectric deposition via UV driven photopolymerization |
US10388546B2 (en) | 2015-11-16 | 2019-08-20 | Lam Research Corporation | Apparatus for UV flowable dielectric |
US9997479B1 (en) * | 2016-11-30 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing redistribution layer |
KR102609357B1 (ko) * | 2018-01-15 | 2023-12-06 | 삼성전자주식회사 | 박막 형성 방법 및 박막 형성 장치 |
US10607832B2 (en) * | 2018-01-15 | 2020-03-31 | Samsung Electronics Co., Ltd. | Method and apparatus for forming a thin layer |
KR20210143943A (ko) | 2019-04-19 | 2021-11-29 | 램 리써치 코포레이션 | 원자층 증착 동안 급속 플러시 퍼징 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60111437A (ja) * | 1983-11-22 | 1985-06-17 | Toshiba Corp | 半導体装置の製造方法 |
US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
JPS6249644A (ja) * | 1985-08-29 | 1987-03-04 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH05226479A (ja) * | 1992-02-12 | 1993-09-03 | Seiko Epson Corp | 半導体装置の製造方法 |
US5316965A (en) * | 1993-07-29 | 1994-05-31 | Digital Equipment Corporation | Method of decreasing the field oxide etch rate in isolation technology |
US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
-
1996
- 1996-06-17 KR KR1019960021853A patent/KR0183886B1/ko not_active IP Right Cessation
- 1996-10-14 TW TW085112519A patent/TW306041B/zh not_active IP Right Cessation
- 1996-10-30 JP JP8287943A patent/JPH1012718A/ja active Pending
- 1996-10-31 US US08/742,950 patent/US5902127A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5902127A (en) | 1999-05-11 |
KR0183886B1 (ko) | 1999-04-15 |
TW306041B (en) | 1997-05-21 |
KR980006037A (ko) | 1998-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1012718A (ja) | トレンチ素子分離方法 | |
US6069058A (en) | Shallow trench isolation for semiconductor devices | |
US5516720A (en) | Stress relaxation in dielectric before metallization | |
US7858492B2 (en) | Method of filling a trench and method of forming an isolating layer structure using the same | |
KR100227766B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH0685413B2 (ja) | 半導体基板への絶縁領域の形成方法 | |
JPH104136A (ja) | 半導体装置の素子分離膜の形成方法 | |
JP4363564B2 (ja) | 半導体素子の素子分離膜形成方法 | |
KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
US6639264B1 (en) | Method and structure for surface state passivation to improve yield and reliability of integrated circuit structures | |
US6544861B2 (en) | Method for forming isolation trench | |
JP2003133408A (ja) | 半導体素子の隔離領域形成方法 | |
JPH11145273A (ja) | 半導体装置の製造方法 | |
US20050090072A1 (en) | Method for reducing shallow trench isolation consumption in semiconductor devices | |
US6344374B1 (en) | Method of fabricating insulators for isolating electronic devices | |
KR0120571B1 (ko) | 이온주입을 이용한 반도체 장치의 소자분리 방법 | |
US20040152281A1 (en) | Semiconductor device having element isolation structure | |
KR100230745B1 (ko) | 반도체 디바이스의 소자 분리막 형성 방법(Method for isolating semiconductor device) | |
JPH08264634A (ja) | 半導体装置における分離形成方法 | |
JP4384269B2 (ja) | 半導体装置の素子分離方法 | |
KR100209927B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
JPH0334655B2 (ja) | ||
KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 | |
KR100672768B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
JPH11354650A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040723 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041202 |