JPH06302682A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06302682A
JPH06302682A JP11000693A JP11000693A JPH06302682A JP H06302682 A JPH06302682 A JP H06302682A JP 11000693 A JP11000693 A JP 11000693A JP 11000693 A JP11000693 A JP 11000693A JP H06302682 A JPH06302682 A JP H06302682A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
silicon glass
glass film
film
isolation region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11000693A
Other languages
English (en)
Inventor
Hiroyasu Yasuda
広安 保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP11000693A priority Critical patent/JPH06302682A/ja
Publication of JPH06302682A publication Critical patent/JPH06302682A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 平坦化が容易で、かつ半導体基板中に不純物
が拡散して素子の電気的特性を変動させることのない信
頼性の高い溝型素子分離領域を得る。 【構成】 半導体基板1の素子分離領域を形成すべき表
面位置に溝3を形成する工程と、半導体基板1の表面に
熱酸化膜4を形成する工程と、全面にシリコンガラス膜
5を堆積させる工程と、シリコンガラス膜5の表面にリ
ンまたはボロン6等の不純物をイオン注入する工程と、
シリコンガラス膜5を熱処理によって流動化させる工程
とからなる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に素子を分離するための領域を形成する方法
に関するものである。
【0002】
【従来の技術】半導体集積回路の製造においては、素子
間を分離するための素子分離領域を形成する必要があ
る。最近、この素子分離領域を微細化する為に、特開平
4−7810号公報に記載のように溝型構造を用いた分
離領域の形成が行われている。
【0003】溝型構造を用いた素子分離領域形成方法を
図2に示す。
【0004】まず、図2(a)に示すように、半導体基
板21上にレジストマスク22を形成し、半導体基板2
1の素子分離領域を形成すべき表面位置にエッチング技
術により溝23を形成し、次に、図2(b)に示すよう
に、この半導体基板21の表面に熱酸化膜24を形成
し、次に、図2(c)に示すように、全面にシリコンガ
ラス膜25を成長させて溝23内を埋め、図2(d)に
示すように、熱処理を行うことによりシリコンガラス膜
25を流動化させて表面の平坦化を行う。
【0005】このとき、シリコンガラス膜25として、
高温での粘性が低いBPSG(ボロンリンガラス)、P
SG(リンガラス)が用いられる。
【0006】
【発明が解決しようとする課題】上記の様に素子分離に
ボロンやリンを含むシリコンガラス膜25を用いた場
合、高温でガラスの粘性が低下するので、表面の平坦化
は容易になる。しかし、熱処理中にシリコンガラス膜2
5中のボロンやリンが熱酸化膜24を通して半導体基板
21中に拡散し、素子の電気的特性に影響を与えたり、
フィールドトランジスタのしきい値が変動して安定した
素子分離特性が得られない等、半導体装置の信頼性を低
下させる問題があった。
【0007】そこで、本発明は、平坦化が容易で、かつ
半導体基板中に不純物が拡散して素子の電気的特性を変
動させることのない信頼性の高い素子分離領域を得るこ
とができる半導体装置の製造方法を提供することを目的
とする。
【0008】
【課題を解決するための手段】本発明は上記課題を解決
するために、半導体基板の素子分離領域を形成すべき表
面位置に溝を形成する工程と、該半導体基板表面に絶縁
膜を形成する工程と、全面にシリコンガラス膜を堆積す
る工程と、シリコンガラス膜表面に例えばリン又はボロ
ン等の不純物をイオン注入する工程と、これを熱処理に
よって流動化させる工程とを設けたものである。
【0009】
【作用】本発明によれば、シリコンガラス膜の粘性を下
げる例えばリンやボロンの不純物を、イオン注入により
シリコンガラス膜の表面層のみに導入することにより、
シリコンガラス膜の高温での流動性の向上と半導体基板
中への不純物の拡散防止という相反する課題を解決する
ことができる。すなわち、表面の平坦化を容易にし、か
つ素子の電気的特性を変動させることのない信頼性の高
い素子分離領域を得ることができる。
【0010】
【実施例】以下に本発明の一実施例を図1により説明す
る。
【0011】まず、図1(a)に示すように、半導体基
板1上にレジストマスク2を形成し、半導体基板1の表
面に公知のフォトリソグラフィー技術及び異方性エッチ
ング技術により、素子分離領域を形成する領域に溝3を
形成する。次いで、図1(b)に示すように、前記エッ
チング工程で用いたレジストマスク2を除去した後、半
導体基板1及び溝3の表面に1000Å程度の熱酸化膜
4を形成する。更に、図1(c)に示すように、少なく
とも先に形成した溝3を埋めるに十分な厚さのシリコン
ガラス膜5をCVD法により堆積させる。次に、図1
(d)に示すように、シリコンガラス膜5の表面にリン
又はボロン6を注入量5×1015〜2×1016/c
2 、注入エネルギー30〜80KeVでイオン注入す
る。続いて、図1(e)に示すように、800〜120
0℃程度に加熱してシリコンガラス膜5を流動化させて
表面の急峻な段差を緩和させる。
【0012】この時、シリコンガラス膜5の表面付近に
はイオン注入によってリンまたはボロン6が注入されて
いるので、シリコンガラス膜5の表面付近の流動性が深
部よりも高く、表面が平坦に成り易い。また、深部のリ
ンまたはボロン6の濃度はそれほど高くないので、加熱
によってシリコンガラス膜5から半導体基板1の表面に
リンまたはボロン6が拡散することもほとんどない。し
たがって、表面の平坦化を容易にし、かつ素子の電気的
特性を変動させることのない信頼性の高い素子分離領域
を得ることができる。
【0013】尚、イオン注入工程にて、半導体基板1を
45°程度に傾け、かつ回転させながらイオン注入を行
うことにより、シリコンガラス膜5の段差部に効果的に
不純物を導入することが可能となり、熱処理による平坦
化が更に容易になる。
【0014】
【発明の効果】以上説明したように本発明によれば、シ
リコンガラス膜の粘性を低下させるために導入される例
えばリンやボロンの不純物を、イオン注入によりシリコ
ンガラス膜の表面層のみに導入することにより、平坦化
を容易にし、かつ半導体基板中に不純物が拡散して素子
の電気的特性を変動させることのない信頼性の高い素子
分離領域を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施例の工程別断面図である。
【図2】従来の製造方法に従った工程別断面図である。
【符号の説明】
1 半導体基板 2 レジストマスク 3 溝 4 熱酸化膜 5 シリコンガラス膜 6 リン又はボロン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の素子分離領域を形成する表
    面位置に溝を形成する工程と、該半導体基板の表面に絶
    縁膜を形成する工程と、該絶縁膜の全面にシリコンガラ
    ス膜を成長させる工程と、該シリコンガラス膜の表面に
    不純物イオンをイオン注入する工程と、該シリコンガラ
    ス膜を熱処理によって流動化させて表面を平坦化させる
    工程とを備えていることを特徴とする半導体装置の製造
    方法。
JP11000693A 1993-04-13 1993-04-13 半導体装置の製造方法 Withdrawn JPH06302682A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11000693A JPH06302682A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11000693A JPH06302682A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06302682A true JPH06302682A (ja) 1994-10-28

Family

ID=14524722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11000693A Withdrawn JPH06302682A (ja) 1993-04-13 1993-04-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06302682A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838390B2 (en) 2007-10-12 2010-11-23 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having ion-cured electrically insulating layers therein

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838390B2 (en) 2007-10-12 2010-11-23 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices having ion-cured electrically insulating layers therein

Similar Documents

Publication Publication Date Title
US4906595A (en) Method of manufacturing a semiconductor device, in which a silicon wafer is provided at its surface with field oxide regions
JPS63166220A (ja) 半導体装置の製造方法
JP2799304B2 (ja) 半導体素子のコンタクト導電層形成方法並に半導体素子のジャンクションおよびコンタクト導電層形成方法
JPH05136073A (ja) 浅い電気的接合の形成
JPS6269666A (ja) イオン注入法
KR100515723B1 (ko) 집적회로와그제조방법
JP3249753B2 (ja) 半導体素子の製造方法
JPH06302682A (ja) 半導体装置の製造方法
JPS59189677A (ja) 半導体装置の製造方法
JPH0719759B2 (ja) 半導体装置の製造方法
JPS58200554A (ja) 半導体装置の製造方法
JPH01319969A (ja) 半導体装置の製造方法
JPH06302683A (ja) 半導体装置の製造方法
JPS63260050A (ja) 半導体装置の製造方法
US5759869A (en) Method to imporve metal step coverage by contact reflow
JPH06163576A (ja) 半導体装置の製造方法
JPH08274111A (ja) バイポーラシリコントランジスタとその製造方法
JPH0689904A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
JP2773938B2 (ja) 半導体装置の製造方法
KR100272276B1 (ko) 반도체디바이스의제조방법
JPS6276559A (ja) 半導体装置の製造方法
JPS62160730A (ja) 半導体装置の製造方法
KR100326250B1 (ko) 트랜지스터의얕은접합형성을위한반도체소자제조방법
JPS63228730A (ja) 半導体集積回路の製造方法
JPH04346422A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000704