JPH05136073A - 浅い電気的接合の形成 - Google Patents

浅い電気的接合の形成

Info

Publication number
JPH05136073A
JPH05136073A JP4109808A JP10980892A JPH05136073A JP H05136073 A JPH05136073 A JP H05136073A JP 4109808 A JP4109808 A JP 4109808A JP 10980892 A JP10980892 A JP 10980892A JP H05136073 A JPH05136073 A JP H05136073A
Authority
JP
Japan
Prior art keywords
dopant
gas
semiconductor
silicon
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4109808A
Other languages
English (en)
Inventor
Clifford I Drowley
クリフオード・アイ・ドウローリー
John E Turner
ジヨン・イー・ターナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05136073A publication Critical patent/JPH05136073A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S118/00Coating apparatus
    • Y10S118/90Semiconductor vapor doping
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/017Clean surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/03Diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/144Shallow diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 均一なドーパント濃度の表面を提供し、深い
トレンチや高い縦横比を有するその他の形状的特徴を有
する接合を形成する。 【構成】 真空処理室中に不活性又は還元ガスを導入
し、半導体を750゜Cから1100゜Cの間で加熱
し、該真空処理室中にドーパント・ガスの希釈溶液を導
入し、0.5分ないし100分の間、好ましくは10分
ないし30分の間、該ガスに該半導体をさらすことによ
り、非常に浅い電気的接合が酸化物のない半導体表面に
形成される。 それにより、ドーパント濃度を接合の深
さとは独立に制御しながら、比較的広い範囲の表面ドー
パント濃度が得られる。酸化物の存在する半導体表面
は、該半導体表面を還元ガスの存在下で最初に加熱する
ことにより酸化物のない表面とする事ができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、一般に、半導体におけ
る電気的接合に関するものであり、とりわけ、ドーパン
ト濃度及び接合の深さの制御を伴った極めて浅い接合の
形成に関するものである。
【0002】
【従来技術】例えば、約0.2μmより浅い深さといっ
た、極めて浅い電気的接合の形成は、現在のところ、高
度なシリコン集積回路を開発する上での隘路である。こ
うした極めて浅い接合は、逆の導電タイプの半導体表面
に、pタイプ又はnタイプのドーパントを注入する際に
形成することができる。こうしたp−n又はn−p接合
は、例えば、絶縁ゲート電界効果トランジスタのソース
及びドレインの形成時、あるいはバイポーラ接合トラン
ジスタのベース及びエミッタの形成時に利用される可能
性がある。
【0003】バイポーラ接合トランジスタのプロセスの
いくつかにおいては、活性の真性ベース領域と外因的ベ
ース接触領域との間にリンクを形成するため、浅い、軽
くドープした接合がしばしば用いられる。浅い接合は、
トレンチの側壁及びシリコンに形成される他の特徴部分
における導電率の制御にも利用することが可能である。
【0004】シリコン表面における接合は、従来、イオ
ン注入、ドープ・ガラス及び蒸気拡散等の多様な技法に
よって形成されてきた。イオン注入の隘路の1つは、確
実に極めて浅い接合を形成するのに十分な精度の深さ制
御を行うのが困難ということである。ドープ・ガラス技
法の場合、所望の浅い接合が得られるが、必要な範囲の
ドーパント濃度が得られない。さらに、イオン注入もド
ープ・ガラス技法も、深いトレンチのような狭い開口部
を備える半導体の特徴部分に対して、浅い接合を形成す
るのに適しているとは通常考えられていない。
【0005】2ゾーン炉内プロセス及び密閉箱プロセス
を含む、従来の蒸気拡散技法は、電気的接続の形成に用
いるものと考えられてきた。さらに詳細に後述するこれ
らの技法は、両方とも、ドーパント濃度の高い接合の形
成に限定されるのが普通である。
【0006】イオン注入法の場合、適合するタイプのド
ーパント原子は、イオン化され、通常はシリコンの、半
導体表面に向けて加速される。イオンは、イオン・エネ
ルギー、イオン質量、イオン・ビームに対する格子の配
向、及びシリコン結晶化度によって決まる程度まで、シ
リコン原子の格子を透過する。この技法によれば、半導
体表面に対して有効なドーパント制御及び良好な均一性
が得られるが、この技法によって形成される浅い接合の
深さを制御するのは極めて困難である場合が多い。
【0007】上述のように、ドーパント・イオンの透過
深さを決定する要素の1つは、用いられるイオンの質量
である。砒素のような質量の大きいイオンの場合、ホウ
素のような質量の小さいイオンに比べて制御が容易であ
る。ホウ素イオンは、望ましいが、結晶シリコンを通過
する際に被るエネルギの損失が少なく、格子内において
隣接する原子間のスペースへのチャンネルを形成し易
い。この結果、ホウ素イオンは、さらに深く、制御が不
十分な接合を形成することになる。
【0008】このホウ素イオンのチャネリング効果を回
避するため、イオン・ビームに対する半導体表面の配向
をずらし、二酸化珪素のようなアモルファス・フィルム
で表面をカバーすることによって、イオン・ビームをラ
ンダム化し、ゲルマニウム、スズ、アンチモンのような
重いイオンを注入して、半導体表面にシリコンのアモル
ファス層を形成することによって、格子をランダム化す
るといった、いくつかのアプローチが提案されている。
最後に述べたアプローチの場合、後続の熱処理時にアモ
ルファス層を再結晶化して格子を復元し、ドーパントを
活性化することが可能である。
【0009】これらのアプローチは、ホウ素を利用する
ことによって、極めて浅い接合の形成にある程度の成功
をおさめたが、こうした従来のアプローチには欠点があ
った。イオン・ビームに対して半導体表面の配向をずら
す第1のアプローチは、完全には有効なものではない。
パーセンテージは低いが、ホウ素原子の中に、角度が大
きくても、なおチャンネルを形成しがちなものがある。
表面をアモルファス・フィルムでカバーする第2のアプ
ローチも、比較的厚めのフィルム層を用いない限り、同
様の制限を受けることになるが、その場合、深さの制御
が不十分になる。
【0010】重いイオンを注入する第3のアプローチの
場合、生産用注入装置に都合良く利用できないイオンを
用いて、余分な注入ステップを行う必要がある。さら
に、ゲルマニウム・イオン又はスズ・イオンを利用する
と、後続の熱処理時に完全なアニールが行えない欠陥構
造を生じる可能性がある。アンチモン・イオンを利用す
ると、この問題を最小限に抑えることができるが、アン
チモンは、nタイプ・ドーパントの働きをするので、最
終ドープ領域の抵抗率の制御に悪影響がある。さらに、
アンチモンが存在すると、所定のキャリヤ濃度を得るた
めには、ホウ素イオンの濃度を高くすることが必要にな
るので、アンチモンの利用は、比較的ドープ量の多い接
合に限定される。
【0011】シリコンに浅い接合を形成するために現在
用いられている第2の技法は、ドープ・ガラスからドー
パントを打ち込むものである。さらに詳細に後述するよ
うに、ドープ・ガラスは、シリコン表面に形成される。
ガラスの形成に引き続き熱処理が加えられ、ガラスから
シリコンにドーパントが打ち込まれる。この技法の場
合、ドーパント濃度が高ければ、ドーパントの量及び均
一性の制御が比較的有効に行えるので、適度に浅い接合
の形成に用いることは可能である。
【0012】ただし、熱処理温度がほんのわずかな変化
を示しただけで、濃度が大幅に変化するので、濃度レベ
ルが低くなると、ドーパント濃度の制御が困難である。
この技法のもう1つの欠点は、余分な処理ステップが必
要になるという点である。
【0013】この技法の場合、ドープ・ガラスは、ドー
パントを含むガスを高温反応炉内に導入することによっ
て、シリコン表面に形成されるのが普通である。このガ
スは、単独で酸素と反応して、例えばB23といったド
ーパントの酸化物を形成するか、あるいはシランのよう
なガスを含むシリコンと反応して、半導体の表面にドー
プした珪酸塩ガラスを形成することになる。コーティン
グを施した半導体表面に対する後続の過熱によって、ガ
ラスから半導体へのドーパントの拡散が生じる。ドープ
・ガラスが形成される環境ガス内におけるドーパントの
濃度を制御し、炉内における温度及び圧力を変動させる
ことによってドーパントの制御が行われる。拡散ステッ
プ後、ドープ・ガラスを半導体表面から取り除くことが
できる。この技法の欠点の1つは、ドーパント濃度の制
御が困難であることによるものである。拡散温度におい
てドーパント濃度がシリコン内におけるドーパントの固
溶度未満になると、比較的わずかな温度変化によって、
半導体表面に拡散されるドーパントの濃度が大幅に変化
することになる。
【0014】このため、この方法の再現性は、シリコン
内におけるドーパントの溶解度、又はそれに近い値の濃
度、一般的には約1×1020cm-3に制限されるのが普通
である。こうした高い濃度の場合、拡散性及びその他の
効果が濃度に依存するため、極めて浅い接合の信頼に足
る形成が妨げられる。
【0015】この技法のもう1つの欠点は、半導体表面
に対するドーパントの拡散前に、余分な処理ステップが
必要になるということである。シリコン半導体の表面に
は、シリコンの自然酸化物のような薄い酸化物が見受け
られるのが普通である。こうした薄い酸化物は、ある種
のドープ・ガラス、例えば、ホウ珪酸ガラスからのドー
パントの拡散を大幅に減少させることになる。こうした
酸化物の除去に必要な制御下での粗清浄化を、一般的な
ドープ・ガラス・プロセスと関連して行うのは困難であ
る。
【0016】イオン注入とドープ・ガラス技法の両方に
関するもう1つの欠点は、それらが適合する表面特徴部
分のタイプに関して制限されることにある。一例とし
て、それらは、例えば、半導体表面の局部エッチングに
よって半導体に生じる、深いトレンチの側壁に対するド
ーピングには容易に適合し得ない。
【0017】イオン注入技法は、本質的に視線法であ
る。ドープすべき領域が、イオン源に「見える」場合、
その領域に注入することができる。しかし、トレンチの
側壁が注入イオンに対して提示する表面積は極めて狭い
ので、イオン容量の制御がかなり困難になる。側壁の単
位領域当たりイオン用量の制御は、イオン・ビームに対
する側壁の角度が変動することによってさらに困難にな
る。
【0018】こうした変動は、エッチング時に導入され
る側壁の勾配の変動、注入装置の配置時におけるビーム
に対する表面配向のシフト、及び表面に対するビーム走
査に起因するビーム角度の変動によって生じ得る。表面
微細構成が重要なウェーハに対してわずかに角度をつけ
てイオン注入を行うと、通常は、不均一なドープ領域
や、ドーパントのない領域が生じる結果となる。
【0019】深いトレンチの側壁にドープするドープ・
ガラス技法を利用すると、やはり、不満足な結果になる
場合が多い。上述のように、ドープ・ガラスは、ドーパ
ントを含むガスと酸化剤を反応させ、ドーパントの酸化
物を形成することによって形成することができる。この
酸化物は、さらに、半導体表面に被着される。しかし、
反応物の減損によって、酸化物の被着とドーパントの濃
度がトレンチ内における深さの関数として変動すること
になるのが普通である。
【0020】上述のように、電気的接合を形成するた
め、各種蒸気拡散技法も利用されてきた。こうした技法
の1つに、2ゾーン炉内プロセスとして知られるものが
ある。この技法では、2つの独立に制御可能な過熱ゾー
ンを備えた炉を利用する。ドーパント源が第1のゾーン
に配置され、半導体表面が第2のゾーンに配置される。
わずかに酸化性のガスが炉に通され、第1のゾーン内に
おけるドーパント源からの蒸気を第2のゾーンの半導体
表面に輸送する。このプロセスによって、半導体の表面
にドープした酸化物が形成されることになるのが普通で
ある。第1のゾーンは、ドーパントの蒸気圧を制御し、
利用されるドーパント源が室温で十分に揮発すれば、取
り除くことが可能である。
【0021】この技法を利用することによって、拡散温
度でシリコン内のドーパントの固溶度、又はそれに近い
値のドーパント濃度の接合を形成するのにまずまずの成
果を納めた。濃度が低くなると、比較的微少な温度変化
によって、半導体表面に拡散されるドーパントの濃度が
大幅に変化する。このため、2ゾーン技法の再現性は、
半導体表面におけるドーパント濃度が高い場合に限定さ
れる。
【0022】もう1つの蒸気拡散アプローチは、密閉箱
技法として知られるものである。この技法では、半導体
表面とドーパント表面を含む密閉箱を利用している。ド
ーパント源は、ドーパントの酸化物を二酸化珪素に溶か
した液である。密閉箱を拡散温度まで過熱すると、ドー
パントの蒸気で満たされることになる。この結果、ドー
パントは、半導体表面に拡散することになる。
【0023】このアプローチは、密閉箱がドーパントに
よって飽和する場合を除くと、システムが満足のゆく近
平衡状態に近づくことができないので、限界がある。密
閉箱内におけるドーパント濃度がこのように高い場合に
は、半導体におけるドーパント濃度は、拡散温度におけ
るシリコン内でのドーパントの最大固溶度で飽和するこ
とになる。従って、この方法も、半導体内におけるドー
パントの濃度が高い場合に限定されるのが普通である。
【0024】
【発明が解決しようとする課題】従って、必要とされる
のは、一般に従来の方法でそれに適した形で得られるも
のに比べて、より広範囲にわたる表面濃度を有する、極
めて浅い電気的接続を形成するための技法である。この
技法は、深いトレンチといった、開口部の狭い、多様な
範囲の半導体特徴部分に用いるのに適合することが望ま
しい。必要とされる技法は、イオン注入法のチャネリン
グ、及びドープ・ガラス及び蒸気拡散技法における高濃
度制限といった、従来の技法の問題点を回避しなければ
ならない。
【0025】
【課題を解決するための手段】先行技術に関する前述の
及びその他の欠点は、非酸化雰囲気内の半導体構造を、
所定の時間にわたり、高温で、不活性ガス又は還元キャ
リヤ・ガスといった非酸化キャリヤによって希釈された
気相ドーパントにさらすことによって、極めて浅い接合
を形成する本発明において取り扱われ、克服される。
【0026】不活性ガスであれ、還元ガスであれ、利用
されるキャリヤ・ガスのタイプは、半導体表面から酸化
物が既に除去されているか否か、及びドーピング時に、
その表面に酸化物の形成される可能性があるか否かによ
って決まる。表面に酸化物がなく、雰囲気に酸化物が含
まれていない場合には、不活性ガスを利用することがで
きる。雰囲気を完全に酸化物のない状態に維持すること
ができなければ、還元ガスの利用が必要になる。高温の
還元ガスは、ドーパント・ガスの導入前に、半導体材料
の表面によく見受けられる、薄い自然酸化物の除去を増
進する。還元ガスに水素を用いると、酸化物の除去が増
進される。
【0027】接合の形成時に、半導体表面に酸化物が形
成されないようにすることによって、比較的広範囲にわ
たるドーパント・ガス濃度の利用が可能になる。従っ
て、対応する比較的広範囲にわたるドーパント濃度が結
果的に生じる浅い接合において得られることになる。
【0028】本発明の技法によって、接合の深さの制御
とドーパント濃度の制御を少なくとも部分的に切り離す
能力が得られることになる。半導体に形成される接合の
深さは、主として拡散時における半導体表面の温度、及
び半導体を気相ドーパントにさらす持続時間によって決
まる。半導体におけるドープ領域の濃度は、主として拡
散時における半導体に対するドーパント・ガスの表面被
覆率によって決まる。接合の深さとドーパントの濃度を
別個に制御することによって、バイポーラ・トランジス
タに必要とされる、軽くドープした浅い接合の形成に加
え、深いトレンチや、縦横比の大きい、他の半導体の特
徴部分における接合の形成も可能になる。
【0029】特に、第1の態様の場合、本発明は、半導
体材料の表面における酸化物のない領域を希釈濃度のド
ーパントを含む雰囲気にさらし、該領域の温度を約75
0℃〜約1100℃の範囲の温度になるまで過熱し、過
熱領域を希釈ドーパント・ガスにさらす持続時間を約
0.5〜約100分の範囲、好ましくは10〜30分の
範囲に制御することによって、半導体材料に電気的接合
を形成する方法を提供する。
【0030】もう1つの態様の場合、本発明は、半導体
材料の表面における酸化物のない領域を含めて、半導体
材料に電気的接合を形成するための装置、該領域を約7
50℃〜約1100℃の範囲の温度になるまで過熱する
ための手段、約10-1トール〜大気圧の範囲の圧力下
で、該領域を希釈濃度のドーパント・ガスにさらす手
段、及び過熱領域をドーパント・ガスにさらす持続時間
を約0.5〜約100分の範囲、好ましくは10〜30
分の範囲に制御する手段を提供する。
【0031】本発明に関する以上の及びその他の特徴及
び利点については、1つ以上の図が添付された、下記の
詳細説明から明らかになる。図と説明における番号は、
本発明の様々な構成要素を示すものであり、同様の番号
は、図面と説明の両方を通じて同様の構成要素を表して
いる。
【0032】
【実施例】本発明は、希釈ガスから半導体表面に高温で
ドーパントを注入することによって、例えば、厚さ0.
2μm未満といった、極めて浅い接合を半導体材料に形
成するための技法を提供する。こうして表面近くに形成
されるドープ領域の濃度は、注入時における表面でのド
ーパント・ガスの濃度の関数である。ドーパント・ガス
は、キャリヤ・ガスを用いることによって、所望の濃度
まで希釈される。表面に酸化物がなく、雰囲気に酸化剤
が含まれていなければ、不活性ガスをキャリヤとするこ
とができる。雰囲気中に酸化汚染物が存在する場合、還
元ガスを利用して、接合時における表面酸化物の形成を
阻止することが可能である。こうした酸化物の存在は、
ドーパントの取り込みの再現性に影響を及ぼす可能性が
ある。利用される半導体材料がシリコンの場合、通常、
前処理されていない表面には、酸化物の存在することが
分かっている。シリコンは、通常、厚さが10オングス
トローム〜30オングストロームの自然酸化物を形成す
る。この酸化物は、還元ガス内でシリコンを過熱し、さ
らに、ドーパント・ガスの導入前に、シリコンにアニー
ルを施すことによって除去することが可能である。還元
ガスとして水素を用いることによって、酸化物の除去が
増進する。
【0033】ここで、図1を参照すると、半導体処理炉
システム10は、本発明の原理を取り入れたものであ
り、半導体基板18及び19のような1つ以上のデバイ
スの半導体表面に対する処理に利用することができる。
半導体処理炉システム10には、カバー12、ベース1
4、及びサセプタ16及び17のような1つ以上のウェ
ーハ保持装置が含まれている。通常はシリコン・ウェー
ハである半導体基板18は、サセプタ16に支持されて
おり、一方半導体基板19は、サセプタ17に支持され
ている。過熱部材20及び21が、サセプタ16及び1
7に面して接触している。後述のように、時間及び温度
プロセス・コントローラ22は、過熱部材20及び21
に加え、弁42、44及び46と、排気装置38につい
ても制御を加える。
【0034】真空室26は、カバー12とベース14に
よって形成される。真空室26には、キャリヤ・ガス源
32及びドーパント・ガス源34に通じる開口部28が
設けられている。開口部36は、排気装置38とつなが
っていて、真空室26の真空排気を可能にしている。排
気装置38は、時間及び温度プロセス・コントローラ2
2によって制御され、真空室26内の圧力を約10-1
ール〜大気圧の範囲に維持することのできる任意の装置
とすることが可能である。
【0035】弁42及び44は、それぞれ真空室26に
対するキャリヤ・ガス源32からのキャリヤ・ガス及び
ドーパント・ガス源34からのドーパント・ガスの流入
を制御する。弁46は、排気装置38によるガスの流出
を制御する。時間及び温度プロセス・コントローラ22
は、弁42、44及び46の操作を行う。
【0036】過熱部材20及び21、及び時間及び温度
プロセス・コントローラ22は、一般的な約750℃〜
約1100℃の温度範囲から選択された所定の温度ま
で、半導体基板18及び19を過熱する。過熱部材20
及び21、及び時間及び温度プロセス・コントローラ2
2は、一般に、半導体処理炉に用いられるタイプであ
り、プロセスに必要な時間期間にわたって半導体基板1
8及び19の表面温度を制御することが可能である。過
熱部材20及び21は、RFコイル又は他の都合のよい
制御可能な加熱源とすることが可能である。時間及び温
度プロセス・コントローラ22は、機械式、電気式、又
はコンピュータ式の何れでもよく、1つ以上の独立した
コントローラ及び適合するセンサを含むことが可能であ
る。
【0037】キャリヤ・ガス源32から発生するキャリ
ヤ・ガスは、不活性ガス又は水素のような還元ガスとす
ることができ、圧縮貯蔵源から供給され得る。ドーパン
ト・ガス源34から供給されるドーパント・ガスも、圧
縮貯蔵源から供給可能であり、通常は、選択さたドーパ
ントの水素化物である。例えば、pタイプのドーパント
ホウ素をシリコンに導入するには、ヒドリド・ジボラン
26が望ましい。真空室26内におけるドーパント・
ガスの典型的な濃度は、キャリヤ・ガスの雰囲気中にお
いて約1パート・パー・ミリオン(ppm)から1パート
・パー・ビリオン(ppb)の範囲である。
【0038】電気的接合を形成するための本発明の技法
には、一般に、高温で、不活性又は還元雰囲気内におい
て、シリコン表面をドーパント・ガスにさらすことが含
まれる。ここで、特に半導体基板18を参照すると、半
導体基板18をサセプタ16に載せた後、真空室26
は、弁46と排気装置38の働きによって、約10-1
ール〜大気圧の範囲の圧力に維持されるように制御する
ことが可能である。弁42の操作によって、キャリヤ・
ガスを真空室26に入れることができる。
【0039】加熱部材20がオンになると、半導体基板
18は、あらかじめ選択された温度まで加熱される。半
導体基板18の通常の温度は、750℃〜約1100℃
の範囲である。現在のところ望ましい使用温度は、80
0℃〜約1000℃の範囲である。所望の温度に達する
と、その関連する弁44を開いて、ドーパント・ガス源
34からのドーパント・ガスが真空室26に導入され
る。
【0040】半導体基板18は、約0.5〜約100分
の範囲、好ましくは10〜30分の範囲の所定のプロセ
ス時間にわたり、あらかじめ選択された温度で、キャリ
ヤ・ガス源32からのキャリヤ・ガスの雰囲気内におい
てドーパント・ガスにさらされる。ドーパント・ガスに
対する弁44及び加熱部材20は、この時間の経過後オ
フになり、半導体表面の冷却が可能になる。850℃で
15分のプロセス時間及び温度を利用することによっ
て、1×1019cm-3の範囲の表面ドーパント濃度を有す
る0.05μmほどの浅い接合を形成することが可能に
なる。
【0041】次に、図1に示す半導体基板18の一部6
0の拡大図である図2を参照すると、半導体基板18の
表面にドープ領域62が形成される。ドープ領域62に
おけるドーパントの濃度は、ドーパント・ガスの濃度の
関数である。ドーパント・ガスの濃度は、当該技術にお
いて周知の流れ制御技法を用いて、約1ppm 〜約1ppb
の範囲で変動させることができる。ドープ領域62にお
いて結果として得られる表面濃度の範囲は、約1×10
17cm-3〜約3×1019cm-3の範囲である。
【0042】半導体基板18のドープ領域62によって
形成される接合64の、寸法dで示された深さは、半導
体基板18が、半導体処理炉システム10内においてド
ーパント・ガス34にさらされる温度及びさらされる所
要時間によって決まる。ドープ領域62に取り込まれる
ドーパントの横方向における均一性は、約±2%の範囲
が一般的である。
【0043】半導体処理炉システム10及び上述の手順
は、縦横比の大きい特徴部分、すなわち、縦方向の寸法
と横方向の寸法の比が、約1以上のオーダーの狭い開口
部を備えたトレンチのような特徴部分を有する接合の形
成にも十分に有効である。
【0044】図3は、トレンチ80のような、縦横比の
大きい典型的な特徴部分を表した、図1に示す半導体基
板19の一部61の拡大図である。見ての通り、ドープ
領域70は、トレンチ80内に形成されている。シリコ
ンに形成する場合、こうしたトレンチは、一般に、約幅
1μm×深さ3μmから5μmほどのオーダーになる。
トレンチ80のような縦横比の大きい特徴部分の場合、
寸法dとして図示された、約0.2μmの深さより浅い
次元の深さを備えた接合72を形成することが可能であ
る。
【0045】次に、図2と図3の両方を参照すると、ド
ープ領域62及び70は、適合するマスキング材料を利
用して、横方向において制限を加えることが可能であ
る。シリコンのマスキングに一般に用いられる材料の1
つは、酸化珪素である。厚さが100オングストローム
〜200オングストロームの酸化珪素の層によって、本
発明による接合形成の阻止に十分なマスキングが可能に
なる。酸化珪素によるマスキングは、一般的なフォトリ
ソグラフィ手順によって行うことができる。まず、酸化
物をシリコン表面に形成し、次に、酸化物上にレジスト
を塗布し、レジストを所望のパターンで露光し、露光し
たレジストを除去して、酸化物の一部を露出させ、露出
した酸化物をエッチングで除去し、残りのレジストを化
学的に取り除く。
【0046】本発明の技法を利用して、シリコンの酸化
物のない表面に接合が形成される。次に、フッ化水素酸
にさらすといった、当該技術において周知の技法を用い
て、残りの酸化物68及び74を除去することができ
る。
【0047】半導体基板18に自然酸化物が存在する
と、接合形成の再現性に影響を及ぼす可能性がある。真
空室26内の雰囲気として水素又はその他の還元ガスを
利用することによって、本発明の接合形成技法の実施時
に、シリコン表面に自然酸化物の形成されるのが阻止さ
れる。厚さが約30オングストロームまでのシリコン表
面に既に存在する自然酸化物は、水素又は他の還元ガス
の雰囲気中において半導体に高温アニールを施すことに
よって除去することができる。こうした酸化物を除去す
るには、約950℃を超える温度で十分であることが分
かった。
【0048】本発明の説明は、現在のところ望ましい実
施例に関連して行ってきたが、その範囲は、これに限定
されるものではない。それどころか、こうした範囲が制
限されるのは、唯一、明細書中に記述した1組の請求項
及びその均等物によって規定される場合に限られる。
【0049】
【発明の効果】本発明の方法では、従来の方法では得ら
れなかった、広範囲の表面濃度で極めて浅い電気的接合
を形成でき、多様な半導体形状に適用できるものであ
る。
【図面の簡単な説明】
【図1】 本発明の望ましい実施例のシステムの概観図
である。
【図2】 本発明により形成される電気的接合を示す図
1の部分60の拡大図である。
【図3】 本発明により深いトレンチに形成される電気
的接合を示す図1の部分61の拡大図である。
【符号の説明】
10 半導体処理炉システム 12 カバー 14 ベース 16,17 サセプタ 18,19 半導体基板 20,21 加熱部材 22 時間及び温度プロセス・コントローラ 26 真空室 28,36 開口部 32 キャリヤ・ガス源 34 ドーパント・ガス源 38 排気装置 62,70 ドープ領域 64,72 接合 68,74 酸化物 80 トレンチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体材料に電気的接合を形成する方法に
    おいて、 半導体材料の表面の酸化物のない領域を希釈濃度のドー
    パントを含む雰囲気にさらすステップと、 該領域を約750゜Cから約1100゜Cまでの温度範
    囲に加熱するステップと、 前記希釈ドーパント・ガスに該加熱領域をさらす持続時
    間を約0.5分から約100分の範囲で制御するステッ
    プとを備えたことを特徴とする方法。
JP4109808A 1991-05-01 1992-04-28 浅い電気的接合の形成 Pending JPH05136073A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/694,309 US5256162A (en) 1991-05-01 1991-05-01 Apparatus for forming shallow electrical junctions
US694309 1991-05-01

Publications (1)

Publication Number Publication Date
JPH05136073A true JPH05136073A (ja) 1993-06-01

Family

ID=24788290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4109808A Pending JPH05136073A (ja) 1991-05-01 1992-04-28 浅い電気的接合の形成

Country Status (2)

Country Link
US (2) US5256162A (ja)
JP (1) JPH05136073A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130121728A (ko) * 2012-04-27 2013-11-06 도쿄엘렉트론가부시키가이샤 불순물 확산 방법, 기판 처리 장치 및 반도체 장치의 제조 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3285934B2 (ja) * 1991-07-16 2002-05-27 株式会社東芝 半導体装置の製造方法
KR100389502B1 (ko) * 1994-11-16 2003-10-22 굿리치 코포레이션 압력구배화학기상침투및화학기상증착장치,방법및이에의한생성물
US5888303A (en) * 1997-04-07 1999-03-30 R.E. Dixon Inc. Gas inlet apparatus and method for chemical vapor deposition reactors
KR100252049B1 (ko) * 1997-11-18 2000-04-15 윤종용 원자층 증착법에 의한 알루미늄층의 제조방법
US7476419B2 (en) * 1998-10-23 2009-01-13 Goodrich Corporation Method for measurement of weight during a CVI/CVD process
US6669988B2 (en) 2001-08-20 2003-12-30 Goodrich Corporation Hardware assembly for CVI/CVD processes
US6319569B1 (en) * 1998-11-30 2001-11-20 Howmet Research Corporation Method of controlling vapor deposition substrate temperature
DE19922167A1 (de) * 1999-05-12 2000-11-16 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US6132032A (en) * 1999-08-13 2000-10-17 Hewlett-Packard Company Thin-film print head for thermal ink-jet printers
FR2803091B1 (fr) * 1999-12-22 2002-03-08 St Microelectronics Sa Procede de dopage de la base extrinseque d'un transistor bipolaire
US6921708B1 (en) * 2000-04-13 2005-07-26 Micron Technology, Inc. Integrated circuits having low resistivity contacts and the formation thereof using an in situ plasma doping and clean
US6413844B1 (en) * 2001-01-10 2002-07-02 Asm International N.V. Safe arsenic gas phase doping
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
KR100475122B1 (ko) * 2002-12-20 2005-03-10 삼성전자주식회사 실리콘 접촉저항을 개선할 수 있는 반도체 소자 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855258A (en) * 1987-10-22 1989-08-08 Ncr Corporation Native oxide reduction for sealing nitride deposition
US5183777A (en) * 1987-12-30 1993-02-02 Fujitsu Limited Method of forming shallow junctions
EP0606114A1 (en) * 1989-08-11 1994-07-13 Seiko Instruments Inc. Method of producing field effect transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130121728A (ko) * 2012-04-27 2013-11-06 도쿄엘렉트론가부시키가이샤 불순물 확산 방법, 기판 처리 장치 및 반도체 장치의 제조 방법
JP2013232529A (ja) * 2012-04-27 2013-11-14 Tokyo Electron Ltd 不純物拡散方法、基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US5310711A (en) 1994-05-10
US5256162A (en) 1993-10-26

Similar Documents

Publication Publication Date Title
US7078325B2 (en) Process for producing a doped semiconductor substrate
US5967794A (en) Method for fabricating a field effect transistor having elevated source/drain regions
US5925574A (en) Method of producing a bipolar transistor
US5366922A (en) Method for producing CMOS transistor
JPH05136073A (ja) 浅い電気的接合の形成
US6090690A (en) Direct gas-phase doping of semiconductor wafers using an organic dopant source
US4437897A (en) Fabrication process for a shallow emitter/base transistor using same polycrystalline layer
US5338697A (en) Doping method of barrier region in semiconductor device
WO1997036323A1 (en) Method of doping trench sidewalls before trench etching
KR100425582B1 (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
KR100397370B1 (ko) 얕은 접합을 갖는 집적회로의 제조 방법
JP2599556B2 (ja) 高濃度ドープ領域を有する半導体装置の製造方法
JPH0437152A (ja) 半導体装置の製造方法
JP2002502124A (ja) アニール中制御された低レベル酸素周囲を使用して半導体ウエーハに浅部ジャンクションを形成する方法
US5851906A (en) Impurity doping method
US5874352A (en) Method of producing MIS transistors having a gate electrode of matched conductivity type
US6939771B2 (en) Discontinuous dielectric interface for bipolar transistors
JPH0334649B2 (ja)
KR100319873B1 (ko) 고농도이온주입층의저온활성화방법
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100272276B1 (ko) 반도체디바이스의제조방법
JPH03265131A (ja) 半導体装置の製造方法
JPH05326680A (ja) 半導体装置の製造方法
JPH06302682A (ja) 半導体装置の製造方法
JPH04346422A (ja) 半導体装置およびその製造方法