KR100425582B1 - 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 - Google Patents

얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 Download PDF

Info

Publication number
KR100425582B1
KR100425582B1 KR10-2001-0073006A KR20010073006A KR100425582B1 KR 100425582 B1 KR100425582 B1 KR 100425582B1 KR 20010073006 A KR20010073006 A KR 20010073006A KR 100425582 B1 KR100425582 B1 KR 100425582B1
Authority
KR
South Korea
Prior art keywords
diffusion source
semiconductor substrate
impurities
diffusion
film
Prior art date
Application number
KR10-2001-0073006A
Other languages
English (en)
Other versions
KR20030042498A (ko
Inventor
이성재
조원주
박경완
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR10-2001-0073006A priority Critical patent/KR100425582B1/ko
Priority to US10/117,001 priority patent/US6620668B2/en
Priority to CNB021057338A priority patent/CN100423198C/zh
Priority to JP2002191424A priority patent/JP3869325B2/ja
Publication of KR20030042498A publication Critical patent/KR20030042498A/ko
Application granted granted Critical
Publication of KR100425582B1 publication Critical patent/KR100425582B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법이 제공된다. 본 발명은 게이트 패턴이 형성된 반도체 기판 상에 확산 소스막을 형성한 다음, 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의불순물을 복수회 이온주입한다. 이에 따라, 반도체 기판의 결정구조를 손상시키지 않아 전위를 발생시키지 않으면서도 상기 확산 소스막의 불순물 농도를 불균일하게 조절할 수 있다. 더하여, 상기 불순물 농도가 불균일한 확산 소스막 내의 불순물을 상기 반도체 기판으로 고체상태확산법에 의하여 확산시킴으로써 자기정렬적으로 LDD 영역과 고농도의 소오스/드레인 영역으로 이루어진 얕은 소오스/드레인 접합 영역을 형성할 수 있다.

Description

얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법{Method for fabricating a MOS transistor having a shallow source/drain junction region}
본 발명은 모스 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법에 관한 것이다.
일반적으로, 모스 트랜지스터는 기판 상에 게이트 산화막 및 게이트 전극으로 구성된 게이트 패턴이 형성되어 있고, 상기 게이트 패턴의 양측벽의 반도체 기판에 소오스/드레인 접합 영역이 형성되어 있다.
상기 소오스/드레인 접합 영역은 모스 트랜지스터가 고집적화됨에 따라 얕은 접합 영역으로 형성하여야 한다. 상기 얕은 접합 영역이라는 것은 기판에 형성되는접합 깊이가 얕고, 저항 감소를 위해 불순물(impurity)의 농도 및 활성화율이 높아야 하고, 수평 및 수직 방향의 급격한 접합 영역이 형성되어야 한다는 것을 의미한다.
상기 얕은 소오스/드레인 접합 영역은 종래에는 이온주입방법(ion implantation method)이나 고체상태 확산법(solid phase diffusion method)을 이용하여 형성한다. 상기 이온 주입 방법은 이온 주입기를 이용하여 불순물을 고가속전압(high acceleration voltage)으로 고가속시켜 기판에 주입함으로써 얕은 소오스/드레인 접합 영역을 형성한다. 그리고, 고체 상태 확산법은 기판 상에 고체 상태의 확산원을 형성한 후, 상기 확산원 내의 불순물(dopant)을 기판에 확산시켜 도핑시킴으로써 얕은 소오스/드레인 접합 영역을 형성한다.
여기서, 본 상세한 설명에서 용어의 혼동을 피하기 위하여 이온주입방법에 의하여 주입되는 불순물은 impurity로 명명하며, 고체 상태 확산법에 의하여 주입되는 불순물은 dopant로 명명한다. 더하여, 이온형태로 주입되는 것은 이온주입(ion implantation)이라 칭하고, 고체상태확산법에 의하여 불순물이 확산되거나 이미 불순물이 포함되어 있는 것은 도핑(doping)이라 칭한다.
그런데, 상기 이온 주입 방법은 근본적으로 불순물의 운동에너지에 기인하여 반도체 기판의 결정구조를 손상시켜 전위(dislocation)를 발생시킨다. 상기 전위는 소오스/드레인 접합 영역의 누설을 초래할 뿐만 아니라 주입된 불순물의 급격한 확산을 야기하여 얕은 소오스/드레인 접합영역의 형성을 불가능하게 한다. 그리고, 상기 고체 확산법은 저저항의 얕은 소오스/드레인 접합 영역에 적합할 만큼 확산원의 불순물(dopant)의 도핑 농도를 높이기가 어렵고, 더하여 상기 확산원의 불순물의 도핑 농도를 정밀하게 제어하는 데 문제가 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 창안된 것으로써, 전위를 발생되지 않으면서도 불순물의 도핑농도가 정밀하게 제어된 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조방법을 제공하는 데 있다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따라 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 7 내지 도 17은 본 발명의 제2 실시예에 따라 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법을 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 따르면, 본 발명의 모스 트랜지스터 형성 방법은 반도체 기판 상에 게이트 패턴을 형성한 후 상기 게이트 패턴이 형성된 반도체 기판의 전면에 확산 소스막을 형성한다. 상기 확산 소스막은 USG(undoped silicate glass)막 또는 실리콘 산화막으로 형성할 수 있다. 상기 USG막은 액체 상태의 실리케이트 글래스(silicate glass)를 스핀 코팅시킨 후 치밀화시켜 형성할 수 있다. 상기 실리콘 산화막은 SiH4및 O2를 포함하는 혼합 기체를 이용하여 화학기상증착법(CVD) 또는 플라즈마 인핸스트 화학기상증착법(PECVD)으로 형성하거나, 건식 산화법 또는 습식 산화법에 의하여 형성할 수 있다. 상기 확산 소스막을 형성한 후, 상기 확산 소스막을 전체 또는 부분적으로 식각하여 얇게 할 수도 있다.
이어서, 상기 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산소스막의 불순물 농도를 상기 게이트 패턴의 양측벽에 형성된 확산 소스막보다 크게 한다. 상기 확산 소스막에 불순물을 이온 주입할 때, 일반적인 이온주입장치를 이용하여 수행하거나, Plasma Immersion Ion Implantation(PIII)이나 Ion Shower Implantation(ISI)과 같은 플라즈마 이온주입 장치를 이용하여 수행할 수 있다. 상기 확산 소스막에 불순물을 이온주입할 때 상기 반도체 기판과 경사지게 조사하여 상기 게이트 패턴의 양측벽에 형성된 확산 소스막의 불순물 농도를 1017∼1022cm-3으로 조절할 수 있다. 상기 확산 소스막에 불순물을 이온주입할 때 상기 반도체 기판과 수직방향으로 조사하여 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산 소스막의 불순물 농도를 1018∼1022cm-3으로 조절할 수 있다.
상기 확산 소스막에 포함된 불순물을 고체상태확산법으로 상기 반도체 기판에 확산시켜 자기정렬적으로 상기 게이트 패턴의 양측벽 하부에 LDD 영역 및 고농도의 소오스/드레인 영역을 갖는 얕은 소오스/드레인 접합 영역을 형성한다. 상기 고체 상태 확산법으로 얕은 소오스/드레인 접합 영역을 형성할 때 급속 열 어닐(rapid thermal anneal(RTA)), 스파이크 어닐(spike anneal) 또는 레이저 어닐(laser anneal)을 이용하여 수행할 수 있다. 상기 급속 열 어닐(RTA)은 상기 불순물이 이온주입된 확산 소스막이 형성된 반도체 기판을 비활성 가스 분위기 및 950℃ ∼1150℃의 온도에서 1∼1000초 동안 열처리하는 것이 바람직하다. 상기 스파이크 열처리는 상기 불순물이 이온주입된 확산 소스막이 형성된 반도체 기판을 비활성 가스 분위기 및 950℃∼1200℃의 온도에서 열처리하는 것이 바람직하다. 상기 얕은 소오스/드레인 접합 영역은 상기 반도체 기판으로의 도핑깊이가 50nm 이하 및 도핑 농도가 1018∼1022cm-3인 것이 바람직하다.
본 발명의 다른 예에 의하면, 본 발명의 모스 트랜지스터의 제조방법은 N웰 및 P웰이 형성된 반도체 기판 상에 게이트 패턴을 형성한 후, 상기 게이트 패턴이 형성된 반도체 기판의 전면에 확산 소스막을 형성한다. 상기 확산 소스막 상에 상기 N웰 또는 P웰을 오픈하는 포토레지스트 패턴을 형성한다. 이어서, 상기 N웰 및 P웰 상의 확산 소스막 순으로, 또는 P웰 및 N웰 상의 확산 소스막 순으로, 상기 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산 소스막의 불순물 농도를 상기 게이트 패턴의 양측벽에 형성된 확산 소스막보다 크게 한다. 상기 포토레지스트 패턴을 제거한 후, 상기 N웰 및 P웰 상의 확산 소스막에 포함된 불순물을 고체상태확산법으로 상기 반도체 기판에 확산시켜 자기정렬적으로 상기 게이트 패턴의 양측벽 하부에 LDD 영역 및 고농도의 소오스/드레인 확장 영역을 갖는 얕은 소오스/드레인 접합 영역을 형성한다.
이상과 같이 상술한 바와 같이 본 발명은 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 전위를 발생시키지 않으면서도 상기 확산 소스막의 불순물 농도를 불균일하게 조절할 수 있다. 더하여, 불순물 농도가 불균일한 확산 소스막 내의 불순물을 고체상태확산법에 의하여 확산시킴으로써 자기정렬적으로 LDD 영역과 고농도의 소오스/드레인 영역으로이루어진 얕은 소오스/드레인 접합 영역을 형성할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예들에 한정되는 것은 아니다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 1 내지 도 6은 본 발명의 제1 실시예에 따라 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(10), 예컨대 P형이나 N형 실리콘 기판에 필드 산화막(12)을 형성하여 액티브 영역과 비액티브 영역을 한정한다. 이어서, 상기 액티브 영역 상의 반도체 기판(10) 상에 게이트 산화막(14) 및 게이트 전극(16)으로 이루어진 게이트 패턴(18)을 형성한다. 상기 게이트 패턴(18)은 상기 반도체 기판(10)의 표면을 산화시켜 실리콘 산화막을 형성하고, 상기 실리콘 산화막 상에 저압화학기상증착법으로 100 내지 300nm 두께의 폴리실리콘막을 증착한 후, 사진식각공정을 이용하여 패터닝함으로써 형성된다.
도 2를 참조하면, 상기 게이트 패턴(18)이 형성된 반도체 기판(10)의 전면에 확산 소스막(20)을 형성한다. 상기 확산 소스막(20)은 20∼400nm의 두께로 형성한다. 상기 확산 소스막(20)은 후의 불순물의 이온 주입시 반도체 기판(10)의 손상을 방지하는 버퍼층의 역할을 수행한다.
상기 확산 소스막(20)은 USG(undoped silicate glass)막 또는 실리콘 산화막으로 형성한다. 상기 확산 소스막(20)으로 이용되는 USG막은 액체 상태의 실리케이트 글래스(silicate glass)를 스핀 코팅시킨 후 200∼600℃의 온도에서 2∼30분간 치밀화시켜 형성한다. 상기 확산 소스막(20)으로 이용되는 실리콘 산화막은 SiH4및 O2를 포함하는 혼합 기체를 이용하여 화학기상증착법(CVD) 또는 플라즈마 인핸스트 화학기상증착법(PECVD)으로 형성하거나, 건식 산화법 또는 습식 산화법에 의하여 형성한다. 상기 확산 소스막(20)을 형성한 후, 상기 확산 소스막(20)을 전체 또는 부분적으로 식각하여 얇게 할 수도 있다.
도 3 및 도 4를 참조하면, 상기 확산 소스막(20)에 조사방향을 경사지게 불순물(22, 26)을 이온주입한다. 도 3에서는 상기 반도체 기판(10)의 좌측에서 경사지게 불순물(22)을 조사하여 참조번호 24로 표시한 바와 같이 상기 게이트 패턴(18)의 좌측벽, 상기 게이트 패턴(18)의 표면, 필드 산화막(12)의 표면 및 반도체 기판(10)의 표면 등의 확산 소스막(20)에 불순물(22)이 이온주입된다. 그리고, 도 4에서는 상기 반도체 기판(10)의 우측에서 경사지게 불순물(26)을 조사하여 상기 게이트 패턴(18)의 우측벽, 상기 게이트 패턴(18)의 표면, 필드 산화막(12)의 표면 및 반도체 기판(10)의 표면 등의 확산 소스막(20)에 불순물(26)이 이온주입된다. 도 3 및 도 4의 불순물의 경사주입은 0.1 내지 50KeV의 에너지와 1도 내지 89도의 경사각도로 수행한다.
결과적으로, 상기 게이트 패턴(18)의 양측벽을 포함하여 불순물이 균일하게 이온주입된 확산 소스막(28)이 형성된다. 특히, 상기 게이트 패턴(18)의 양측벽에 불순물이 이온주입되어 형성된 확산 소스막(28)의 불순물 농도는 1017∼1022cm-3으로 조절한다.
상기 확산 소스막(20)에 이온주입되는 불순물(22, 26)은 상기 반도체 기판(10)과 다른 도전형의 불순물을 이용한다. 예컨대, 상기 불순물(22, 26)은 상기 반도체 기판(10)이 P형 실리콘 기판일 경우 N형 불순물, 예컨대 P, As 또는 Sb을 이용하고, 상기 반도체 기판(10)이 N형 실리콘 기판일 경우는 P형 불순물, 예컨대 B나 In을 이용한다.
상기 확산 소스막(20)에 이온주입되는 불순물은 LDD(Lightly Doped Drain) 영역 및 소오스/드레인 확장(Source/Drain Extension)영역을 목적으로 한 후공정을 고려하여 P 나 B 대신 각각 As(또는 Sb)나 In과 같은 무거운 불순물 원소를 선택하여 후의 열처리 공정시 확산 깊이를 줄일 수 있도록 할 수도 있다.
경사지게 상기 확산 소스막(20)에 불순물(22. 26)을 이온주입하는 것은 일반적인 이온주입장치를 이용하여 수행하거나, Plasma Immersion Ion Implantation(PIII)이나 Ion Shower Implantation(ISI)과 같은 플라즈마 이온주입 장치를 이용하여 수행한다.
상기 플라즈마 이온 주입 장치는 저가속전압을 사용하고 불순물 이온의 직진성이 뚜렷한 장치이다. 상기 Plasma Immersion Ion Implantation(PIII)은 웨이퍼(반도체 기판) 위에서 플라즈마를 발생시키고 주기적으로 웨이퍼에 음전압을 가하여플라즈마의 이온을 가속시켜 웨이퍼를 때리게 하는 원리로 작동되는 장치이다. 상기 Ion Shower Implantation(ISI)은 웨이퍼에서 떨어져 있는 플라즈마 이온을 넓은 면적의 전극으로 추출/가속시켜 웨이퍼에 부딪히게 하는 원리로 작동되는 장치이다.
상기 확산 소스막(20)에 경사지게 불순물(22, 26)을 이온주입할 때, 불순물의 가속전압은 주입된 불순물의 농도의 최대치가 확산 소스막(20)의 가운데가 되도록하여 반도체 기판(10)의 결정 구조의 손상이 적도록 한다.
특히, 상기 플라즈마 이온주입 장치를 이용할 경우 저가속전압을 사용하여 조사된 불순물(22, 26)이 상기 확산 소스막(20) 내에 주입되어 상기 반도체 기판(10)의 결정구조를 손상시키지 않도록 하면서도 1013∼1015cm-2이상의 이온 조사량으로서 상기 확산 소스막(20) 내에 고농도의 불순물을 주입시킬 수 있다.
도 5를 참조하면, 상기 반도체 기판(10)과 수직방향으로, 불순물이 이온주입된 확산 소스막(28)에 다시 불순물(29)을 이온주입한다. 이때, 수직 운동하는 불순물(29)에 노출된 확산 소스막(28), 즉 게이트 패턴(18)의 표면보다 상측 부분, 반도체 기판(10)의 표면, 및 필드 산화막(12)의 표면 상에 형성된 확산 소스막(28)은 1021cm-3이상의 고농도로 불순물(29)이 선택적으로 이온주입되고, 그림자 효과(shadow effect)에 의하여 수직 운동하는 불순물(29)에 노출되지 않는 확산 소스막(28), 즉 게이트 패턴(18)의 양측벽에 형성된 확산 소스막(28)은 추가 불순물 주입이 되지 않는다. 또한 이 경우 불순물은 도 3 및 4의 경사각 조사시의 불순물과는 달리 확산이 잘 되는 종류를 사용할 수도 있다.
상기 반도체 기판(10)과 수직방향으로 상기 확산 소스막(28)에 불순물(29)을 이온주입할 때, 상기 게이트 패턴(18)의 표면 및 반도체 기판(10) 상에 형성된 확산 소스막(28)의 불순물 농도는 1018∼1022cm-3으로 조절한다. 이렇게 하는 이유는 후에 형성되는 얕은 접합의 도핑깊이가 50nm 이하 및 도핑 농도가 1018∼1022cm-3으로 유지하기 위함이다.
상기 반도체 기판(10)과 수직방향으로 상기 확산 소스막(28)에 불순물(29)을 이온주입할 때, 상기 반도체 기판(10)이 N형 실리콘 기판일 경우, 이온 주입되는 불순물은 B나 In을 이용하고, 상기 반도체 기판(10)이 P형 실리콘 기판일 경우 이온 주입되는 불순물은 P, As 또는 Sb를 이용한다.
특히, 상기 반도체 기판(10)에 수직 방향으로 이온주입되는 불순물(29)은 후의 고농도의 소오스/드레인 영역을 목적으로 한 후공정을 고려하여 As(또는 Sb)나 In 대신 각각 P나 B과 같은 가벼운 불순물을 선택하여 후의 열처리 공정시 확산 깊이를 깊게 할 수도 있다. 따라서, 상기 반도체 기판(10)에 경사지게 및 수직방향으로 이온주입되는 불순물은 동일한 기판일지라도 같은 종류 또는 다른 종류가 될 수 있다.
상기 반도체 기판(10)과 수직방향으로 상기 확산 소스막(28)에 불순물(29)을 이온주입하면, 상기 게이트 패턴(18)의 양측벽에 형성된 확산 소스막(34)보다 상기 게이트 패턴(18), 반도체 기판(10) 및 필드 산화막(12)의 상부 표면 상에 형성된확산 소스막(30)의 불순물 농도가 크게 된다. 물론, 상기 필드 산화막(12)의 경사면에 형성된 확산 소스막(32)의 불순물 농도는 중간의 불순물 농도값을 갖는다.
결과적으로, 도 3 내지 도 5를 통하여 상기 확산 소스막(20)에 조사방향을 다르게 같은 종류 또는 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴(18)의 표면 및 반도체 기판(10) 상에 형성된 확산 소스막(30)의 불순물 농도를 상기 게이트 패턴(18)의 양측벽에 형성된 확산 소스막(34)보다 크게 할 수 있다. 다시 말해, 반도체 기판(10) 상에 형성된 확산 소스막(30)은 고농도 확산원이 되며, 상기 게이트 패턴(18)의 측벽에 형성된 확산 소스막(34)은 저농도 확산원이 된다.
더하여, 본 발명은 도 3 내지 도 5를 통하여 상기 확산 소스막(20)에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 상기 확산 소스막(20)의 불순물 농도를 불균일하게 하기 때문에 반도체 기판(10)의 결정구조 손상 없이 후에 형성되는 LDD 영역과 고농도의 소오스/드레인 영역으로 이루어진 얕은 소오스/드레인 접합 영역의 도핑 농도를 정밀하게 제어할 수 있다.
도 6을 참조하면, 상기 불순물이 포함되어 있고, 확산 소스막(30, 32, 34)이 형성된 반도체 기판(10)을 급속 열처리하여 상기 확산 소스막(30, 32, 34) 내의 불순물을 반도체 기판(10)으로 확산시켜 얕은 소오스/드레인 접합 영역(36, 38)을 형성한다.
다시 말해, 상기 확산 소스막(30, 32, 34) 내의 불순물을 급속 열처리를 이용하여 고체 상태 확산법으로 확산시켜 얕은 소오스/드레인 접합 영역(36, 38)을형성한다. 이렇게 고체 상태 확산법을 이용할 경우 얕은 소오스/드레인 접합 영역(36, 38)을 형성하는 것이 용이할 뿐만 아니라 불순물의 활성화 효율이 증가된다.
상기 급속 열처리는 급속 열 어닐(rapid thermal anneal(RTA)), 또는 스파이크 어닐(spike anneal) 또는 레이저 어닐(laser anneal)을 지칭하는 것으로 고체 상태 확산시 얕은 접합 형성에 적합하다.
상기 급속 열 어닐(RTA)의 경우 상기 불순물이 이온주입된 확산 소스막(30, 32, 34)이 형성된 반도체 기판(10)을 비활성 가스 분위기 및 950℃∼1150℃의 온도에서 1∼1000초 동안 처리함으로서 반도체 기판(10)으로의 도핑깊이가 50nm 이하, 바람직하게는 8∼35nm, 도핑 농도가 1018∼1022cm-3의 얕은 소오스/드레인 접합 영역(36, 38)을 형성할 수 있다.
상기 스파이크 열처리의 경우 상기 불순물이 이온주입된 확산 소스막(30, 32, 34)이 형성된 반도체 기판(10)을 비활성 가스 분위기 및 950℃ ∼1200℃의 온도에서 열처리함으로서 반도체 기판(10)으로의 도핑깊이가 50nm 이하, 바람직하게는 8∼35nm, 도핑 농도가 1018∼1022cm-3의 얕은 소오스/드레인 접합 영역(36, 38)을 형성할 수 있다.
상기 급속 열처리에 의하여 얕은 소오스/드레인 접합 영역(36, 38)을 형성할 때, 반도체 기판(10) 상의 고농도의 확산 소스막(30) 및 상기 게이트 패턴(18)의 양측벽의 저농도의 확산 소스막(34)으로 확산된 접합 영역의 도핑 농도는 차이가발생한다. 이에 따라서, 자연적으로 반도체 기판(10)의 표면 근방에 고농도의 소오스/드레인 영역(source/drain region, 38)이 형성되고, 상기 게이트 패턴(18)의 양측벽 하부의 반도체 기판(10)의 표면 근방에 저농도의 LDD 영역(lightly doped drain region, 36)이 형성된다.
다시 말해, 본 실시예에서는 자기정렬적으로 상기 게이트 패턴(18)의 양측벽 하부의 반도체 기판(10)의 표면 근방에 LDD 영역(36)이 형성됨과 동시에 소오스/드레인 확장 영역(36)이 형성되고, 상기 LDD 영역(38)에 접하여 고농도의 소오스/드레인 영역(38)이 형성된다. 이와 같이 자기정렬적으로 LDD 영역(36) 및 고농도의 소오스/드레인 영역(38)을 형성하는 방법은 종래의 측벽 스페이서(sidewall spacer)를 이용한 두 번의 이온주입공정을 이용하여 LDD 영역 및 고농도의 소오스/드레인 영역을 형성하는 것보다 공정이 간단하여 얕은 접합 형성에 적합한 나노 소자의 공정으로서 활용 가치가 높다.
도 7 내지 도 17은 본 발명의 제2 실시예에 따라 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의 제조 방법을 도시한 단면도들이다. 구체적으로, 본 발명의 제2 실시예는 씨모스(CMOS) 트랜지스터의 제조방법에 관하여 설명한 것을 제외하고는 제1 실시예와 동일하다.
도 7을 참조하면, 반도체 기판(50), 예컨대 P형이나 N형 실리콘 기판에 필드 산화막(56)을 형성하여 액티브 영역과 비액티브 영역을 한정한다. 이어서, 액티브 영역 및 비액티브 영역이 형성된 반도체 기판(50)에 P웰(52) 및 N웰(54)을 형성한다.
다음에, 상기 액티브 영역의 반도체 기판(50) 상에 게이트 산화막(58) 및 게이트 전극(60)으로 이루어진 게이트 패턴(62)을 형성한다. 상기 게이트 패턴(62)은 제1 실시예의 게이트 패턴(도 1의 18)과 동일한 방법 및 동일한 두께로 형성한다.
도 8을 참조하면, 상기 게이트 패턴(62)이 형성된 반도체 기판(50)의 전면에 확산 소스막(64)을 형성한다. 상기 확산 소스막(64)은 20∼400nm의 두께로 형성한다. 상기 확산 소스막(64)은 후의 불순물의 이온 주입시 반도체 기판(50)의 손상을 방지하는 버퍼층의 역할을 수행한다. 상기 확산 소스막(64)은 제1 실시예와 동일하게 형성한다. 상기 확산 소스막(64)을 형성한 후, 상기 확산 소스막(64)을 전체 또는 부분적으로 식각하여 얇게 할 수도 있다.
도 9를 참조하면, 상기 P웰(52) 상의 확산 소스막(64) 상에 제1 포토레지스트 패턴(66)을 형성하여 N웰(54) 상의 확산 소스막(64)을 오픈한다. 본 실시예에서는 N웰(54) 상의 확산 소스막(64)을 먼저 오픈하였으나, P웰(52) 상의 확산 소스막(64)을 먼저 오픈하여도 무방하다.
도 10 및 도 11을 참조하면, 오픈된 N웰(54) 상의 상기 확산 소스막(64)에 조사방향을 경사지게 불순물(68, 72)을 이온주입한다. 다시 말해, 도 10에서는 상기 반도체 기판(50)의 좌측에서 경사지게 불순물(68)을 조사하여 참조번호 70으로 표시한 바와 같이 N웰(54) 상의 게이트 패턴(62)의 좌측벽 및 표면, 필드 산화막(56)의 표면, 및 반도체 기판(50)의 표면 등의 확산 소스막(64)에 불순물(68)이 이온주입된다. 그리고, 도 11에서는 상기 반도체 기판(50)의 우측에서 경사지게 불순물(72)을 조사하여 N웰(64) 상의 게이트 패턴(62)의 우측벽 및 표면, 필드 산화막(56)의 표면 및 반도체 기판(50)의 표면 등의 확산 소스막(64)에 불순물(72)이 이온주입된다. 도 10 및 도 11의 불순물의 경사주입은 0.1 내지 50KeV의 에너지와 1도 내지 89도의 경사각도로 수행한다.
결과적으로, 상기 게이트 패턴(62)의 양측벽을 포함하여 불순물이 균일하게 이온주입된 확산 소스막(74)이 형성된다. 특히, 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(74)의 불순물 농도는 1017∼1022cm-3으로 조절한다. 상기 확산 소스막(74)에 포함된 불순물(68, 72)은 P형 불순물, 예컨대 B나 In을 이용한다.
상기 확산 소스막(74)에 포함된 불순물(68, 72)은 LDD(Lightly Doped Drain) 영역 및 소오스/드레인 확장(Source/Drain Extension)영역을 목적으로 한 후공정을 고려하여 B 대신 In와 같은 무거운 원소를 선택하여 후의 열처리 공정시 확산 깊이를 줄일 수 있도록 할 수도 있다. 경사지게 상기 확산 소스막(74)에 불순물을 이온주입하는 것은 제1 실시예의 도 3 및 도 4와 동일하여 구체적인 내용은 생략한다.
도 12를 참조하면, 도 12는 반도체 기판(50)에 수직방향으로 상기 확산 소스막(74)에 불순물을 이온주입하는 것은 제1 실시예의 도 5와 동일한 공정이다. 구체적으로, 반도체 기판(50)과 수직방향으로 N웰(54) 상의 확산 소스막(74)에 불순물(76)을 이온주입한다. 다시 말해, 상기 N웰(54) 상의 확산 소스막(74) 상에 P형 불순물, 예컨대 B나 In을 주입한다. 이때, 수직 운동하는 불순물(76)에 노출된 N웰(54) 상의 확산 소스막(74), 즉 게이트 패턴(62)의 표면보다 상측 부분, 반도체 기판(50)의 표면, 및 필드 산화막(56)의 표면 상에 형성된 확산 소스막(74)은 1021cm-3이상의 고농도로 불순물(76)이 선택적으로 주입되고, 그림자 효과(shadoweffect)에 의하여 수직 운동하는 불순물(76)에 노출되지 않는 N웰(54) 상의 확산 소스막(74), 즉 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(74)은 추가 불순물이 이온주입 되지 않는다.
상기 반도체 기판(50)과 수직방향으로 상기 확산 소스막(64)에 불순물(76)을 이온주입할 때, 후의 고농도의 소오스/드레인 영역을 목적으로 한 후공정을 고려하여 In 대신 B과 같은 가벼운 불순물을 선택하여 후의 열처리 공정시 확산 깊이를 깊게 할 수도 있다. 따라서, 상기 반도체 기판(50)에 경사지게 및 수직방향으로 이온주입되는 불순물은 같은 종류 또는 다른 종류가 될 수 있다.
상기 반도체 기판(50)과 수직방향으로 상기 N웰(54) 상의 확산 소스막(74)에 불순물(76)을 이온주입할 때, 상기 게이트 패턴(62)의 표면 및 반도체 기판(50) 상에 형성된 확산 소스막(74)의 불순물 농도는 1018∼1022cm-3으로 조절한다. 이렇게 하는 이유는 후에 형성되는 얕은 소오스/드레인 접합 영역의 도핑깊이가 50nm 이하 및 도핑 농도가 1018∼1022cm-3으로 유지하기 위함이다.
상기 반도체 기판(50)과 수직방향으로 상기 N웰(54) 상의 확산 소스막(74)에 불순물(76)을 이온주입하면, 상기 게이트 패턴(62), 반도체 기판(50) 및 필드 산화막(56)의 상부 표면 상에 형성된 확산 소스막(78)의 불순물 농도가 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(82)보다 크게 된다. 물론, 상기 필드 산화막(56)의 경사면에 형성된 확산 소스막(80)의 불순물 농도는 중간의 불순물 농도값을 갖는다. 또한 이 경우 불순물은 도 10 및 11의 경사각 조사시의 불순물과는 달리 확산이 잘 되는 종류를 사용할 수도 있다.
결과적으로, 도 10 내지 도 12를 통하여 상기 N웰(54) 상의 확산 소스막(64)에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴(62)의 표면 및 반도체 기판(50) 상에 형성된 확산 소스막(78)의 불순물 농도를 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(82)보다 크게 할 수 있다. 즉, 반도체 기판(50) 상에 형성된 확산 소스막(78)은 고농도 확산원이 되며, 상기 게이트 패턴(62)의 측벽에 형성된 확산 소스막(82)은 저농도 확산원이 된다.
더하여, 본 발명은 도 10 내지 도 12를 통해 상기 확산 소스막(64)의 불순물 농도를 불균일하게 조절한다. 이에 따라, 반도체 기판(50)의 결정구조 손상 없이 후에 형성되는 LDD 영역과 고농도의 소오스/드레인 영역으로 이루어진 얕은 소오스/드레인 접합 영역의 도핑 농도를 정밀하게 제어할 수 있다.
도 13을 참조하면, P웰(52) 상의 제1 포토레지스트 패턴(66)을 제거한다. 이어서, 상기 N웰(54) 상의 확산 소스막(64) 상에 제2 포토레지스트 패턴(84)을 형성하여 P웰(52) 상의 확산 소스막(64)을 오픈한다.
도 14 및 도 15를 참조하면, 도 14 및 도 15는 앞서의 도 10 및 도 11과 동일한 공정이다. 즉, 오픈된 P웰(52) 상의 상기 확산 소스막(64)에 조사방향을 경사지게 불순물(86, 90)을 이온주입한다. 즉, 오픈된 P웰(52) 상의 상기 확산 소스막(64)에 N형 불순물, 예컨대 P, As 또는 Sb을 주입한다. 특히, 상기 확산 소스막(64)에 포함된 불순물(86, 90)은 LDD(Lightly Doped Drain) 영역 및 소오스/드레인 확장(Source/Drain Extension)영역을 목적으로 한 후공정을 고려하여 P 대신 As나 Sb와 같은 무거운 불순물을 선택하여 후의 열처리 공정시 확산 깊이를 줄일 수 있도록 할 수도 있다.
구체적으로, 도 14에서는 상기 반도체 기판(50)의 좌측에서 경사지게 불순물(86)을 조사하여 참조번호 88로 도시한 바와 같이 상기 게이트 패턴(62)의 좌측벽, 상기 게이트 패턴(62)의 표면, 필드 산화막(56)의 표면 및 반도체 기판(50)의 표면 등의 확산 소스막(64)에 불순물(86)이 이온주입된다. 그리고, 도 15에서는 상기 반도체 기판(50)의 우측에서 경사지게 불순물(90)을 조사하여 상기 게이트 패턴(62)의 우측벽, 상기 게이트 패턴(62)의 표면, 필드 산화막(56)의 표면 및 반도체 기판(50)의 표면 등의 확산 소스막(84)에 불순물(90)이 이온주입된다. 도 14 및 도 15의 불순물의 경사주입은 0.1 내지 50KeV의 에너지와 1도 내지 89도의 경사각도로 수행한다.
결과적으로, 상기 게이트 패턴(18)의 양측벽을 포함하여 불순물이 균일하게 이온주입된 확산 소스막(92)이 형성된다. 특히, 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(92)의 불순물 농도는 1017∼1022cm-3으로 조절한다.
도 16을 참조하면, 도 16은 앞서의 도 12와 동일한 공정이다. 다만, P웰 (52) 상에 N형 불순물, 예컨대 P, As 또는 Sb을 주입하는 것이 다르다.
구체적으로, 반도체 기판(50)과 수직방향으로 상기 P웰(54) 상의 확산 소스막(92)에 불순물(94)을 조사한다. 이때, 수직 운동하는 불순물(94)에 노출된 P웰(52) 상의 확산 소스막(92), 즉 게이트 패턴(62)의 표면보다 상측 부분, 반도체 기판(50)의 표면, 및 필드 산화막(56)의 표면 상에 형성된 확산 소스막(92)은 1021cm-3이상의 고농도로 불순물(94)이 선택적으로 주입되고, 그림자 효과(shadow effect)에 의하여 수직 운동하는 불순물(94)에 노출되지 않는 P웰(52) 상의 확산 소스막(92), 즉 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(92)은 추가 불순물 주입이 되지 않는다.
상기 반도체 기판(50)과 수직방향으로 상기 확산 소스막(64)에 불순물(94)을 조사할 때, 후의 고농도의 소오스/드레인 영역을 목적으로 한 후공정을 고려하여 Sb나 As 대신에 P과 같은 가벼운 불순물을 선택하여 후의 열처리 공정시 확산 깊이를 깊게 할 수도 있다. 따라서, 상기 반도체 기판(50)에 경사지게 및 수직방향으로 이온주입되는 불순물은 같은 종류 또는 다른 종류가 될 수 있다.
상기 반도체 기판(50)과 수직방향으로 상기 P웰(54) 상의 확산 소스막(92)에 불순물(94)을 조사할 때, 상기 게이트 패턴(62)의 표면 및 반도체 기판(50) 상에 형성된 확산 소스막(92)의 불순물 농도는 1018∼1022cm-3으로 조절한다. 이렇게 하는 이유는 후에 형성되는 얕은 소오스/드레인 접합 영역의 도핑깊이가 50nm 이하 및 도핑 농도가 1018∼1022cm-3으로 유지하기 위함이다.
상기 반도체 기판(50)과 수직방향으로 상기 P웰(52) 상의 확산 소스막(92)에 불순물(94)을 조사하면, 상기 게이트 패턴(62), 반도체 기판(50) 및 필드 산화막(56)의 상부 표면 상에 형성된 확산 소스막(96)의 불순물 농도가 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(100)보다 크게 된다. 물론, 상기 필드 산화막(56)의 경사면에 형성된 확산 소스막(98)의 불순물 농도는 중간의 불순물 농도값을 갖는다. 또한 이 경우 불순물은 도 14 및 15의 경사각 조사시의 불순물과는 달리 확산이 잘 되는 종류를 사용할 수도 있다.
결과적으로, 도 14 내지 도 16을 통하여 상기 P웰(52) 상의 확산 소스막(92)에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴(62)의 표면 및 반도체 기판(50) 상에 형성된 확산 소스막(96)의 불순물 농도를 상기 게이트 패턴(62)의 양측벽에 형성된 확산 소스막(100)보다 크게 할 수 있다. 다시 말해, 반도체 기판(50) 상에 형성된 확산 소스막(96)은 고농도 확산원이 되며, 상기 게이트 패턴(62)의 측벽에 형성된 확산 소스막(100)은 저농도 확산원이 된다.
더하여, 본 발명은 도 14 내지 도 16을 통하여 P웰(52) 상의 확산 소스막(92)에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 상기 확산 소스막(92)의 불순물 농도를 불균일하게 조절한다. 이에 따라, 반도체 기판(50)의 결정구조 손상 없이 후에 형성되는 LDD 영역과 고농도의 소오스/드레인 영역으로 이루어진 얕은 소오스/드레인 접합 영역의 도핑 농도를 정밀하게 제어할 수 있다.
도 17을 참조하면, N웰(54) 상의 제2 포토레지스트 패턴(84)을 제거한다. 이어서, 상기 불순물이 포함된 확산 소스막(78, 80, 82, 96, 98, 100)이 형성된 반도체 기판(50)을 급속 열처리하여 확산 소스막(78, 80, 82, 96, 98, 100) 내의 불순물을 반도체 기판(50)으로 확산시켜 얕은 소오스/드레인 접합 영역(102, 104, 106, 108)을 형성한다.
다시 말해, 상기 N웰(54) 상의 확산 소스막(78, 80, 82) 내의 불순물을 급속 열처리를 이용하여 고체 상태 확산법으로 확산시켜 얕은 소오스/드레인 접합 영역(102, 104)을 형성한다. 그리고, 상기 P웰(52) 상의 확산 소스막(96, 98, 100) 내의 불순물을 급속 열처리를 이용하여 고체 상태 확산법으로 확산시켜 얕은 소오스/드레인 접합 영역(106, 108)을 형성한다. 이렇게 고체 상태 확산법을 이용할 경우 얕은 소오스/드레인 접합 영역(102, 104, 106, 108)을 형성하는 것이 용이할 뿐만 아니라 불순물의 활성화 효율이 증가된다.
상기 급속 열처리는 급속 열 어닐(rapid thermal anneal(RTA)), 또는 스파이크 어닐(spike anneal) 또는 레이저 어닐(laser anneal)을 지칭하는 것으로 고체 상태 확산시 얕은 접합 형성에 적합하다.
상기 급속 열 어닐(RTA)의 경우 상기 불순물이 주입된 확산 소스막(78, 80, 82, 96, 98, 100)이 형성된 반도체 기판(50)을 비활성 가스 분위기 및 950℃∼1150℃의 온도에서 1∼1000초 동안 처리함으로서 반도체 기판(50)으로의 도핑깊이가 50nm 이하, 바람직하게는 8∼35nm, 도핑 농도가 1018∼1022cm-3의 얕은 소오스/드레인 접합 영역(102, 104, 106, 108)을 형성할 수 있다.
상기 스파이크 열처리의 경우 상기 불순물이 주입된 확산 소스막(78, 80, 82, 96, 98, 100)이 형성된 반도체 기판(50)을 비활성 가스 분위기 및 950℃ ∼1200℃의 온도에서 열처리함으로서 반도체 기판(50)으로의 도핑깊이가 50nm 이하, 바람직하게는 8∼35nm, 도핑 농도가 1018∼1022cm-3의 얕은 소오스/드레인 접합영역(102, 104, 106, 108)을 형성할 수 있다.
상기 급속 열처리에 의하여 얕은 소오스/드레인 접합 영역(102, 104, 106, 108)을 형성할 때, 반도체 기판(50) 상의 고농도의 확산 소스막(78, 96) 및 상기 게이트 패턴(18)의 양측벽의 저농도의 확산 소스막(82, 100)으로 확산된 접합 영역의 도핑 농도는 차이가 발생한다.
이에 따라서, 자기정렬적으로 상기 게이트 패턴(64)의 양측벽 하부의 반도체 기판(50)의 표면 근방에 저농도의 LDD 영역(lightly doped drain region, 102, 106)과 소오스/드레인 확장 영역(source/drain extension region, 102, 106)이 형성되고, 상기 LDD 영역(102, 106)에 접하여 고농도의 소오스/드레인 영역(104, 108)이 형성된다.
이와 같이 자기정렬적으로 LDD 영역(102, 106) 및 고농도의 소오스/드레인 영역(104, 108)을 형성하는 방법은 종래의 측벽 스페이서(sidewall spacer)를 이용한 두 번의 이온주입공정을 이용하여 LDD 영역 및 고농도의 소오스/드레인 영역을 형성하는 것보다 공정이 간단하여 얕은 접합 형성에 적합한 나노 소자의 공정으로서 활용 가치가 높다.
더하여, 본 실시예에서는 N웰 상에 확산 소스막(78, 80, 82) 및 P웰 상에 확산 소스막(96, 98, 100)을 형성한 후 급속 열처리하여 자기정렬적으로 LDD 영역(102, 106) 및 고농도의 소오스/드레인 영역(104, 108)을 형성하였다.
그러나, 도 12에 도시한 바와 같이 N웰 상에 확산 소스막(78, 80, 82)을 형성한 후, 급속 열처리하여 자기정렬적으로 LDD 영역(102) 및 고농도 소오스/드레인영역(104)을 먼저 형성한 다음, 도 16에 도시한 바와 같이 P웰 상에 확산 소스막(96, 98, 100)을 형성한 후, 급속 열처리하여 자기정렬적으로 LDD 영역(106) 및 고농도 소오스/드레인 영역(108)을 형성할 수 도 있다.
상술한 바와 같이 본 발명은 게이트 패턴이 형성된 반도체 기판 상에 확산 소스막을 형성한 다음, 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입한다. 이에 따라, 반도체 기판의 결정구조를 손상시키지 않아 전위를 발생시키지 않으면서도 상기 확산 소스막의 불순물 농도를 불균일하게 조절할 수 있다.
더하여, 상기 불순물 농도가 불균일한 확산 소스막 내의 불순물을 상기 반도체 기판으로 고체상태확산법에 의하여 확산시킴으로써 자기정렬적으로 상기 게이트 패턴의 양측벽 하부의 반도체 기판에 LDD 영역과 고농도의 소오스/드레인 영역으로 이루어진 얕은 소오스/드레인 접합 영역을 형성할 수 있다.

Claims (18)

  1. 반도체 기판 상에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴이 형성된 반도체 기판의 전면에 확산 소스막을 형성하는 단계;
    상기 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산소스막의 불순물 농도를 상기 게이트 패턴의 양측벽에 형성된 확산 소스막보다 크게 하는 단계; 및
    상기 확산 소스막에 포함된 불순물을 고체상태확산법으로 상기 반도체 기판에 확산시켜 자기정렬적으로 상기 게이트 패턴의 양측벽 하부에 LDD 영역 및 고농도의 소오스/드레인 영역을 갖는 얕은 소오스/드레인 접합 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  2. N웰 및 P웰이 형성된 반도체 기판 상에 게이트 패턴을 형성하는 단계;
    상기 게이트 패턴이 형성된 반도체 기판의 전면에 확산 소스막을 형성하는 단계;
    상기 확산 소스막 상에 상기 N웰 또는 P웰을 오픈하는 포토레지스트 패턴을 형성하는 단계;
    상기 N웰 및 P웰 상의 확산 소스막 순으로, 또는 P웰 및 N웰 상의 확산 소스막 순으로, 상기 확산 소스막에 조사방향을 다르게 같은 종류 또는 서로 다른 종류의의 불순물을 복수회 이온주입하여 그림자 효과에 의해 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산 소스막의 불순물 농도를 상기 게이트 패턴의 양측벽에 형성된 확산 소스막보다 크게 하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 N웰 및 P웰 상의 확산 소스막에 포함된 불순물을 고체상태확산법으로 상기 반도체 기판에 확산시켜 자기정렬적으로 상기 게이트 패턴의 양측벽 하부에LDD 영역 및 고농도의 소오스/드레인 영역을 갖는 얕은 소오스/드레인 접합 영역을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 확산 소스막은 USG막 또는 실리콘 산화막으로 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 USG막은 액체 상태의 실리케이트 글래스(silicate glass)를 스핀 코팅시킨 후 치밀화시켜 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 치밀화는 200∼600℃의 온도에서 2∼30분간 수행하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  6. 제1항 또는 제2항에 있어서, 상기 실리콘 산화막은 SiH4및 O2를 포함하는 혼합 기체를 이용하여 화학기상증착법(CVD) 또는 플라즈마 인핸스트 화학기상증착법(PECVD)으로 형성하거나, 건식 산화법 또는 습식 산화법에 의하여 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  7. 제1항 또는 제2항에 있어서, 상기 확산 소스막은 20∼400nm의 두께로 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  8. 제1항 또는 제2항에 있어서, 상기 확산 소스막을 형성한 후, 상기 확산 소스막을 전체 또는 부분적으로 식각하여 얇게 하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  9. 제1항 또는 제2항에 있어서, 상기 확산 소스막의 불순물의 이온주입은 일반적인 이온주입장치를 이용하여 수행하거나, Plasma Immersion Ion Implantation(PIII)이나 Ion Shower Implantation(ISI)과 같은 플라즈마 이온주입 장치를 이용하여 수행하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  10. 제1항 또는 제2항에 있어서, 상기 확산 소스막에 불순물을 이온주입할 때 상기 반도체 기판과 경사지게 조사하여 상기 게이트 패턴의 양측벽에 형성된 확산 소스막의 불순물 농도를 1017∼1022cm-3으로 조절하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  11. 제1항 또는 제2항에 있어서, 상기 확산 소스막에 불순물을 이온주입할 때 상기 반도체 기판과 수직방향으로 조사하여 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산 소스막의 불순물 농도를 1018∼1022cm-3으로 조절하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  12. 제1항 또는 제2항에 있어서, 상기 확산 소스막에 이온주입되는 불순물은 상기 반도체 기판이 P형 실리콘 기판이나 P웰 상에서는 N형 불순물인 P, As 또는 Sb를 이용하고, 상기 반도체 기판이 N형 실리콘 기판이나 N웰 상에서는 P형 불순물인 B나 In을 이용하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  13. 제1항 또는 제2항에 있어서, 상기 게이트 패턴의 표면 및 반도체 기판 상에 형성된 확산소스막에 이온주입되는 불순물은 P형 불순물 및 N형 불순물들중 각각 가벼운 B나 P를 이용하고, 상기 게이트 패턴의 양측벽에 형성된 확산 소스막에 이온주입되는 불순물은 P형 불순물 및 N형 불순물들중 각각 무거운 In, 또는 As나 Sb를 이용하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  14. 제1항 또는 제2항에 있어서, 상기 고체 상태 확산법으로 얕은 소오스/드레인 접합 영역을 형성할 때 급속 열 어닐(rapid thermal anneal(RTA)), 스파이크 어닐(spike anneal) 또는 레이저 어닐(laser anneal)을 이용하여 수행하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  15. 제14항에 있어서, 상기 급속 열 어닐(RTA)은 상기 불순물이 이온주입된 확산 소스막이 형성된 반도체 기판을 비활성 가스 분위기 및 950℃ ∼1150℃의 온도에서1∼1000초 동안 열처리하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  16. 제14항에 있어서, 상기 스파이크 열처리는 상기 불순물이 이온주입된 확산 소스막이 형성된 반도체 기판을 비활성 가스 분위기 및 950℃∼1200℃의 온도에서 열처리하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  17. 제1항 또는 제2항에 있어서, 상기 얕은 소오스/드레인 접합 영역은 상기 반도체 기판으로의 도핑깊이가 50nm 이하 및 도핑 농도가 1018∼1022cm-3인 것을 특징으로 하는 모스 트랜지스터의 제조방법.
  18. 제2항에 있어서, 상기 N웰 또는 P웰 상의 확산 소스막에 불순물을 주입한 다음 상기 포토레지스트 패턴을 제거한 후, 상기 확산 소스막에 포함된 불순물을 상기 반도체 기판에 확산시켜 얕은 소오스/드레인 접합 영역을 형성하는 것을 특징으로 하는 모스 트랜지스터의 제조방법.
KR10-2001-0073006A 2001-11-22 2001-11-22 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법 KR100425582B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0073006A KR100425582B1 (ko) 2001-11-22 2001-11-22 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US10/117,001 US6620668B2 (en) 2001-11-22 2002-04-05 Method of fabricating MOS transistor having shallow source/drain junction regions
CNB021057338A CN100423198C (zh) 2001-11-22 2002-04-16 具有浅源极/漏极结区的mos晶体管的制造方法
JP2002191424A JP3869325B2 (ja) 2001-11-22 2002-06-28 Ｍｏｓトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0073006A KR100425582B1 (ko) 2001-11-22 2001-11-22 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법

Publications (2)

Publication Number Publication Date
KR20030042498A KR20030042498A (ko) 2003-06-02
KR100425582B1 true KR100425582B1 (ko) 2004-04-06

Family

ID=19716200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0073006A KR100425582B1 (ko) 2001-11-22 2001-11-22 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법

Country Status (4)

Country Link
US (1) US6620668B2 (ko)
JP (1) JP3869325B2 (ko)
KR (1) KR100425582B1 (ko)
CN (1) CN100423198C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100509780B1 (ko) * 2001-12-31 2005-08-24 동부아남반도체 주식회사 트랜지스터에서 소오스/드레인 생성을 위한 셀프 어라인드스페이서 형성 방법
JP2003258245A (ja) * 2002-03-01 2003-09-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7887711B2 (en) * 2002-06-13 2011-02-15 International Business Machines Corporation Method for etching chemically inert metal oxides
US6783591B1 (en) * 2002-08-06 2004-08-31 Advanced Micro Devices, Inc. Laser thermal annealing method for high dielectric constant gate oxide films
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
JP2007525813A (ja) * 2003-12-04 2007-09-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
JP2009081202A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 半導体記憶装置及びその製造方法
TWI483345B (zh) * 2008-05-07 2015-05-01 Univ Nat Chiao Tung 利用自動對準低溫淺接面製造具有極低臨界電壓金屬閘極／高介電常數材質之互補金氧半場效電晶體之方法
CN102054698B (zh) * 2009-11-03 2012-05-30 中芯国际集成电路制造(上海)有限公司 提高半导体器件阈值电压的方法
US8592270B2 (en) 2011-05-25 2013-11-26 International Business Machines Corporation Non-relaxed embedded stressors with solid source extension regions in CMOS devices
US9337316B2 (en) * 2014-05-05 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for FinFET device
CN108630531A (zh) * 2018-05-04 2018-10-09 武汉新芯集成电路制造有限公司 解决有源区位错缺陷的方法及半导体器件
CN111223768B (zh) * 2018-11-27 2024-04-05 上海先进半导体制造有限公司 低压cmos器件的制作方法
CN111244023A (zh) * 2020-03-25 2020-06-05 上海安微电子有限公司 一种使用扩散型soi硅片制备的半导体器件及其制备方法
CN113451399A (zh) * 2021-06-02 2021-09-28 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6080267A (ja) * 1983-10-07 1985-05-08 Toshiba Corp 半導体集積回路装置の製造方法
US5279976A (en) 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5340770A (en) 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5478776A (en) 1993-12-27 1995-12-26 At&T Corp. Process for fabricating integrated circuit containing shallow junction using dopant source containing organic polymer or ammonium silicate
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
US6355554B1 (en) * 1995-07-20 2002-03-12 Samsung Electronics Co., Ltd. Methods of forming filled interconnections in microelectronic devices
JP2735041B2 (ja) * 1995-07-28 1998-04-02 日本電気株式会社 半導体装置およびその製造方法
US5897364A (en) 1996-06-24 1999-04-27 Chartered Semiconductor Manufacturing, Ltd. Method of forming N- and P-channel transistors with shallow junctions
US6008098A (en) 1996-10-04 1999-12-28 Advanced Micro Devices, Inc. Ultra shallow junction formation using amorphous silicon layer
US6097059A (en) * 1996-12-27 2000-08-01 Sanyo Electric Co., Ltd. Transistor, transistor array, method for manufacturing transistor array, and nonvolatile semiconductor memory
TW316330B (en) * 1996-12-28 1997-09-21 Tian-Sheng Jaw Manufacturing method of complement metal oxide semiconductor (CMOS) transistor shallow junction
US6372588B2 (en) * 1997-04-21 2002-04-16 Advanced Micro Devices, Inc. Method of making an IGFET using solid phase diffusion to dope the gate, source and drain
JP3221484B2 (ja) 1998-03-04 2001-10-22 日本電気株式会社 半導体装置の製造方法
US6303479B1 (en) * 1999-12-16 2001-10-16 Spinnaker Semiconductor, Inc. Method of manufacturing a short-channel FET with Schottky-barrier source and drain contacts
US6265255B1 (en) * 2000-03-17 2001-07-24 United Microelectronics Corp. Ultra-shallow junction formation for deep sub-micron complementary metal-oxide-semiconductor

Also Published As

Publication number Publication date
KR20030042498A (ko) 2003-06-02
US20030096484A1 (en) 2003-05-22
CN100423198C (zh) 2008-10-01
JP3869325B2 (ja) 2007-01-17
JP2003163224A (ja) 2003-06-06
CN1421908A (zh) 2003-06-04
US6620668B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
KR100425582B1 (ko) 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US5780353A (en) Method of doping trench sidewalls before trench etching
KR100397370B1 (ko) 얕은 접합을 갖는 집적회로의 제조 방법
US7737012B2 (en) Manufacturing method of a semiconductor device
US6342423B1 (en) MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch
US7235450B2 (en) Methods for fabricating semiconductor devices
CN107170704B (zh) 半导体结构及其形成方法
KR100338820B1 (ko) 모스형 트랜지스터의 소오스/드레인 형성 방법
KR100336768B1 (ko) 반도체 장치 제조방법
KR20020040298A (ko) 피모스 트랜지스터 제조방법
KR100702131B1 (ko) 반도체 소자의 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR950008260B1 (ko) 엘디디 엔채널 모스 트랜지스터의 제조방법
KR100720405B1 (ko) 반도체 소자의 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100743620B1 (ko) 반도체소자의 저접합 형성방법
KR101079873B1 (ko) 반도체 소자의 형성 방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR100707580B1 (ko) 반도체 소자의 제조 방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법
KR100824661B1 (ko) 반도체 소자의 제조방법
KR20060077491A (ko) 반도체 소자의 제조방법
KR20050051172A (ko) 반도체 소자의 제조방법
KR20050011435A (ko) 반도체 소자 제조방법
KR20060136065A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20111208

Year of fee payment: 17