JP2007525813A - 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 - Google Patents

犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 Download PDF

Info

Publication number
JP2007525813A
JP2007525813A JP2005513128A JP2005513128A JP2007525813A JP 2007525813 A JP2007525813 A JP 2007525813A JP 2005513128 A JP2005513128 A JP 2005513128A JP 2005513128 A JP2005513128 A JP 2005513128A JP 2007525813 A JP2007525813 A JP 2007525813A
Authority
JP
Japan
Prior art keywords
sacrificial layer
layer
silicon
single crystal
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005513128A
Other languages
English (en)
Inventor
ドクマチ、オメル、エイチ
ロンシャイム、ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007525813A publication Critical patent/JP2007525813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体デバイスを形成させるための方法は、単結晶基板（１０６）の上に犠牲層（１０８）を定めることを含む。単結晶基板（１０６）が実質的に非晶質化されないように、ドーパント化学種を犠牲層（１０８）に注入する。前記ドーパント化学種を前記犠牲層（１０８）から前記単結晶基板（１０６）中に移動させるように、犠牲層（１０８）をアニールする。

Description

本発明は、全体として、半導体デバイスプロセス加工に関する。より詳しくは、本発明は、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法に関する。
シリコン基板中の極めて浅いｐ＋およびｎ＋ドープ化領域の形成は、集積回路中に用いられる金属酸化物半導体（ＭＯＳ）トランジスタおよびその他の半導体デバイスの製造において不可欠な工程である。ＭＯＳトランジスタのサイズをどこまでも縮小し続けるためには、トランジスタの水平方向および垂直方向のすべての寸法の小型化が必要である。従来の小型化の筋書きでは、ＭＯＳトランジスタのソースおよびドレイン領域を形成する接合部の深さは、ゲート長に伴って線形的に浅くなる。従って、今日の半導体製造工業では、十分に低いシート抵抗を有するｐ＋領域とｎ＋領域とのより浅い接合が求められている。
通常の半導体製造プロセスでは、イオン注入とそれに続く高速熱アニール（ＲＴＡ）などのアニールとによって、浅い接合が形成される。従来より、この技法の信頼性は３００乃至４００オングストローム（Å）の接合深さまでであることが知られている。３００または４００Åより浅い接合部の深さと、十分に低いシート抵抗との両方を有するドープ化領域を作り出す課題はより困難である。とりわけ、ｐ型の浅いドープ化領域の場合、この課題は、ホウ素の注入および拡散特性によって特に難しくなる。特にホウ素およびリンの場合、この点に関する重要な問題は、ドーパントチャネリングの制御、熱拡散の低下および過渡促進拡散の抑制を含む。さらに、良好なデバイス性能は、浅い領域の低いシート抵抗によって（すなわち、高い不純物濃度によって）のみ実現される。スケールダウンの主流は、総ドーパントレベルを多かれ少なかれ一定に保ちながらイオン注入エネルギーを低下させること、および高速熱アニールおよびスパイクアニールを導入することによって、ドーパント活性化レベルをあまり低下させずに累積使用熱量を減らすことであった。
特にｐ＋接合の場合、３００乃至４００Åより浅い接合深さになると、この通常のスケールダウン法は難しくなると予想される。大電流、低エネルギーイオン注入ビームを作り出す上での技術的な困難は、プラズマドーピング（あるいはプラズマ浸漬イオン注入と呼ばれる）の使用によって軽減することができる。注入を完全に回避する代替法も検討された。そのようなプロセスの例は、高速熱気相ドーピング、ガス浸漬レーザドーピング、およびＢＳＧ（ホウケイ酸ガラス）、ＰＳＧ（リンシリコンガラス）またはＡＳＧ（ヒ素シリコンガラス）膜からなどの固相高温拡散を含む。しかし、これらのプロセスはすべて、製造能力の点で一つ以上の問題に直面する。
超薄膜シリコン・オン・インシュレータ（ＳＯＩ）デバイス（例えばＳＯＩ厚さ＜１００Å）またはフィン電界効果トランジスタ（ＦｉｎＦＥＴ）（例えば厚さ＜２００Å）の作製では、デバイスシリコンが拡張部注入プロセスおよびハロ注入プロセスの結果として非晶質化しないように注意する必要がある。シリコンが埋め込み酸化物（ＢＯＸ）領域の底部まで非晶質化すると、シリコンは多結晶シリコンの形で「再成長」する（アニールに続いて）ことがある。さらに、そのような再成長は積層欠陥を作り出し、それによって、おそらくデバイスを短絡させる可能性がある。
通常の厚膜シリコン構造では、高用量注入を用いて低抵抗シリコンソース／ドレイン（Ｓ／Ｄ）拡張部を作り出し、非晶質化したシリコンは非晶質化先端部のシリコン格子から再成長する。しかし、これらの同じ高用量注入を超薄膜シリコン構造中でそのまま使用すると、シリコン層は完全に非晶質化し、残存するテンプレートがまったく存在しないので、低品質のエピタキシャルシリコンが固相再成長する結果になる。一般に、シリコンは、一つの連続結晶ではなく、多結晶シリコンまたは複数の結晶粒子として再成長する。この多結晶シリコンは、再成長した単結晶シリコンより高いシート抵抗を有し、デバイスは低いＩＯＮの問題に直面する。
完全非晶質化を防ぐ一つの可能な手法は、薄膜ＳＯＩの上に非ドープ化酸化物を堆積させることと、その後、酸化物を通して膜の中へ注入することとを含む。しかし、シリコン中の非晶質化部分をなくすと、ドーパントの大部分は注入工程後に酸化物中に残存する。従って、プロセス中にシリコンを非晶質化させずに、拡張部形成およびハロ形成用に所望の濃度のドーパントをシリコン中に導入することができることが望ましい。
非晶質でない超薄膜半導体デバイスを提供することである。
上記で考察した従来技術の欠点および欠陥は、半導体デバイスを形成させるための方法によって克服され、あるいは軽減される。実施態様の一例では、この方法は、単結晶基板上に犠牲層を定めることを含む。単結晶基板が実質的に非晶質化されない方法で、ドーパント化学種を犠牲層に注入する。前記ドーパント化学種を前記犠牲層から前記単結晶基板に移動させるように、犠牲層をアニールする。
例となる図面を参照するが、いくつかの図で同様な要素には同様な番号がつけられる。
最近、酸化物層中に注入されたヒ素（Ａｓ）が、注入工程後にドーパント濃度の大部分が酸化物層中にあるかどうかに関わりなく、小量の熱アニール累積使用熱量で酸化物層から完全に外へ拡散することが見いだされた。ＢＦ２ドーパントの場合にも、同様な現象が観測された。例えば、単結晶シリコン上の３５Åの酸化物層に１ｋｅＶのヒ素注入が行われると、下地のシリコンの非晶質化は実質的に起こらない。さらに、続くアニーリング工程の間に、ヒ素ドーパントのほとんどすべては酸化物層から外に拡散することが見いだされた。従って、シリコンを非晶質化させずに低抵抗ソース／ドレイン（Ｓ／Ｄ）拡張部接合を作り出すための基礎としてこの技法を用いることができる。
Ｓ／Ｄ拡張部形成の場合と同じく、薄膜ＳＯＩデバイスは、ハロ注入工程の間に完全に非晶質化する可能性がある。これは、特に、通常ヒ素またはアンチモン注入であるＰＦＥＴハロ注入時に起こる可能性がある。ヒ素は約１×１０１４原子／ｃｍ２の用量でシリコンを非晶質化させ始め、アンチモン（Ｓｂ）は約５×１０１３原子／ｃｍ２で非晶質化させ始める。さらに、ヒ素ハロ注入は、例えば５０ｋｅＶなどの高いエネルギーで実行される。用量が非晶質化しきい値を超えると、得られる非晶質層の深さは約５００Åとなるが、この深さは薄膜ＳＯＩデバイス用には受け入れられない。デバイスがスケールダウンするにつれて、将来世代技術用にシリコン厚さは減少し、ハロ用量は増加するので、状況はさらに悪化する。
従って、ハロ注入による非晶質化を防ぐために、犠牲ドーパント層を用いる同じ原理を利用することができる。すなわち、薄膜酸化物層の中にハロ注入を実施し、その後、外へ拡散させることができる。しかし、この種類の注入の場合、酸化物層中に作り出される注入損傷の程度は、続く酸化物からシリコンへのドーパント拡散を促進するのに十分ではないことがある。従って、もっと多くの損傷を作り出すために、中性損傷発生化学種（例えばＳｉ、Ｇｅまたは場合によっては貴ガスなど）を酸化物に注入することもある。同じく、酸化物層からのより多くの拡散を促進するために注入されることがあるその他の化学種は、フッ素（Ｆ）およびインジウム（Ｉｎ）を含むが、それらに限定されない。
ハロ／拡張部注入物を酸化物層から拡散させることによって得られる別の重要な利点は、ハロ／拡張部がより急勾配になることである。詳しくは、この方法によって得られるハロプロフィルは、注入による広がりがなくなるので、高エネルギー注入されたハロと比べてはるかに低い標準偏差を有する。これは、翻って短チャネル効果を低下させ、デバイスをさらにスケールダウンさせることを可能にする。
完全空乏デバイス（シリコン厚さが２００〜３００Åより薄くなると生じる）では、名目チャネル長さでハロプロフィルは完全空乏である。空乏電荷の量はシリコン厚さに依存するので、薄膜Ｓｉデバイスのしきい値電圧はシリコン厚さに敏感になる。これは、ハロ注入によって薄いシリコン中より多くの用量が厚いシリコン中に配置されるため起こる。さらに、シリコンが薄くなるにつれて、ウエハ全体にわたるシリコン厚さの変動（特に３００ｍｍウエハの場合）が大きくなると予想される。拡散距離が最小シリコン厚さより短い限り、注入された酸化物からドーピングすれば、シリコン厚さに対するしきい値感度は低くなる。
従って、本発明の実施態様によれば、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法が開示される。より詳しくは、本方法は、超薄膜半導体（例えばシリコン、ゲルマニウム等）デバイス用の低抵抗Ｓ／Ｄ拡張部領域を作製するために実施することができる。本方法は、ハロ注入のためのドーピングの一様性の制御を提供し、それによって、改善された電圧しきい値（Ｖｔ）特性および短チャネル効果制御を生み出す上でさらに有用である。
簡単に述べると、標準的なゲート電極形成、スペーサ堆積およびエッチング工程の後に、各デバイス用のハロ領域および拡張部領域を、薄い犠牲材料（基板の酸化によって形成される酸化シリコン、または他の適当な堆積した材料または成長した材料など）で被覆する。次に、フォトレジストマスク中にドーピング用の適切な領域を開け、低エネルギー、浅いイオン注入によって、制御された用量のドーパントを上部犠牲薄膜中に導入する。フォトマスクを除去し、逆の種類のドーパント（ｎまたはｐ）用にフォトマスクを再び利用する。次に、アニール工程を使用してドーパントを犠牲層（例えば酸化物）から半導体材料中に移動させる。ハロ注入プロセスを望むなら、この工程を拡張部加工の前に実行する必要がある。次に、デバイスの複雑さに応じて必要な回数だけこの工程を使用することが可能である。
次に、一般論として、図１〜１１を参照すると、本方法論を利用する加工行程の例の断面図が示されている。これらの図は、シリコン・オン・インシュレータ基板上のＦＥＴデバイスの形成を示すが、結晶性基板中に非晶質領域を作り出すことなく基板中にドーパント化学種を注入することが望まれる他の種類のデバイスに、本方法論を適用することもできることは自明であろう。図１に示すように、ＳＯＩ基板などの薄い単結晶構造基板１０６の上にゲート誘電体１０２およびゲート１０４を備えるパターン化されたゲートスタック１００を形成させる。しかし、この場合にも、基板１０６は、例えばシリコン、ゲルマニウムまたはそれらの組み合わせなどの任意の適当な半導体材料であってよい。この出発構造は、例えばＳＯＩデバイスまたはＦｉｎＦＥＴであってよい。次に、図２に示すように、基板１０６およびゲートスタック１００の上に犠牲層１０８を形成させる。
基板１０６がシリコンなら、犠牲層１０８は、例として約１５〜１００Åの厚さまで成長した（または堆積した）薄い酸化物層を含んでよい。酸化物層の他に、犠牲層１０８は、例えば熱酸化、化学的気相堆積（ＣＶＤ）、プラズマ促進ＣＶＤ（ＰＥＣＶＤ）、および高密度プラズマ（ＨＤＰ）ＣＶＤなど、当分野で利用できる機構によって形成される窒化物膜、オキシ窒化物膜またはその他の誘電体膜であってよい。用いられる材料の種類にかかわらず、犠牲層材料は、注入によってドーパント化学種をドープされると、拡散用の固体供給源になる。
図３は、犠牲層１０８中へのハロ注入の例を示す。そのような注入の場合、注入エネルギーは、用量の大部分を犠牲層１０８に供給し、従って犠牲層１０８を通過して注入される用量を最小化して半導体基板１０６中の結晶損傷を防ぐように選ばれる。最初、デバイスはｎ型またはｐ型注入の一方用にパターン化され、次に、パターンは他方の極性のドーパント注入用に反転される。図３では、犠牲層内のドーパント用量の濃度を曲線でグラフ表示するが、これらの曲線から犠牲層の厚さの中間付近のピークドーパント濃度が分る。
既に説明したように、ある種の状況では、ハロ注入用のドーパント注入用量は、犠牲層１０８に（例えば酸化物層に）十分な損傷をもたらさないことがある。従って、図４には、不活性化学種（ＳｉまたはＧｅなど）も犠牲層１０８中に注入される追加注入工程の例を示す。次に、図５で、ドープ化犠牲層１０８は、ドーパント化学種の単結晶基板１０６中への拡散を促進してハロ領域１１０を作り出すようにアニールされる。ハロ領域１１０を適切に配置するために、アニーリング工程は拡張部アニールの場合より長く、高温になる。
図６を参照して、オーバーラップキャパシタンスおよび抵抗といった適切な素子特性を実現するために用いることができる拡張スペーサ１１２のオプションとしての形成を示す。スペーサ１１２の厚さは、デバイス要件によって定められる。しかし、ある種のアニール行程では（例えばＮＦＥＴ形成では）、スペーサは必要ないことがある。いずれにせよ、図７に拡張部注入を示すが、この場合、ハロ注入拡散供給源として用いられる同じ犠牲層１０８を、拡張部注入に用いてもよい。ハロ注入の場合と同じように、拡張部領域用のドーパントは、ドーパント用量の大部分を犠牲層１０８の中に配置するのに適切なエネルギーで注入され、好ましくは、約５×１０１４原子／ｃｍ２未満の用量が基板１０６の下地の半導体中の深さまで移動する。ＰＦＥＴ拡張部注入はＮＦＥＴ領域からマスクされ、逆の場合には逆になるようにマスクされる。従って、ＮＦＥＴ拡張部と、ＰＦＥＴ拡張部との両方を設けるために、注入プロセスを二回実行する。次に、図８に示すが、１１４に表されるように、拡張部ドーパント材料を犠牲層１０８から基板１０６中に移動させる。単独のアニール工程を用いて、ｎ型拡張部とｐ型拡張部との両方を移動させてよい。
ハロ注入および拡張部注入が非晶質ではない状態で完了したら、通常の加工技術に従ってデバイス作製を続行してよい。図９では、ソース／ドレインスペーサ１１６（例えば窒化物材料からの）を用いてソース／ドレインドーパント／注入部をゲートエッジから分離する。これによって、電気的接触のためのソース／ドレイン領域を維持しながら、拡張部ドーピングプロフィルおよびハロドーピングプロフィルによるデバイス制御が維持される。図１０では、犠牲層１０８の露出部分を除去し、例えば選択的エピタキシャル成長によって、ソース／ドレイン領域を追加のシリコン（または他の半導体）材料１１８で厚くする。これによって、既に注入したドーパントをすべて失わずに続くシリサイド形成用の領域が設けられる。同じく図１０に示したように、ゲート１０４を追加のドープ化多結晶シリコン材料で厚くしてもよい。最後に、Ｓ／Ｄ注入部をｎＦＥＴおよびＰＦＥＴデバイス用にパターン化し、次に、シリサイド領域１２０の形成の前にアニールする。
明らかなように、上記で説明した超薄型半導体構築物中の通常のデバイス作製の問題（すなわちシリコン結晶中への直接イオン注入）を、高濃度ドープ化低抵抗Ｓ／Ｄ拡張部の形成によって、注入部を非晶質化させる有害な効果なしに克服した。本方法をデバイスハロ注入に適用すると、通常の注入ドーピングで得ることができるものより良好な短チャネル効果（ＳＣＥ）デバイス特性を有する急峻なドーピングプロフィルが得られる。より精密なハロ形状および抵抗に起因するチップの個々のデバイス間の低下したＶｔ変動もデバイス動作を改善させる。
内部の注入ドーパントを下の半導体材料に拡散するための、薄い半導体層に直接接触する薄い犠牲層（酸化物層など）の使用は、ドープ化多結晶シリコンまたはＢＳＧなどの固体供給源からの拡散に似ているが、既存のプロセス中に組み込むのがはるかに容易である。例えば、注入部の位置のマスキングは、ＣＶＤ膜では比較的難しいが、注入部では比較的容易である。ドーパントの量および拡散の深さも、注入用量およびアニーリング処方によってより良好に制御することができる。材料は、半導体中の非晶質層をなくすことによって結晶性を維持し、拡散化学種を高濃度ドープすると低い抵抗を有するようになる。この方法がなければ、超薄膜デバイス材料は完全に非晶質化し、高い比抵抗の多粒子材料として再成長して、低品質のデバイス特性（例えばＩＯＮ／ＩＯＦＦ比）が得られる。
ハロ注入を用いてデバイスＶｔおよび短チャネル効果を制御する。超薄膜デバイスでは、このハロ注入が材料を非晶質化させ、その結果、低品質の抵抗および漏れの多い接合が得られることがある。注入を受けた犠牲層からのこの拡散の方法をハロ形成に用いることによって、ドーパントプロフィルは、注入される場合より急勾配になり、より良好な一様性を有し、その結果、改善された短チャネル効果が得られる。作製の困難さに起因して、半導体層の厚さは大きな比率で変化し（例えば２０ｎｍ膜で±５ｎｍ）、デバイスのＶｔ制御に影響を及ぼすことがある。酸化物から拡散したハロの使用によって、層の厚さに依存しないより浅いハロ分布が得られ、ひいては層の厚さからデバイスＶｔ一様性が改善される。
好ましい単数または複数の実施態様を参照して本発明を説明したが、本発明の範囲から逸脱することなくさまざまな変化を施すことができ、本発明の構成要素を均等物で置き換えることができることは、当業者には自明であろう。さらに、特定の状況または材料を本発明の教示に適応させるために、本発明の本質的な範囲から逸脱することなく多くの変更を施すことができる。従って、本発明は、本発明を実施するために考えられる最善の方法として開示される特定の実施態様に限定されるものではなく、請求項の範囲内に属するすべての実施態様を含むものとする。
本開示は、半導体デバイス加工の分野において、特に、ドーパント注入操作によって損傷を受けていない（非非晶質化）シリコン領域を有する超薄型半導体デバイス類の形成に産業上の利用可能性を有する。
本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。 本発明の実施態様によって、犠牲注入層を用いて非晶質ではない超薄膜半導体デバイス類を形成させるための方法の例となる加工工程の断面図の例を示す。

Claims (20)

  1. 半導体デバイスを形成させるための方法であって、
    単結晶基板（１０６）の上に犠牲層（１０８）を定める工程、
    前記単結晶基板（１０６）が実質的に非晶質化されないように、ドーパント化学種を前記犠牲層（１０８）に注入する工程、および
    前記ドーパント化学種を前記犠牲層（１０８）から前記単結晶基板（１０６）中に移動させるように、前記犠牲層（１０８）をアニールする工程
    を含む方法。
  2. 前記犠牲層（１０８）は、酸化物層、窒化物層およびオキシ窒化物層の少なくとも一つをさらに含む誘電体層である、請求項１に記載の方法。
  3. ハロ注入部を形成させる工程をさらに含み、前記犠牲層（１０８）のアニーリングの前に、前記ドーパント化学種に加えて、さらに損傷発生化学種を前記犠牲層（１０８）に注入する、請求項１に記載の方法。
  4. 前記損傷発生化学種は、シリコン、ゲルマニウム、インジウム、フッ素および貴ガスの少なくとも一つをさらに含む、請求項３に記載の方法。
  5. 前記犠牲層（１０８）を用いて拡張注入部を形成させる工程をさらに含む、請求項３に記載の方法。
  6. 前記ハロ注入部のためのアニーリングは、前記拡張注入部の場合より高い温度および長い時間実施される、請求項５に記載の方法。
  7. 前記犠牲層（１０８）は、シリコン基板の上に形成される酸化物層をさらに含み、前記酸化物層は、約１５から約１００オングストロームの厚さで形成される、請求項１に記載の方法。
  8. 前記ドーパント化学種の注入エネルギーは、前記ドーパント化学種のピーク濃度を前記酸化物層の中間付近に位置させるように選ばれる、請求項７に記載の方法。
  9. 前記単結晶基板は、約１００オングストローム未満のシリコン厚さを有するシリコン・オン・インシュレータ（ＳＯＩ）デバイスのシリコン領域をさらに含む、請求項１に記載の方法。
  10. 前記単結晶基板は、約２００オングストローム未満の厚さを有する電界効果トランジスタ（ＦＥＴ）デバイスのシリコン領域をさらに含む、請求項１に記載の方法。
  11. 前記単結晶基板（１０６）の上に形成されたパターン化されたゲートスタック（１００）の上に前記犠牲層(１０８)を定める工程、
    前記犠牲層（１０８）に前記注入する工程と、前記犠牲層（１０８）を前記アニールする工程とによって、ハロ注入部を形成させる工程、および
    前記犠牲層（１０８）の別の注入工程およびアニーリング工程によって、拡張注入部を形成させる工程
    をさらに含む、請求項１に記載の方法。
  12. 前記犠牲層（１０８）は、酸化物層、窒化物層およびオキシ窒化物層の少なくとも一つをさらに含む誘電体層である、請求項１１に記載の方法。
  13. 前記ハロ注入部の形成の間に、前記犠牲層（１０８）のアニーリングの前に、前記ドーパント化学種に加えて、さらに損傷発生化学種を前記犠牲層（１０８）に注入する、請求項１２に記載の方法。
  14. 前記損傷発生化学種は、シリコン、ゲルマニウム、インジウム、フッ素および貴ガスの少なくとも一つをさらに含む、請求項１３に記載の方法。
  15. 前記ハロ注入部のためのアニーリングは、前記拡張注入部の場合より高い温度および長い時間実施される、請求項１３に記載の方法。
  16. 前記犠牲層（１０８）は、シリコン基板の上に形成される酸化物層をさらに含み、前記酸化物層は、約１５から約１００オングストロームの厚さで形成される、請求項１２に記載の方法。
  17. 前記ドーパント化学種の注入エネルギーは、前記ドーパント化学種のピーク濃度を前記酸化物層の中間付近に位置させるように選ばれる、請求項１６に記載の方法。
  18. 前記単結晶基板は、約１００オングストローム未満のシリコン厚さを有するシリコン・オン・インシュレータ（ＳＯＩ）デバイスのシリコン領域をさらに含む、請求項１１に記載の方法。
  19. 前記単結晶基板は、約２００オングストローム未満の厚さを有する電界効果トランジスタ（ＦＥＴ）デバイスのシリコン領域をさらに含む、請求項１１に記載の方法。
  20. 前記ドーパント化学種は、ヒ素（Ａｓ）、リン（Ｐ）、アンチモン（Ｓｂ）、ホウ素（Ｂ）およびホウ素フッ素（ＢＦ２）の少なくとも一つを含む、請求項１１に記載の方法。
JP2005513128A 2003-12-04 2003-12-04 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法 Pending JP2007525813A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2003/038559 WO2005067035A1 (en) 2003-12-04 2003-12-04 Method for forming non-amorphous, ultra-thin semiconductor devices using sacrificial implantation layer

Publications (1)

Publication Number Publication Date
JP2007525813A true JP2007525813A (ja) 2007-09-06

Family

ID=34748447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005513128A Pending JP2007525813A (ja) 2003-12-04 2003-12-04 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法

Country Status (6)

Country Link
US (1) US20080311732A1 (ja)
EP (1) EP1695381A4 (ja)
JP (1) JP2007525813A (ja)
CN (1) CN100405581C (ja)
AU (1) AU2003298876A1 (ja)
WO (1) WO2005067035A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123406A (ja) * 2005-10-26 2007-05-17 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
DE102006009226B9 (de) * 2006-02-28 2011-03-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen eines Transistors mit einer erhöhten Schwellwertstabilität ohne Durchlass-Strombeeinträchtigung und Transistor
JP5525127B2 (ja) * 2007-11-12 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
US8598006B2 (en) * 2010-03-16 2013-12-03 International Business Machines Corporation Strain preserving ion implantation methods
US9040394B2 (en) * 2013-03-12 2015-05-26 Samsung Electronics Co., Ltd. Method for fabricating a semiconductor device
US9373512B2 (en) 2013-12-03 2016-06-21 GlobalFoundries, Inc. Apparatus and method for laser heating and ion implantation
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9601333B2 (en) * 2014-10-02 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process
US11018259B2 (en) * 2015-12-17 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device comprising gate structure and doped gate spacer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214725A (ja) * 1990-01-19 1991-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH0992827A (ja) * 1995-09-27 1997-04-04 Sony Corp 半導体装置の製造方法
JPH11260741A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2003046086A (ja) * 2001-07-31 2003-02-14 Sony Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024959A (en) * 1989-09-25 1991-06-18 Motorola, Inc. CMOS process using doped glass layer
US5468974A (en) * 1994-05-26 1995-11-21 Lsi Logic Corporation Control and modification of dopant distribution and activation in polysilicon
WO1997013273A1 (en) * 1995-10-04 1997-04-10 Intel Corporation Formation of source/drain from doped glass
JPH1074937A (ja) * 1996-08-29 1998-03-17 Sony Corp 半導体装置の製造方法
US5798295A (en) * 1997-06-09 1998-08-25 Motorola, Inc. Method for forming a buried contact on a semiconductor substrate
US6221709B1 (en) * 1997-06-30 2001-04-24 Stmicroelectronics, Inc. Method of fabricating a CMOS integrated circuit device with LDD N-channel transistor and non-LDD P-channel transistor
US6160299A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Shallow-implant elevated source/drain doping from a sidewall dopant source
US6093610A (en) * 1998-06-16 2000-07-25 Texas Instruments Incorporated Self-aligned pocket process for deep sub-0.1 μm CMOS devices and the device
JP2000106431A (ja) * 1998-09-28 2000-04-11 Sanyo Electric Co Ltd 半導体装置の製造方法
US6506653B1 (en) * 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
US6548842B1 (en) * 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6410968B1 (en) * 2000-08-31 2002-06-25 Micron Technology, Inc. Semiconductor device with barrier layer
US6475885B1 (en) * 2001-06-29 2002-11-05 Advanced Micro Devices, Inc. Source/drain formation with sub-amorphizing implantation
KR100425582B1 (ko) * 2001-11-22 2004-04-06 한국전자통신연구원 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US6569781B1 (en) * 2002-01-22 2003-05-27 International Business Machines Corporation Method of forming an ultra-thin oxide layer on a silicon substrate by implantation of nitrogen through a sacrificial layer and subsequent annealing prior to oxide formation
US6583016B1 (en) * 2002-03-26 2003-06-24 Advanced Micro Devices, Inc. Doped spacer liner for improved transistor performance
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214725A (ja) * 1990-01-19 1991-09-19 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPH0992827A (ja) * 1995-09-27 1997-04-04 Sony Corp 半導体装置の製造方法
JPH11260741A (ja) * 1998-03-09 1999-09-24 Fujitsu Ltd 半導体装置の製造方法
JP2003046086A (ja) * 2001-07-31 2003-02-14 Sony Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN1879210A (zh) 2006-12-13
CN100405581C (zh) 2008-07-23
EP1695381A4 (en) 2008-09-17
US20080311732A1 (en) 2008-12-18
AU2003298876A1 (en) 2005-08-12
EP1695381A1 (en) 2006-08-30
WO2005067035A1 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US6989322B2 (en) Method of forming ultra-thin silicidation-stop extensions in mosfet devices
JP4493536B2 (ja) 半導体装置及びその製造方法
KR100642407B1 (ko) 반도체 메모리 소자의 셀 트랜지스터 제조 방법
US6297115B1 (en) Cmos processs with low thermal budget
US7247547B2 (en) Method of fabricating a field effect transistor having improved junctions
US20070267660A1 (en) Method and apparatus for forming a semiconductor substrate with a layer structure of activated dopants
US6852610B2 (en) Semiconductor device and method for manufacturing the same
JPH11168069A (ja) 半導体装置の製造方法
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
US6429054B1 (en) Method of fabricating semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions
JP2007525813A (ja) 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
US6465847B1 (en) Semiconductor-on-insulator (SOI) device with hyperabrupt source/drain junctions
US9905673B2 (en) Stress memorization and defect suppression techniques for NMOS transistor devices
US6897114B2 (en) Methods of forming a transistor having a recessed gate electrode structure
US20050112829A1 (en) Semiconductor device with silicided source/drains
US9741853B2 (en) Stress memorization techniques for transistor devices
US7479668B2 (en) Source/drain extension implant process for use with short time anneals
US6630386B1 (en) CMOS manufacturing process with self-amorphized source/drain junctions and extensions
US9087772B2 (en) Device and method for forming sharp extension region with controllable junction depth and lateral overlap
KR100906283B1 (ko) 희생 주입층을 이용하여 무-비결정질, 극히 얇은 반도체디바이스를 형성하기 위한 방법
TW201924060A (zh) 具有減小的橫向電場之電晶體元件
CN101814456B (zh) 集成电路装置及其形成方法
US10522549B2 (en) Uniform gate dielectric for DRAM device
CN116259650A (zh) 半导体结构及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110