TW201924060A - 具有減小的橫向電場之電晶體元件 - Google Patents

具有減小的橫向電場之電晶體元件 Download PDF

Info

Publication number
TW201924060A
TW201924060A TW107135236A TW107135236A TW201924060A TW 201924060 A TW201924060 A TW 201924060A TW 107135236 A TW107135236 A TW 107135236A TW 107135236 A TW107135236 A TW 107135236A TW 201924060 A TW201924060 A TW 201924060A
Authority
TW
Taiwan
Prior art keywords
mask
dopant
implantation
region
forming
Prior art date
Application number
TW107135236A
Other languages
English (en)
Other versions
TWI774853B (zh
Inventor
達米恩 安戈
阿爾班 阿卡
湯姆 何曼
凡卡塔 納卡 拉尼斯 庫瑪 尼爾
詹 候尼史奇爾
拉爾斯 穆勒麥斯卡
馬丁 齊哈德
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201924060A publication Critical patent/TW201924060A/zh
Application granted granted Critical
Publication of TWI774853B publication Critical patent/TWI774853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

在複雜半導體裝置中，操作於升高的供應電壓下的全耗盡電晶體元件中的橫向電場可通過在個別通道區的邊緣區域建立橫向梯度摻雜物分佈而被顯著減小。在用於此目的的一些示例實施例中，在完成閘極電極結構之前，可納入一種或多種摻雜物種類。

Description

具有減小的橫向電場之電晶體元件
本申請大致係關於半導體裝置及製造技術，其中，可基於極薄的結晶半導體材料形成電晶體元件。
半導體裝置領域已取得顯著進步，主要是受到此類半導體裝置中的電路元件的關鍵尺寸的持續縮小的驅使。在複雜半導體裝置中，在其中設置的大部分電路元件通常是基於CMOS技術，該CMOS技術相應基於具有通道區的各場效應電晶體，該通道區的導電性由合適的控制電壓控制。通常，通過使用合適的電極結構來施加控制電壓，該電極結構通常被稱為閘極電極結構，其包括通過介電材料與通道區的半導體材料隔開的電極材料。因此，當操作此類場效應電晶體時，通過向閘極電極結構施加控制電壓，可有效地控制從源區至汲區的通道區中的電流流動，其中，電晶體特性例如閾值電壓、電流驅動能力等可依賴於各種裝置參數。
一般來說，場效應電晶體的關鍵尺寸(尤其通道區的長度)的持續縮小可有助於增加總體的封裝密 度，同時，伴隨著電晶體的尺寸縮小也可能有一定程度的性能增益。但另一方面，場效應電晶體的關鍵尺寸的持續縮小也帶來嚴重的問題，為了不會不當地抵消通常通過縮小關鍵特徵尺寸而獲得的性能優勢，必須解決這些問題。例如，電晶體元件的通道區的有效可控性強烈依賴於閘極電極結構與通道區的電容耦合並通常在縮小電晶體的通道長度後變得更加複雜。因此，可適當調整閘極介電材料的厚度以提供充分的電容耦合，同時仍確保相對於在操作電晶體元件時所施加的供應電壓及/或控制電壓(若這些電壓彼此不同)有合適的介電強度。因此，在複雜半導體裝置中，通常可使用不同類型的閘極電極結構(包括不同類型及/或具有不同厚度的材料)以符合總體裝置要求，因為通常可針對不同目的設計複雜集成電路中的電晶體元件。例如，在有點複雜的控制器電路的特定邏輯路徑中，增加各場效應電晶體的開關速度可能屬高優先級，從而需要極端縮小的閘極長度尺寸以及分別調整的閘極電極結構。為了不會不當地增加總體功率損失(例如通過靜態及動態漏電流)，已嘗試設計各電晶體，以能夠在複雜的當前可用的半導體裝置中在例如約1V或甚至更低的較低供應電壓下操作。
在其它裝置區中，通常可能需要增加的操作電壓，例如以基於外部信號以及/或者不同裝置部分所提供的信號而為信號處理提供適當的匹配，這些裝置部分通常基於增加的供應電壓來操作。例如，與複雜數字電路區 的“內部”降低的供應電壓相比，複雜集成電路的輸入/輸出部分可能常常操作於升高的供應電壓下，其中，常常使用2.5至3.3V作為操作電壓。因此，由於這些顯著增加的供應電壓以及閘極電壓，可能必須考慮相應調整特定的電晶體參數，例如閘極介電材料的厚度等。
為了增強總體性能，尤其為了提供此類集成電路的優越封裝密度而進一步縮小關鍵尺寸後，例如在增強總體通道可控性方面，已開發了不同的方法。一種可行的方法包括設置具有降低的摻雜物濃度的實質全耗盡通道區。為此，可以極低的摻雜物濃度或者甚至作為本征材料來設置極薄的基本半導體材料，例如結晶矽材料、結晶矽/鍺材料等，從而有助於減少通常與摻雜物種類的納入相關的散射事件(scattering events)以及任何散射中心。而且，當需要實質不導電的通道時，針對特定的電晶體狀態可實現通道區的實質全耗盡。在此類複雜平面電晶體配置中，極薄的基本半導體材料(其可具有15奈米及顯著更小的初始厚度)可結合適當設計的閘極電極結構，從而獲得具有約30奈米及更小的通道長度的電晶體元件。而且，由於半導體材料的減小厚度可能對設置高導電汲源區形成特定的約束，因此此類區域通常可基於抬升式汲源架構形成，其中，可在初始半導體材料的頂上生長經適當高的原位摻雜的半導體材料。
儘管在複雜半導體裝置中的電晶體的此基本裝置配置對於針對關鍵信號路徑設計的電晶體元件可能 是高效的，但結果顯示，在進一步縮小總體尺寸後，對於具有相同基本配置的電晶體元件(其中，必須施加增加的供應電壓，以符合特定電路部分例如I/O(輸入/輸出)部分等的總體功能約束)，可能產生嚴重的可靠性問題。已意識到，相應可靠性問題(也就是裝置性能的退化及/或半導體裝置的過早失效)可能與熱載流子注入(hot carrier injection；HCI)相關，該熱載流子注入是發生在增加的供應電壓下的現象，其中，在源區注入的電荷載流子可能獲得足夠的能量來克服閘極介電材料的電勢。也就是說，通常在汲側，一定量的電荷載流子可進入並可能穿過閘極介電材料，從而愈加改變總體電晶體特性，例如閾值電壓、漏電流行為等。
鑒於上述情形，本申請涉及技術及半導體裝置，其中，可基於薄的基本半導體層形成電晶體元件，同時避免或至少減輕上述其中一個或多個問題的影響。
下面提供本申請的簡要總結，以提供本發明的一些態樣的基本理解。本發明內容並非詳盡概述本發明。其並非意圖識別本發明的關鍵或重要元件或劃定本發明的範圍。其唯一目的在於提供一些簡化形式的概念，作為後面所討論的更詳細說明的前序。
一般來說，本申請基於以下發現：由高能電荷載流子引起的裝置退化可通過在至少在閘極電極結構的相關邊緣實施梯度(graded)摻雜物分佈而被降低至一定 程度，同時仍保持基本的電晶體配置。為此，在本文中所揭示的一些示例實施例中，在實際形成閘極電極結構之前的任意合適的製造階段，可在基本半導體材料中實施具有所需導電類型的一種或多種摻雜物種類，從而獲得在適當提供橫向梯度摻雜物分佈方面的高度靈活性。例如，可施加適當設計的注入製程(process)，從而不會不當地影響基本半導體材料的結晶結構，但納入橫向不同量的摻雜物種類，以減小在個別電晶體元件的源區與汲區之間以需要較高操作電壓施加的通道區的操作期間所遇到的相應橫向電場。
在本文中所揭示的其它示例實施例中，可例如基於閘極電極結構的部分以及/或者用於圖案化閘極電極結構的掩蔽方案，在後續製造階段實施橫向梯度摻雜物分佈，從而有助於優越的製程條件，例如，當橫向梯度摻雜物分佈的實質自對準的定位可被視為有利時。
在本文中所揭示的其它示例實施例中，可基於擴散製程實現建立橫向變化的摻雜物分佈，該擴散製程可經控制以針對兩種或更多不同的摻雜物種類建立特定的擴散條件以及/或者向基本半導體材料中以及向閘極邊緣區域的附近納入一種或多種摻雜物種類。
本文中所揭示的一種示例方法包括在全耗盡電晶體元件的結晶半導體層中所設置的通道區的第一邊緣區域及第二邊緣區域的至少其中一者中形成橫向梯度摻雜物分佈。該方法進一步包括在該通道區上形成閘極電極 結構，以疊蓋該第一及第二邊緣區域。
依據本文中所揭示的另一個示例實施例，提供一種方法，其包括在電晶體元件的通道區的第一邊緣區域及相對設置的第二邊緣區域的至少其中一者中形成橫向梯度摻雜物分佈。而且，該方法包括在形成該橫向梯度摻雜物分佈以後，在該通道區上形成閘極電極結構，其中，該通道區至少部分疊蓋該第一及第二邊緣區域。
本文中所揭示的另一個示例實施例涉及半導體裝置中的電晶體元件。該電晶體元件包括形成於具有約15奈米或更小的厚度的半導體層中的通道區，其中，該通道區具有沿電晶體寬度方向延伸的第一邊緣區域以及沿該電晶體寬度方向延伸的第二邊緣區域。該第一及第二邊緣區域的至少其中一者具有朝向該通道區的中心遞減的橫向梯度摻雜物分佈。而且，該電晶體元件包括形成於該通道區以及該第一及第二邊緣區域上的閘極電極結構。此外，該電晶體元件包括橫向鄰近該閘極電極結構形成的抬升式汲源區。
100‧‧‧半導體裝置、裝置
100L‧‧‧電晶體閘極長度方向、電晶體長度方向、長度方向
101‧‧‧基板、基板材料
102‧‧‧埋置絕緣層
103‧‧‧隔離結構
104‧‧‧結晶材料、半導體層、層
104T‧‧‧厚度
105‧‧‧注入遮罩
105L‧‧‧距離
106‧‧‧注入製程
106A‧‧‧摻雜物種類
106J‧‧‧接面
107‧‧‧注入遮罩
107L‧‧‧距離
108‧‧‧注入製程
108A‧‧‧摻雜物種類
108J‧‧‧第二接面、接面
109‧‧‧注入遮罩
109L‧‧‧橫向距離、距離
110‧‧‧注入製程
110A‧‧‧摻雜物種類
110J‧‧‧接面
111‧‧‧退火製程
150‧‧‧電晶體元件
151‧‧‧通道區
151C‧‧‧中心區域
151E‧‧‧邊緣區域、汲側蝕刻區
152‧‧‧汲區
153‧‧‧源區
160‧‧‧閘極電極結構
160E‧‧‧閘極邊緣、邊緣
160L‧‧‧閘極長度
161‧‧‧閘極介電材料、介電材料
162‧‧‧額外的含金屬閾值電壓調節材料及個別的阻擋層
163‧‧‧電極材料
164‧‧‧側壁間隔物元件
200‧‧‧半導體裝置
201‧‧‧基板材料
202‧‧‧埋置絕緣層
203‧‧‧隔離結構
204‧‧‧半導體層
205L‧‧‧橫向距離
206‧‧‧注入製程
206A‧‧‧摻雜物種類
206J‧‧‧接面
207‧‧‧注入遮罩
207L‧‧‧橫向距離
208‧‧‧注入製程
208A‧‧‧摻雜物種類
208J‧‧‧接面
209‧‧‧注入遮罩、初始遮罩
209L‧‧‧橫向距離
210‧‧‧注入製程
210A‧‧‧摻雜物種類
210J‧‧‧接面
212‧‧‧材料移除製程
213‧‧‧反應環境、製程
251‧‧‧通道區
251E‧‧‧邊緣區域
260E‧‧‧汲側邊緣、邊緣、閘極邊緣
300‧‧‧半導體裝置
301‧‧‧基板材料
302‧‧‧埋置絕緣層
303‧‧‧隔離結構
304‧‧‧半導體層
305L‧‧‧橫向距離
306‧‧‧注入製程
306A‧‧‧摻雜物種類
306J‧‧‧接面
308‧‧‧注入製程
308A‧‧‧摻雜物種類
315‧‧‧退火製程
351C‧‧‧中心區域
351E‧‧‧邊緣區域
360E‧‧‧邊緣、閘極邊緣
400‧‧‧半導體裝置
400L‧‧‧電晶體長度方向
400W‧‧‧電晶體寬度方向
401‧‧‧基板材料
402‧‧‧埋置絕緣層、層
403T‧‧‧隔離溝槽
404‧‧‧半導體層、層
406A‧‧‧摻雜物種類的擴散
415‧‧‧保護層、層
416‧‧‧擴散層、材料層、層
417‧‧‧退火製程
460E‧‧‧閘極邊緣
參照下面結合附圖所作的說明可理解本申請，這些附圖中相同的元件符號表示類似的元件，且其中：第1A至1C圖示意顯示處於早期製造階段中的半導體裝置的剖視圖，其中，可基於合適的掩蔽方案向薄半導體層中納入摻雜物種類，以在形成閘極電極結構之前獲得橫向梯度摻雜物分佈； 第1D圖示意顯示半導體裝置的電晶體元件，其中，通道區的至少一個邊緣區域具有橫向梯度摻雜物分佈；第1E圖示意顯示關於橫向電場的電晶體元件的定性操作行為；第2A至2E圖示意顯示在早期製造階段期間的半導體裝置的剖視圖，其中，可基於不同程度的掩蔽施加掩蔽注入製程，以在形成閘極電極結構之前獲得橫向梯度摻雜物分佈；第3A及3B圖示意顯示在不同製造階段期間的半導體裝置的剖視圖，其中，可向基本半導體材料中納入具有不同擴散行為的至少兩種不同的摻雜物種類，以在啟動擴散製程後在通道區的邊緣區域獲得橫向梯度摻雜物分佈；以及第4A及4B圖分別示意顯示處於一個製造階段中的半導體裝置的剖視圖及頂視圖，其中，可從沿半導體裝置的主動區的一個橫向方向設置的隔離溝槽橫向引入一種或多種摻雜物種類。
儘管本文中所揭示的發明主題容許各種修改及替代形式，但本發明主題的特定實施例以示例方式顯示在附圖中並在本文中作詳細說明。不過，應當理解，本文中有關特定實施例的說明並非意圖將本發明限於所揭示的特定形式，相反，意圖涵蓋落入由所附申請專利範圍定義的本發明的精神及範圍內的所有修改、等同及替代。
在下面的說明中，出於解釋目的，闡述許多具體細節來提供有關示例實施例的充分理解。不過，應當很清楚，可在不具有這些具體細節或者具有等同佈置的情況下實施這些示例實施例。在其它情況下，以方塊圖形式顯示已知的結構及裝置，以避免不必要地模糊示例實施例。此外，除非另外指出，否則說明書及申請專利範圍中所使用的表示組分的量、比例及數值屬性，反應條件等的所有數字將被理解為通過術語“大約”在所有情況下被修飾。
下面說明本發明的各種示例實施例。出於清楚目的，不是實際實施中的全部特徵都在本說明書中進行說明。當然，應當瞭解，在任意此類實際實施例的開發中，必須作大量的特定實施決定以實現開發者的特定目標，例如符合與系統相關及與商業相關的約束條件，這些決定將因不同實施而異。而且，應當瞭解，此類開發努力可能複雜而耗時，但其仍然是本領域的普通技術人員借助本申請所執行的常規程序。
現在將參照附圖來說明本申請。附圖中示意各種結構、系統及裝置僅是出於解釋目的以及避免使本申請與本領域技術人員已知的細節混淆，但仍包括這些附圖以說明並解釋本申請的示例。本文中所使用的詞語和詞組的意思應當被理解並解釋為與相關領域技術人員對這些詞語及詞組的理解一致。本文中的術語或詞組的連貫使用 並不意圖暗含特別的定義，亦即與本領域技術人員所理解的通常慣用意思不同的定義。若術語或詞組意圖具有特定意思，亦即不同於本領域技術人員所理解的意思，則此類特別定義會以直接明確地提供該術語或詞組的特定定義的定義方式明確表示在說明書中。
如上所述，當可能必須實施複雜的全耗盡裝置架構以符合總體裝置要求時，尤其在電晶體元件的汲側的電荷載流子的高橫向電場可表示可能必須基於升高的供應電壓(例如約2V及更高)操作的電晶體的可靠性問題。一般來說，尤其基於SOI(絕緣體上矽或絕緣體上半導體)配置的全耗盡電晶體架構的設置可基本提供優越的裝置性能，而同時減少通常與電晶體元件的特徵尺寸縮小至30奈米及顯著更小相關的特定退化機制的影響。例如，此類型基本電晶體配置仍支持成熟的平面電晶體架構的應用，同時仍提供進一步縮小總體尺寸的可能性。
另一方面，設置極薄的結晶半導體層(尤其形成於埋置絕緣層上)可能需要抬升式汲源架構，以提供合適的低歐姆接觸區，從而實質防止在該極薄的基本半導體層中的顯著橫向摻雜物擴散並因此減緩相應橫向梯度摻雜物分佈的發展。而且，該薄的基本半導體材料可能不允許在注入製程或製程序列期間使用高劑量，因為與具有幾個10奈米的厚度的半導體材料相比，在顯著較低的濃度可能遭遇該基本半導體材料的非晶化，如通常可能在塊體架構中所遭遇的那樣。出於這些原因，基於電晶體配置(尤其薄 的半導體基本材料)可被保持在埋置絕緣層上方的技術概念，本申請提供用於至少在電晶體元件的通道區的一個邊緣區域建立橫向梯度摻雜物分佈的技術。由此，分佈的梯度性質仍可提供顯著減小的橫向電場，尤其是在電晶體元件的汲側，而且因為可顯著減少高能量電荷載流子注入而穿過閘極介電材料，從而在長期可靠性方面顯著提升電晶體行為。
依據本文中所揭示的一些示例實施例，可在早期製造階段中實現具有合適導電類型的一種或多種摻雜物種類的納入，使得用於納入該一種或多種摻雜物種類的各製程參數可經特定設計以符合極薄結晶半導體材料的要求，而無須考慮抬升式汲源區的存在。在這些方法的一些示例實施例中，可在實際形成閘極電極結構或其一部分之前納入摻雜物種類，從而獲得在選擇納入摻雜物種類及/或相應掩蔽方案(若為獲得橫向梯度的摻雜物分佈所需)的合適製程方面的高度靈活性。
例如，在一些示例實施例中，在形成閘極電極結構的任何材料之前，可施加掩蔽注入製程，以納入不同橫向濃度的摻雜物種類。以此方式，尤其，在電晶體元件的通道區的汲側上可實現摻雜物分佈的梯度，對於該電晶體元件，當相應區域始終被用作汲區或源區時，源極及汲極在功能上可能不會改變。在其它情況下，當在邊緣區域(也就是，沿電晶體寬度方向延伸並沿電晶體長度方向具有變化的摻雜物分佈的區域)可能需要對稱的橫向摻雜 物分佈時，可基於掩蔽注入製程實現橫向變化的摻雜物分佈的納入，對於該掩蔽注入製程，可改變一個或多個製程參數。例如，可針對兩個或更多注入製程改變掩蔽的程度，也就是，至少沿電晶體長度方向的各個注入遮罩的尺寸，使得邊緣區域可經歷不同量的劑量，即使是對於原本相同的製程參數，例如注入能量、注入種類等。而且，在整個掩蔽注入序列期間，可調整製程參數，尤其注入能量及劑量，以將注入誘發晶格損傷的程度保持在仍支持在隨後的退火製程期間能夠有效重結晶(recrystallization)的水平，即使當考慮SOI配置時，由於埋置絕緣層的存在，下方裝置區中的任意模板材料可能不存在。
在其它示例實施例中，作為改變掩蔽的程度的附加或替代，可改變其它製程參數，例如摻雜物種類的類型，該摻雜物種類可具有不同的擴散係數，從而在隨後的退火製程期間獲得不同程度的擴散。這也可被有利地用於獲得橫向變化的摻雜物分佈，即使是對於原本相同的製程參數。也就是說，即使可使用單個遮罩來向基本半導體層的未掩蔽部分納入具有相同導電類型的至少兩種不同類型的摻雜物種類，不同的擴散行為也可最終導致橫向梯度分佈，從而也有助於在各個電晶體元件的操作期間減小橫向場變化。在其它情況下，至少在總體製程序列的一些階段中，在各注入製程期間的不同程度的掩蔽也可結合不同類型的摻雜物種類的納入，從而提供用於適當調節所需橫向摻雜物分佈的額外控制機制。
在其它情況下，作為上述控制機制的附加或替代，橫向摻雜物分佈可基於不同的注入參數來獲得，例如注入劑量及/或注入能量及/或注入角度，不過，這些參數通常可適應基本半導體材料的特定配置。
在本文中所揭示的其它示例實施例中，可在進一步的製造階段中施加用於納入一種或多種摻雜物種類的上述製程，例如，在形成閘極電極結構的至少一部分以及/或者用於圖案化閘極電極結構的相應圖案化遮罩的一部分以後。在此情況下，至少對於一個注入製程，可實現用於納入摻雜物種類的實質自對準的行為，而實質上不會不當地影響總體閘極圖案化製程。
在本文中所揭示的其它示例實施例中，可基於適當定位的擴散層(例如形成於各隔離溝槽中或附近的擴散層)至少部分實現一種或多種摻雜物種類的納入，以達到該摻雜物種類向將要形成的通道區的相應邊緣區域的所需橫向擴散。
第1A圖示意顯示處於早期製造階段中(也就是，處於將要形成電晶體元件的閘極電極結構的製造階段中)的半導體裝置100的剖視圖。在所示製造階段中，半導體裝置100可包括基板101，例如結晶矽材料或依據所需總體裝置配置的任意其它載體材料。應當瞭解，結晶半導體材料可常被用作基板材料101，以在其中形成裝置100可能需要的摻雜區、電路元件等以及複雜電晶體元件，複雜電晶體元件可基於結晶材料104(例如矽材料、矽/鍺材料 等)形成。在第1A圖中所示的配置中，可使用SOI架構，其中，半導體層104可形成於埋置絕緣層102上，該埋置絕緣層可包括二氧化矽、氮化矽以及/或者其它介電材料，例如高k介電材料等。應當瞭解，埋置絕緣層102的厚度及配置可至少局部適應特定裝置約束(如需要)。而且，如前所述，在一些示例實施例中，半導體層104的厚度104T可在15奈米及更小的範圍內，其中，例如，通過移除初始提供的半導體材料的部分、通過形成外延生長的層部分等，可在任意合適的製造階段調節最終厚度及/或材料組成。例如，在特定裝置區中常常可局部形成矽/鍺材料，以符合相應裝置要求。
而且，在此製造階段中，半導體層104及埋置絕緣層102可與合適的隔離結構103(例如溝槽隔離)橫向鄰接，該隔離結構可由二氧化矽、氮化矽或任意其它合適的介電材料形成。
應當瞭解，本文中的“橫向”方向應當被理解為對應電晶體閘極長度(電流輸送)方向100L的方向，而垂直於電晶體長度方向100L的方向可被視為與垂直於第1A圖的繪製平面的方向對應的電晶體閘極寬度方向(未顯示)。
因此，隔離結構103可沿電晶體寬度方向延伸，以定義沿此方向的電晶體長度，也就是，沿電晶體長度方向100L的半導體層104的尺寸，也可將其標示為將要形成於半導體層104中及上的電晶體元件的主動層或 主動區。應當瞭解，在一些示例實施例中，隔離結構103可提供僅沿一個橫向方向的半導體層104的鄰接，也就是說，隔離結構103可沿寬度方向(也就是，垂直於第1A圖的繪製平面的方向)設置，但用以限制半導體層104的寬度的沿長度方向100L延伸的相應隔離可能未設置或者僅以沒有填充介電材料的“切割”穿過半導體層104的溝槽的形式設置。
而且，在此製造階段中，在可能與在後續製造階段中被閘極電極結構覆蓋的區域對應的區域中的半導體層104之上可設置注入遮罩105。注入遮罩105可以任意合適的材料形式設置，例如聚合物材料、二氧化矽等形式的介電材料，或者可具有合適的特性以基於微影製程被圖案化並可在注入製程106期間充當有效遮罩材料的任意其它材料。注入遮罩105可被設置成定義通道區151的邊緣區域151E的至少一條邊界，該通道區可代表半導體層104的一個區域，該區域後續可被將要形成的閘極電極結構覆蓋，以在操作將要形成的電晶體元件時在其中建立導電通道。因此，個別的閘極電極結構可具有邊緣160E，該邊緣因此可定義個別的閘極長度160L。因此，通過適當定位注入遮罩105並定義其個別的橫向尺寸，可定義注入遮罩105離邊緣160E的相應距離105L，從而在注入製程106期間暴露個別的邊緣區域151E，同時可靠地避免在通道區151的中心區域151C中納入摻雜物種類。
如第1A圖中所示的半導體裝置100可基於 下面的製程形成。通常，基板材料101可以合適的載體基板(例如矽基板等)的上部的形式形成，其中，通過成熟的製程技術例如氧化、沉積等，在基板材料101上通常可至少局部形成埋置絕緣層102。而且，通過任意合適的技術(例如通過晶圓接合)可設置具有初始組成及厚度(也就是，厚度104T)的半導體層104，以將來自施體基板的層104轉移至埋置絕緣層102等。隨後，在形成隔離結構103之前或以後，在基板材料101中可形成具有總體設計標準所需的配置的摻雜區(未顯示)。隔離結構103可通過成熟的製程技術形成，其中，可通過任意合適的材料或材料系統掩蔽半導體層104並接著執行複雜的微影及蝕刻技術，以形成沿寬度方向(也就是，垂直於第1A圖的繪製平面的方向)延伸並沿長度方向100L具有所需延伸的溝槽。隨後，可用任意合適的介電材料填充該溝槽並可通過成熟的平坦化製程移除多餘材料。
接著，可通過任意成熟的微影技術形成遮罩105，其中，如需要，可僅沿一個橫向尺寸實現注入遮罩105的圖案化，使得該遮罩可在裝置100的較大部分上方沿寬度方向延伸，而其橫向尺寸可在微影製程以及個別的圖案化製程(例如顯影製程、微調蝕刻製程等)期間定義。應當瞭解，在一些示例實施例中，預期的閘極長度160L可能不會實質上對應高度複雜電晶體元件的關鍵尺寸。因此，注入遮罩105可具有小於閘極長度160L且對應的微影及圖案化技術的能力內的橫向尺寸。在其它情況下，注 入遮罩105可初始具有實質上對應閘極長度160L的橫向尺寸(也就是，沿長度方向100L的尺寸)，從而應用並使用也可在形成複雜閘極電極結構時使用的類似的圖案化策略。接著，可基於使用成熟的蝕刻化學的蝕刻製程獲得注入遮罩105的最終所需的縮小長度，從而最終獲得距離105L。
應當瞭解，調節距離105L也可被稱為調節關於注入製程106的注入遮罩105的掩蔽程度。
接著，可基於適當選擇的製程參數執行注入製程106，以向半導體層104的未掩蔽區(包括邊緣區域151E)納入特定的摻雜物種類。如前所述，由於在邊緣區域151E中將建立摻雜物濃度朝向中心區域151C遞減的橫向梯度摻雜物分佈，所以可基於對應的低劑量及適當選擇的注入能量執行注入製程106，以獲得所需較低濃度的特定摻雜物種類。例如，當針對將要形成的N型電晶體形成該梯度摻雜物分佈時，在製程106期間可納入N型摻雜物種類，例如砷、磷等。由於較低的劑量，所以對應的晶格損傷程度可較低，從而允許後續階段中的充分重結晶。
應當瞭解，基於模擬計算及/或實驗，可容易地針對注入能量、注入劑量以及合適摻雜物種類的選擇方面建立注入製程106的合適製程參數。為此，當針對給定的電晶體架構使用特定的供應電壓時，特定濃度的摻雜物種類對於在邊緣區域151E中所建立的電場的影響可容易地通過模擬確定，因此，可選擇個別的製程參數。在其 它情況下，可用不同的參數執行各種測試注入，且可針對多個測試區域監控結果，包括層104及注入遮罩105。接著，在評估對應的測試結果後可選擇合適的參數。
應當瞭解，在第1A圖及後續附圖中，邊緣區域151E通常被顯示為存在於將要形成的閘極電極結構的兩邊160E。以此方式，在各邊緣區域151E可獲得對應的橫向梯度摻雜物分佈，而不論對應區域是與將要形成的電晶體元件的汲區還是源區相鄰。因此，在此類配置中，依據相應電晶體元件的對應電性狀態，汲源區的功能可變化。在其它示例實施例中(未顯示)，注入遮罩105可僅暴露邊緣區域151E的其中之一，該邊緣區域鄰近個別的汲區設置，從而可在個別的電晶體元件的整個使用期間，汲區及源區的功能可能不會變化時，足以減小汲區附近的橫向電場。
因此，在完成注入製程106以後，個別的低濃度的摻雜物種類106A可被納入半導體層104的暴露區中，從而形成接面106J，其橫向位置實質由注入遮罩105定義。應當瞭解，接面106J可能不會實際代表明確的邊界，而是可因注入製程106的性質而有一定程度的變化。而且，當可施加對應的退火製程時，接面106J在後續製造階段中可基本上偏移。
第1B圖示意顯示處於下一製造階段中的半導體裝置100。如圖所示，在由將要形成的閘極電極結構的邊緣160E所定義的邊界內可形成另一個注入遮罩107。 因此，注入遮罩107的側表面相對於對應的邊緣160E可具有距離107L，其中，相比於注入遮罩105的距離105L(見第1A圖)，距離107L可較小。因此，通過將裝置100暴露於可基於適當選擇的製程參數執行的注入製程108，可將個別的摻雜物種類108A納入半導體層104的暴露部分中，從而形成與接面106J橫向偏離的第二接面108J，該接面的橫向位置可由注入遮罩107定義。
注入遮罩107可基於任何成熟的微影及圖案化策略形成，如上所述，以在基於成熟的清洗製程移除先前的注入遮罩105(第1A圖)以後獲得橫向距離107L。
關於製程108的任意注入參數，可適用相同的先前討論的標準。也就是說，在一些示例實施例中，例如，基於模擬計算及/或實驗，可選擇摻雜物種類108A的合適注入能量及劑量，其中，該製程參數通常可被選擇成使得注入製程105(第1A圖)及108的累積效應可導致在半導體層104的未暴露部分中的所需摻雜物濃度，從而形成接面108J，該接面將被理解為其中的濃度或多或少會突然變化至由接面106J表示的降低濃度的區域。因此，總之，與先前執行的注入製程相比，可獲得適度增加的劑量及濃度。隨後，通過基於等離子體及/或濕化學的任意合適的清洗製程可移除注入遮罩107。
第1C圖示意顯示處於下一製造階段中的半導體裝置100。如圖所示，在移除注入遮罩107(第1B圖)以後，可設置另外的注入遮罩109，以相對於邊緣160E定 義另外的橫向距離109L，其中，橫向距離109L可小於第1B圖的注入遮罩107的橫向距離107L。而且，可施加另外的注入製程110，以將摻雜物種類110A引入半導體層104的暴露部分中，從而形成由注入遮罩109的側壁定義的另外的接面110J。關於形成注入遮罩109的注入製程110及技術的參數，可適用如前所述的相同標準。也就是說，可基於模擬計算及/或實驗獲得製程參數(例如能量及劑量)、以及合適種類的選擇，同時可依據合適的圖案化策略及微影技術形成注入遮罩109，以在注入製程110期間獲得所需的掩蔽程度。因此，各接面110J、108J、106J代表梯度摻雜物濃度，其朝向中心區域151C遞減，從而也導致在將要形成的閘極電極結構的操作期間所期望的橫向電場的減小。另一方面，通過摻雜物種類106A、108A、110A的組合納入所提供的摻雜物濃度可被選擇成提供所需的適度摻雜物濃度，同時將晶體損傷保持在較低水平，以支持在總體製程的後續階段中能夠基於任意合適的退火製程111進行重結晶。
在一些示例實施例中，若認為任何注入誘發的損傷太高以致結合最終注入製程導致半導體層104的暴露部分實質非晶化，則在最終注入製程之前可執行對應的退火製程。因此，若認為合適，在執行下一注入製程之前，可修復由一個或多個先前注入製程所導致的晶體損傷，從而獲得優越的結晶特性並可能支持較高劑量的使用(如必要)。可基於任意合適的製程技術執行一個或多個退 火製程111，例如當顯著擴散可能被認為不適當時，要求在奈秒至微秒的範圍內的極短退火時間的退火技術。在此情況下，各接面106J、108J、110J可保持較明確的區域，在這些區域可觀察到摻雜濃度的個別或多或少的突然變化。在其它情況下，可以顯著較長的製程時間施加快速熱退火製程，從而啟動一定程度的擴散，其可導致更“圓滑的(rounded)”並因此更連續的濃度變化(如需要)。
應當瞭解，當半導體層104的改性(modification)與形成閘極電極結構的進一步的製程兼容時，可在任意後續製造階段中執行退火製程111或退火製程的其中一個或多個(當在建立所需橫向梯度摻雜物分佈過程中必須使用兩個或更多退火製程時)。例如，在形成個別的閘極電極結構並可能納入另外的摻雜物種類以在各汲源區中獲得所需摻雜物濃度以後，可施加退火製程。
而且，在關於第1A至1C圖所述的製程序列中，由距離105L、107L、109L代表的掩蔽程度可遞增，也就是，自注入遮罩105開始的距離可遞減，從而可首先執行具有最低劑量的注入，接著執行具有一定程度增加的劑量的注入，依次類推。在另外的示例實施例中(未顯示)，可以任意所需方式選擇注入製程105、108、110的順序，例如，首先提供注入遮罩109並最後提供注入遮罩105，使得可執行注入製程110作為具有較高注入劑量的第一注入製程。
而且，在參照第1A至1C圖所述的序列中， 可將各注入遮罩105、107、109設為可形成於個別單獨的微影及注入製程上的單獨的遮罩。在其它情況下，在執行下一注入步驟之前，可通過沉積合適的材料(例如二氧化矽等)增加掩蔽的程度以及初始設置的注入遮罩105的橫向尺寸。因此，在初始定位第1A圖的注入遮罩105後，可以實質自對準的方式通過沉積製程獲得任何另外的遮罩，而無需任何額外的微影製程。
在其它示例實施例中，如後面參照第2A至2E圖更詳細所述，可按照順序降低初始設置的注入遮罩的尺寸，以獲得不同程度的掩蔽。
第1D圖示意顯示處於下一製造階段中的半導體裝置100。如圖所示，可依據選定的設計標準形成電晶體元件150，其中，尤其，半導體層104可被用作基礎半導體材料，其具有用以提供實質上全耗盡的電晶體配置的厚度，如上所述。而且，電晶體元件150可包括閘極電極結構160，其包括各閘極邊緣160E，該閘極邊緣可例如通過個別的側壁間隔物元件164定義，該側壁間隔物元件可由氮化矽、二氧化矽等形成，以包覆閘極電極結構160的其它敏感材料並提供相對於汲源區152、153的電性隔離。汲源區152、153可以抬升式架構設置，其中，可在半導體層104上形成高摻雜結晶半導體材料，以提供較高的導電性並允許形成個別接觸區，以便與將要形成於半導體裝置100的接觸層級中的個別接觸元件連接。
閘極電極結構160可形成於通道區151之 上，該通道區包括中心區域151C以及兩個邊緣區域151E，在所示實施例中，兩個邊緣區域151E具有如上所述的由接面106J、108J、110J標示的橫向梯度摻雜物分佈。在其它示例實施例中，可僅在一個邊緣區域(例如鄰近汲區152所設置的邊緣區域151E)上形成個別的梯度摻雜物分佈。為將閘極電極結構160的電極材料163與通道區151適當電性絕緣，可例如以氧化矽、氮氧化矽等的形式設置閘極介電材料161，若其對應的厚度及介電常數適於實現所需的通道可控性。在其它情況下，作為標準介電材料的替代或附加，閘極介電材料161可包括高k介電材料，可隨後將它結合額外的含金屬閾值電壓調節材料及個別的阻擋層(被共同標示為162)設置。應當瞭解，在一些示例實施例中，電晶體元件150以及尤其閘極電極結構160可經設計成以約2.5V及更高(例如3.3V)的供應電壓操作，這些電壓是用於I/O電路部分中的電晶體元件的典型供應電壓。不過，應當瞭解，位於一個或兩個邊緣區域151E中的梯度摻雜物分佈也可有利於操作於降低的供應電壓下的其它電晶體元件，從而進一步增強此類電晶體元件的總體可靠性。
如第1D圖中所示的電晶體元件150可基於下面的製程形成。自例如第1C圖中所示的裝置配置開始，或者自後面參照第2A至2E、3A至3B以及4A至4B圖所述的裝置配置開始，可在通道區151之上的半導體層104上形成閘極電極結構，以疊蓋邊緣區域151E的至少其中 一部分。為此，可應用成熟且複雜的微影及圖案化策略，例如首先形成介電材料161或其至少一部分，接著沉積任意另外的所需材料系統及電極材料163，可能接著沉積任意合適的介電覆蓋材料(例如氮化矽等)，可將該介電覆蓋材料圖案化並用作後續圖案化下方材料的蝕刻遮罩。
應當瞭解，在一些示例實施例中，如上面參照第1A至1C圖所述，依據先前執行的任意製程的任意序列，邊緣區域151E或其中至少一個區域以或多或少梯度或階梯(stepped)的方式可能已包括梯度摻雜物分佈，其中，可能也已恢復半導體層104的實質結晶狀態。而且，可基於在後續製程序列期間所執行的注入製程的數目以及所使用的個別製程參數確定邊緣區域151E中的摻雜物分佈的橫向變化的梯度或程度。例如，儘管可能已使用三個單獨的注入製程來獲得三個接面106J、108J、110J，但在其它示例實施例中，依據所需的橫向摻雜物分佈，可使用一個或兩個注入製程或四個或更多注入製程。而且，如上所述且如後面更詳細所述，依據一個或多個退火製程中所使用的製程參數，可“模糊”各接面，以獲得實質上連續變化的摻雜物分佈。
儘管，原則上，可在形成閘極電極結構160的至少一部分以後執行用以恢復半導體層104的結晶狀態的個別退火製程，但在一些實施例中，在完成閘極電極結構160之前執行個別退火製程可提供在就持續時間、溫度等施加退火製程的特定製程參數方面增加的靈活性。
在圖案化閘極電極結構160以後，例如通過選擇性外延生長技術可形成汲源區152、153，其中，可在沉積氣氛中引入合適的摻雜物種類，以獲得高原位摻雜的結晶半導體材料。由於先前在半導體層104中所納入的摻雜物種類，因此在汲源區152、153中從上至下可獲得所需的高摻雜物濃度，同時，可實現與邊緣區域151E中的橫向梯度摻雜物分佈有較平滑的連接。
接著，繼續進一步的製程，例如自閘極電極結構160移除任意覆蓋材料並在汲源區152、153及閘極電極結構160中形成接觸部分(未顯示)，例如鎳/鉑矽化物等形式的金屬矽化物，接著形成接觸元件(未顯示)以與電晶體元件150的各種接觸部分連接。
在上面參照第1D圖所述的實施例中，參考以下製造策略，其中，在早期製造階段中，也就是說，在形成抬升式汲源區152、153之前且在形成通常可包覆所得電晶體結構且也可用在其中形成接觸元件的任意層間介電材料之前，可將閘極電極結構160設為功能結構。在其它策略中，例如，通過首先提供至少一些材料系統，在後續製造階段中(也就是，在形成汲源區152、153以後)由閘極電極結構的實際材料替代該材料系統的方式，閘極電極結構160的最終功能配置可在後續製造階段中完成。另外，在此情況下，可基於上述原理或如後面更詳細所述實現邊緣區域151E中的橫向梯度摻雜物分佈。
在任何情況下，通過設置由接面106J、 108J、110J代表的橫向梯度摻雜物分佈，在至少汲側蝕刻區151E中，在操作電晶體元件150時會因橫向電場的顯著減小而可獲得優越的行為。
第1E圖示意顯示關於橫向電場(也就是，沿長度方向100L的電晶體元件150操作期間所獲得的電場)的電晶體元件150的定性操作行為。如圖所示，曲線A代表與電晶體150具有相同配置但不包含橫向梯度摻雜物分佈的電晶體元件的橫向電場的典型定性行為。因此，在鄰近汲區152的閘極邊緣160E的附近，可觀察到顯著的峰值，其因此可產生由如上所述可能被注入個別邊緣160E的附近的閘極介電材料中的熱載流子所引起的顯著退化。因此，在較高的供應電壓，可觀察到嚴重的可靠性問題，從而使此類傳統電晶體元件不太適合納入複雜半導體裝置中。
另一方面，由接面106J、108J、110J標示的橫向梯度摻雜物分佈可導致橫向電場的最大值顯著減小，如曲線B所示，從而顯著降低熱載流子注入的概率並因此顯著增強電晶體元件150的可靠性。另一方面，在中心區域151C中，仍可保持橫向電場的所需低值。
請參照第2A至2E圖，現在將更詳細地說明另外的示例實施例，以獲得如上參照第1D及1E圖所述的電晶體元件150。
第2A圖示意顯示具有與第1A圖的半導體裝置100類似的配置的半導體裝置200的剖視圖。也就是 說，半導體層204可與隔離結構203鄰接，並且還可通過埋置絕緣層202與基板材料201垂直隔開。關於這些組件，可適用如前參照第1A圖所述的相同標準。
而且，在此製造階段中，可設置注入遮罩209，以定義通道區251的一定程度的掩蔽。該掩蔽程度可由注入遮罩209離將要形成的閘極電極結構的至少汲側邊緣260E的橫向距離209L定義。不過，在此情況下，注入遮罩209可定義將要形成的橫向梯度摻雜物分佈的最大摻雜物濃度的位置。為此，可基於模擬計算及/或實驗所建立的製程參數來施加注入製程210，以將摻雜物種類210A引入半導體層204的暴露部分中。因此，在完成注入製程210以後，可形成個別接面210J，以與注入遮罩209的側壁表面對齊。
第2B圖示意顯示處於下一製造階段中的半導體裝置200，在該製造階段中，可施加材料移除製程212，以縮小注入遮罩209的尺寸，從而獲得縮小的遮罩207並定義由相對於將要形成的閘極電極結構的邊緣260E的橫向距離207L所標示的另外的掩蔽程度。為此，可用並可使用多個成熟的阻劑微調製程，從而以高度製程可控性獲得所需橫向距離207L。應當瞭解，可例如設計初始遮罩209的垂直延伸，從而甚至在製程212期間並可能在進一步縮小初始遮罩209的尺寸的任意另外製程期間縮小其尺寸後充當可靠的注入遮罩。
第2C圖示意顯示處於下一製造階段中的半 導體裝置200，在該製造階段中，可基於適當選擇的製程參數(例如劑量及能量)施加另外的注入製程208，以將另外的摻雜物種類208A引入半導體層204的暴露部分中。因此，可基於注入遮罩207形成另外的接面208J。應當瞭解，關於注入製程208的任意製程參數，可適用如前所述的相同標準。
第2D圖示意顯示當暴露於另外的反應環境213時的半導體裝置200，該反應環境經設計成縮小先前形成的注入遮罩207的尺寸，從而獲得另外的注入遮罩205。製程213可經控制以獲得相對於閘極邊緣260E的所需橫向距離205L，以適當定義在後續注入製程期間的掩蔽程度。應當瞭解，如上所述，注入遮罩205的高度仍足以可靠地防止摻雜物種類進入通道區251的中心區域中。為此，可針對結合注入遮罩205所使用的注入能量而適當選擇注入遮罩209(第2A圖)的初始尺寸。
第2E圖示意顯示當經歷另外的注入製程206時的半導體裝置200，在該注入製程中，可納入另外的摻雜物種類206A，以在通道區251的邊緣區域251E中形成另外的接面206J。關於要使用的製程參數及摻雜物種類的類型，也可參照任意上述實施例。
因此，可基於製程序列建立由接面206J、208J、210J標示的梯度摻雜物分佈，在該製程序列中，至少其中一些注入遮罩可通過向先前所使用的注入遮罩施加阻劑微調製程或任意其它可控的移除製程來獲得。
應當瞭解，在一些示例實施例中，參照第2A至2E圖所述的製程策略可與先前參照第1A至1C圖所述的策略的其中一個或多個結合。也就是說，所使用的注入遮罩的其中一個或多個可通過微影形成，而該注入遮罩的其中一個或多個可基於施加在先前所使用的注入遮罩的微調製程來獲得。而且，儘管上面已說明三個注入遮罩，但可使用兩個或四個或更多注入遮罩。而且，儘管參照第1A至1C及2A至2E圖說明的各注入製程被顯示為相對於考慮中的半導體裝置的橫向方向實質正交的注入製程，但該注入製程的其中一個或多個可被施加為傾斜注入製程，或其中，在單個注入製程期間可改變注入角度。
隨後，可繼續進一步的製程，以獲得如在第1D圖的上下文中所述的半導體裝置100，而功能行為可與在第1E圖的上下文中所述的行為類似。
請參照第3A及3B圖，現在將更詳細說明另外的示例實施例。
第3A圖示意顯示半導體裝置300的剖視圖，該半導體裝置包括基板材料301、埋置絕緣層302、隔離結構303以及半導體層304。關於這些組件，可適用如先前在半導體裝置100及200的上下文中所述的相同標準。而且，在此製造階段中，可形成注入遮罩305以提供一定程度的掩蔽，如遮罩305相對於將要形成的閘極電極結構的邊緣360E的橫向距離305L所示。在由各注入製程306、308標示的注入序列中，可將至少兩種不同類型的摻 雜物種類306A、308A納入半導體層304的暴露部分中，從而形成個別的接面306J。摻雜物種類306A、308A可代表相同的導電類型，但可在擴散特性方面不同。例如，砷及磷可代表N型摻雜物種類，其中，與磷相比，砷可具有顯著減小的擴散係數。而且，關於選擇合適的注入能量及注入劑量，可執行相應的模擬以及/或者可執行實驗，以獲得所需的穿透深度及濃度，但同時將結晶損傷保持在可接受的水平。
第3B圖示意顯示在一個或多個退火製程315期間的半導體裝置300，該退火製程經設計成恢復半導體層304的結晶性並啟動摻雜物種類306A、308A的所需程度的擴散。在當前的例子中，可假定摻雜物種類308A的擴散率可大於種類306A的擴散率，從而獲得增加的橫向穿透性，以定義邊緣區域351E的橫向延伸以及朝向中心區域351C遞減的實質上連續變化的橫向摻雜物分佈。應當瞭解，因為許多退火技術在現有技術中通常是眾所周知的且可用以結合在先前所施加的相應注入製程的製程參數中所使用的兩種或更多摻雜物種類306A、308A來調節邊緣區域351E中的橫向梯度摻雜物分佈，所以基於實驗及/或計算可選擇合適的製程參數，例如一個或多個製程315的退火溫度及製程時間。
應當注意，在一些示例實施例中，使用具有不同擴散行為的兩種或更多不同的注入種類的概念可用於參照第1A至1C及2A至2E圖所述的注入製程的其中 兩個或更多製程中，從而提供獲得更平滑變化的橫向摻雜物分佈的可能性，因為在相應退火製程期間，可獲得更連續的變化。例如，通過結合兩個或更多注入製程(其中，可納入個別不同的摻雜物種類)使用注入遮罩的其中一個或多個可減小要使用的注入遮罩的數目。因此，對於要使用的給定數目的注入遮罩，可實現更連續的且更平滑的摻雜物分佈，而在其它情況下，可減小注入遮罩的數目以及可能的微影製程的數目，同時在對應的邊緣區域中仍實現摻雜物分佈的所需程度的橫向變化。
在一些示例實施例中，注入遮罩305可代表閘極電極結構的一部分或用於圖案化任意下方閘極材料的圖案化遮罩(未顯示)。以此方式，相對於閘極邊緣360E可以自對準方式引入具有不同擴散行為的兩種或更多摻雜物種類，同時通過不同的擴散行為可實現邊緣區域351E中的摻雜物分佈的梯度或橫向變化。要注意的是，在一些情況下，一種或多種摻雜物種類可能已基於如將參照第4A及4B圖所述的技術及/或如上參照裝置100及200所述的技術被納入。
應當瞭解，通過適當掩蔽不需要納入一種或多種摻雜物種類的個別的裝置區，可針對不同類型的電晶體元件(例如N型電晶體及P型電晶體)獨立應用上述掩蔽方案。因此，個別的橫向梯度摻雜物分佈可針對給定類型的電晶體元件來修改。
請參照第4A及4B圖，現在將更詳細說明 另外的示例實施例。
第4A圖示意顯示半導體裝置400的剖視圖，該半導體裝置包括基板材料401、埋置絕緣層402以及形成於其上的半導體層404。關於這些組件，可適用如前面參照半導體裝置100、200及300所述的相同標準。而且，在所示製造階段中，在半導體層404上可形成由氮化矽及/或二氧化矽等組成的保護層415，且可形成隔離溝槽403T，以定義沿半導體層404的電晶體長度方向400L的橫向尺寸。
而且，在隔離溝槽403T內及保護層415上可形成擴散層416。擴散層416可以其中包含一種或多種所需摻雜物種類的任意合適的材料的形式設置，在施加個別的退火製程417後，該摻雜物種類可橫向擴散至半導體層104中。例如，擴散層416可由多晶矽、二氧化矽等形成，其中，通過向沉積氣氛中引入具有高濃度的個別摻雜物種類，在材料層416的個別沉積期間可納入個別的摻雜物種類。
基本上，為形成隔離溝槽403T，可應用成熟的微影及圖案化技術，以依據成熟的製程配方蝕刻穿過層415、404、402。隨後，可沉積層416，以在其中包括個別的高濃度的一種或多種摻雜物種類。應當瞭解，也如在第3A及3B圖的上下文中所述，可向層416中納入具有不同擴散行為的不同摻雜物種類，例如針對N型電晶體元件的砷及磷，而針對P型電晶體元件，可向層416中納入P 型摻雜物種類。因此，在一些示例實施例中，可首先沉積一種類型的摻雜物種類的擴散層，並將其自可能需要納入具有相反導電類型的摻雜物種類的裝置區之上移除。隨後，可沉積個別的擴散層，並且如果對應的一組製程參數可能適於兩種類型摻雜物種類的擴散，則可施加一個或多個退火製程417。在其它情況下，通過個別的擴散層(例如層416)可提供具有一種導電類型的摻雜物種類，該擴散層可選擇性形成於對應的裝置區之上，且退火製程417的參數可經選擇成在施加經設計成針對基於獨立施加的擴散層納入的摻雜物種類獲得所需橫向摻雜物分佈的第二退火製程或製程序列後獲得所需的橫向摻雜物分佈。因此，也在此情況下，可針對N型電晶體元件及P型電晶體元件在半導體層404中獲得所需的橫向摻雜物分佈，即使這些摻雜物種類可能具有非常不同的擴散行為。因此，通過針對不同的導電類型選擇合適的摻雜物種類，且通過針對一個或多個退火製程417選擇合適的製程參數，可控制橫向擴散，以獲得所需的橫向分佈，該橫向分佈可到達半導體層404中，以在將要形成的閘極電極結構的閘極邊緣460E的附近獲得個別變化的摻雜物分佈。
第4B圖示意顯示依據示例實施例的半導體裝置400的頂視圖，其中，隔離溝槽403T可沿電晶體寬度方向400W延伸，從而定義個別的主動區的長度，而用以定義對應的主動區的寬度的沿層415的長度方向400L的隔離可能尚未發生。因此，在啟動摻雜物種類的擴散後 (例如，由406A標示)，實質避免沿電晶體寬度方向400W在主動區的個別端部的任意不想要的摻雜物納入。
因此，本申請提供技術及半導體裝置，其中，位於電晶體元件的通道區的邊緣區域中的橫向梯度摻雜物分佈可提供優越的可靠性，因為橫向電場的峰值可被顯著減小，同時仍保持基於極薄結晶半導體層所形成的基本全耗盡的電晶體配置。
由於本發明可以本領域的技術人員借助本文中的教導而明白的不同但等同的方式修改並實施，因此上面所揭示的特定實施例僅為示例性質。例如，可以不同的順序執行上述製程步驟。而且，本發明並非意圖限於本文中所示的架構或設計的細節，而是如下面的申請專利範圍所述。因此，顯然，可對上面所揭示的特定實施例進行修改或變更，且所有此類變更落入本發明的範圍及精神內。要注意的是，用於說明本說明書以及所附申請專利範圍中的各種製程或結構的例如“第一”、“第二”、“第三”或者“第四”等術語的使用僅被用作此類步驟/結構的快捷參考，並不一定意味著按排列順序執行/形成此類步驟/結構。當然，依據準確的申請專利範圍語言，可能要求或者不要求此類製程的排列順序。因此，本發明請求保護的範圍如下面的申請專利範圍所述。

Claims (20)

  1. 一種方法，包括：在全耗盡電晶體元件的結晶半導體層中所設置的通道區的第一邊緣區域及第二邊緣區域的至少其中一者中形成橫向梯度摻雜物分佈；以及在該通道區上形成閘極電極結構，以疊蓋該第一及第二邊緣區域。
  2. 如申請專利範圍第1項所述的方法，其中，在形成該閘極電極結構之前，形成該橫向梯度摻雜物分佈。
  3. 如申請專利範圍第1項所述的方法，其中，形成橫向梯度摻雜物分佈包括在該通道區之上形成注入遮罩並引入具有第一擴散係數的第一摻雜物種類以及具有不同於該第一擴散係數的第二擴散係數的第二摻雜物種類。
  4. 如申請專利範圍第3項所述的方法，其中，在形成該閘極電極結構之前，形成該注入遮罩。
  5. 如申請專利範圍第3項所述的方法，其中，將該注入遮罩設為該閘極電極結構以及用於圖案化該閘極電極結構的圖案化遮罩的其中一者。
  6. 如申請專利範圍第2項所述的方法，其中，形成橫向梯度摻雜物分佈包括執行注入製程的序列，而在該序列的至少兩個注入製程期間，沿該全耗盡電晶體元件的閘極長度方向有差別地掩蔽該通道區。
  7. 如申請專利範圍第6項所述的方法，其中，沿該全耗 盡電晶體元件的該閘極長度方向有差別地掩蔽該通道區包括形成具有第一遮罩長度的遮罩，以及在執行該至少兩個注入製程的其中之一以後，改變該第一遮罩長度以獲得第二遮罩長度。
  8. 如申請專利範圍第6項所述的方法，其中，沿該全耗盡電晶體元件的該閘極長度方向有差別地掩蔽該通道區包括形成具有第一遮罩長度的第一遮罩，以及在執行該至少兩個注入製程的其中之一以後，形成具有第二遮罩長度的第二遮罩。
  9. 如申請專利範圍第6項所述的方法，其中，N次有差別地掩蔽該通道區，而N>2。
  10. 如申請專利範圍第1項所述的方法，其中，形成該橫向梯度摻雜物分佈包括靠近該通道區形成摻雜材料並啟動該摻雜材料的摻雜種類的擴散。
  11. 如申請專利範圍第10項所述的方法，進一步包括在形成該摻雜材料之前，形成隔離溝槽以沿一個橫向方向而橫向鄰接該半導體層。
  12. 如申請專利範圍第1項所述的方法，其中，該半導體層的厚度為約15奈米或更小。
  13. 一種方法，包括：在電晶體元件的通道區的第一邊緣區域及相對設置的第二邊緣區域的至少其中一者中形成橫向梯度摻雜物分佈；以及在形成該橫向梯度摻雜物分佈以後，在該通道區 上形成閘極電極結構，該通道區至少部分疊蓋該第一及第二邊緣區域。
  14. 如申請專利範圍第13項所述的方法，其中，形成該橫向梯度摻雜物分佈包括執行第一掩蔽注入製程及第二掩蔽注入製程，以及其中，該第一與第二掩蔽注入製程在給定摻雜物種類的注入參數、摻雜物種類及掩蔽程度的至少其中之一方面不同。
  15. 如申請專利範圍第14項所述的方法，其中，形成該橫向梯度摻雜物分佈包括執行在給定摻雜物種類的注入參數、摻雜物種類及掩蔽程度的至少其中之一方面不同於該第一及第二掩蔽注入製程的至少一個另外的掩蔽注入製程。
  16. 如申請專利範圍第13項所述的方法，其中，形成該橫向梯度摻雜物分佈包括橫向鄰近該通道區提供濃度增加的摻雜物種類並啟動該摻雜物種類的擴散。
  17. 如申請專利範圍第16項所述的方法，進一步包括形成隔離溝槽以沿一個橫向方向橫向鄰接包括該通道區的主動區，並在該隔離溝槽中形成摻雜材料，以提供該濃度增加的該摻雜物種類。
  18. 一種位於半導體裝置中的電晶體元件，包括：通道區，形成於具有約15奈米或更小的厚度的半導體層中，該通道區具有沿電晶體寬度方向延伸的第一邊緣區域以及沿該電晶體寬度方向延伸的第二邊緣區域，該第一及第二邊緣區域的至少其中一者具有朝 向該通道區的中心遞減的橫向梯度摻雜物分佈；閘極電極結構，形成於該通道區上以及該第一及第二邊緣區域之上；以及抬升式汲源區，橫向鄰近該閘極電極結構而形成。
  19. 如申請專利範圍第18項所述的電晶體元件，其中，該橫向梯度摻雜物分佈形成於該第一及第二邊緣區域中。
  20. 如申請專利範圍第18項所述的電晶體元件，其中，該橫向梯度摻雜物分佈包括具有相同導電類型的至少兩種不同的摻雜物種類。
TW107135236A 2017-10-10 2018-10-05 具有減小的橫向電場之電晶體元件 TWI774853B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/728,679 US10580863B2 (en) 2017-10-10 2017-10-10 Transistor element with reduced lateral electrical field
US15/728,679 2017-10-10

Publications (2)

Publication Number Publication Date
TW201924060A true TW201924060A (zh) 2019-06-16
TWI774853B TWI774853B (zh) 2022-08-21

Family

ID=65816756

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135236A TWI774853B (zh) 2017-10-10 2018-10-05 具有減小的橫向電場之電晶體元件

Country Status (4)

Country Link
US (1) US10580863B2 (zh)
CN (1) CN109659234B (zh)
DE (1) DE102018217288A1 (zh)
TW (1) TWI774853B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063679A (en) * 1997-12-09 2000-05-16 Advanced Micro Devices, Inc. Spacer formation for graded dopant profile having a triangular geometry
US5811342A (en) * 1998-01-26 1998-09-22 Texas Instruments - Acer Incorporated Method for forming a semiconductor device with a graded lightly-doped drain structure
US5989967A (en) * 1998-04-30 1999-11-23 Advanced Micro Devices, Inc. Transistor with ultra short length defined partially by sidewall oxidation of a gate conductor overlying the channel length
US6287922B1 (en) * 1998-09-28 2001-09-11 Advanced Micro Devices, Inc. Method for fabricating graded LDD transistor using controlled polysilicon gate profile
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2003332578A (ja) * 2002-05-09 2003-11-21 Sharp Corp 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置
US6855988B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor switching devices
TWI301669B (en) * 2002-09-12 2008-10-01 Au Optronics Corp Method of forming lightly doped drains
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
US7084025B2 (en) * 2004-07-07 2006-08-01 Chartered Semiconductor Manufacturing Ltd Selective oxide trimming to improve metal T-gate transistor
KR100627962B1 (ko) * 2004-12-30 2006-09-25 동부일렉트로닉스 주식회사 이중 ｌｄｄ형 ｍｏｓ 트랜지스터 및 그의 제조 방법
JP4548408B2 (ja) * 2006-11-29 2010-09-22 セイコーエプソン株式会社 半導体装置の製造方法
EP1993127B1 (en) * 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8680629B2 (en) * 2009-06-03 2014-03-25 International Business Machines Corporation Control of flatband voltages and threshold voltages in high-k metal gate stacks and structures for CMOS devices
CN102487085B (zh) * 2010-12-01 2014-04-23 中国科学院微电子研究所 半导体器件及其制造方法
US9484432B2 (en) * 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP2012190994A (ja) * 2011-03-10 2012-10-04 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8835936B2 (en) * 2012-11-15 2014-09-16 Globalfoundries Inc. Source and drain doping using doped raised source and drain regions
US9029208B2 (en) * 2012-11-30 2015-05-12 International Business Machines Corporation Semiconductor device with replacement metal gate and method for selective deposition of material for replacement metal gate
CN106486374B (zh) * 2015-08-28 2019-08-27 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI818652B (zh) * 2022-07-29 2023-10-11 鴻海精密工業股份有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
CN109659234A (zh) 2019-04-19
CN109659234B (zh) 2023-05-09
US20190109192A1 (en) 2019-04-11
US10580863B2 (en) 2020-03-03
TWI774853B (zh) 2022-08-21
DE102018217288A1 (de) 2019-04-11

Similar Documents

Publication Publication Date Title
TWI436430B (zh) 具有降低之本體電位之ｓｏｉ電晶體以及形成該ｓｏｉ電晶體之方法
US20220328632A1 (en) Silicon on insulator device with partially recessed gate
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
JP5547361B2 (ja) 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス
TWI420602B (zh) 用於形成ｎｍｏｓ與ｐｍｏｓ電晶體中之凹陷之受應變之汲極／源極區之技術
US8093634B2 (en) In situ formed drain and source regions in a silicon/germanium containing transistor device
KR101811109B1 (ko) 스크리닝층을 갖는 깊게 공핍된 mos 트랜지스터 및 그 방법
US9711649B2 (en) Transistors incorporating metal quantum dots into doped source and drain regions
US8138050B2 (en) Transistor device comprising an asymmetric embedded semiconductor alloy
TWI688095B (zh) 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法
US8735237B2 (en) Method for increasing penetration depth of drain and source implantation species for a given gate height
US7419867B2 (en) CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure
KR20090013215A (ko) 내장된 스트레인층과 감소된 플로팅 바디 효과를 가진 ｓｏｉ 트랜지스터 및 이를 형성하는 방법
KR20110081334A (ko) 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역
US20120267724A1 (en) Mos semiconductor device and methods for its fabrication
CN112825327A (zh) 半导体结构及其形成方法
TW201705223A (zh) 短通道ｎ型場效電晶體裝置
US8664068B2 (en) Low-diffusion drain and source regions in CMOS transistors for low power/high performance applications
TW201924060A (zh) 具有減小的橫向電場之電晶體元件
WO2007126807A1 (en) An soi transistor having a reduced body potential and a method of forming the same
TW201436051A (zh) 根據非晶化製程及熱處理於孔洞中形成有嵌入式應變誘導材料之電晶體
US9224604B2 (en) Device and method for forming sharp extension region with controllable junction depth and lateral overlap
WO2010086154A1 (en) In situ formed drain and source regions including a strain inducing alloy and a graded dopant profile
US9034746B2 (en) Gate silicidation
KR20120044800A (ko) 반도체 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent