JP2003332578A - 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 - Google Patents
薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置Info
- Publication number
- JP2003332578A JP2003332578A JP2002134631A JP2002134631A JP2003332578A JP 2003332578 A JP2003332578 A JP 2003332578A JP 2002134631 A JP2002134631 A JP 2002134631A JP 2002134631 A JP2002134631 A JP 2002134631A JP 2003332578 A JP2003332578 A JP 2003332578A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- regions
- region
- tft
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 32
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000010438 heat treatment Methods 0.000 abstract description 17
- 239000010410 layer Substances 0.000 description 46
- 239000010408 film Substances 0.000 description 37
- 239000012535 impurity Substances 0.000 description 35
- 230000006866 deterioration Effects 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
電圧の変動を抑えることにより信頼性を確保すると共
に、レイアウト面積の増大を抑えた薄膜トランジスタを
提供する。 【解決手段】 ゲート電極5下に複数の分割チャネル領
域8が形成され、各分割チャネル領域8を挟む分割ソー
ス領域6及び分割ドレイン領域7がそれぞれ相互に接続
されている。ここで、各分割チャネル領域8は、チャネ
ル領域同士の間隔Sがその幅であるチャネル分割幅Wよ
り小さく、かつ、チャネル分割幅Wが50μm以下、及
び上記間隔Sが3μm以上の条件を満足するように形成
されている。
Description
される薄膜トランジスタ(Thin Film Transistor、以
下、TFTと記す。)及びその製造方法並びにそれを用
いた液晶表示装置に関するものである。
アター用などの高精細ディスプレイとして、液晶プロジ
ェクタの需要が高まっている。液晶プロジェクタは、液
晶表示装置の一種であるが、今後さらに、その用途はリ
アプロジェクションTVなど民生機器用にも広がってい
くことと予想され、民生用途に耐え得る十分な信頼性の
確保が重要なポイントになる。
ある液晶パネルのドライブ回路部に用いられているTF
Tを動作させた時に生じる閾値電圧の変動及びそれに伴
う駆動電流の低下が、信頼性上大きな問題となってい
る。
であり、このような閾値電圧の変動を伴う劣化モードの
1つとして、TFTの自己加熱(Self-Heating)により
発生する熱に起因した劣化が知られている。自己加熱に
よる閾値電圧の変動は、TFTに印加したドレイン電圧
Vdと動作時に流れるドレイン電流Idとの積に依存す
ることから、TFTの自己加熱により発生する熱に起因
していると考えられる。
部と、該表示部を駆動するドライバ回路部とから成って
いるが、最近では移動度が高いpoly−Si(多結晶
シリコン)を用いて、透明絶縁基板上に表示部とドライ
バ回路部とを同時に形成する手法がとられている(ドラ
イバモノリシックタイプ)。このような手法により形成
された液晶パネルの場合、ドライバ回路部に用いられて
いるTFTは、その周囲が透明絶縁膜を成すシリコン酸
化膜や、透明絶縁基板を成す石英などの熱伝導率の低い
材質によって囲まれているため、自己加熱により発生し
た熱が逃げ難く、TFT特性の劣化が今まで以上に大き
な問題となる。
目的として、熱を発散しやすくしたTFTについても種
々提案されている。その一つとして、特開平11−97
701号公報(平成11年4月9日公開)においては、
MOS(Metal Oxide Semiconductor)型トランジスタ
のチャネル領域(チャネル総幅Wt)を複数(N個)に
分割して形成すると共に、分割したチャネル領域同士の
間隔Sを、分割したチャネル領域1つ当たりのチャネル
幅W(W=Wt/N)以上空けることで、発熱を抑え、
熱を周囲へ発散しやすい構造としている。以下、分割し
たチャネル領域を分割チャネル領域と称し、分割チャネ
ル領域のチャネル幅Wを、チャネル分割幅と称する。
報に記載されている従来の構成では、TFT特性の劣化
を防止するために、分割チャネル領域同士の間に、チャ
ネル分割幅Wと同等以上の間隔Sを空ける必要があるの
で、ドライバ回路部のレイアウト面積が非常に大きくな
ってしまう。
単体TFT(チャネル領域を分割していないTFT)
を、上記した従来の構成に基づいて、チャネル領域をN
個に分割し、かつ、分割チャネル領域同士の間隔S(以
下、チャネル間隔Sと称する)をチャネル分割幅Wだけ
空けて構成したときの、チャネル分割幅Wと、当該TF
T設置に必要なレイアウト幅WLとの関係を、参照符号
Laにて示す。
分割数Nを増やすほど(すなわちチャネル分割幅Wが小
さくなるほど)、TFTレイアウト幅WLは比例して大
きくなることがわかる。
S=50μmの場合、WL=550μm、W=S=10
μmの場合、WL=590μmとなり、チャネル総幅W
t=300μmの単体TFTの約2倍近くものレイアウ
ト面積が必要になる。
つまり、上記した透明絶縁基板の大きさを変えずに、チ
ャネル分割幅Wとチャネル間隔Sとの上記関係を確保し
て、ドライバ回路部のレイアウトを実現しようとする
と、その分だけ表示部の領域が狭くなるため、画素ピッ
チを縮小することになり開口率が低下してしまう。
ピッチを縮小することなく、チャネル分割幅Wとチャネ
ル間隔Sとの上記関係を確保して、ドライバ回路部のレ
イアウトを実現しようとすると、必然的に液晶パネルの
サイズが大きくなることとなる。
ネルのサイズを大きくすることなく、TFT信頼性の確
保と開口率の維持とを両立することは困難である。
なされたもので、その目的は、TFTの信頼性を従来と
同等に確保しながら、TFTのレイアウト面積の増大を
抑え得るTFTと、その製造方法、及びこれを用いた液
晶表示装置を提供することにある。
ジスタは、上記の課題を解決するために、ゲート電極下
に形成された複数のチャネル領域と、上記チャネル領域
ごとに設けられた、チャネル領域を挟むソース領域及び
ドレイン領域とを有し、上記各ソース領域は相互に接続
されると共に、上記各ドレイン領域も相互に接続され、
かつ、上記各チャネル領域のチャネル幅が50μm以
下、上記各チャネル領域同士の間隔が3μm以上、上記
チャネル領域同士の間隔が上記各チャネル領域のチャネ
ル幅より小さいことを特徴としている。
下、TFTと記す。)のチャネル領域を複数に分割して
構成することによって、各チャネル領域(分割チャネル
領域)を流れるドレイン電流Idを小さくすることがで
きるので、各チャネル領域での自己加熱を抑えて、TF
T特性の劣化である閾値電圧の変動を抑えることができ
る。なお、各チャネル領域を挟むソース領域(分割ソー
ス領域)及びドレイン領域(分割ドレイン領域)がそれ
ぞれ相互に接続されているので、各チャネル領域は並列
に接続され、各チャネル領域を流れるドレイン電流Id
の合計値は、分割しなかった場合の単体TFTと同じド
レイン電流Idを確保できる。
ル間隔)を3μm以上とすることにより、TFTの閾値
電圧の変動量を、従来技術の各チャネル領域同士の間隔
=チャネル領域のチャネル幅(チャネル分割幅)=50
μmの場合の変動量とあまり変わらない程度とできる。
ル幅(チャネル分割幅)を50μm以下とすることによ
り、TFTの閾値電圧の変動量をチャネル分割幅150
μmの場合の変動量の1/2以下に抑えることができ
る。
ル領域同士の間隔(チャネル間隔)を3μm以上、各チ
ャネル領域のチャネル幅を50μm以下の条件を満足さ
せながら、チャネル領域同士の間隔を上記各チャネル領
域のチャネル幅より小さくすることで、TFTの信頼性
を確保しながら、TFTレイアウト幅を、従来技術の構
成、すなわち各チャネル領域同士の間隔=チャネル領域
のチャネル幅(チャネル分割幅)に設定されている場合
よりも小さくして、チャネルを分割することによるTF
Tレイアウト面積の増加を抑えることができる。
ましくは、チャネル幅が10〜50μm、各チャネル領
域同士の間隔が3μm〜10μm、かつ、当該TFTの
レイアウト幅をWL、上記複数のチャネル領域のチャネ
ル幅を全て加算したサイズのチャネル領域を有するTF
T(単体TFT)のレイアウト幅をWL0とすると、W
L≦WL0×1.2の関係を満足するように構成するこ
とである。
頼性を確保しながら、チャネルの分割によるTFTレイ
アウト幅の増加、つまり、分割されていない単体TFT
におけるレイアウト幅からの増加量を最小限にでき、分
割によるTFTレイアウト面積の増大を最小限にでき
る。
各ソース領域の相互間の接続、及び各ドレイン領域の相
互間の接続において、各ソース領域は各ソース領域を構
成する半導体層で相互に接続され、上記各ドレイン領域
も各ドレイン領域を構成する半導体層で相互に接続され
ている構成としてもよく、或いは、各ソース領域は、各
ソース領域と接続される配線層(ソース電極)で相互に
接続され、上記各ドレイン領域も、各ドレイン領域と接
続される配線層(ドレイン電極)で相互に接続されてい
る構成としてもよい。
に、上記の構成に加えて、LDD構造、GOLD構造、
マルチゲート構造の何れかの構造をとることを特徴とし
てもよい。
ャネル領域とソース・ドレイン領域との間に低濃度不純
物領域を設けたLDD(Lightly Doped Drain)構造、
ゲート電極とオーバーラップして低濃度不純物領域を設
けたLDD構造であるGOLD(Gate Overlapped LD
D)構造、もしくはソース・ドレイン領域間にゲート電
極を複数設けたマルチゲート構造をとっている。これら
の構造は、ホットキャリアによる劣化に対して効果があ
ることが一般に知られているが、自己加熱による劣化に
対しては効果がない。よって、LDD構造、GOLD構
造、マルチゲート構造の何れかの構造をさらに組み合わ
せることによって、自己加熱とホットキャリアとの劣化
モードを防止することができ、さらに信頼性を確保した
TFTを得ることができる。
を解決するために、上記に記載の薄膜トランジスタを用
いたことを特徴としている。
FTを液晶表示装置に用いることにより、信頼性を確保
した液晶表示装置を得ることができると共に、開口率を
維持するために画素ピッチを縮小することなく、液晶表
示装置の面積の増加を最小限に抑えることができる。
は、上記の課題を解決するために、チャネル幅が50μ
m以下のチャネル領域を複数、各チャネル領域同士の間
隔が3μm以上、かつ上記チャネル領域同士の間隔が上
記各チャネル領域のチャネル幅より小さくなるように形
成すると共に、該チャネル領域ごとに、チャネル領域を
挟むソース領域及びドレイン領域を形成する工程と、上
記複数のチャネル領域上に1つのゲート電極を形成する
工程と、上記各ソース領域を相互に接続し、上記各ドレ
イン領域を相互に接続する工程とを含むことを特徴とし
ている。
発明のTFTを製造することができる。
すべく、鋭意検討を行った結果、TFTの劣化抑制の効
果を得るためには、前述した特開平11−97701号
公報に記載されているように、チャネル領域を複数に分
割して形成するにあたり、複数の各分割チャネル領域同
士の間隔Sを、必ずしも分割チャネル領域1個当たりの
チャネル幅であるチャネル分割幅W以上空ける必要がな
いことを見出した。以下、このことについて説明する。
構成を有するTFT100を、チャネル間隔Sを種々異
ならせて用意し、自己加熱が起こるような一定のストレ
ス条件(ゲート電圧Vgとドレイン電圧Vdとが共に大
となる電圧、つまりVg=Vd=10〜20V程度)下
で一定時間ストレス与え、その後のTFTの閾値電圧の
変動を測定し、上記間隔Sと閾値電圧の変動との関係を
調べた。
状に形成されたゲート電極104下に、チャネル分割幅
Wの分割チャネル領域101(図の斜線領域)がN個
(図では10個)、各分割チャネル領域101同士、間
隔Sを空けて形成されている。そして、この各分割チャ
ネル領域101を、チャネルの分割方向でもあるチャネ
ル幅方向と直交する方向から挟み込むように、分割ソー
ス領域102と分割ドレイン領域103とが各々形成さ
れている。これら分割ソース領域102と分割ドレイン
領域103と分割チャネル領域101とは、島状にパタ
ーニングされた半導体層107よりなり、該半導体層1
07は、分割数に応じて形成されている。各分割ソース
領域102は共通のソース電極105に、各分割ドレイ
ン領域103は共通のドレイン電極106に接続されて
いる。
との関係を調べた結果を示す。ここで閾値電圧Vthの
変動量は、ストレス後の閾値電圧Vth − 初期状態の
閾値電圧Vthである。
を3分割(N=3)した場合、チャネル分割幅W=50
μmとなるが、この場合、チャネル間隔Sを3μm以上
とすることで、閾値電圧Vthの変動量は、従来構成に
おいて最低限必要とされた、チャネル間隔Sをチャネル
分割幅W、つまり、チャネル間隔Sを50μm(=W)
とした場合の変動量に比べてあまり変化しないことがわ
かる。つまり、このことから、熱の発散を良くしてTF
Tの劣化を抑制するためには、チャネル間隔Sを必ずし
もチャネル分割幅W以上とする必要がないことがわか
る。
(S=10μm)とした場合、チャネル分割幅Wを小さ
くすることで、閾値電圧Vthの変動量が小さくなるこ
とも確認できる。
や石英の熱伝導度は約0.014W/K・cm、半導体層1
07となるシリコンの熱伝導度は約1.5W/K・cm、ソ
ース電極105やドレイン電極106を成す金属配線層
(例えばAlSiの場合)の熱伝導度は約2.4W/K・
cm程度である。従って、半導体層107や金属配線層の
熱伝導度は、シリコン酸化膜や石英の熱伝導度に比べて
100倍以上大きい。よって、自己加熱により発生した
熱は、前述の公報中にて想定しているように、周囲のシ
リコン酸化膜や石英を通して発散するよりもむしろ、分
割ソース領域102や分割ドレイン領域103、及びこ
れらに接続されている熱伝導度の高いソース電極105
やドレイン電極106を伝わって発散すると推定され
る。その結果、図7に示すように、チャネル間隔Sを大
きくしても、TFTの特性の変動防止にはさほど効果が
現れないと推測される。
ャネル分割幅WとTFTレイアウト幅WLとの関係を調
べた結果を示す。チャネル間隔Sを3μm、5μm、1
0μm、30μm、50μmとした場合の上記関係を、
ラインLb〜ラインLfにて示す。
ラインLbに示すように、チャネル総幅Wt=300μ
mに要するTFTレイアウト幅WLは、チャネル分割幅
Wを小さくしても、W=30μm程度まではほとんど増
加せず、チャネル間隔Sをチャネル分割幅W以上とする
従来の構成に比べて、TFTレイアウト面積の増加を非
常に低く抑え得ることを確認できる。
チャネル分割幅Wを種々異ならせて用意し、上記と同様
に、自己加熱が起こるような一定のストレス条件(ゲー
ト電圧Vgとドレイン電圧Vdとが共に大となる電圧、
つまりVg=Vd=10〜20V程度)下で一定時間ス
トレス与えた後、TFT100にける閾値電圧Vthの
変動を測定し、チャネル分割幅Wと閾値電圧Vthの変
動との関係を調べた。その結果を図9に示す。
下にすることにより、閾値電圧Vthの変動量を、チャ
ネル分割幅W=150μmの場合の、該変動量の1/2
以下に抑え得ることが確認できる。
幅Wより小さく、チャネル分割幅Wが50μm以下、チ
ャネル間隔Sが3μm以上である、図8において一点破
線で囲った範囲とすることで、TFTの信頼性を確保し
ながら、TFTレイアウト幅を、従来技術の構成、チャ
ネル間隔S=チャネル分割幅Wに設定されている場合よ
りも小さくして、チャネルを分割することによるTFT
レイアウト面積の増加を抑えることができることがわか
る。
Wを10〜50μm、チャネル間隔Sを3μm〜10μ
m、かつ、TFT20のレイアウト幅WLを、非分割の
単体TFTのレイアウト幅WL0の1.2倍以下とな
る、図8においてクロスハッチで示す範囲とすること
で、これにより、TFTの信頼性を確保しながら、チャ
ネルの分割によるTFTレイアウト幅の増加、つまり、
分割されていない単体TFTにおけるレイアウト幅から
の増加量を最小限にでき、分割によるTFTレイアウト
面積の増大を最小限にできることがわかる。
について説明すれば、以下のとおりである。
0の概念を示す。但し、図1は、概念のみを示してお
り、TFT20を上からみた平面図に相当するが、TF
T20が形成される絶縁性基板や絶縁膜などの記載は省
略されている。
TFTを形成する場合において、チャネル総幅Wtの単
体TFTを形成する代わりに、チャネル領域をチャネル
幅方向にN個に分割して形成されている。
分割幅W=Wt/Nの複数の分割チャネル領域8(図の
斜線領域)が形成されている。また、各分割チャネル領
域8をその併設方向(チャネル幅方向)と直交する方向
から挟み込むように、分割ソース領域6及び分割ドレイ
ン領域7とが形成されている。これら分割ソース領域6
と分割ドレイン領域7とは、島状にパターニングされた
半導体層3よりなり、該半導体層3は分割数に応じて形
成されている。
10を介して共通のソース電極11(金属配線層)に接
続されている。同様に、各分割ドレイン領域7も、コン
タクトホール10を介して共通のドレイン電極12(金
属配線層)に接続されている。
ネル分割幅)Wの6つのMOS型トランジスタが並列接
続されたトランジスタ構造、あるいはチャネル幅Wtの
TFTをチャネル幅方向に6分割したトランジスタ構造
と言える。
個)に分割した構成として、チャネル分割幅Wを小さく
することで、各分割チャネル領域8を流れるドレイン電
流Idを小さくすることができ、その結果、各分割チャ
ネル領域8での発熱を抑えてTFT特性の劣化を抑える
ことができる。
列に接続されているので、各分割チャネル領域8を流れ
るドレイン電流Idの合計値は、分割しなかった場合の
単体TFTと同じドレイン電流Idを確保できる。
ル分割領域同士の間隔(チャネル間隔)Sは、チャネル
分割幅Wより小さく、かつ、チャネル分割幅Wが50μ
m以下、チャネル間隔Sが3μm以上に形成されてい
る。
ウト面積の増加を最小限に抑え、かつ信頼性を確保した
TFTとなっている。
Wを10〜50μm、チャネル間隔Sを3μm〜10μ
m、かつ、TFT20のレイアウト幅WLを、非分割の
単体TFTのレイアウト幅WL0の1.2倍以下となる
ように設計することである。
頼性を確保しながら、チャネルの分割によるTFTレイ
アウト幅の増加、つまり、分割されていない単体TFT
におけるレイアウト幅からの増加量を最小限にでき、分
割によるTFTレイアウト面積の増大を最小限にでき
る。
おいて、チャネル分割幅W、及びチャネル間隔Sの最適
値は、TFT20に要求される信頼性の程度に応じて設
定すればよい。
の範囲において閾値電圧の変動量が大きく減少している
こと、図7よりチャネル間隔Sが3μm以上の範囲にお
いて閾値電圧の変動量に差があまり見られないこと、さ
らに図8より分割後のTFTレイアウト幅WLを分割前
の単体TFTのTFTレイアウト幅WL(300μm)
に比べ開口率を損なわない程度に収めるという3点を鑑
みて、より一層好ましくは、チャネル分割幅W=30〜
50μm程度、チャネル間隔S=3〜10μm程度であ
る。
隔Sの下限値は、図7よりチャネル間隔Sが3μm以上
の範囲において、閾値電圧Vthの変動量に差があまり
見られないこと、さらに図8より、分割後のTFTレイ
アウト幅WLが従来構成より小さくなるという利点を鑑
みて、W=S=3μm程度である。
レイン領域との間に低濃度不純物領域を設けたLDD
(Lightly Doped Drain)構造、ゲート電極とオーバー
ラップして低濃度不純物領域を設けたLDD構造である
GOLD(Gate Overlapped LDD)構造、もしくはソ
ース・ドレイン領域間にゲート電極を複数設けたマルチ
ゲート構造は、ホットキャリアによるTFT特性の劣化
に対して効果があることが知られているが、自己加熱に
よるTFT特性の劣化に対しては効果がない。従って、
上記したTFT20の構成を、LDD構造、GOLD構
造、マルチゲート構造と、チャネル領域幅の分割とを組
み合わせることによって、ホットキャリア及び自己加熱
の両方の劣化モードを防止することができる。
TFT30の概念を示す。これにおいても、平面図に相
当するが、TFT30が形成される絶縁性基板や絶縁膜
などの記載は省略している。
は、それぞれ複数の分割チャネル領域8、分割ソース領
域6、及び分割ドレイン領域7を構成する半導体層23
にある。図1のTFT20の場合、半導体層3は、各分
割チャネル領域8に応じてN個形成されており、各分割
ソース領域6及び各分割ドレイン領域7は、分割チャネ
ル領域8と同様に、互いに独立して設けられていた。そ
して、各分割ソース領域6相互間の接続、及び各分割ド
レイン領域7相互間の接続は、それぞれコンタクトホー
ル10を介して接続されるソース電極11或いはドレイ
ン電極12において成されていた。
導体層23は、各分割チャネル領域8に応じてN個に分
割されるのではなく、あくまで1つの半導体層であっ
て、チャネル幅方向と直交するチャネル長方L方向に沿
ったスリット状の開口部23aが形成されることで、チ
ャネル領域のみを分割して分割チャネル領域8を形成し
ている。従って、各分割ソース領域6は分割チャネル領
域8と反対側で相互に接続されており、各分割ドレイン
領域7も同様に分割チャネル領域8とは反対側で相互に
接続されている。
と同じであり、奏し得る作用・効果も同様である。
例について図1及び図2に基づいて説明すれば、以下の
とおりである。ここでは、シングルゲート構造とチャネ
ル領域幅の分割とを組み合わせている。
ルゲート構造を採用したTFTの断面図であり、図1に
示したTFT20のA−A線矢視断面に相当する。この
TFTは、例えば液晶ディスプレイの駆動回路素子とし
て用いられるNMOS型トランジスタである。
性基板1上全面に、酸化シリコン(SiO2)やHTO
(High Temperature Oxide)などの絶縁膜からなる膜厚
200〜500nm程度の第1層間絶縁膜2が形成され
ている。
ン、多結晶シリコン、単結晶シリコン等からなる層厚5
0〜150nm程度の半導体層3が複数(ここでは6
つ)に分割して形成されている。また、各半導体層3
は、中央の分割チャネル領域8と、これを挟む高濃度不
純物拡散領域である分割ソース領域6及び分割ドレイン
領域7とから形成されている。
上全面には、膜厚100nm程度の例えば酸化シリコン
からなるゲート絶縁膜4が形成されている。ゲート絶縁
膜4上には、各分割チャネル領域8それぞれと交差する
ように、厚さ300nm程度のWSi等の導電体からな
る1つのゲート電極5が形成されている。ゲート電極5
が形成されたゲート絶縁膜4上全面には、膜厚600n
m程度の例えば酸化シリコンからなる第2層間絶縁膜9
が形成されている。
膜9には、電極取り出しのためのコンタクトホール10
が開口されている。各コンタクトホール10を介して、
各分割ソース領域6同士がAl等の金属材料からなる金
属配線層である共通のソース電極11に接続され、各分
割ドレイン領域7同士がAl等の金属材料からなる金属
配線層である共通のドレイン電極12に接続されてい
る。
造工程を、図2(a)〜図2(e)の断面図に基づいて
説明する。
リコンやHTOなどの絶縁膜を堆積させ、図2(a)に
示すように、第1層間絶縁膜2を形成する。第1層間絶
縁膜2の膜厚は200〜500nm程度である。
間絶縁膜2上に半導体層3を形成する。半導体層3は、
例えば非晶質シリコン(アモルファスシリコン)、多結
晶シリコン、単結晶シリコン等からなる。例えば多結晶
シリコンを形成する場合は、減圧CVD(Low Pressure
Chemical Vapor Deposition、以下、LPCVDと記
す。)法により第1層間絶縁膜2上にアモルファスシリ
コン薄膜を50〜150nm程度の厚みに成膜した後、
高温熱処理あるいはレーザーアニールを施して多結晶化
させる。
工程とによりパターニングを行い、複数(6つ)の半導
体層3(図1参照)を形成する。また必要ならばこの
後、トランジスタの閾値制御のための不純物注入を行っ
てもよい。
上に酸化シリコンからなるゲート絶縁膜4を形成する。
ゲート絶縁膜4は、CVD(Chemical Vapor Depositio
n)法による堆積や、熱処理による酸化により形成す
る。ゲート絶縁膜4の膜厚は100nm程度である。
ト絶縁膜4上にゲート電極5を形成する。ゲート電極5
の形成は、例えばLPCVD法を用いWSiなどの膜を
300nm程度の厚みにて成膜、その後所定のパターニ
ングを施す。本実施例においては、シングルゲート構造
をとるためゲート電極5は1個のみパターニングされて
いる(図1参照)。
にN型高濃度不純物(リン、砒素等)をドーズ量1〜5
×1015/cm2にて注入を行って、図2(c)に示すよ
うに、高濃度不純物領域である分割ソース領域6及び分
割ドレイン領域7を形成する。ゲート電極5下の領域は
分割チャネル領域8となる。その後不純物イオン活性化
のためのアニールを行う。
図2(d)に示すように、第2層間絶縁膜9を形成す
る。
域6及び分割ドレイン領域7上に電極取り出しのための
コンタクトホール10を開口する。
にパターニングして、図2(e)に示すように、ソース
電極11及びドレイン電極12を形成する。
ンジスタである本実施例のTFTが製造される。
るためゲート電極5は1個のみパターニングしたが、マ
ルチゲート構造とするのであれば、上記の工程におい
て、ゲート電極5を複数個パターニングすればよい。ま
た、ここでは、NMOS型トランジスタの場合を記載し
たが、PMOSトランジスタである場合についても、不
純物イオン注入の注入元素の種類がP型不純物(ボロン
など)に変わるだけであり、製造方法は同じである。
6と各分割ドレイン領域7とが、半導体層23において
相互に接続されているタイプのTFT30も、におけ
る半導体層23のパターニング形状が異なる以外、同様
の手順にて形成することができる。
施例について図1及び図3に基づいて説明すれば、以下
のとおりである。ここでは、LDD構造とチャネル領域
幅の分割とを組み合わせている。
構成にLDD構造を採用したTFTである。該TFT
も、例えば液晶ディスプレイの駆動回路素子として用い
られるNMOS型トランジスタであるTFTはLDD構
造を有している本実施例のTFTと、実施例1のTFT
とは、各分割ソース領域6及び各分割ドレイン領域7と
各分割チャネル領域8との間に、低濃度不純物領域15
がそれぞれ存在している点が異なる(図3(b)参
照)。LDD構造にすることにより、チャネル−ドレイ
ン間の電界強度が弱められ、その結果、ホットキャリア
によるTFT特性の劣化を低減する効果が得られる。
トランジスタである場合の製造工程を、図3(a)、図
3(b)に図2(a)〜図2(e)を援用して説明す
る。なお、図3(a)、図3(b)は、図1のA−A線
矢視断面図に相当する、本実施例のTFTの製造工程に
係る断面図である。
うに、実施例1における〜と同じ工程を行う。
濃度不純物(リン、砒素等)、ドーズ量5×1012〜1
×1014/cm2にて半導体層3に注入し、図3(a)に
示すように、低濃度不純物領域15を形成する。ゲート
電極5下の不純物注入がされない領域は、分割チャネル
領域8となる。
グし、N型高濃度不純物(リン、砒素等)をドーズ量1
〜5×1015/cm2にて半導体層3の低濃度不純物領域
15に注入し、図3(b)に示すように、高濃度不純物
領域である分割ソース領域6及び分割ドレイン領域7を
形成する。フォトレジスト14を剥離後、不純物イオン
活性化のためのアニールを行う。
に示すのと同様に、実施例1における〜と同様の工
程を行う。
MOSトランジスタであるTFTが製造される。
純物イオン注入の注入元素の種類がP型不純物(ボロン
など)に変わるだけであり、製造方法は同じである。さ
らに、図5に示した、各分割ソース領域6と各分割ドレ
イン領域7とが、半導体層23において相互に接続され
ているタイプのTFT30も、における半導体層23
のパターニング形状が異なる以外、同様の手順にて形成
することができる。
施例について図1及び図4に基づいて説明すれば、以下
のとおりである。ここでは、GOLD構造とチャネル領
域幅の分割とを組み合わせている。
構成にGOLD構造を採用したTFTである。該TFT
も、例えば液晶ディスプレイの駆動回路素子として用い
られるNMOS型トランジスタであるGOLD構造を有
している本実施例のTFTと、実施例1のTFTとは、
各分割ソース領域6及び各分割ドレイン領域7と各分割
チャネル領域8との間に、低濃度不純物領域15である
オーバーラップ領域15a及びオフセット領域15bが
存在している点が異なる(図4(c)参照)。GOLD
構造にすることにより、チャネル−ドレイン間の電界強
度が弱められ、その結果、ホットキャリアによるTFT
特性の劣化を低減する効果が得られる。
ランジスタである場合の製造工程を、図4(a)〜図4
(c)に図2(a)〜図2(e)を援用して説明する。
なお、図4(a)〜(c)は、図1のA−A線矢視断面
図に相当する、本実施例のTFTの製造工程に係る断面
図である。
におけると同じ工程を行う。
し、N型低濃度不純物(リン、砒素等)を、ドーズ量5
×1012〜1×1014/cm2にて半導体層3に注入し、
図4(a)に示すように、低濃度不純物領域15を形成
する。フォトレジスト14にて覆われているために不純
物注入がされない領域は、分割チャネル領域8となる。
後、図4(b)に示すように、ゲート絶縁膜4上にゲー
ト電極5を形成する。ゲート電極5は、低濃度不純物領
域15と重なる(オーバーラップする)部分ができるよ
うに形成する。なおゲート電極5形成後、ドレイン電流
調整のためにゲート電極5をマスクとして、低濃度不純
物領域15にN型低濃度不純物を注入しても良い。
グし、N型高濃度不純物(リン、砒素等)をドーズ量1
〜5×1015/cm2にて半導体層3に注入し、図4
(c)に示すように、高濃度不純物領域である分割ソー
ス領域6及び分割ドレイン領域7を形成する。これによ
り低濃度不純物領域15は、ゲート電極5下に位置する
オーバーラップ領域15aと、上にゲート電極が存在し
ないオフセット領域15bとによって構成される。フォ
トレジスト14を剥離後、不純物イオン活性化のための
アニールを行う。
示されるのと同様に、実施例1における〜と同様の
工程を行う。
NMOSトランジスタであるTFTが製造される。
オン注入の注入元素の種類がP型不純物(ボロンなど)
に変わるだけであり、製造方法は同じである。さらに、
図5に示した、各分割ソース領域6と各分割ドレイン領
域7とが、半導体層23において相互に接続されている
タイプのTFT30も、における半導体層23のパタ
ーニング形状が異なる以外、同様の手順にて形成するこ
とができる。
されるものではなく、請求項に示した範囲で種々の変更
が可能であり、異なる実施形態にそれぞれ開示された技
術的手段を適宜組み合わせて得られる実施形態について
も本発明の技術範囲に含まれる。
のように、ゲート電極下に形成された複数のチャネル領
域と、上記チャネル領域ごとに設けられた、チャネル領
域を挟むソース領域及びドレイン領域とを有し、上記各
ソース領域は相互に接続されると共に、上記各ドレイン
領域も相互に接続され、かつ、上記各チャネル領域のチ
ャネル幅が50μm以下、上記各チャネル領域同士の間
隔が3μm以上、上記チャネル領域同士の間隔が上記各
チャネル領域のチャネル幅より小さいことを特徴として
いる。
抑えて、TFT特性の劣化である閾値電圧の変動を抑え
ることができ、信頼性を確保したTFTを得ることがで
きる。また、非分割の単体TFTレイアウト幅より分割
にて生じるTFTレイアウト幅の増加を、従来技術の構
成、すなわち各チャネル領域同士の間隔=チャネル領域
のチャネル幅(チャネル分割幅)に設定されている場合
よりも少なく抑えて、チャネルを分割することによるT
FTレイアウト面積の増加を抑えることができる。
ましくは、チャネル幅が10〜50μm、各チャネル領
域同士の間隔が3μm〜10μm、かつ、当該TFTの
レイアウト幅をWL、上記複数のチャネル領域のチャネ
ル幅を全て加算したサイズのチャネル領域を有するTF
T(単体TFT)のレイアウト幅をWL0とすると、W
L≦WL0×1.2の関係を満足するように構成するこ
とである。
頼性を確保しながら、チャネルの分割によるTFTレイ
アウト幅の増加、つまり、分割されていない単体TFT
におけるレイアウト幅からの増加量を最小限にでき、分
割によるTFTレイアウト面積の増大を最小限にでき
る。
各ドレイン領域の相互間の接続においては、各ソース領
域は各ソース領域を構成する半導体層で相互に接続さ
れ、上記各ドレイン領域も各ドレイン領域を構成する半
導体層で相互に接続されている構成としてもよく、或い
は、各ソース領域は、各ソース領域と接続される配線層
(ソース電極)で相互に接続され、上記各ドレイン領域
も、各ドレイン領域と接続される配線層(ドレイン電
極)で相互に接続されている構成としてもよい。
ように、上記の構成に加えて、LDD構造、GOLD構
造、マルチゲート構造の何れかの構造をとることを特徴
としている。
リアとの劣化モードを防止することができ、さらに信頼
性を確保したTFTを得ることができるという効果を奏
する。
に、上記に記載の薄膜トランジスタを用いたことを特徴
としている。
を得ることができると共に、開口率を維持するために画
素ピッチを縮小することなく、液晶表示装置の面積の増
加を最小限に抑えることができるという効果を奏する。
は、以上のように、チャネル幅が50μm以下のチャネ
ル領域を複数、各チャネル領域同士の間隔が3μm以上
となるように形成すると共に、該チャネル領域ごとに、
チャネル領域を挟むソース領域及びドレイン領域を形成
する工程と、上記複数のチャネル領域上に1つのゲート
電極を形成する工程と、上記各ソース領域を相互に接続
し、上記各ドレイン領域を相互に接続する工程とを含む
ことを特徴としている。
造することができるという効果を奏する。
す平面図である。
スタの一製造工程例を示す断面図であり、(e)は図1
のA−A線断面図である。
ジスタの一製造工程例を示す断面図である。
ンジスタの一製造工程例を示す断面図である。
を示す平面図である。
平面図である。
と閾値電圧の変動量との関係を示すグラフである。
チャネル幅(チャネル分割幅)とTFTレイアウト幅と
の関係を示すグラフである。
幅)と閾値電圧の変動量との関係を示すグラフである。
Claims (7)
- 【請求項1】ゲート電極下に形成された複数のチャネル
領域と、上記チャネル領域ごとに設けられた、チャネル
領域を挟むソース領域及びドレイン領域とを有し、上記
各ソース領域は相互に接続されると共に、上記各ドレイ
ン領域も相互に接続され、かつ、上記各チャネル領域の
チャネル幅が50μm以下、上記各チャネル領域同士の
間隔が3μm以上、上記チャネル領域同士の間隔が上記
各チャネル領域のチャネル幅より小さいことを特徴とす
る薄膜トランジスタ。 - 【請求項2】上記チャネル幅が10〜50μm、各チャ
ネル領域同士の間隔が3μm〜10μm、かつ、当該薄
膜トランジスタのレイアウト幅をWL、上記複数のチャ
ネル領域のチャネル幅を全て加算したサイズのチャネル
領域を有する薄膜トランジスタのレイアウト幅をWL0
とすると、WL≦WL0×1.2の関係を満足すること
を特徴とする請求項1に記載の薄膜トランジスタ。 - 【請求項3】 上記各ソース領域は、各ソース領域を構
成する半導体層で相互に接続され、上記各ドレイン領域
も、各ドレイン領域を構成する半導体層で相互に接続さ
れていることを特徴とする請求項1又は2に記載の薄膜
トランジスタ。 - 【請求項4】上記各ソース領域は、各ソース領域と接続
される配線層で相互に接続され、上記各ドレイン領域
も、各ドレイン領域と接続される配線層で相互に接続さ
れていることを特徴とする請求項1又は2に記載の薄膜
トランジスタ。 - 【請求項5】LDD(Lightly Doped Drain)構造、G
OLD(Gate Overlapped LDD)構造、マルチゲート
構造の何れかの構造をとることを特徴とする請求項1か
ら4の何れかに記載の薄膜トランジスタ。 - 【請求項6】請求項1から5の何れかに記載の薄膜トラ
ンジスタを用いたことを特徴とする液晶表示装置。 - 【請求項7】チャネル幅が50μm以下のチャネル領域
を複数、各チャネル領域同士の間隔が3μm以上で、か
つ上記チャネル領域同士の間隔が上記各チャネル領域の
チャネル幅より小さくなるように形成すると共に、該チ
ャネル領域ごとに、チャネル領域を挟むソース領域及び
ドレイン領域を形成する工程と、 上記複数のチャネル領域上に1つのゲート電極を形成す
る工程と、上記各ソース領域を相互に接続し、上記各ド
レイン領域を相互に接続する工程とを含むことを特徴と
する薄膜トランジスタの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134631A JP2003332578A (ja) | 2002-05-09 | 2002-05-09 | 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
US10/389,802 US6888182B2 (en) | 2002-05-09 | 2003-03-18 | Thin film transistor, method for manufacturing same, and liquid crystal display device using same |
KR1020030022202A KR100681966B1 (ko) | 2002-05-09 | 2003-04-09 | 박막 트랜지스터 및 그 제조 방법과 이것을 이용한 액정표시 장치 |
TW092108233A TWI224398B (en) | 2002-05-09 | 2003-04-10 | Thin film transistor, method for manufacturing same, and liquid crystal display device using same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134631A JP2003332578A (ja) | 2002-05-09 | 2002-05-09 | 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003332578A true JP2003332578A (ja) | 2003-11-21 |
Family
ID=29397459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134631A Pending JP2003332578A (ja) | 2002-05-09 | 2002-05-09 | 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6888182B2 (ja) |
JP (1) | JP2003332578A (ja) |
KR (1) | KR100681966B1 (ja) |
TW (1) | TWI224398B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294815A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び半導体装置 |
WO2006041035A1 (ja) * | 2004-10-13 | 2006-04-20 | Rohm Co., Ltd | 有機el駆動回路および有機el表示装置 |
JP2006261423A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | 薄膜トランジスタ及びそれを用いた画像表示装置 |
JP2007005395A (ja) * | 2005-06-21 | 2007-01-11 | Mitsubishi Electric Corp | 薄膜トランジスタ |
JP2013012748A (ja) * | 2005-06-10 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び発光装置 |
US8884300B2 (en) | 2004-03-12 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a transistor including an even number of channel formation regions |
JP2019520691A (ja) * | 2016-07-08 | 2019-07-18 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4011344B2 (ja) * | 2001-12-28 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US7453531B2 (en) * | 2003-11-22 | 2008-11-18 | Lg Display Co., Ltd. | LCD driving device having plural TFT channels connected in parallel with either increasing channel widths or decreasing channel distances from central part to edges of the device |
KR100940987B1 (ko) * | 2003-12-29 | 2010-02-05 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101022559B1 (ko) | 2003-12-30 | 2011-03-16 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR100603832B1 (ko) * | 2004-05-03 | 2006-07-24 | 엘지.필립스 엘시디 주식회사 | 열분산형 멀티채널 트랜지스터와 그 제조방법 |
KR101048707B1 (ko) * | 2004-05-11 | 2011-07-14 | 엘지디스플레이 주식회사 | 액정 표시 장치의 다채널 소자 및 이의 형성 방법 |
US20080164537A1 (en) * | 2007-01-04 | 2008-07-10 | Jun Cai | Integrated complementary low voltage rf-ldmos |
KR101127824B1 (ko) * | 2004-09-30 | 2012-03-20 | 엘지디스플레이 주식회사 | 액정표시장치용 트랜지스터 및 이의 제조방법 |
KR100600341B1 (ko) * | 2004-11-17 | 2006-07-18 | 삼성에스디아이 주식회사 | 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치 |
KR101107712B1 (ko) * | 2005-02-28 | 2012-01-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
JP2006269808A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 半導体装置および画像表示装置 |
EP2149909A1 (en) * | 2007-05-21 | 2010-02-03 | Sharp Kabushiki Kaisha | Semiconductor device and its manufacturing method |
KR100908522B1 (ko) * | 2007-06-28 | 2009-07-20 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
TWI476929B (zh) | 2009-04-24 | 2015-03-11 | Au Optronics Corp | 底閘極薄膜電晶體與主動陣列基板 |
US8941112B2 (en) * | 2010-12-28 | 2015-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
FR3011678B1 (fr) * | 2013-10-07 | 2017-01-27 | St Microelectronics Crolles 2 Sas | Procede de relaxation des contraites mecaniques transversales dans la region active d'un transistor mos, et circuit integre correspondant |
KR102230301B1 (ko) | 2014-01-06 | 2021-03-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
TWI562120B (en) | 2015-11-11 | 2016-12-11 | Au Optronics Corp | Pixel circuit |
US10580863B2 (en) * | 2017-10-10 | 2020-03-03 | Globalfoundries Inc. | Transistor element with reduced lateral electrical field |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06123896A (ja) | 1992-10-13 | 1994-05-06 | Toshiba Corp | 液晶表示装置 |
JP2531382B2 (ja) * | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
US6498376B1 (en) * | 1994-06-03 | 2002-12-24 | Seiko Instruments Inc | Semiconductor device and manufacturing method thereof |
JPH0974205A (ja) | 1995-09-04 | 1997-03-18 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法 |
KR100392967B1 (ko) * | 1996-06-28 | 2003-07-31 | 세이코 엡슨 가부시키가이샤 | 트랜지스터, 액티브 매트릭스 기판, 표시 장치, 프로젝터및 전자 기기 |
US6118148A (en) * | 1996-11-04 | 2000-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP3591242B2 (ja) | 1997-09-18 | 2004-11-17 | セイコーエプソン株式会社 | 薄膜トランジスタ、画素マトリクス及び液晶表示装置 |
JPH11338439A (ja) | 1998-03-27 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体表示装置の駆動回路および半導体表示装置 |
-
2002
- 2002-05-09 JP JP2002134631A patent/JP2003332578A/ja active Pending
-
2003
- 2003-03-18 US US10/389,802 patent/US6888182B2/en not_active Expired - Lifetime
- 2003-04-09 KR KR1020030022202A patent/KR100681966B1/ko active IP Right Grant
- 2003-04-10 TW TW092108233A patent/TWI224398B/zh not_active IP Right Cessation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294815A (ja) * | 2004-03-12 | 2005-10-20 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び半導体装置 |
US8884300B2 (en) | 2004-03-12 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a transistor including an even number of channel formation regions |
WO2006041035A1 (ja) * | 2004-10-13 | 2006-04-20 | Rohm Co., Ltd | 有機el駆動回路および有機el表示装置 |
JPWO2006041035A1 (ja) * | 2004-10-13 | 2008-05-15 | ローム株式会社 | 有機el駆動回路および有機el表示装置 |
US7876297B2 (en) | 2004-10-13 | 2011-01-25 | Rohm Co., Ltd. | Organic EL drive circuit with a D/A converter circuit and organic EL display device using the same |
JP5103017B2 (ja) * | 2004-10-13 | 2012-12-19 | ローム株式会社 | 有機el駆動回路および有機el表示装置 |
JP2006261423A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | 薄膜トランジスタ及びそれを用いた画像表示装置 |
JP2013012748A (ja) * | 2005-06-10 | 2013-01-17 | Semiconductor Energy Lab Co Ltd | 半導体装置及び発光装置 |
JP2007005395A (ja) * | 2005-06-21 | 2007-01-11 | Mitsubishi Electric Corp | 薄膜トランジスタ |
US7538347B2 (en) | 2005-06-21 | 2009-05-26 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor having a channel region that includes a plurality of connecting channel regions |
JP2019520691A (ja) * | 2016-07-08 | 2019-07-18 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. | 薄膜トランジスタ、薄膜トランジスタを有するゲートドライバオンアレイ及び表示装置、並びにそれらの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100681966B1 (ko) | 2007-02-15 |
US6888182B2 (en) | 2005-05-03 |
US20030209737A1 (en) | 2003-11-13 |
TW200403856A (en) | 2004-03-01 |
TWI224398B (en) | 2004-11-21 |
KR20030087919A (ko) | 2003-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003332578A (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置 | |
US5767930A (en) | Active-matrix liquid crystal display and fabrication method thereof | |
US7833846B1 (en) | Array substrate and method of fabricating the same | |
JP6503459B2 (ja) | 半導体装置及びその製造方法 | |
JP2002313810A (ja) | 表示装置およびその製造方法 | |
TWI447916B (zh) | 顯示裝置 | |
US20050253195A1 (en) | Semiconductor device and image display device | |
JPH1197701A (ja) | 薄膜トランジスタ、その製造方法及び液晶表示装置 | |
JPH07263705A (ja) | 薄膜トランジスタ | |
KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
JPH0837313A (ja) | アクティブマトリクス液晶ディスプレイおよびその製法 | |
JP2004040108A (ja) | Ldd構造を有する薄膜トランジスタとその製造方法 | |
US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
JP2008165028A (ja) | 液晶表示装置 | |
JP2005159306A (ja) | 薄膜トランジスタ、この製造方法及びこれを用いた平板表示装置 | |
JPH10154814A (ja) | アクティブマトリクス基板およびその製造方法 | |
KR20070002491A (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
JP2002134751A (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
US7545451B2 (en) | Liquid crystal display device with improved heat dissipation properties and fabrication method thereof, having dummy contact hole between channels | |
JP2005311037A (ja) | 半導体装置およびその製造方法 | |
US7235850B2 (en) | Thin film transistor, method of fabricating the same, and flat panel display using thin film transistor | |
US20050110090A1 (en) | Thin film transistor, method of fabricating the same, and flat panel display using the thin film transistor | |
KR100722106B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
JP4353762B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20040058714A (ko) | 액정 표시 장치의 박막 트랜지스터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |