JPH07263705A

JPH07263705A - 薄膜トランジスタ

Info

Publication number: JPH07263705A
Application number: JP7941894A
Authority: JP
Inventors: Masabumi Kunii; 正文国井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-24
Filing date: 1994-03-24
Publication date: 1995-10-13

Abstract

(57)【要約】【目的】マルチゲートＬＤＤ構造を有する薄膜トラン
ジスタの小型微細化を図る。【構成】薄膜トランジスタは絶縁基板１に成膜された
半導体薄膜２を素子領域とする。第１ゲート電極４１及
び第２ゲート電極４２がゲート絶縁膜３を介して半導体
薄膜２に積層されている。半導体薄膜２は複数の領域に
区分されており、第１ゲート電極４１より外側に位置す
る第１高濃度不純物領域５１と、第１ゲート電極４１と
整合する第１チャネル領域６１と、第１高濃度不純物領
域５１及び第１チャネル領域６１の間に介在する第１低
濃度不純物領域７１と、第２ゲート電極４２に整合する
第２チャネル領域６２と、第１チャネル領域６１及び第
２チャネル領域６２の間に連続する中間領域８と、第２
ゲート電極４２より外側に位置する第２高濃度不純物領
域５２と、第２チャネル領域６２及び第２高濃度不純物
領域５２の間に介在する第２低濃度不純物領域７２とを
有する。中間領域８は第３の低濃度不純物領域のみから
なる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶ディスプレイや密着
型イメージセンサ等に用いられる薄膜トランジスタの構
造に関する。

【０００２】

【従来の技術】薄膜トランジスタ（以下、ＴＦＴと称す
る）はアクティブマトリクス型の液晶ディスプレイや密
着型イメージセンサ等に応用できる為、近年その開発が
活発に行なわれている。特に、半導体薄膜材料として多
結晶シリコン（以下、ｐｏｌｙ−Ｓｉと称する）を用い
た場合、周辺の駆動回路を表示部やセンサ部と同一の基
板上に集積形成できる為注目を集めている。例えば、ア
クティブマトリクス型液晶ディスプレイの画素をオン／
オフ駆動する為のスイッチング素子としてＴＦＴが採用
されている。このスイッチング素子は順次液晶画素に画
像信号を書き込む為のものであり、１フレームに渡って
画像信号を保持する為リーク電流が小さい事が要求され
る。

【０００３】仮にリーク電流が大きいと液晶画素の輝点
欠陥等が多発する。ＴＦＴのリーク電流を抑制する為従
来から様々な構造が提案され実用に供されている。中で
も、チャネル領域と高濃度不純物領域からなるドレイン
領域との間に低濃度不純物領域を有する、所謂ＬＤＤ
（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）構造のＴ
ＦＴ（以下、ＬＤＤＴＦＴと称する）は、ドレイン端
での電界集中を緩和できる事からオフセットゲート構造
と同様リーク電流に対する抑制効果が大きい。この為、
アクティブマトリクス型液晶ディスプレイ等の回路素子
に応用されている。この様なＬＤＤＴＦＴは例えば特
公平３−３８７５５号公報に開示されている。又、低濃
度不純物領域（ＬＤＤ領域）をセルフアライメントで形
成し高耐圧ＴＦＴを実現する方法が、例えば特開平２−
１３５７８０号公報や特開平４−２７９０３３号公報に
開示されている。

【０００４】ＴＦＴのリーク電流を減少させる別の構造
として、１つのＴＦＴに少なくとも２個のゲート電極を
設けた、所謂マルチゲート構造が従来から知られてお
り、例えば特開昭５８−１７１８６０号公報や特開昭５
８−１８００６３号公報等に開示されている。マルチゲ
ート構造は等価回路的に見ると少なくとも２個のＴＦＴ
を直列に接続した構成になっている。ドレイン電界が２
個のＴＦＴに分配される為、ドレイン端の電界集中を緩
和できるので、やはりリーク電流を抑制する事が可能で
例えばアクティブマトリクス型液晶ディスプレイの画素
スイッチング素子に応用されている。

【０００５】さらにＬＤＤ構造とマルチゲート構造の両
方の長所を取り入れたマルチゲートＬＤＤ構造のＴＦＴ
が考案されており、例えば特開平４−３４４６１８号公
報に開示されている。図２に示す様に、マルチゲートＬ
ＤＤ構造はシングルゲートのＬＤＤＴＦＴを少なくと
も２個直列に接続した構成となっている。マルチゲート
ＬＤＤ構造のＴＦＴは、絶縁基板１００の上に成膜され
た半導体薄膜１０１を素子領域としている。半導体薄膜
１０１の上にはゲート絶縁膜１０２を介して一対のゲー
ト電極１０３，１０４が形成されている。各ゲート電極
１０３，１０４の直下には夫々チャネル領域１０５，１
０６が設けられる。一方のゲート電極１０３の外側には
ソース領域１０７が位置し、他方のゲート電極１０４の
外側にはドレイン領域１０８が位置する。これらドレイ
ン領域１０７及びソース領域１０８は高濃度不純物領域
である。両ゲート電極１０３，１０４の間には接続領域
１０９が位置しており、同じく高濃度不純物領域からな
りソース／ドレイン領域として機能する。ソース領域１
０７とチャネル領域１０５の間、チャネル領域１０５と
接続領域１０９の間、接続領域１０９とチャネル領域１
０６の間、チャネル領域１０６とドレイン領域１０８の
間には、夫々低濃度不純物領域からなるＬＤＤ領域１１
０〜１１３が介在している。これらＬＤＤ領域の長さ寸
法は、例えば１μｍ程度である。

【０００６】

【発明が解決しようとする課題】従来のマルチゲートＬ
ＤＤ構造では、一対のチャネル領域１０５，１０６の間
に接続領域１０９が介在している。この接続領域１０９
は高濃度不純物領域であり、一対のＴＦＴのソース／ド
レイン領域として機能する。さらに接続領域１０９と一
対のチャネル領域１０５，１０６の間には、各々ＬＤＤ
領域１１１，１１２が介在している。リーク電流を抑制
する為、これらＬＤＤ領域１１１，１１２の長さ寸法を
一定以上に保つ必要がある。この様に従来のマルチゲー
トＬＤＤ構造では、一対のチャネル領域１０５，１０６
の間に、接続領域１０９及びＬＤＤ領域１１１，１１２
が直列的に介在する為、一対のゲート電極１０３，１０
４の間隔寸法が増大しＴＦＴ全体として占有する素子面
積が大きくなる。従って、このＴＦＴを例えばＨＤＴＶ
等の超高精細液晶表示装置の画素スイッチング素子に用
いると、占有面積が大きい為画素部の開口率が低下する
という課題があった。本発明は以上の課題を解決するも
のであり、その目的は従来のマルチゲートＬＤＤ構造の
長所を失なう事なく微細化が可能な薄膜トランジスタの
構造を提供する事にある。

【０００７】

【課題を解決するための手段】本発明にかかる薄膜トラ
ンジスタは基本的な構成として、半導体薄膜と、絶縁膜
を介して該半導体薄膜に重ねられ且つ互いに離間配置さ
れた第１ゲート電極及び第２ゲート電極とを有する。前
記半導体薄膜は第１ゲート電極より外側に位置する第１
高濃度不純物領域と、第１ゲート電極と整合する第１チ
ャネル領域と、第１高濃度不純物領域及び第１チャネル
領域の間に介在する第１低濃度不純物領域と、第２ゲー
ト電極に整合する第２チャネル領域と、第１チャネル領
域及び第２チャネル領域の間に連続する中間領域と、第
２ゲート電極より外側に位置する第２高濃度不純物領域
と、第２チャネル領域及び第２高濃度不純物領域の間に
介在する第２低濃度不純物領域とに区分されている。本
発明の特徴事項として、前記中間領域は第３の低濃度不
純物領域のみからなる。好ましくは、前記第３の低濃度
不純物領域の長さ寸法は、第１低濃度不純物領域及び第
２低濃度不純物領域の長さ寸法の合計を超えない。本発
明の一態様によれば、薄膜トランジスタは対称的な構造
を有しており、第１低濃度不純物領域と第２低濃度不純
物領域は互いに等しい長さ寸法を有する。他の態様によ
れば、本薄膜トランジスタは非対称的な構造を有してお
り、第１低濃度不純物領域の長さ寸法は第２低濃度不純
物領域の長さ寸法より短い。この場合、第１高濃度不純
物領域はソース領域として機能し、第２高濃度不純物領
域はドレイン領域として機能する。本発明にかかる薄膜
トランジスタは例えばアクティブマトリクス表示装置に
応用でき、マトリクス配置した画素を個々に駆動する為
のスイッチング素子として用いる事ができる。この場
合、スイッチング素子は半導体薄膜と、絶縁膜を介して
該半導体薄膜に重ねられ且つ互いに離間配置された一対
のゲート電極とを有している。前記半導体薄膜は、両ゲ
ート電極の各々と整合する一対のチャネル領域と、両ゲ
ート電極より各々外側に位置する一対の高濃度不純物領
域と、各チャネル領域及び対応する高濃度不純物領域の
間に介在する各低濃度不純物領域と、一対のチャネル領
域の中間に渡って連続的に形成された低濃度不純物領域
とを有している。

【０００８】

【作用】本発明にかかる薄膜トランジスタは、少なくと
も一対のゲート電極を備えておりそれらの直下にチャネ
ル領域が形成される。従って従来のマルチゲート構造と
同様に２個のＴＦＴが直列接続した構成となっておりリ
ーク電流を抑制する事が可能である。両チャネル領域の
間に連続する中間領域は低濃度不純物領域からなり従来
のＬＤＤ構造と同様にリーク電流を抑制する事ができ
る。即ち、本発明にかかる薄膜トランジスタはマルチゲ
ート構造とＬＤＤ構造の長所を兼ね備えている。さら
に、上述した中間領域は低濃度不純物領域のみからな
り、従来のマルチゲートＬＤＤ構造の様に高濃度不純物
領域を含んでいない。従って、一対のゲート電極間距離
を縮小でき、デバイス寸法の小型微細化が達成できる。

【０００９】

【実施例】以下図面を参照して本発明の好適な実施例を
詳細に説明する。図１は本発明にかかる薄膜トランジス
タの第１実施例を示す模式的な断面図である。本薄膜ト
ランジスタはｎチャネル型であり、例えばアクティブマ
トリクス型液晶表示装置の画素駆動用スイッチング素子
に用いられる。但し、本発明はこれに限られるものでは
なくｐチャネル型にも適用可能である。又、画素駆動用
スイッチング素子ばかりでなく、アクティブマトリクス
型液晶表示装置の周辺回路部あるいは駆動回路部を構成
する素子にも用いる事ができる。又、密着型イメージセ
ンサの駆動回路素子に用いる事もできる。図示する様
に、本薄膜トランジスタは石英等からなる絶縁基板１の
上に成膜された半導体薄膜２を素子領域として用いる。
半導体薄膜２は例えばｐｏｌｙ−Ｓｉ等の多結晶半導体
からなる。半導体薄膜２の上にはゲート絶縁膜３を介し
て第１ゲート電極４１及び第２ゲート電極４２が積層さ
れている。これら一対のゲート電極４１，４２は互いに
離間配置されている。

【００１０】半導体薄膜２は複数の領域に区分されてい
る。即ち、第１ゲート電極４１より外側に第１高濃度不
純物領域５１が位置しており、例えば、薄膜トランジス
タのソース領域として機能する。第１ゲート電極４１と
整合して第１チャネル領域６１が設けられている。第１
高濃度不純物領域５１及び第１チャネル領域の間に第１
低濃度不純物領域７１が介在しておりＬＤＤ領域とな
る。この第１低濃度不純物領域７１は第１高濃度不純物
領域５１と同一導電型の不純物をそれより低濃度で拡散
したものである。第２ゲート電極４２に整合して第２チ
ャネル領域６２が設けられている。第１チャネル領域６
１及び第２チャネル領域６２の間に連続して中間領域８
が設けられている。第２ゲート電極４２より外側に第２
高濃度不純物領域５２が設けられており、例えば薄膜ト
ランジスタのドレイン領域として機能する。第２チャネ
ル領域６２及び第２高濃度不純物領域５２の間に第２低
濃度不純物領域７２が介在しており、第１低濃度不純物
領域７１と同様にＬＤＤ領域として機能する。

【００１１】本発明の特徴事項として、前記中間領域８
は第３の低濃度不純物領域からなる。これは、第１及び
第２低濃度不純物領域７１，７２と同一導電型であり、
好ましくは同一不純物濃度を有している。この中間領域
８もＬＤＤ領域と同様の機能を有し、リーク電流の抑制
効果がある。ここで、第１低濃度不純物領域７１の長さ
寸法をＬ１とし、第２低濃度不純物領域７２の長さ寸法
をＬ２とすると、第３の低濃度不純物領域の長さ寸法Ｌ
３はＬ３≦Ｌ１＋Ｌ２の条件を満たす様に設定される。
図示の例ではＬ１＝１μｍに設定され、Ｌ２＝１μｍに
設定され、Ｌ３＝２μｍに設定されている。又チャネル
領域６１，６２の幅寸法Ｗは２μｍに設定されている。
但し、本発明はこれらの寸法数値に限られるものではな
い。一般に、中間領域８の長さ寸法を、第１低濃度不純
物領域７１及び第２低濃度不純物領域７２の長さ寸法の
合計を超えない様に設定する事により、薄膜トランジス
タのリーク電流を低く抑えたままオン電流を高くとる事
が可能である。

【００１２】図３は、本発明にかかる薄膜トランジスタ
をアクティブマトリクス型液晶表示装置の画素スイッチ
ング素子として用いた場合における模式的な平面パタン
を概念的に表わしている。図示する様にスイッチング素
子３０は、信号線３１とゲート線３２の交差部に形成さ
れる。スイッチング素子のソース領域３３には信号線３
１が接続し、ドレイン領域には対応する画素電極３４が
接続している。このスイッチング素子３０は図１に示し
た構造を有する薄膜トランジスタであり、一対のゲート
電極３５，３６の間に、中間領域３７を備えている。中
間領域３７は一対のゲート電極３５，３６をマスクとし
てセルフアライメントで不純物を低濃度に注入できる
為、その長さ寸法Ｌ３を１μｍ程度まで縮小化できる。
この為、スイッチング素子の小型微細化が可能となり、
その分画素電極３４の面積を大きくとれる。従って、画
素開口率の改善につながる。

【００１３】図４は、従来のマルチゲートＬＤＤ構造を
有する薄膜トランジスタを用いた画素駆動用のスイッチ
ング素子を表わしている。理解を容易にする為、図３の
構成と対応する部分には対応する参照番号を付してあ
る。図示する様に、このマルチゲートＬＤＤ構造を有す
る薄膜トランジスタ３００は、一対のゲート電極３５，
３６の間に接続領域３７０を有している。この接続領域
３７０は中央の高濃度不純物領域と両側の低濃度不純物
領域を含んでおり、その長さ寸法Ｌ３は７μｍ程度に及
ぶ。フォトリソグラフィー処理におけるアライメント精
度の制約から、接続領域３７０の長さ寸法を７μｍ以下
に縮小する事は実際上困難である。この結果、スイッチ
ング素子の全体寸法が大きくなり、その分画素電極３４
の占有面積が犠牲になり、画素開口率の低下をもたら
す。

【００１４】なお本発明にかかる構造を採用しても、従
来のマルチゲートＬＤＤ構造に比較して特性が劣る事は
ない。一般に、ＬＤＤＴＦＴのオン電流はチャネル長
及びチャネル幅が一定の場合、ＬＤＤ領域の長さ寸法及
び不純物濃度で決定される。この点に鑑み、前述したＬ
３≦Ｌ１＋Ｌ２の条件が満たされていれば、オン電流が
従来に比較して低下する事はない。さらにリーク電流に
関しても、一般にＬＤＤＴＦＴの場合ドレイン端にお
けるＬＤＤ領域の長さ寸法及び不純物濃度で決定され
る。従って中間領域の長さ寸法Ｌ３が、両側のＬＤＤ領
域の長さ寸法の合計Ｌ１＋Ｌ２に比べて小さい場合でも
リーク電流が増大する惧れはない。又、従来のマルチゲ
ートＬＤＤ構造と同様、画素駆動用のスイッチング素子
として応用した場合問題となる輝点欠陥に対しても優れ
た冗長性を備えている。即ち、一対のチャネルのうち一
方に電流リーク故障等が発生した場合でも、他方が正常
に機能し電流リークを抑制する。

【００１５】次に、図５〜図８の工程図を参照して、本
発明にかかる薄膜トランジスタの具体的な製造方法を詳
細に説明する。先ず最初に図５に示した工程（Ａ）にお
いて、石英基板１１上に、ＬＰＣＶＤ法でｐｏｌｙ−Ｓ
ｉ薄膜１２を約７５nmの厚みで成膜する。必要ならばこ
の後Ｓｉ＋イオンをインプランテーションで打ち込みｐ
ｏｌｙ−Ｓｉ薄膜１２を一旦非晶質化し、続いて、６０
０℃程度の温度で炉アニールを行なう事によりｐｏｌｙ
−Ｓｉ薄膜１２を大粒径化する。なお、最初から非晶質
シリコンを形成する場合にはプラズマ化学気相成長法
（ＰＣＶＤ法）を用いて１５０〜２５０℃程度の温度で
成膜すれば良い。この後同様に炉アニールを行なって大
粒径化を図れば良い。さらに必要に応じてレーザアニー
ルを施す事により結晶性を改善し、トランジスタ特性を
向上させる事も可能である。次に、工程（Ｂ）に移り、
この様にして得られたｐｏｌｙ−Ｓｉ薄膜１２を素子領
域のパタンにエッチングする。続いてｐｏｌｙ−Ｓｉ薄
膜１２を酸化し、ゲート酸化膜１３を約６０nmの厚みで
形成する。なお、ゲート酸化膜１３は高温成膜されたＨ
ＴＯ（ＨｉｇｈＴｅｍｐｅｒａｔｕｒｅＯｘｉｄ
ｅ）を用いる事が可能である。あるいはゲート酸化膜１
３をＰＣＶＤ法で成膜する事も可能である。次に工程
（Ｃ）において、必要に応じＢ＋イオンを１〜８×１０
¹²／cm²程度のドーズ量で打ち込み、薄膜トランジスタ
の閾値電圧を予め制御しておく。

【００１６】次に、図６に示した工程（Ｄ）に移り、必
要に応じゲート酸化膜１３の上にＬＰＣＶＤ法で窒化シ
リコン膜（Ｓｉ₃Ｎ₄膜）１４を約１０〜２０nmの厚み
で成膜する。場合によってはＳｉ₃Ｎ₄膜１４の表面を
酸化し、ＳｉＯ₂膜を約１〜２nmの厚みで形成する。こ
の様な３層構造を有するゲート絶縁膜は十分なゲート耐
圧を確保でき、信頼性を向上させる事が可能になる。な
お本例ではＳｉ₃Ｎ₄膜１４を成膜する前に閾値電圧調
整用のＢ＋イオンを打ち込んでいたが、Ｓｉ₃Ｎ₄膜１
４を形成した後Ｂ＋イオンの注入を行なっても良い。次
に工程（Ｅ）で、燐をドーピングした低抵抗ｐｏｌｙ−
Ｓｉ膜を約３５０nmの厚みで成膜し、所定の形状にパタ
ニングして一対のゲート電極１５を形成する。なおゲー
ト電極１５の構成材料としては低抵抗ｐｏｌｙ−Ｓｉに
代え、Ａｌ，Ｔｉ，Ｃｒ，Ｍｏ，Ｗ，Ｔａ等の金属材料
や、ＷＳｉ，ＭｏＳｉ，ＴｉＳｉ等の金属シリサイド材
料を用いる事ができる。低抵抗ｐｏｌｙ−Ｓｉを成膜す
る場合には、ノンドープのｐｏｌｙ−Ｓｉ膜を成膜しＰ
ＣｌＯ₃ガスから燐を拡散させる方法がある。あるいは
ＰＣｌＯ₃ガスの代わりに固体のＰＳＧ膜を用いて燐拡
散を行なう方法がある。さらには、ＬＰＣＶＤ法を用い
ＳｉＨ₄ガスとＰＨ₃ガスの混合気体を熱分解させ、ド
ープトｐｏｌｙ−Ｓｉを成膜する方法が挙げられる。何
れの方法を用いても良いが、本実施例では最初の方法に
よった。本実施例ではゲート電極１５を所定の形状にパ
タニングして、チャネル長Ｌ＝２．５μｍ及びチャネル
幅Ｗ＝３μｍとなる様に設定した。なおここでいうチャ
ネル長は各ゲート電極１５の直下に位置するチャネル領
域の長さ寸法を示す。次に工程（Ｆ）でＳｉ₃Ｎ₄膜１
４を各ゲート電極１５の周囲に沿ってカッティングす
る。続いて工程（Ｇ）に進み、低濃度不純物領域を形成
する。ゲート電極１５をマスクとしてセルフアライメン
トでイオンインプランテーションにより不純物イオンを
打ち込む事により、３個の低濃度不純物領域１６が得ら
れる。ｎチャネル型薄膜トランジスタの場合には、例え
ばＰ＋イオンを０．１〜１０×１０¹³／cm²程度のドー
ズ量で注入する。これに代えてＡｓ＋イオンを打ち込ん
でも良い。

【００１７】次に図７に示す工程（Ｈ）に移行し、各ゲ
ート電極１５の側面から１μｍの幅をＬＤＤ領域として
残す様にレジスト１７を形成する。このレジスト１７を
マスクとしてＡｓ＋イオンを１〜３×１０¹⁵／cm²のド
ーズ量で注入し、先に形成した低濃度不純物領域の一部
を高濃度不純物領域に転換する。この結果、ソース領域
１８、ＬＤＤ領域１９、中間領域２０、ＬＤＤ領域２
１、ドレイン領域２２が形成される。図示する様に、ソ
ース領域１８及びドレイン領域２２は高濃度不純物領域
であり、ＬＤＤ領域１９，２１及び中間領域２０は低濃
度不純物領域である。なおＡｓ＋イオンに代えてＰ＋イ
オンを高濃度で注入しても良い。ｐチャネル型薄膜トラ
ンジスタの場合には、Ｂ＋イオンを打ち込んで形成す
る。なお、ＬＤＤ領域１９，２１の長さ寸法は１μｍに
限られるものではないが、リーク電流低減の要求が厳し
い画素駆動用スイッチング素子では、ＬＤＤ長は０．２
μｍ以上が望ましい。一方中間領域２０の長さ寸法はソ
ース端及びドレイン端におけるＬＤＤ長の合計よりも等
しいか短くする。この様にする事によってリーク電流を
低く抑えたままオン電流を高くとる事ができる。次に工
程（Ｉ）に移り、ＴＦＴ２３の上にＬＰＣＶＤ法で第１
ＰＳＧ膜２４を約６００nmの厚みで成膜する。続いて１
０００℃、１０分間の窒素雰囲気下アニールを行なって
ソース領域１８及びドレイン領域２２を活性化させる。
次いで工程（Ｊ）において第１ＰＳＧ膜２４にコンタク
トホール２５を開口しソース領域１８の一部を露出させ
る。

【００１８】次に図８に示す工程（Ｋ）に進み、金属ア
ルミニウムを約６００nmの厚みで成膜し所定の形状にパ
タニングして信号電極２６とする。さらにこの上に第２
ＰＳＧ膜２７を約４００nmの厚みで成膜する。続いて工
程（Ｌ）に移り、第２ＰＳＧ膜の上にＰＣＶＤ法で窒化
シリコン膜Ｐ−ＳｉＮ_x膜２８を約１００nmの厚みで形
成する。Ｐ−ＳｉＮ_x膜２８は水素を通さない為、成膜
後にアニールする事で第１ＰＳＧ膜２４及び第２ＰＳＧ
膜２７に含有された水素をｐｏｌｙ−Ｓｉ薄膜１２中に
拡散させる。これにより薄膜トランジスタ２３の水素化
処理を効率的に行なえる。水素化によりｐｏｌｙ−Ｓｉ
薄膜１２の欠陥密度が減少し、欠陥に起因するリーク電
流を低減化できる。最後に工程（Ｍ）において、Ｐ−Ｓ
ｉＮ_x膜２８をエッチングで除去した後、薄膜トランジ
スタ２３のドレイン領域２２に連通するコンタクトホー
ルを開口する。続いてＩＴＯ等からなる透明導電膜を約
１５０nmの厚みで形成し、所定の形状にパタニングして
画素電極２９に加工する。以上により、本発明にかかる
薄膜トランジスタを用いた画素駆動用スイッチング素子
が完成する。

【００１９】図９は、本発明にかかる薄膜トランジスタ
の第２実施例を示す模式的な断面図であり、図１に示し
た第１実施例と対応する部分には対応する参照番号を付
して理解を容易にしている。本実施例ではドレイン領域
５２側に位置するＬＤＤ領域７２の長さ寸法Ｌ２が１．
５μｍに設定され、ソース領域５１側に位置するＬＤＤ
領域７１の長さ寸法Ｌ１が０．５μｍに設定され、中間
領域８の長さ寸法Ｌ３が２μｍに設定されている。ドレ
イン領域側のＬＤＤ長Ｌ２を相対的に長くする事によっ
てリーク電流をより小さく抑える事を可能にしている。
ドレイン端の方向が決まっている場合や、ドレイン端に
入る静電ダメージ等に対して補強したい場合は有効であ
る。

【００２０】図１０は、本発明にかかる薄膜トランジス
タの第３実施例を示す模式的な断面図であり、図１に示
した第１実施例と対応する部分には対応する参照番号を
付して理解を容易にしている。本実施例では、Ｌ１＝Ｌ
２＝１．０μｍで、Ｌ３＝１．０μｍとなっている。中
間領域８の長さ寸法Ｌ３が第１実施例に比較して短くな
っている。この様にすると薄膜トランジスタのデバイス
サイズを極めて小さくできるので、例えばＨＤＴＶ用等
の超高精細液晶表示装置に組み込まれる画素駆動用スイ
ッチング素子として好適である。なお、上述した実施例
は全てｎチャネル型を例にとって説明したが、ｐチャネ
ル型薄膜トランジスタにも適用できる事は勿論である。
又開示した実施例の様なプレーナ型のみならず、正スタ
ガ型、逆スタガ型の何れの構造に対しても適用可能であ
る。

【００２１】最後に図１１は、本発明にかかる薄膜トラ
ンジスタを画素駆動用スイッチング素子として利用し
た、アクティブマトリクス型液晶表示装置の一例を示す
模式的な部分断面図である。液晶表示装置は所定の間隙
を介して対向配置された一対の基板１１，２０１の間に
液晶層２０２を挟持したフラットパネル構造を有してい
る。絶縁基板１１の表面には、図５〜図８を参照して説
明した製造方法により集積形成された薄膜トランジスタ
２３及び画素電極２９が設けられている。一方対向基板
２０１の内表面には対向電極２０３が形成されている。
この対向電極２０３と画素電極２９の間に液晶画素が規
定される。マトリクス配置した個々の液晶画素は、対応
する薄膜トランジスタ２３からなるスイッチング素子に
より駆動される。

【００２２】

【発明の効果】以上説明した様に、本発明によれば、一
対のゲート電極の間に低濃度不純物領域のみからなる中
間領域を設ける事により、従来のマルチゲートＬＤＤ構
造が有する優れた特徴を失わずに、薄膜トランジスタの
小型微細化が可能になる。ＨＤＴＶ等に代表される様な
超高精細液晶表示装置では画素面積自体が微細化されて
いく傾向がある。本発明により微細化された薄膜トラン
ジスタを画素駆動用のスイッチング素子として用いると
画素開口率の改善が可能になり、画素部の微細化が進み
画素面積に対してスイッチング素子の占有面積の割合が
大きくなればなるほど顕著な効果が得られる。

【図面の簡単な説明】

【図１】本発明にかかる薄膜トランジスタの第１実施例
を示す断面図である。

【図２】従来の薄膜トランジスタを示す断面図である。

【図３】本発明にかかる薄膜トランジスタの平面図であ
る。

【図４】従来の薄膜トランジスタの平面図である。

【図５】本発明にかかる薄膜トランジスタの製造方法を
示す工程図である。

【図６】同じく製造方法を示す工程図である。

【図７】同じく製造方法を示す工程図である。

【図８】同じく製造方法を示す工程図である。

【図９】本発明にかかる薄膜トランジスタの第２実施例
を示す断面図である。

【図１０】本発明にかかる薄膜トランジスタの第３実施
例を示す断面図である。

【図１１】本発明にかかる薄膜トランジスタをスイッチ
ング素子として利用したアクティブマトリクス型液晶表
示装置の一例を示す部分断面図である。

【符号の説明】

１絶縁基板２半導体薄膜３ゲート絶縁膜８中間領域４１ゲート電極４２ゲート電極５１第１高濃度不純物領域５２第２高濃度不純物領域６１第１チャネル領域６２第２チャネル領域７１第１低濃度不純物領域７２第２低濃度不純物領域

Claims

【特許請求の範囲】

【請求項１】半導体薄膜と、絶縁膜を介して該半導体
薄膜に重ねられ且つ互いに離間配置された第１ゲート電
極及び第２ゲート電極とを有する薄膜トランジスタであ
って、前記半導体薄膜は、第１ゲート電極より外側に位置する
第１高濃度不純物領域と、第１ゲート電極と整合する第
１チャネル領域と、第１高濃度不純物領域及び第１チャ
ネル領域の間に介在する第１低濃度不純物領域と、第２
ゲート電極に整合する第２チャネル領域と、第１チャネ
ル領域及び第２チャネル領域の間に連続する中間領域
と、第２ゲート電極より外側に位置する第２高濃度不純
物領域と、第２チャネル領域及び第２高濃度不純物領域
の間に介在する第２低濃度不純物領域とに区分されてお
り、前記中間領域は第３の低濃度不純物領域のみからなる事
を特徴とする薄膜トランジスタ。
【請求項２】第３の低濃度不純物領域の長さ寸法は、
第１低濃度不純物領域及び第２低濃度不純物領域の長さ
寸法の合計を超えない事を特徴とする請求項１記載の薄
膜トランジスタ。
【請求項３】第１低濃度不純物領域と第２低濃度不純
物領域は互いに等しい長さ寸法を有する事を特徴とする
請求項１記載の薄膜トランジスタ。
【請求項４】第１高濃度不純物領域はソース領域とし
て機能し第２高濃度不純物領域はドレイン領域として機
能するとともに、第１低濃度不純物領域の長さ寸法は第
２低濃度不純物領域の長さ寸法より短い事を特徴とする
請求項１記載の薄膜トランジスタ。
【請求項５】マトリクス配置した画素と、個々の画素
を駆動するスイッチング素子とを有するアクティブマト
リクス表示装置において、前記スイッチング素子は、半導体薄膜と、絶縁膜を介し
て該半導体薄膜に重ねられ且つ互いに離間配置された一
対のゲート電極とを有し、前記半導体薄膜は、両ゲート電極の各々と整合する一対
のチャネル領域と、両ゲート電極より各々外側に位置す
る一対の高濃度不純物領域と、各チャネル領域及び対応
する高濃度不純物領域の間に介在する各低濃度不純物領
域と、一対のチャネル領域の中間に渡って連続的に形成
された低濃度不純物領域とを有している事を特徴とする
アクティブマトリクス表示装置。