JP2666103B2 - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JP2666103B2 JP2666103B2 JP16667392A JP16667392A JP2666103B2 JP 2666103 B2 JP2666103 B2 JP 2666103B2 JP 16667392 A JP16667392 A JP 16667392A JP 16667392 A JP16667392 A JP 16667392A JP 2666103 B2 JP2666103 B2 JP 2666103B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- insulating film
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 120
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 16
- 239000012535 impurity Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
し、特に、スイッチング用薄膜トランジスタと該スイッ
チング用薄膜トランジスタを駆動する駆動用薄膜トラン
ジスタを備えた薄膜トランジスタに関する。
示装置には、マトリクス回路部とこのマトリクス回路部
を駆動する周辺回路部とを薄膜トランジスタで形成して
なる薄膜半導体装置(アクティブマトリクスパネル)を
備えたものがある。このような薄膜半導体装置では、マ
トリクス回路部用薄膜トランジスタと周辺回路部用薄膜
トランジスタとで要求される特性に違いがある関係か
ら、マトリクス回路部を消費電力の小さいアモルファス
シリコン薄膜を活性層とする薄膜トランジスタで形成
し、周辺回路部を移動度の高いポリシリコン薄膜を活性
層とする薄膜トランジスタで形成している。この場合、
要求される特性が相違する2種類の薄膜トランジスタを
1枚の絶縁基板上の異なる平面領域に形成することがあ
る。このような場合、絶縁基板上にアモルファスシリコ
ン薄膜を形成し、このアモルファスシリコン薄膜のうち
周辺回路部形成領域に対応する部分にレーザビームを照
射することにより、周辺回路部形成領域に対応する部分
のアモルファスシリコン薄膜のみを結晶化してポリシリ
コン薄膜としている。
このような薄膜半導体装置では、レーザビームのビーム
径が小さい関係から、レーザビームをスキャンしながら
照射しているので、二重照射部や非照射部が生じやす
く、このため均一な膜質のポリシリコン薄膜を得ること
ができず、ひいてはポリシリコンを直接堆積して得られ
るポリシリコン薄膜と比較して、オン電流が低下し、ス
イッチング速度のアップを図ることができないという問
題があった。この発明は、このような情況に鑑みてなさ
れたものであり、スイッチング用薄膜トランジスタおよ
び該スイッチング用薄膜トランジスタを駆動する駆動用
薄膜トランジスタを備えた半導体装置において、スイッ
チング用薄膜トランジスタのオフ電流を抑え、且つ駆動
用薄膜トランジスタのオン電流を高くすることができる
薄膜半導体装置を提供することを目的とする。
異なる平面領域に、スイッチング用薄膜トランジスタお
よび該スイッチング用薄膜トランジスタを駆動する駆動
用薄膜トランジスタとが形成された薄膜半導体装置にお
いて、前記駆動用薄膜トランジスタの半導体薄膜とゲー
ト電極間にスパッタまたはCVDにより形成された第1
のゲート絶縁膜を介在すると共に、前記スイッチング用
薄膜トランジスタの半導体薄膜とゲート電極間に前記第
1のゲート絶縁膜および該第1のゲート絶縁膜上にスパ
ッタまたはCVDにより形成された第2のゲート絶縁膜
を介在したものである。
の半導体薄膜とゲート電極間にスパッタまたはCVDに
より形成された第1のゲート絶縁膜を介在すると共に、
前記スイッチング用薄膜トランジスタの半導体薄膜とゲ
ート電極間に前記第1のゲート絶縁膜および該第1のゲ
ート絶縁膜上にスパッタまたはCVDにより形成された
第2のゲート絶縁膜を介在したので、スイッチング用薄
膜トランジスタのゲート絶縁膜が駆動用薄膜トランジス
タのゲート絶縁膜より厚く形成され、これにより、スイ
ッチング用薄膜トランジスタのオフ電流を抑え、且つ駆
動用薄膜トランジスタのオン電流を高くする。また、い
ずれの薄膜トランジスタのゲート絶縁膜もスパッタまた
はCVDによる低温プロセスで形成するので、安価なガ
ラス基板を用いる液晶表示装置に適用することができ
る。
体装置の要部を示したものである。この薄膜半導体装置
では、ガラス等の透明基板からなる絶縁基板1の上面の
各所定の個所にNMOS薄膜トランジスタからなるマト
リクス回路部用薄膜トランジスタ2およびCMOS薄膜
トランジスタからなる周辺回路部用薄膜トランジスタ3
が設けられている。CMOS薄膜トランジスタからなる
周辺回路部用薄膜トランジスタ3はNMOS薄膜トラン
ジスタ4とPMOS薄膜トランジスタ5とからなってい
る。
1の上面の各所定の個所にそれぞれパターン形成された
ポリシリコン薄膜11、12、13を備えている。ポリ
シリコン薄膜11、12、13の中央部はチャネル領域
11a、12a、13aとされ、その両側は高濃度不純
物領域からなるソース・ドレイン領域11b、12b、
13bとされている。ポリシリコン薄膜11、12、1
3および絶縁基板11の全表面にはゲート絶縁膜14が
形成されている。周辺回路部側のポリシリコン薄膜1
2、13のチャネル領域12a、13aに対応する部分
のゲート絶縁膜14の上面にはゲート電極15、16が
パターン形成されている。マトリクス回路部側のゲート
絶縁膜14の上面の所定の個所には中継電極17および
ITOからなる画素電極18がパターン形成されてい
る。ゲート絶縁膜14、ゲート電極15、16、中継電
極17および画素電極18の全表面には第1の層間絶縁
膜19が形成されている。マトリクス回路部側のポリシ
リコン薄膜11のチャネル領域11aに対応する部分の
第1の層間絶縁膜19の上面にはゲート電極20がパタ
ーン形成されている。この場合、マトリクス回路部側で
は、第1の層間絶縁膜19がゲート絶縁膜を兼ねてお
り、したがって全体としてのゲート絶縁膜の膜厚は第1
の層間絶縁膜19の膜厚の分だけ厚くなっている。第1
の層間絶縁膜19およびゲート電極20の全表面には第
2の層間絶縁膜21が形成されている。ソース・ドレイ
ン領域11b、12b、13bおよび中継電極17に対
応する部分における第2の層間絶縁膜21、第1の層間
絶縁膜19およびゲート絶縁膜14にはコンタクトホー
ル22〜25が形成され、これらコンタクトホール22
〜25にはソース・ドレイン電極26〜28および中継
電極29がパターン形成されている。この場合、マトリ
クス回路部用薄膜トランジスタ2の一方のソース・ドレ
イン電極26は中継電極29、17を介して画素電極1
8と接続されている。また、CMOS薄膜トランジスタ
からなる周辺回路部用薄膜トランジスタ3におけるNM
OS薄膜トランジスタ4とPMOS薄膜トランジスタ5
の各一方のソース・ドレイン電極27、28は互いに接
続されている。
いて図2を参照しながら説明する。まず、図2(A)に
示すように、絶縁基板11の上面全体にポリシリコン薄
膜11〜13を形成するためのポリシリコン薄膜31を
形成する。この場合、0.1〜1Torr程度のガス圧
および基板温度300〜400℃程度の低温度下でジシ
ランSi2H6と水素ガスH2とを流量比10%以下とし
た混合ガスを用いたプラズマCVD法によりポリシリコ
ンを直接堆積する。次に、図示していないが、所定のパ
ターンのフォトレジストをマスクとしてイオン注入装置
によりn型不純物を注入し、また別の所定のパターンの
フォトレジストをマスクとしてイオン注入装置によりp
型不純物を注入し、これにより図2(B)に示すよう
に、ポリシリコン薄膜31の各所定の個所にn型不純物
注入領域32およびp型不純物注入領域33を形成す
る。この後、注入した不純物を活性化する。次に、フォ
トリソグラフィ技術により不要な部分のポリシリコン薄
膜31をエッチングして除去し、図2(C)に示すよう
に、絶縁基板11の上面の各所定の個所にポリシリコン
薄膜11、12、13をそれぞれパターン形成する。こ
の状態では、図2(B)に示すイオン注入工程において
不純物を注入し活性化しているので、ポリシリコン薄膜
11、12、13の中央部はチャネル領域11a、12
a、13aとされ、その両側は高濃度不純物注入領域か
らなるソース・ドレイン領域11b、12b、13bと
されている。
スパッタまたはプラズマCVDにより酸化シリコンある
いは窒化シリコンからなるゲート絶縁膜14を形成す
る。次に、周辺回路部側のポリシリコン薄膜12、13
のチャネル領域12a、13aに対応する部分のゲート
絶縁膜14の上面にスパッタリング装置を用いてアルミ
ニウムやクロム等からなるゲート電極15、16をパタ
ーン形成し、同時に、マトリクス回路部側のゲート絶縁
膜14の上面の所定の個所に中継電極17をパターン形
成する。次に、中継電極17およびその近傍のゲート絶
縁膜14の上面の所定の個所にスパッタリング装置を用
いてITOからなる画素電極18をパターン形成する。
次に、図2(E)に示すように、全表面にスパッタまた
はプラズマCVD法により酸化シリコンあるいは窒化シ
リコンからなる第1の層間絶縁膜19を形成する。次
に、マトリクス回路部側のポリシリコン薄膜11のチャ
ネル領域11aに対応する部分の第1の層間絶縁膜19
の上面にスパッタリング装置を用いてアルミニウムやク
ロム等からなるゲート電極20をパターン形成する。次
に、全表面にスパッタまたはプラズマCVD法により酸
化シリコンあるいは窒化シリコンからなる第2の層間絶
縁膜21を形成する。次に、図1に示すように、ソース
・ドレイン領域11b、12b、13bおよび中継電極
17に対応する部分における第2の層間絶縁膜21、第
1の層間絶縁膜19およびゲート絶縁膜14にコンタク
トホール22〜25を形成した後、これらコンタクトホ
ール22〜25にスパッタリング装置を用いてアルミニ
ウムからなるソース・ドレイン電極26〜28および中
継電極29をパターン形成する。かくして、図1に示す
薄膜半導体装置が製造される。
クス回路部側では、第1の層間絶縁膜19がゲート絶縁
膜を兼ね、全体としてのゲート絶縁膜の膜厚が第1の層
間絶縁膜19の膜厚の分だけ厚くなっている。この、周
辺回路部のNMOS薄膜トランジスタ4のゲート電圧V
G−ドレイン電流ID特性を図3に示す。また、マトリ
クス回路部のNMOS薄膜トランジスタ3のVG−ID
特性を図4に示す。図3および図4を参照して理解され
る通り、周辺回路部のNMOS薄膜トランジスタ4は、
ゲート電圧VGが低い電圧VON1(20V程度)でオ
ン電流(1μA程度)に達するが、オフ電流(1pA程
度)以下を維持できるゲート電圧範囲が大変狭い。一
方、マトリクス回路部のNMOS薄膜トランジスタ3
は、オン電流に達するゲート電圧VGがNMOS薄膜ト
ランジスタ4の電圧VON1よりも高い(30V程度)
電圧VON2である。しかし、このNMOS薄膜トラン
ジスタ3では、オフ電流以下に維持することが可能なゲ
ート電圧の範囲がNMOS薄膜トランジスタ3の場合よ
りも、遥かに広い。このことは、NMOS薄膜トランジ
スタ3は、NMOS薄膜トランジスタ4に比して、製造
時のバラツキによる消費電流の増大を大幅に低減するこ
とが可能であることを意味する。図3および図4に於い
て、オン電流は、シフトレジスタ等を含む液晶の駆動回
路に要求されるドレイン電流IDを基準としたものであ
り、NMOS薄膜トランジスタ3および4のどちらに対
しても同じオン電流値(1μA程度)で比較している。
しかし、アクティブマトリクス型液晶表示装置の画素電
極18を充電するためのスイッチング用としては、オン
電流がもっと小さくても使用可能である。図4に示す如
く、NMOS薄膜トランジスタ3に印加されるゲート電
圧VGが、例えば、NMOS薄膜トランジスタ4のしき
い値電圧VON1と同じでも、ポリシリコン薄膜であれ
ば、画素電極18に容量を充電するに充分である。すな
わち、この薄膜半導体装置は、周辺回路部のNMOS薄
膜トランジスタ4を低電圧で充分な動作速度をもって駆
動することができる。このとき、マトリクス回路部のN
MOS薄膜トランジスタ3の動作速度も画素電極18に
充電するためのスイッチング用としては充分なものであ
る。また、非駆動時には、マトリクス回路部のNMOS
薄膜トランジスタ3のオフ電流を低減し、薄膜半導体装
置全体の消費電流を大幅に削減することができる。
ランジスタで形成するようにしてもよく、また周辺回路
部をNMOS薄膜トランジスタとPMOS薄膜トランジ
スタのいずれか一方のみで形成するようにしてもよい。
また、この発明は液晶表示装置に限らず、薄膜トランジ
スタメモリやイメージセンサ等にも幅広く適用すること
ができる。
ば、スイッチング用薄膜トランジスタのゲート絶縁膜が
駆動用薄膜トランジスタのゲート絶縁膜より厚く形成さ
れるので、スイッチング用薄膜トランジスタのオフ電流
を抑え、且つ駆動用薄膜トランジスタのオン電流を高く
することができ、また、いずれの薄膜トランジスタのゲ
ート絶縁膜もスパッタまたはCVDによる低温プロセス
で形成するので、安価なガラス基板を用いる液晶表示装
置に適用することができるという効果を奏する。
要部の断面図。
膜トランジスタのVG−ID特性を示す図。
OS薄膜トランジスタのVG−ID特性を示す図。
Claims (3)
- 【請求項1】 絶縁基板の異なる平面領域に、スイッチ
ング用薄膜トランジスタおよび該スイッチング用薄膜ト
ランジスタを駆動する駆動用薄膜トランジスタとが形成
された薄膜半導体装置において、前記駆動用薄膜トランジスタの半導体薄膜とゲート電極
間にスパッタまたはCVDにより形成された第1のゲー
ト絶縁膜を介在すると共に、前記スイッチング用薄膜ト
ランジスタの半導体薄膜とゲート電極間に前記第1のゲ
ート絶縁膜および該第1のゲート絶縁膜上にスパッタま
たはCVDにより形成された第2のゲート絶縁膜を介在
した ことを特徴とする薄膜半導体装置。 - 【請求項2】 前記第2のゲート絶縁膜は、前記駆動用
薄膜トランジスタのゲート電極を覆う層間絶縁膜を兼ね
ていることを特徴とする請求項1記載の薄膜半導体装
置。 - 【請求項3】 前記第1のゲート絶縁膜上に前記スイッ
チング用薄膜トランジスタに接続された画素電極が形成
されていることを特徴とする請求項1または2記載の薄
膜半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16667392A JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
US08/070,724 US5396084A (en) | 1992-06-03 | 1993-06-02 | Thin film transistor device having driving circuit and matrix circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16667392A JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05335573A JPH05335573A (ja) | 1993-12-17 |
JP2666103B2 true JP2666103B2 (ja) | 1997-10-22 |
Family
ID=15835606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16667392A Expired - Lifetime JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5396084A (ja) |
JP (1) | JP2666103B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153255A (ja) * | 2002-10-07 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
Families Citing this family (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
EP0635890B1 (en) * | 1993-02-10 | 2002-05-29 | Seiko Epson Corporation | Active matrix substrate and thin film transistor, and method of its manufacture |
TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
JPH07335904A (ja) * | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
US6747627B1 (en) | 1994-04-22 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Redundancy shift register circuit for driver circuit in active matrix type liquid crystal display device |
US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
US6906383B1 (en) * | 1994-07-14 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacture thereof |
US7348227B1 (en) * | 1995-03-23 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JPH08264798A (ja) * | 1995-03-23 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置作製方法 |
US6853083B1 (en) * | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
US7271410B2 (en) * | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
FR2737314B1 (fr) * | 1995-07-28 | 1997-08-29 | Thomson Lcd | Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran |
GB9520888D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Electronic devices comprising thin-film circuitry |
JPH09191111A (ja) | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3917205B2 (ja) * | 1995-11-30 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW334581B (en) | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
JP4086925B2 (ja) | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
JP3358526B2 (ja) * | 1998-02-18 | 2002-12-24 | 日本電気株式会社 | 高耐圧薄膜トランジスタの駆動方法 |
DE69942442D1 (de) * | 1999-01-11 | 2010-07-15 | Semiconductor Energy Lab | Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat |
US7145536B1 (en) * | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
JP2002200936A (ja) | 2000-11-06 | 2002-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置及び車両 |
US7151017B2 (en) * | 2001-01-26 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
SG179310A1 (en) * | 2001-02-28 | 2012-04-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
US7189997B2 (en) | 2001-03-27 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2003152102A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4084080B2 (ja) | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
JP3991883B2 (ja) | 2003-02-20 | 2007-10-17 | 日本電気株式会社 | 薄膜トランジスタ基板の製造方法 |
JP4467901B2 (ja) * | 2003-03-28 | 2010-05-26 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
JP4444035B2 (ja) * | 2004-04-21 | 2010-03-31 | シャープ株式会社 | 表示装置用アクティブマトリクス基板およびその製造方法 |
KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
CN101356650B (zh) | 2006-01-12 | 2012-04-04 | 夏普株式会社 | 半导体装置和显示装置 |
KR100813838B1 (ko) * | 2006-07-20 | 2008-03-17 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
KR100838082B1 (ko) * | 2007-03-16 | 2008-06-16 | 삼성에스디아이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
JP4300247B2 (ja) * | 2007-12-04 | 2009-07-22 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
TWI653755B (zh) | 2013-09-12 | 2019-03-11 | 日商新力股份有限公司 | 顯示裝置、其製造方法及電子機器 |
CN110620120B (zh) | 2019-09-25 | 2022-07-29 | 福州京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
CN112259553B (zh) * | 2020-09-30 | 2022-09-20 | 昆山国显光电有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3840695A (en) * | 1972-10-10 | 1974-10-08 | Westinghouse Electric Corp | Liquid crystal image display panel with integrated addressing circuitry |
JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
JPH0227320A (ja) * | 1988-07-18 | 1990-01-30 | Hitachi Ltd | 薄膜半導体表示装置とその製造方法 |
US5060034A (en) * | 1988-11-01 | 1991-10-22 | Casio Computer Co., Ltd. | Memory device using thin film transistors having an insulation film with si/n composition ratio of 0.85 to 1.1 |
JPH02197175A (ja) * | 1989-01-26 | 1990-08-03 | Casio Comput Co Ltd | 薄膜e↑2promおよびその製造方法 |
JP3043870B2 (ja) * | 1991-11-21 | 2000-05-22 | 株式会社東芝 | 液晶表示装置 |
-
1992
- 1992-06-03 JP JP16667392A patent/JP2666103B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-02 US US08/070,724 patent/US5396084A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004153255A (ja) * | 2002-10-07 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
US5396084A (en) | 1995-03-07 |
JPH05335573A (ja) | 1993-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2666103B2 (ja) | 薄膜半導体装置 | |
JP2650543B2 (ja) | マトリクス回路駆動装置 | |
JP2564725B2 (ja) | Mos型トランジスタの作製方法 | |
KR100253611B1 (ko) | 활성-매트릭스액정표시장치및그제조방법 | |
US5712495A (en) | Semiconductor device including active matrix circuit | |
US6451630B2 (en) | Method for manufacturing a thin-film transistor | |
JP3548237B2 (ja) | 薄膜トランジスタ | |
JPH0688972A (ja) | 液晶表示装置 | |
JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH11233773A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH07263705A (ja) | 薄膜トランジスタ | |
US5604139A (en) | Method for manufacturing a semiconductor device | |
JPH11281997A (ja) | 回路基板、その製造方法および液晶表示装置 | |
US7317209B2 (en) | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same | |
JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
JP3643025B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
JPH10268254A (ja) | 液晶表示装置 | |
JP2857900B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH0864795A (ja) | 薄膜トランジスタ及びイメージセンサ | |
KR100815894B1 (ko) | Ldd구조의 cmos 다결정 실리콘 박막트랜지스터의제조방법 | |
KR20030038837A (ko) | Lcd용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
JP3325996B2 (ja) | 半導体装置作製方法 | |
KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
KR100498629B1 (ko) | 액정표시장치의제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
EXPY | Cancellation because of completion of term |