JP2666103B2 - 薄膜半導体装置 - Google Patents
薄膜半導体装置Info
- Publication number
- JP2666103B2 JP2666103B2 JP16667392A JP16667392A JP2666103B2 JP 2666103 B2 JP2666103 B2 JP 2666103B2 JP 16667392 A JP16667392 A JP 16667392A JP 16667392 A JP16667392 A JP 16667392A JP 2666103 B2 JP2666103 B2 JP 2666103B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- insulating film
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 120
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000010408 film Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 229920005591 polysilicon Polymers 0.000 description 21
- 230000002093 peripheral effect Effects 0.000 description 16
- 239000012535 impurity Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は薄膜半導体装置に関
し、特に、スイッチング用薄膜トランジスタと該スイッ
チング用薄膜トランジスタを駆動する駆動用薄膜トラン
ジスタを備えた薄膜トランジスタに関する。
し、特に、スイッチング用薄膜トランジスタと該スイッ
チング用薄膜トランジスタを駆動する駆動用薄膜トラン
ジスタを備えた薄膜トランジスタに関する。
【０００２】
【従来の技術】例えばアクティブマトリクス型の液晶表
示装置には、マトリクス回路部とこのマトリクス回路部
を駆動する周辺回路部とを薄膜トランジスタで形成して
なる薄膜半導体装置（アクティブマトリクスパネル）を
備えたものがある。このような薄膜半導体装置では、マ
トリクス回路部用薄膜トランジスタと周辺回路部用薄膜
トランジスタとで要求される特性に違いがある関係か
ら、マトリクス回路部を消費電力の小さいアモルファス
シリコン薄膜を活性層とする薄膜トランジスタで形成
し、周辺回路部を移動度の高いポリシリコン薄膜を活性
層とする薄膜トランジスタで形成している。この場合、
要求される特性が相違する２種類の薄膜トランジスタを
１枚の絶縁基板上の異なる平面領域に形成することがあ
る。このような場合、絶縁基板上にアモルファスシリコ
ン薄膜を形成し、このアモルファスシリコン薄膜のうち
周辺回路部形成領域に対応する部分にレーザビームを照
射することにより、周辺回路部形成領域に対応する部分
のアモルファスシリコン薄膜のみを結晶化してポリシリ
コン薄膜としている。
示装置には、マトリクス回路部とこのマトリクス回路部
を駆動する周辺回路部とを薄膜トランジスタで形成して
なる薄膜半導体装置（アクティブマトリクスパネル）を
備えたものがある。このような薄膜半導体装置では、マ
トリクス回路部用薄膜トランジスタと周辺回路部用薄膜
トランジスタとで要求される特性に違いがある関係か
ら、マトリクス回路部を消費電力の小さいアモルファス
シリコン薄膜を活性層とする薄膜トランジスタで形成
し、周辺回路部を移動度の高いポリシリコン薄膜を活性
層とする薄膜トランジスタで形成している。この場合、
要求される特性が相違する２種類の薄膜トランジスタを
１枚の絶縁基板上の異なる平面領域に形成することがあ
る。このような場合、絶縁基板上にアモルファスシリコ
ン薄膜を形成し、このアモルファスシリコン薄膜のうち
周辺回路部形成領域に対応する部分にレーザビームを照
射することにより、周辺回路部形成領域に対応する部分
のアモルファスシリコン薄膜のみを結晶化してポリシリ
コン薄膜としている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜半導体装置では、レーザビームのビーム
径が小さい関係から、レーザビームをスキャンしながら
照射しているので、二重照射部や非照射部が生じやす
く、このため均一な膜質のポリシリコン薄膜を得ること
ができず、ひいてはポリシリコンを直接堆積して得られ
るポリシリコン薄膜と比較して、オン電流が低下し、ス
イッチング速度のアップを図ることができないという問
題があった。この発明は、このような情況に鑑みてなさ
れたものであり、スイッチング用薄膜トランジスタおよ
び該スイッチング用薄膜トランジスタを駆動する駆動用
薄膜トランジスタを備えた半導体装置において、スイッ
チング用薄膜トランジスタのオフ電流を抑え、且つ駆動
用薄膜トランジスタのオン電流を高くすることができる
薄膜半導体装置を提供することを目的とする。
このような薄膜半導体装置では、レーザビームのビーム
径が小さい関係から、レーザビームをスキャンしながら
照射しているので、二重照射部や非照射部が生じやす
く、このため均一な膜質のポリシリコン薄膜を得ること
ができず、ひいてはポリシリコンを直接堆積して得られ
るポリシリコン薄膜と比較して、オン電流が低下し、ス
イッチング速度のアップを図ることができないという問
題があった。この発明は、このような情況に鑑みてなさ
れたものであり、スイッチング用薄膜トランジスタおよ
び該スイッチング用薄膜トランジスタを駆動する駆動用
薄膜トランジスタを備えた半導体装置において、スイッ
チング用薄膜トランジスタのオフ電流を抑え、且つ駆動
用薄膜トランジスタのオン電流を高くすることができる
薄膜半導体装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】この発明は、絶縁基板の
異なる平面領域に、スイッチング用薄膜トランジスタお
よび該スイッチング用薄膜トランジスタを駆動する駆動
用薄膜トランジスタとが形成された薄膜半導体装置にお
いて、前記駆動用薄膜トランジスタの半導体薄膜とゲー
ト電極間にスパッタまたはＣＶＤにより形成された第１
のゲート絶縁膜を介在すると共に、前記スイッチング用
薄膜トランジスタの半導体薄膜とゲート電極間に前記第
１のゲート絶縁膜および該第１のゲート絶縁膜上にスパ
ッタまたはＣＶＤにより形成された第２のゲート絶縁膜
を介在したものである。
異なる平面領域に、スイッチング用薄膜トランジスタお
よび該スイッチング用薄膜トランジスタを駆動する駆動
用薄膜トランジスタとが形成された薄膜半導体装置にお
いて、前記駆動用薄膜トランジスタの半導体薄膜とゲー
ト電極間にスパッタまたはＣＶＤにより形成された第１
のゲート絶縁膜を介在すると共に、前記スイッチング用
薄膜トランジスタの半導体薄膜とゲート電極間に前記第
１のゲート絶縁膜および該第１のゲート絶縁膜上にスパ
ッタまたはＣＶＤにより形成された第２のゲート絶縁膜
を介在したものである。
【０００５】この発明によれば、動用薄膜トランジスタ
の半導体薄膜とゲート電極間にスパッタまたはＣＶＤに
より形成された第１のゲート絶縁膜を介在すると共に、
前記スイッチング用薄膜トランジスタの半導体薄膜とゲ
ート電極間に前記第１のゲート絶縁膜および該第１のゲ
ート絶縁膜上にスパッタまたはＣＶＤにより形成された
第２のゲート絶縁膜を介在したので、スイッチング用薄
膜トランジスタのゲート絶縁膜が駆動用薄膜トランジス
タのゲート絶縁膜より厚く形成され、これにより、スイ
ッチング用薄膜トランジスタのオフ電流を抑え、且つ駆
動用薄膜トランジスタのオン電流を高くする。また、い
ずれの薄膜トランジスタのゲート絶縁膜もスパッタまた
はＣＶＤによる低温プロセスで形成するので、安価なガ
ラス基板を用いる液晶表示装置に適用することができ
る。
の半導体薄膜とゲート電極間にスパッタまたはＣＶＤに
より形成された第１のゲート絶縁膜を介在すると共に、
前記スイッチング用薄膜トランジスタの半導体薄膜とゲ
ート電極間に前記第１のゲート絶縁膜および該第１のゲ
ート絶縁膜上にスパッタまたはＣＶＤにより形成された
第２のゲート絶縁膜を介在したので、スイッチング用薄
膜トランジスタのゲート絶縁膜が駆動用薄膜トランジス
タのゲート絶縁膜より厚く形成され、これにより、スイ
ッチング用薄膜トランジスタのオフ電流を抑え、且つ駆
動用薄膜トランジスタのオン電流を高くする。また、い
ずれの薄膜トランジスタのゲート絶縁膜もスパッタまた
はＣＶＤによる低温プロセスで形成するので、安価なガ
ラス基板を用いる液晶表示装置に適用することができ
る。
【０００６】
【実施例】図１はこの発明の一実施例における薄膜半導
体装置の要部を示したものである。この薄膜半導体装置
では、ガラス等の透明基板からなる絶縁基板１の上面の
各所定の個所にＮＭＯＳ薄膜トランジスタからなるマト
リクス回路部用薄膜トランジスタ２およびＣＭＯＳ薄膜
トランジスタからなる周辺回路部用薄膜トランジスタ３
が設けられている。ＣＭＯＳ薄膜トランジスタからなる
周辺回路部用薄膜トランジスタ３はＮＭＯＳ薄膜トラン
ジスタ４とＰＭＯＳ薄膜トランジスタ５とからなってい
る。
体装置の要部を示したものである。この薄膜半導体装置
では、ガラス等の透明基板からなる絶縁基板１の上面の
各所定の個所にＮＭＯＳ薄膜トランジスタからなるマト
リクス回路部用薄膜トランジスタ２およびＣＭＯＳ薄膜
トランジスタからなる周辺回路部用薄膜トランジスタ３
が設けられている。ＣＭＯＳ薄膜トランジスタからなる
周辺回路部用薄膜トランジスタ３はＮＭＯＳ薄膜トラン
ジスタ４とＰＭＯＳ薄膜トランジスタ５とからなってい
る。
【０００７】薄膜トランジスタ２、４、５は、絶縁基板
１の上面の各所定の個所にそれぞれパターン形成された
ポリシリコン薄膜１１、１２、１３を備えている。ポリ
シリコン薄膜１１、１２、１３の中央部はチャネル領域
１１ａ、１２ａ、１３ａとされ、その両側は高濃度不純
物領域からなるソース・ドレイン領域１１ｂ、１２ｂ、
１３ｂとされている。ポリシリコン薄膜１１、１２、１
３および絶縁基板１１の全表面にはゲート絶縁膜１４が
形成されている。周辺回路部側のポリシリコン薄膜１
２、１３のチャネル領域１２ａ、１３ａに対応する部分
のゲート絶縁膜１４の上面にはゲート電極１５、１６が
パターン形成されている。マトリクス回路部側のゲート
絶縁膜１４の上面の所定の個所には中継電極１７および
ＩＴＯからなる画素電極１８がパターン形成されてい
る。ゲート絶縁膜１４、ゲート電極１５、１６、中継電
極１７および画素電極１８の全表面には第１の層間絶縁
膜１９が形成されている。マトリクス回路部側のポリシ
リコン薄膜１１のチャネル領域１１ａに対応する部分の
第１の層間絶縁膜１９の上面にはゲート電極２０がパタ
ーン形成されている。この場合、マトリクス回路部側で
は、第１の層間絶縁膜１９がゲート絶縁膜を兼ねてお
り、したがって全体としてのゲート絶縁膜の膜厚は第１
の層間絶縁膜１９の膜厚の分だけ厚くなっている。第１
の層間絶縁膜１９およびゲート電極２０の全表面には第
２の層間絶縁膜２１が形成されている。ソース・ドレイ
ン領域１１ｂ、１２ｂ、１３ｂおよび中継電極１７に対
応する部分における第２の層間絶縁膜２１、第１の層間
絶縁膜１９およびゲート絶縁膜１４にはコンタクトホー
ル２２〜２５が形成され、これらコンタクトホール２２
〜２５にはソース・ドレイン電極２６〜２８および中継
電極２９がパターン形成されている。この場合、マトリ
クス回路部用薄膜トランジスタ２の一方のソース・ドレ
イン電極２６は中継電極２９、１７を介して画素電極１
８と接続されている。また、ＣＭＯＳ薄膜トランジスタ
からなる周辺回路部用薄膜トランジスタ３におけるＮＭ
ＯＳ薄膜トランジスタ４とＰＭＯＳ薄膜トランジスタ５
の各一方のソース・ドレイン電極２７、２８は互いに接
続されている。
１の上面の各所定の個所にそれぞれパターン形成された
ポリシリコン薄膜１１、１２、１３を備えている。ポリ
シリコン薄膜１１、１２、１３の中央部はチャネル領域
１１ａ、１２ａ、１３ａとされ、その両側は高濃度不純
物領域からなるソース・ドレイン領域１１ｂ、１２ｂ、
１３ｂとされている。ポリシリコン薄膜１１、１２、１
３および絶縁基板１１の全表面にはゲート絶縁膜１４が
形成されている。周辺回路部側のポリシリコン薄膜１
２、１３のチャネル領域１２ａ、１３ａに対応する部分
のゲート絶縁膜１４の上面にはゲート電極１５、１６が
パターン形成されている。マトリクス回路部側のゲート
絶縁膜１４の上面の所定の個所には中継電極１７および
ＩＴＯからなる画素電極１８がパターン形成されてい
る。ゲート絶縁膜１４、ゲート電極１５、１６、中継電
極１７および画素電極１８の全表面には第１の層間絶縁
膜１９が形成されている。マトリクス回路部側のポリシ
リコン薄膜１１のチャネル領域１１ａに対応する部分の
第１の層間絶縁膜１９の上面にはゲート電極２０がパタ
ーン形成されている。この場合、マトリクス回路部側で
は、第１の層間絶縁膜１９がゲート絶縁膜を兼ねてお
り、したがって全体としてのゲート絶縁膜の膜厚は第１
の層間絶縁膜１９の膜厚の分だけ厚くなっている。第１
の層間絶縁膜１９およびゲート電極２０の全表面には第
２の層間絶縁膜２１が形成されている。ソース・ドレイ
ン領域１１ｂ、１２ｂ、１３ｂおよび中継電極１７に対
応する部分における第２の層間絶縁膜２１、第１の層間
絶縁膜１９およびゲート絶縁膜１４にはコンタクトホー
ル２２〜２５が形成され、これらコンタクトホール２２
〜２５にはソース・ドレイン電極２６〜２８および中継
電極２９がパターン形成されている。この場合、マトリ
クス回路部用薄膜トランジスタ２の一方のソース・ドレ
イン電極２６は中継電極２９、１７を介して画素電極１
８と接続されている。また、ＣＭＯＳ薄膜トランジスタ
からなる周辺回路部用薄膜トランジスタ３におけるＮＭ
ＯＳ薄膜トランジスタ４とＰＭＯＳ薄膜トランジスタ５
の各一方のソース・ドレイン電極２７、２８は互いに接
続されている。
【０００８】次に、この薄膜半導体装置の製造方法につ
いて図２を参照しながら説明する。まず、図２（Ａ）に
示すように、絶縁基板１１の上面全体にポリシリコン薄
膜１１〜１３を形成するためのポリシリコン薄膜３１を
形成する。この場合、０．１〜１Ｔｏｒｒ程度のガス圧
および基板温度３００〜４００℃程度の低温度下でジシ
ランＳｉ2Ｈ6と水素ガスＨ2とを流量比１０％以下とし
た混合ガスを用いたプラズマＣＶＤ法によりポリシリコ
ンを直接堆積する。次に、図示していないが、所定のパ
ターンのフォトレジストをマスクとしてイオン注入装置
によりｎ型不純物を注入し、また別の所定のパターンの
フォトレジストをマスクとしてイオン注入装置によりｐ
型不純物を注入し、これにより図２（Ｂ）に示すよう
に、ポリシリコン薄膜３１の各所定の個所にｎ型不純物
注入領域３２およびｐ型不純物注入領域３３を形成す
る。この後、注入した不純物を活性化する。次に、フォ
トリソグラフィ技術により不要な部分のポリシリコン薄
膜３１をエッチングして除去し、図２（Ｃ）に示すよう
に、絶縁基板１１の上面の各所定の個所にポリシリコン
薄膜１１、１２、１３をそれぞれパターン形成する。こ
の状態では、図２（Ｂ）に示すイオン注入工程において
不純物を注入し活性化しているので、ポリシリコン薄膜
１１、１２、１３の中央部はチャネル領域１１ａ、１２
ａ、１３ａとされ、その両側は高濃度不純物注入領域か
らなるソース・ドレイン領域１１ｂ、１２ｂ、１３ｂと
されている。
いて図２を参照しながら説明する。まず、図２（Ａ）に
示すように、絶縁基板１１の上面全体にポリシリコン薄
膜１１〜１３を形成するためのポリシリコン薄膜３１を
形成する。この場合、０．１〜１Ｔｏｒｒ程度のガス圧
および基板温度３００〜４００℃程度の低温度下でジシ
ランＳｉ2Ｈ6と水素ガスＨ2とを流量比１０％以下とし
た混合ガスを用いたプラズマＣＶＤ法によりポリシリコ
ンを直接堆積する。次に、図示していないが、所定のパ
ターンのフォトレジストをマスクとしてイオン注入装置
によりｎ型不純物を注入し、また別の所定のパターンの
フォトレジストをマスクとしてイオン注入装置によりｐ
型不純物を注入し、これにより図２（Ｂ）に示すよう
に、ポリシリコン薄膜３１の各所定の個所にｎ型不純物
注入領域３２およびｐ型不純物注入領域３３を形成す
る。この後、注入した不純物を活性化する。次に、フォ
トリソグラフィ技術により不要な部分のポリシリコン薄
膜３１をエッチングして除去し、図２（Ｃ）に示すよう
に、絶縁基板１１の上面の各所定の個所にポリシリコン
薄膜１１、１２、１３をそれぞれパターン形成する。こ
の状態では、図２（Ｂ）に示すイオン注入工程において
不純物を注入し活性化しているので、ポリシリコン薄膜
１１、１２、１３の中央部はチャネル領域１１ａ、１２
ａ、１３ａとされ、その両側は高濃度不純物注入領域か
らなるソース・ドレイン領域１１ｂ、１２ｂ、１３ｂと
されている。
【０００９】次に、図２（Ｄ）に示すように、全表面に
スパッタまたはプラズマＣＶＤにより酸化シリコンある
いは窒化シリコンからなるゲート絶縁膜１４を形成す
る。次に、周辺回路部側のポリシリコン薄膜１２、１３
のチャネル領域１２ａ、１３ａに対応する部分のゲート
絶縁膜１４の上面にスパッタリング装置を用いてアルミ
ニウムやクロム等からなるゲート電極１５、１６をパタ
ーン形成し、同時に、マトリクス回路部側のゲート絶縁
膜１４の上面の所定の個所に中継電極１７をパターン形
成する。次に、中継電極１７およびその近傍のゲート絶
縁膜１４の上面の所定の個所にスパッタリング装置を用
いてＩＴＯからなる画素電極１８をパターン形成する。
次に、図２（Ｅ）に示すように、全表面にスパッタまた
はプラズマＣＶＤ法により酸化シリコンあるいは窒化シ
リコンからなる第１の層間絶縁膜１９を形成する。次
に、マトリクス回路部側のポリシリコン薄膜１１のチャ
ネル領域１１ａに対応する部分の第１の層間絶縁膜１９
の上面にスパッタリング装置を用いてアルミニウムやク
ロム等からなるゲート電極２０をパターン形成する。次
に、全表面にスパッタまたはプラズマＣＶＤ法により酸
化シリコンあるいは窒化シリコンからなる第２の層間絶
縁膜２１を形成する。次に、図１に示すように、ソース
・ドレイン領域１１ｂ、１２ｂ、１３ｂおよび中継電極
１７に対応する部分における第２の層間絶縁膜２１、第
１の層間絶縁膜１９およびゲート絶縁膜１４にコンタク
トホール２２〜２５を形成した後、これらコンタクトホ
ール２２〜２５にスパッタリング装置を用いてアルミニ
ウムからなるソース・ドレイン電極２６〜２８および中
継電極２９をパターン形成する。かくして、図１に示す
薄膜半導体装置が製造される。
スパッタまたはプラズマＣＶＤにより酸化シリコンある
いは窒化シリコンからなるゲート絶縁膜１４を形成す
る。次に、周辺回路部側のポリシリコン薄膜１２、１３
のチャネル領域１２ａ、１３ａに対応する部分のゲート
絶縁膜１４の上面にスパッタリング装置を用いてアルミ
ニウムやクロム等からなるゲート電極１５、１６をパタ
ーン形成し、同時に、マトリクス回路部側のゲート絶縁
膜１４の上面の所定の個所に中継電極１７をパターン形
成する。次に、中継電極１７およびその近傍のゲート絶
縁膜１４の上面の所定の個所にスパッタリング装置を用
いてＩＴＯからなる画素電極１８をパターン形成する。
次に、図２（Ｅ）に示すように、全表面にスパッタまた
はプラズマＣＶＤ法により酸化シリコンあるいは窒化シ
リコンからなる第１の層間絶縁膜１９を形成する。次
に、マトリクス回路部側のポリシリコン薄膜１１のチャ
ネル領域１１ａに対応する部分の第１の層間絶縁膜１９
の上面にスパッタリング装置を用いてアルミニウムやク
ロム等からなるゲート電極２０をパターン形成する。次
に、全表面にスパッタまたはプラズマＣＶＤ法により酸
化シリコンあるいは窒化シリコンからなる第２の層間絶
縁膜２１を形成する。次に、図１に示すように、ソース
・ドレイン領域１１ｂ、１２ｂ、１３ｂおよび中継電極
１７に対応する部分における第２の層間絶縁膜２１、第
１の層間絶縁膜１９およびゲート絶縁膜１４にコンタク
トホール２２〜２５を形成した後、これらコンタクトホ
ール２２〜２５にスパッタリング装置を用いてアルミニ
ウムからなるソース・ドレイン電極２６〜２８および中
継電極２９をパターン形成する。かくして、図１に示す
薄膜半導体装置が製造される。
【００１０】このように、この薄膜半導体装置のマトリ
クス回路部側では、第１の層間絶縁膜１９がゲート絶縁
膜を兼ね、全体としてのゲート絶縁膜の膜厚が第１の層
間絶縁膜１９の膜厚の分だけ厚くなっている。この、周
辺回路部のＮＭＯＳ薄膜トランジスタ４のゲート電圧Ｖ
Ｇ−ドレイン電流ＩＤ特性を図３に示す。また、マトリ
クス回路部のＮＭＯＳ薄膜トランジスタ３のＶＧ−ＩＤ
特性を図４に示す。図３および図４を参照して理解され
る通り、周辺回路部のＮＭＯＳ薄膜トランジスタ４は、
ゲート電圧ＶＧが低い電圧ＶＯＮ１（２０Ｖ程度）でオ
ン電流（１μＡ程度）に達するが、オフ電流（１ｐＡ程
度）以下を維持できるゲート電圧範囲が大変狭い。一
方、マトリクス回路部のＮＭＯＳ薄膜トランジスタ３
は、オン電流に達するゲート電圧ＶＧがＮＭＯＳ薄膜ト
ランジスタ４の電圧ＶＯＮ１よりも高い（３０Ｖ程度）
電圧ＶＯＮ２である。しかし、このＮＭＯＳ薄膜トラン
ジスタ３では、オフ電流以下に維持することが可能なゲ
ート電圧の範囲がＮＭＯＳ薄膜トランジスタ３の場合よ
りも、遥かに広い。このことは、ＮＭＯＳ薄膜トランジ
スタ３は、ＮＭＯＳ薄膜トランジスタ４に比して、製造
時のバラツキによる消費電流の増大を大幅に低減するこ
とが可能であることを意味する。図３および図４に於い
て、オン電流は、シフトレジスタ等を含む液晶の駆動回
路に要求されるドレイン電流ＩＤを基準としたものであ
り、ＮＭＯＳ薄膜トランジスタ３および４のどちらに対
しても同じオン電流値（１μＡ程度）で比較している。
しかし、アクティブマトリクス型液晶表示装置の画素電
極１８を充電するためのスイッチング用としては、オン
電流がもっと小さくても使用可能である。図４に示す如
く、ＮＭＯＳ薄膜トランジスタ３に印加されるゲート電
圧ＶＧが、例えば、ＮＭＯＳ薄膜トランジスタ４のしき
い値電圧ＶＯＮ１と同じでも、ポリシリコン薄膜であれ
ば、画素電極１８に容量を充電するに充分である。すな
わち、この薄膜半導体装置は、周辺回路部のＮＭＯＳ薄
膜トランジスタ４を低電圧で充分な動作速度をもって駆
動することができる。このとき、マトリクス回路部のＮ
ＭＯＳ薄膜トランジスタ３の動作速度も画素電極１８に
充電するためのスイッチング用としては充分なものであ
る。また、非駆動時には、マトリクス回路部のＮＭＯＳ
薄膜トランジスタ３のオフ電流を低減し、薄膜半導体装
置全体の消費電流を大幅に削減することができる。
クス回路部側では、第１の層間絶縁膜１９がゲート絶縁
膜を兼ね、全体としてのゲート絶縁膜の膜厚が第１の層
間絶縁膜１９の膜厚の分だけ厚くなっている。この、周
辺回路部のＮＭＯＳ薄膜トランジスタ４のゲート電圧Ｖ
Ｇ−ドレイン電流ＩＤ特性を図３に示す。また、マトリ
クス回路部のＮＭＯＳ薄膜トランジスタ３のＶＧ−ＩＤ
特性を図４に示す。図３および図４を参照して理解され
る通り、周辺回路部のＮＭＯＳ薄膜トランジスタ４は、
ゲート電圧ＶＧが低い電圧ＶＯＮ１（２０Ｖ程度）でオ
ン電流（１μＡ程度）に達するが、オフ電流（１ｐＡ程
度）以下を維持できるゲート電圧範囲が大変狭い。一
方、マトリクス回路部のＮＭＯＳ薄膜トランジスタ３
は、オン電流に達するゲート電圧ＶＧがＮＭＯＳ薄膜ト
ランジスタ４の電圧ＶＯＮ１よりも高い（３０Ｖ程度）
電圧ＶＯＮ２である。しかし、このＮＭＯＳ薄膜トラン
ジスタ３では、オフ電流以下に維持することが可能なゲ
ート電圧の範囲がＮＭＯＳ薄膜トランジスタ３の場合よ
りも、遥かに広い。このことは、ＮＭＯＳ薄膜トランジ
スタ３は、ＮＭＯＳ薄膜トランジスタ４に比して、製造
時のバラツキによる消費電流の増大を大幅に低減するこ
とが可能であることを意味する。図３および図４に於い
て、オン電流は、シフトレジスタ等を含む液晶の駆動回
路に要求されるドレイン電流ＩＤを基準としたものであ
り、ＮＭＯＳ薄膜トランジスタ３および４のどちらに対
しても同じオン電流値（１μＡ程度）で比較している。
しかし、アクティブマトリクス型液晶表示装置の画素電
極１８を充電するためのスイッチング用としては、オン
電流がもっと小さくても使用可能である。図４に示す如
く、ＮＭＯＳ薄膜トランジスタ３に印加されるゲート電
圧ＶＧが、例えば、ＮＭＯＳ薄膜トランジスタ４のしき
い値電圧ＶＯＮ１と同じでも、ポリシリコン薄膜であれ
ば、画素電極１８に容量を充電するに充分である。すな
わち、この薄膜半導体装置は、周辺回路部のＮＭＯＳ薄
膜トランジスタ４を低電圧で充分な動作速度をもって駆
動することができる。このとき、マトリクス回路部のＮ
ＭＯＳ薄膜トランジスタ３の動作速度も画素電極１８に
充電するためのスイッチング用としては充分なものであ
る。また、非駆動時には、マトリクス回路部のＮＭＯＳ
薄膜トランジスタ３のオフ電流を低減し、薄膜半導体装
置全体の消費電流を大幅に削減することができる。
【００１１】なお、マトリクス回路部をＰＭＯＳ薄膜ト
ランジスタで形成するようにしてもよく、また周辺回路
部をＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジ
スタのいずれか一方のみで形成するようにしてもよい。
また、この発明は液晶表示装置に限らず、薄膜トランジ
スタメモリやイメージセンサ等にも幅広く適用すること
ができる。
ランジスタで形成するようにしてもよく、また周辺回路
部をＮＭＯＳ薄膜トランジスタとＰＭＯＳ薄膜トランジ
スタのいずれか一方のみで形成するようにしてもよい。
また、この発明は液晶表示装置に限らず、薄膜トランジ
スタメモリやイメージセンサ等にも幅広く適用すること
ができる。
【００１２】
【発明の効果】以上説明したように、この発明によれ
ば、スイッチング用薄膜トランジスタのゲート絶縁膜が
駆動用薄膜トランジスタのゲート絶縁膜より厚く形成さ
れるので、スイッチング用薄膜トランジスタのオフ電流
を抑え、且つ駆動用薄膜トランジスタのオン電流を高く
することができ、また、いずれの薄膜トランジスタのゲ
ート絶縁膜もスパッタまたはＣＶＤによる低温プロセス
で形成するので、安価なガラス基板を用いる液晶表示装
置に適用することができるという効果を奏する。
ば、スイッチング用薄膜トランジスタのゲート絶縁膜が
駆動用薄膜トランジスタのゲート絶縁膜より厚く形成さ
れるので、スイッチング用薄膜トランジスタのオフ電流
を抑え、且つ駆動用薄膜トランジスタのオン電流を高く
することができ、また、いずれの薄膜トランジスタのゲ
ート絶縁膜もスパッタまたはＣＶＤによる低温プロセス
で形成するので、安価なガラス基板を用いる液晶表示装
置に適用することができるという効果を奏する。
【図１】この発明の一実施例における薄膜半導体装置の
要部の断面図。
要部の断面図。
【図２】この薄膜半導体装置の各製造工程を示す図。
【図３】この薄膜半導体装置の周辺回路部のＮＭＯＳ薄
膜トランジスタのＶG−ＩD特性を示す図。
膜トランジスタのＶG−ＩD特性を示す図。
【図４】この薄膜半導体装置のマトリクス回路部のＮＭ
ＯＳ薄膜トランジスタのＶG−ＩD特性を示す図。
ＯＳ薄膜トランジスタのＶG−ＩD特性を示す図。
１１ 絶縁基板 １２ マトリクス回路部用薄膜トランジスタ １３ 周辺回路部用薄膜トランジスタ １１〜１３ ポリシリコン薄膜 １４ ゲート絶縁膜 １５、１６、２０ ゲート電極 １９ 第１の層間絶縁膜 ２１ 第２の層間絶縁膜
Claims (3)
- 【請求項１】 絶縁基板の異なる平面領域に、スイッチ
ング用薄膜トランジスタおよび該スイッチング用薄膜ト
ランジスタを駆動する駆動用薄膜トランジスタとが形成
された薄膜半導体装置において、前記駆動用薄膜トランジスタの半導体薄膜とゲート電極
間にスパッタまたはＣＶＤにより形成された第１のゲー
ト絶縁膜を介在すると共に、前記スイッチング用薄膜ト
ランジスタの半導体薄膜とゲート電極間に前記第１のゲ
ート絶縁膜および該第１のゲート絶縁膜上にスパッタま
たはＣＶＤにより形成された第２のゲート絶縁膜を介在
した ことを特徴とする薄膜半導体装置。 - 【請求項２】 前記第２のゲート絶縁膜は、前記駆動用
薄膜トランジスタのゲート電極を覆う層間絶縁膜を兼ね
ていることを特徴とする請求項１記載の薄膜半導体装
置。 - 【請求項３】 前記第１のゲート絶縁膜上に前記スイッ
チング用薄膜トランジスタに接続された画素電極が形成
されていることを特徴とする請求項１または２記載の薄
膜半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16667392A JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
| US08/070,724 US5396084A (en) | 1992-06-03 | 1993-06-02 | Thin film transistor device having driving circuit and matrix circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16667392A JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05335573A JPH05335573A (ja) | 1993-12-17 |
| JP2666103B2 true JP2666103B2 (ja) | 1997-10-22 |
Family
ID=15835606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16667392A Expired - Lifetime JP2666103B2 (ja) | 1992-06-03 | 1992-06-03 | 薄膜半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5396084A (ja) |
| JP (1) | JP2666103B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153255A (ja) * | 2002-10-07 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3941120B2 (ja) * | 1993-02-10 | 2007-07-04 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法、薄膜トランジスタの製造方法及び薄膜トランジスタ |
| US5953582A (en) * | 1993-02-10 | 1999-09-14 | Seiko Epson Corporation | Active matrix panel manufacturing method including TFTS having variable impurity concentration levels |
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JPH07335904A (ja) | 1994-06-14 | 1995-12-22 | Semiconductor Energy Lab Co Ltd | 薄膜半導体集積回路 |
| US6943764B1 (en) | 1994-04-22 | 2005-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit for an active matrix display device |
| US6433361B1 (en) | 1994-04-29 | 2002-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and method for forming the same |
| US6133620A (en) * | 1995-05-26 | 2000-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for fabricating the same |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| US6906383B1 (en) * | 1994-07-14 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacture thereof |
| US7348227B1 (en) * | 1995-03-23 | 2008-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JPH08264798A (ja) * | 1995-03-23 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置作製方法 |
| US6853083B1 (en) * | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
| US7271410B2 (en) * | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
| FR2737314B1 (fr) * | 1995-07-28 | 1997-08-29 | Thomson Lcd | Procede de fabrication d'une matrice active pour ecran plat, ecran a cristaux liquides comportant une matrice active obtenue selon ledit procede et procede d'adressage d'un tel ecran |
| GB9520888D0 (en) * | 1995-10-12 | 1995-12-13 | Philips Electronics Nv | Electronic devices comprising thin-film circuitry |
| JPH09191111A (ja) | 1995-11-07 | 1997-07-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP3917205B2 (ja) * | 1995-11-30 | 2007-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW334581B (en) | 1996-06-04 | 1998-06-21 | Handotai Energy Kenkyusho Kk | Semiconductor integrated circuit and fabrication method thereof |
| JP4086925B2 (ja) | 1996-12-27 | 2008-05-14 | 株式会社半導体エネルギー研究所 | アクティブマトリクスディスプレイ |
| JP3358526B2 (ja) * | 1998-02-18 | 2002-12-24 | 日本電気株式会社 | 高耐圧薄膜トランジスタの駆動方法 |
| EP1020920B1 (en) * | 1999-01-11 | 2010-06-02 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a driver TFT and a pixel TFT on a common substrate |
| US7145536B1 (en) | 1999-03-26 | 2006-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| JP2002200936A (ja) * | 2000-11-06 | 2002-07-16 | Semiconductor Energy Lab Co Ltd | 表示装置及び車両 |
| US7151017B2 (en) * | 2001-01-26 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| SG160191A1 (en) | 2001-02-28 | 2010-04-29 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| US7189997B2 (en) | 2001-03-27 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2003152102A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4084080B2 (ja) | 2002-05-10 | 2008-04-30 | 株式会社日立製作所 | 薄膜トランジスタ基板の製造方法 |
| TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
| JP4638115B2 (ja) * | 2002-07-05 | 2011-02-23 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP3991883B2 (ja) | 2003-02-20 | 2007-10-17 | 日本電気株式会社 | 薄膜トランジスタ基板の製造方法 |
| JP4467901B2 (ja) * | 2003-03-28 | 2010-05-26 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| JP4444035B2 (ja) * | 2004-04-21 | 2010-03-31 | シャープ株式会社 | 表示装置用アクティブマトリクス基板およびその製造方法 |
| KR101035914B1 (ko) * | 2004-07-30 | 2011-05-23 | 엘지디스플레이 주식회사 | 평판 표시 소자 및 그의 제조방법 |
| CN101356650B (zh) | 2006-01-12 | 2012-04-04 | 夏普株式会社 | 半导体装置和显示装置 |
| KR100813838B1 (ko) * | 2006-07-20 | 2008-03-17 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
| KR100838082B1 (ko) * | 2007-03-16 | 2008-06-16 | 삼성에스디아이 주식회사 | 유기발광 표시장치 및 그 제조방법 |
| JP4300247B2 (ja) * | 2007-12-04 | 2009-07-22 | シャープ株式会社 | 薄膜トランジスタ装置の製造方法 |
| TWI653755B (zh) | 2013-09-12 | 2019-03-11 | 日商新力股份有限公司 | 顯示裝置、其製造方法及電子機器 |
| CN110620120B (zh) | 2019-09-25 | 2022-07-29 | 福州京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN112259553B (zh) * | 2020-09-30 | 2022-09-20 | 昆山国显光电有限公司 | 阵列基板及其制备方法、显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3840695A (en) * | 1972-10-10 | 1974-10-08 | Westinghouse Electric Corp | Liquid crystal image display panel with integrated addressing circuitry |
| JPS55160457A (en) * | 1979-03-30 | 1980-12-13 | Toshiba Corp | Semiconductor device |
| JPH01185522A (ja) * | 1988-01-19 | 1989-07-25 | Toshiba Corp | 表示装置駆動用基板 |
| JPH0227320A (ja) * | 1988-07-18 | 1990-01-30 | Hitachi Ltd | 薄膜半導体表示装置とその製造方法 |
| JPH02197175A (ja) * | 1989-01-26 | 1990-08-03 | Casio Comput Co Ltd | 薄膜ｅ↑２ｐｒｏｍおよびその製造方法 |
| US5060034A (en) * | 1988-11-01 | 1991-10-22 | Casio Computer Co., Ltd. | Memory device using thin film transistors having an insulation film with si/n composition ratio of 0.85 to 1.1 |
| JP3043870B2 (ja) * | 1991-11-21 | 2000-05-22 | 株式会社東芝 | 液晶表示装置 |
-
1992
- 1992-06-03 JP JP16667392A patent/JP2666103B2/ja not_active Expired - Lifetime
-
1993
- 1993-06-02 US US08/070,724 patent/US5396084A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004153255A (ja) * | 2002-10-07 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7589383B2 (en) | 2005-05-27 | 2009-09-15 | Nec Corporation | Thin film semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5396084A (en) | 1995-03-07 |
| JPH05335573A (ja) | 1993-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| JP2564725B2 (ja) | Ｍｏｓ型トランジスタの作製方法 | |
| KR100253611B1 (ko) | 활성-매트릭스액정표시장치및그제조방법 | |
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| US6451630B2 (en) | Method for manufacturing a thin-film transistor | |
| JP3548237B2 (ja) | 薄膜トランジスタ | |
| JPH0688972A (ja) | 液晶表示装置 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11233773A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07263705A (ja) | 薄膜トランジスタ | |
| US5604139A (en) | Method for manufacturing a semiconductor device | |
| JPH11281997A (ja) | 回路基板、その製造方法および液晶表示装置 | |
| US7317209B2 (en) | Thin film transistor device and method of manufacturing the same, thin film transistor substrate and display having the same | |
| JPH0722627A (ja) | 薄膜半導体装置及びアクティブマトリクス液晶表示装置 | |
| JP3643025B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JPH10268254A (ja) | 液晶表示装置 | |
| JP2857900B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0864795A (ja) | 薄膜トランジスタ及びイメージセンサ | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| KR20030038837A (ko) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
| JP3325996B2 (ja) | 半導体装置作製方法 | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| KR100498629B1 (ko) | 액정표시장치의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080627 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090627 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100627 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |