JP3917205B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3917205B2
JP3917205B2 JP33813095A JP33813095A JP3917205B2 JP 3917205 B2 JP3917205 B2 JP 3917205B2 JP 33813095 A JP33813095 A JP 33813095A JP 33813095 A JP33813095 A JP 33813095A JP 3917205 B2 JP3917205 B2 JP 3917205B2
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon film
amorphous silicon
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33813095A
Other languages
English (en)
Other versions
JPH09153457A (ja
Inventor
久 大谷
亨 三津木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33813095A priority Critical patent/JP3917205B2/ja
Priority to US08/757,112 priority patent/US5966596A/en
Publication of JPH09153457A publication Critical patent/JPH09153457A/ja
Priority to US09/379,702 priority patent/US7573110B1/en
Application granted granted Critical
Publication of JP3917205B2 publication Critical patent/JP3917205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、薄膜トランジスタ等の利用される半導体装置の作製方法に関するものであり、特に、金属元素の触媒作用により結晶化された結晶性シリコン膜を用いた半導体装置の作製方法に関するものである。
【０００２】
【従来の技術】
近年、液晶デバイスに薄膜トランジスタを用いる構成が注目されている。これは、アクティブマトリクス型液晶表示装置といわれるもので、マトリクス状に配置された数百万以上の画素毎に薄膜トランジスタが接続されており、これらの薄膜トランジスタにより、画素に保持される電荷の蓄積・放電を制御することを特徴とする。このアクティブマトリクス型の液晶表示装置は、高速度で微細な表示が可能であるので、携帯型のワードプロセッサやコンピュータのディスプレに利用されている。
【０００３】
薄膜トランジスタに利用されるシリコン膜としては、非晶質シリコン膜を使用するのが簡便であるが、その電気的特性は半導体集積回路に用いられる単結晶半導体と比較すると非常に低いという問題点がある。このため、非晶質シリコン膜を使用した薄膜トランジスタはアクティブマトリクス回路のスイチッング素子等の限られた用途にしか使用することができない。
【０００４】
薄膜トランジスタの特性を向上するためには、結晶性を有するシリコン膜を用いればよい。単結晶シリコン以外で結晶性を有するシリコン膜として、多結晶シリコン、微結晶シリコン膜が知られている。このような結晶性を有するシリコン膜を得るには、非晶質シリコン膜を成膜して、しかる後に、加熱（熱アニール）により、結晶化させればよい。この方法は固体の状態を保持しつつ、結晶状態が非晶質から結晶状態に変化するので、固相成長法と呼ばれている。
【０００５】
一般に、液晶表示装置は、基板として透光性を有するものを用いる必要があるので、基板の材質が制限されてしまう。一般に透光性を有し、また安価で、さらに大面積なものが得られるという条件を満足する材料はガラスしか該当しない。
【０００６】
シリコンの固相成長においては、加熱温度が６００℃以上、加熱時間が１０時間以上となる。一般に、広く使用されているコーニング７０５９ガラスはガラス歪み点が５９３℃であり、基板の大面積化を考慮した場合に、６００℃以上の熱アニールを実施することは困難である。
【０００７】
【発明が解決しようとする課題】
〔発明に至る過程〕 このような問題に対して、本発明者が研究した結果、アモルファス状態のシリコン膜に微量の金属元素を添加することにより、金属元素の触媒作用により、シリコンの結晶化が促進されると共に、結晶化温度を低下させて、結晶化時間を短縮させることが可能であることが明らかになった。具体的には、５５０℃、４時間程度の加熱処理でシリコンを結晶化させることができることが判明している。このため、ガラス基板上に結晶性シリコン膜を用いた薄膜トランジスタを作製することが可能になる。
【０００８】
このような触媒作用を有する金属元素として、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類を適宜に用いることができる。これら金属元素の中で特に結晶化その効果が顕著に得られるのはニッケル（Ｎｉ）である。
【０００９】
金属元素を非晶質シリコン膜に導入する方法として、金属元素を含有する被膜、粒子、クラスタ等をアモルファスシリコン膜に密着させる方法、金属元素を含有する水溶液を塗布する方法、あるいはイオン注入法を採用することできる。金属元素が導入されたアモルファスシリコン膜は、４５０℃〜５８０℃の温度で、４〜８時間加熱することにより、結晶化される。
【００１０】
本発明者の研究により、金属元素を添加した場合のシリコンの結晶化過程は加熱により、先ず、アモルファスシリコンと金属元素との反応から成るシリサイドが形成される。このシリサイドが核となって、その表面にシリコンがヘテロエピタキシャル成長することが判明された。またシリサイドから成る核の寸法は熱的要因、及びアモルファスシリコンの膜厚等に依存し、金属元素としてニッケルを使用した場合には、その寸法は５００〜２０００Å程度となる。そのため、得られるシリコンの結晶形状は核と同程度の幅の柱状結晶であり、その結晶成長は金属元素が添加された領域からその周囲に向かって進行する。従って、金属元素を添加する領域、及びその形状をを制御することにより、結晶成長を制御することが可能である。
【００１１】
図６は本発明者により、従来開示されてきた金属元素の触媒作用を利用したシリコンの結晶化過程の説明図であり、図６（Ａ）に示すように、ガラス基板１１上に、酸化シリコンから成る下地膜１２、アモルファスシリコン膜１３を成膜する。
【００１２】
次に、酸化シリコン膜１４を５００Å〜２０００Åの厚さに成膜して、開孔部１４ａを形成する。代表的には、開孔部１４ａの形状を紙面に垂直な方向に長手方向を有する矩形とする。
【００１３】
開孔部１４ａにおいて、非晶質シリコン膜１３の表面に図示しない酸化薄膜を１０〜５０Å程度の厚さに形成する。この酸化薄膜により、非晶質シリコン膜１３の表面特性が改善されて、水溶液を弾かなくすることができる。酸化薄膜の形成方法には、酸素雰囲気中で紫外線を照射する方法、オゾン水、過酸化水素水に基板を浸す方法を採用することができる。
【００１４】
この状態で、シリコンの結晶化を助長する金属元素であるニッケルをアモルファスシリコン膜１３に添加するために、ニッケル酢酸水溶液をスピンコート法を用いて塗布して、乾燥させる。この結果、酸化シリコン膜１４の開孔部１４ａにおいて、アモルファスシリコン膜１３の表面にニッケル極薄膜１５が密着して、形成される。
【００１５】
図６（Ｂ）に示すように、酸化シリコン膜１４を除去した後に、温度は４５０℃〜６４０℃、４〜８時間、代表的には、５５０℃、８時間加熱処理を施すと、ニッケル極薄膜１５が接触している領域を起点として、矢印で示すような基板１１に平行な方向に結晶成長が進行して、結晶性シリコン膜１６が形成される。結晶成長距離は数１０μｍ〜１００μｍ以上とすることができる。なお、基板としてガラス基板を用いる場合には、ガラス基板の縮みや変形を防ぐために、加熱温度をガラス基板の歪点以下の温度とすることが好ましい。
【００１６】
図６（Ｃ）に示すように、結晶成長を行わせた後に、酸化シリコン膜１４を除去する。この後に、必要ならば、レーザーアニールを実施して、結晶性シリコン膜１６の結晶性をより向上させてもよい。なお、結晶性シリコン膜１６において、ニッケル薄膜１５の直下の領域１６ａはガラス基板１１に垂直な方向に結晶成長しており、その結晶軸は一様ではない。このような成長を縦成長と呼ぶことにする。他方、縦成長した領域１６ａの周辺の領域１６ｂはガラス基板１１に平行に、かつ結晶軸向が概略一様に結晶成長が進行している。このような結晶成長を横成長と呼ぶことにする。
【００１７】
図６（Ｄ）に示すように、結晶性シリコン膜１６をパターニングして、薄膜トランジスタの活性層１７を形成する。なお、そして、ゲイト絶縁膜として機能する酸化シリコン膜１８を形成して、公知の作製方法により、薄膜トランジスタが完成される。なお、ニッケル極薄膜１５の直下の領域、結晶成長の終点の領域はニッケルを高濃度に含有するため、これらの領域がチャネル形成領域に含まれないようにする必要がある。
【００１８】
上述の結晶化技術を採用することにより、図６（Ｂ）に示すように、シリコンを基板１１に水平な方向に結晶成長（横成長）させることができるため、得られる結晶性シリコン膜１６の結晶方向は一様であるので、このような結晶性シリコン膜１６を使用した薄膜トランジスタは良好な電気的特性を有し、高速動作が可能になる。
【００１９】
しかしながら、上記の結晶化工程では、結晶性シリコン膜１６が得られた後に、マスク１４を除去して、結晶性シリコン膜１６の表面を露出してしまうため、その表面を汚染する虞れがある。また、結晶性シリコン膜１６の表面を露出している状態でレーザーアニールを実施しているので、リッジが発生する虞れがある。汚染やリッジは活性層１７と、ゲイト絶縁膜との界面準位を上げる原因であり、薄膜トランジスタの特性を低下させてしまう。
【００２０】
本発明の目的は、上述の問題点を解消して、活性層の界面準位が良好な半導体装置の作製方法を提供することにある。
【００２１】
【課題を解決するための手段】
上述の問題点を解決するために、本発明に係る半導体装置の作製方法の構成は、
前記非晶質シリコン膜上に、第１の絶縁膜を形成する工程と、
前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させる工程と、
該工程により露出された表面から前記非晶質シリコン膜に前記金属元素を導入する工程と、
前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成する工程と、
前記第１の絶縁膜と共に、前記結晶性シリコン膜をエッチングして活性層を形成する工程と、
第２の絶縁膜を形成する工程と、
を有する。
【００２２】
上記の手段を有する半導体装置の作製方法は、絶縁基板上に形成された非晶質シリコン膜を金属元素の触媒作用により結晶化工程において、非晶質シリコン膜に選択的に金属元素を導入するために、第１の絶縁膜をバリア膜として使用する。このため、第１の絶縁膜に開孔部を選択的に形成して、非晶質シリコン膜の表面を部分的に露出させる。
【００２３】
「非晶質シリコン膜に金属元素を導入する工程」には、金属元素を含んだ溶液を非晶質シリコン膜上に塗布する工程を採用することができる。溶液を用いることにより、非晶質シリコン膜中の金属元素の濃度を容易に制御することができ、かつ金属元素を非晶質シリコン膜の表面に均一に接して保持させることができる。
【００２４】
加熱処理によりシリコンを結晶化させるためには、金属元素は１×１０16ｃｍ-3以上の濃度で非晶質シリコン膜中に含ませることが必要である。しかしながら、非晶質シリコン膜中に、例えば、金属元素を５×１０19ｃｍ-3以上の濃度で含ませた場合には、膜中にシリサイドが形成されてしまうので好ましくない。
【００２５】
「結晶性シリコン膜を形成する工程」には、４５０〜６００℃程度の加熱温度で加熱する工程を採用することができる。加熱することにより、金属元素が拡散するのに伴って、非晶質シリコン膜が横成長して、結晶性シリコン膜が形成される。
【００２６】
金属元素が非晶質シリコン膜中に拡散させるためには、加熱温度は４００℃以上とする。また、加熱温度の上限は基板の耐熱温度、即ち歪点で制限される。例えば、ガラス基板を使用した場合には、加熱温度は５５０℃程度の温度とすることが、ガラス基板の耐熱性や生産性の面から適当である。また、石英基板等の１０００℃以上の温度にも耐え得るような材料を基板に用いた場合には、この加熱温度も耐熱温度に伴って高くすることができる。
【００２７】
本発明においては、マスク膜として機能する第１の絶縁膜を除去しないで、第１の絶縁膜が積層された状態で、結晶性シリコン膜をエッチングして、活性層を形成することを特徴とする。これにより、活性層を形成するシリコン膜は第１の絶縁膜が形成された以降、最終的に半導体装置が完成された状態まで、活性層を形成するシリコン膜の表面は第１の絶縁膜に被覆されているために、汚染されることがなく、ゲイト絶縁膜と活性層の界面特性を良好にすることができる。
【００２８】
活性層を形成した後に、第２の絶縁膜を形成する。これにより、第１の絶縁膜と第２の絶縁膜の２層から成るゲイト絶縁膜が形成される。このため、第１の絶縁膜、第２の絶縁膜を酸化シリコン又は窒化シリコンで構成すればよい。しかしながら、第１の絶縁膜の膜厚は金属元素を導入する際に、バリア膜として機能するような膜厚とする必要があり、例えば、第１の絶縁膜を酸化シリコンで形成する場合には数１０Å程度の膜厚が必要で、現実的には数１００Åの膜厚とすればよい。
【００２９】
また、第１の絶縁膜を非晶質シリコン膜を熱酸化して、シリコン熱酸化膜とすると、活性層（結晶性シリコン膜）／ゲイト絶縁膜（第１の絶縁膜）界面の特性を結晶性シリコン／ＣＶＤシリコン酸化膜の界面の特性よりも良好にすることができる。熱酸化工程として、ウェット酸化法、塩酸酸化法等を採用することができる。なお、加熱温度、時間等の条件は非晶質シリコン膜が結晶化しないようにする必要がある。更に、使用する基板が変形しないようにする必要がある。
【００３０】
なお、熱酸化法で十分な膜厚が得られない場合には、ＣＶＤ法により酸化シリコン膜や窒化シリコン膜を熱酸化シリコン膜を堆積して、第１の絶縁膜が所望の膜厚に成るようにする。
【００３１】
更に、本発明に係る半導体装置の作製方法において、結晶性シリコン膜を形成する工程の後に、レーザーを照射する工程、即ちレーザーアニール工程を追加することもできる。この工程により、結晶性シリコン膜の結晶性を向上させることができる。この際に、結晶性シリコン膜の表面には第１の絶縁膜が存在するため、レーザーアニールによる発生するリッジを抑制する効果を得る。
【００３２】
ＡＦＭによる計測により、従来例のようにキャップ層が存在していない場合には、リッジの大きさは５００Å程度であったが、本発明に係る酸化シリコン膜から成るキャップ層が存在する場合には、リッジの大きさは約２００Å以下であった。このように、第１の絶縁膜を積層した状態で結晶性シリコン膜をレーザーアニールすることにより、リッジの発生を抑制することができる。
【００３３】
更に、本発明では、第１の絶縁膜はリッジの発生を抑制するキャップ層として機能させるのみでなく、レーザー光に対する反射防止膜として機能させることも可能である。これにより、レーザーエネルギーを結晶性シリコンにより効果的に供与することができる。
【００３４】
また、レーザーを照射することにより、第１の絶縁膜と結晶性シリコン膜との界面の多重反射が生ずるため、第１の絶縁膜の表面における反射率は、第１の絶縁膜の膜厚により依存する。従って、第１の絶縁膜の膜厚を適当に選択することにより、レーザーを結晶性シリコン膜上に直接に照射するよりも、結晶性シリコン膜により有効にエネルギーを供与することができる。
【００３５】
具体的には、波長２４８ｎｍの光（ＫｒＦエキシマレーザー光）に対する、多結晶シリコン膜上の酸化シリコン、窒化シリコンからの反射光の強度（大気中）が計算された。図５に計算結果を示す。図５において、横軸は酸化シリコン膜、窒化シリコン膜の膜厚を示し、縦軸は反射光の強度の理論値である。図５に示すように、膜厚に対して、反射光の強度は正弦的に変化する。この位相は照射される光の波長にも依存するため、例えば波長３０８ｎｍの光（ＸｅＣｌエキシマレーザー）に対する反射光の強度の曲線は、横軸方向に数１０ｎｍ平行移動されたものに略等しい。
【００３６】
酸化シリコン膜、窒化シリコン膜を反射防止膜として機能させるためには、反射光の強度が極小値をとるように、膜厚を制御すればよい。しかしながら、第１の絶縁膜が厚すぎると、レーザーのエネルギーが結晶性シリコン膜に十分に到達できず、レーザーアニールの効果を得ることができない。また、第１の絶縁膜をゲイト絶縁膜として機能させることができなくなる。
【００３７】
これらのことを考慮すると、例えば、ＫｒＦエキシマレーザー光に対して、図５からは、酸化シリコン膜の膜厚は３００Å〜５００Å程度にして、窒化シリコン膜の膜厚２５０Å〜４００Åとすればよいことが分かる。ただし、図５の反射光の強度のは理論的なものであり、実際の反射光の強度は膜の屈折率、使用するレーザーにより異なる。これらのことを考慮して、第１の絶縁膜（酸化シリコン膜、窒化シリコン膜）の膜厚を適宜に決定すればよい。例えは、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を照射する場合には、酸化シリコン膜の膜厚を３００〜６００Åとし、窒化シリコン膜の膜厚を２５０〜５００Åとすればよい。また、ＸｅＣｌエキシマレーザー光（波長３０８ｎｍ）を照射する場合には、酸化シリコン膜の膜厚を４００〜７００Åとし、窒化シリコン膜の膜厚を３５０〜６００Åとすればよい。
【００３８】
なお、結晶性シリコン膜を形成する工程において、加熱処理することより、金属元素は非晶質シリコン膜に拡散するのみでなく、第１の絶縁膜の表面から極浅い領域にも拡散してしまう。本発明では、第１の絶縁膜と第２の絶縁膜の積層膜によりゲイト絶縁膜を構成するので、第１の絶縁膜に金属元素が高濃度に存在すると、ゲイト絶縁膜の特性を劣化してしまう。このため、金属元素が高濃度に存在する第１の絶縁膜の表面を除去することが好ましい。
【００３９】
具体的には、第１の絶縁膜の表面をメガソニック等により洗浄した後に、希フッ酸により数１０〜数１００Å程度エッチングすればよい。なお、エッチングして除去する膜厚は、第１の絶縁膜の膜質、使用する金属により適宜に決定すればよい。また、この工程は、結晶性シリコン膜を形成した後に実施すればよい。また、レーザーアニール工程の前に行う場合には、第１の絶縁膜の膜厚が反射防止膜として機能するように、エッチングするとよい。
【００４０】
【実施例】
〔実施例１〕 図１、図２は本実施例の薄膜トランジスタの作製工程を説明する断面図であり、本実施例では、ニッケルを含有する溶液を使用してシリコン膜を結晶化するようにしている。
【００４１】
図１（Ａ）に示すようにガラス基板１０１上に下地膜１０２として酸化シリコン膜を３０００Åの厚さにスパッタ法で成膜する。そしてその上に非晶質シリコン膜１０３をプラズマＣＶＤ法または減圧熱ＣＶＤ法で５００Åの厚さに成膜する。
【００４２】
非晶質シリコン膜１０３の表面を酸化して図示しない酸化薄膜を１０〜５０Å程度形成する。この酸化薄膜により、非晶質シリコン膜１０３の表面特性が改善されて、水溶液を弾かなくすることができる。本実施例では、酸素雰囲気中で紫外線を照射して、図示しない酸化薄膜を２０Åの厚さに形成する。
【００４３】
さらに、プラズマＣＶＤ法又は減圧ＣＶＤ法により、酸化シリコン膜１０４を４００〜８００Åの厚さに成膜する。ここで、下地膜１０２、非晶質シリコン膜１０３、酸化シリコン膜１０４を連続的に成膜するのが好ましい。特に、非晶質シリコン膜１０３と酸化シリコン膜１０４との界面は、最終的な薄膜トランジスタの状態までそのまま保持され、この界面特性が薄膜トランジスタの特性を左右するため、非晶質シリコン膜１０３、酸化シリコン膜１０４の成膜には、特に注意が必要である。
【００４４】
酸化シリコン膜１０４を形成した後に、公知のエッチング法により、紙面に垂直な方向に長手方向を有する矩形状の開孔部１０４ａを形成する。このエッチング工程の際に、活性層形成以降の目印としてアライメント用のマーカを形成することができる。
【００４５】
酸化シリコン膜１０４のの開孔部１０４ａにより露出されている非晶質シリコン膜１３の表面を酸化して、図示しない酸化薄膜を１０〜５０Å程度形成する。この酸化薄膜により、非晶質シリコン膜１３の表面特性が改善されて、水溶液を弾かなくすることができる。本実施例では、酸素雰囲気中で紫外線を照射して、図示しない酸化薄膜を２０Åの厚さに形成する。
【００４６】
この状態でシリコンの結晶化を助長する金属元素であるニッケルを含んだ溶液を塗布する。本実施例では、スピンコート法を用いて、ニッケルを１０ｐｐｍ含有する酢酸ニッケル水溶液を塗布して、乾燥して、極薄い酢酸ニッケル薄膜１０５を形成する。この際に、開口部１０４ａにおいて、非晶質シリコン膜１０３の表面には、図示しない酸化薄膜が形成されているが、その膜厚は２０Åであるため、非晶質シリコン膜１０３の表面が実質的に露出している状態である。従って、酸化シリコン膜１０４の開孔部１０４ａにおいて、非晶質シリコン膜１０３の表面に、ニッケルが接して保持された状態が実現される。
【００４７】
図１（Ｂ）に示すように、窒素雰囲気中において、５５０℃、８時間の加熱処理をする。酢酸ニッケル薄膜１０５は４００℃で分解して、酸化シリコン膜１０４の開孔部１０４ａから、ニッケル元素が非晶質シリコン膜１０３中に拡散する。ニッケルが拡散するのに伴って、矢印で示すように非晶質シリコン膜１０３が結晶化（横成長）されて、結晶性シリコン膜１０６が形成される。図１（Ｃ）に示すように、結晶性シリコン膜１０６において、酢酸ニッケル薄膜１０５の直下の領域は縦成長した領域１０６ａであり、その周辺の領域は横成長した領域１０６ｂである。なお、この加熱処理は、４５０℃〜６００℃の温度で行えばよい。基板としてガラス基板を用いる場合には、この加熱処理の温度をガラス基板の歪点以下の温度とすることが好ましい。これは、ガラス基板の縮みや変形を防ぐためである。
【００４８】
次に、図１（Ｃ）に示すように、酸化シリコン膜１０４を除去しないで、レーザーアニールを実施して、結晶性シリコン膜１６の結晶性をより向上させる。本実施例では、ＫｒＦエキシマレーザー（波長２４８ｎｍ）、又はＸｅＣｌエキシマレーザー（波長３０４ｎｍ）を照射する。この際に、結晶性シリコン膜１６の表面には、酸化シリコン膜１０４が存在するため、リッジの発生が抑制される。また、酸化シリコン膜１０４の膜厚を５００Åとしたため、図５に示すように波長２４８ｎｍの光に対して反射防止膜として機能するため、結晶性シリコン膜１０６にレーザーエネルギーを効率良く供与することができる。
【００４９】
なお、レーザーアニール工程の前に、ニッケルが高濃度に存在する酸化シリコン膜１０４の表面を数１０〜数１００Å程度の厚さ除去するとよい。この場合には、先ずメガソニック等で洗浄して、希フッ酸によりエッチングすればよい。更に、エッチングの際に、酸化シリコン膜１０４の膜厚を使用するレーザーに対する反射防止膜として機能するようにするとよい。このため、このエッチング工程で除去する厚さを考慮して、酸化シリコン膜１０４の膜厚を決定するとよい。
【００５０】
図１（Ｄ）に示すように、酸化シリコン膜１０４か積層された状態で、結晶性シリコン膜１０６を島状にエッチングして、活性層１０７を形成する。なお、エッチングされた酸化シリコン膜１０４はゲイト絶縁膜として機能する。エッチングの終了後に、プラズマＣＶＤ法、又は減圧ＣＶＤ法により、酸化シリコン膜１０９を１０００Åの厚さに成膜する。これらの酸化シリコン膜１０４と１０９が一体となって、ゲイト絶縁膜として機能する。
【００５１】
本実施例では、ゲイト絶縁膜の下層を酸化シリコン膜１０４で形成したが、窒化シリコン膜で形成することも可能である。この場合には、レーザーアニール工程で使用するレーザー光の波長に応じて、窒化シリコン膜の膜厚を制御して、反射防止膜として機能できるようにする。また、ゲイト絶縁膜の上層を構成する酸化シリコン１０９の代わりに、窒化シリコン膜を堆積してもよい。
【００５２】
酸化シリコン膜１０９を形成した後に、図２（Ａ）に示すように、酸化シリコン膜１０４と１０９から成るゲイト絶縁膜１１０の表面に、アルミニウム膜をスパッタ法により４０００Åの厚さに堆積し、パターニングしてゲイト電極１１１を形成する。なお、アルミニウムには、予め、スカンジウムが０．２重量％含有させて、後の加熱工程等において、ヒロックやウィスカーが発生するのを抑制する。
【００５３】
図２（Ｂ）に示すように、特開平５−２６７６６７に開示されている陽極酸化技術により、ゲイト電極１１１の周囲に膜厚が１５００〜２０００Åの陽極酸化物１１２を形成する。本実施例では、酒石酸を３％含有するエチレングリコール溶液をアンモニア水でＰＨ６．９に中和した電解溶液中で、ゲイト電極１０５を陽極にして、電圧を印加する。この結果、ゲイト電極１１１の周囲に緻密で強固な陽極酸化物１１２が形成される。陽極酸化物１１２の膜厚によりオフセットの長さが決定され、陽極酸化物１１２の膜厚はゲイト電極１１１に印加する電圧で制御できる。
【００５４】
図２（Ｃ）に示すように、イオンドーピング法によって、ゲイト電極１１１、及びその周囲の陽極酸化物１１２をマスクにして、活性層１０７に不純物を注入する。Ｎチャネル型薄膜トランジスタを形成するには、燐を注入する。ドーピングガスにフォスフィン（ＰＨ3）を使用して、燐イオンを注入する。他方、Ｐチャネル型薄膜トランジスタを形成するには、ドーピングガスにジボラン（Ｂ2Ｈ6）を使用して、ホウ素イオンを注入する。この結果、活性層１０７にはソース領域１１３、ドレイン領域１１４、チャネル領域１１５がそれぞれ自己整合的に、形成される。
【００５５】
本実施例では、ゲイト電極１１１の周囲に陽極酸化物１１２を形成したため、ソース領域１１３、ドレイン領域１１４が陽極酸化物１１２の厚さ分だけゲイト電極１１１の端部からずれた、オフセット構造とすることができる。このオフセット領域は高抵抗領域として機能するために、薄膜トランジスタのオフ電流を低減することができる。
【００５６】
図２（Ｄ）に示すように、層間絶縁物１１６として、プラズマＣＶＤ法により酸化シリコン膜を６０００Åの膜厚に成膜する。なお、層間絶縁物１１６として、酸化シリコン膜の単層膜の代わりに、窒化シリコン膜や、酸化シリコン膜と窒化シリコン膜の多層膜を使用することもできる。層間絶縁物１１６、ゲイト絶縁膜１１０をエッチングして、ソース領域１０７、ドレイン領域１０８のコンタクトホールを形成する。これらのコンタクトホールにチタン、アルミニウムの多層膜を形成して、パターニングして、上層配線・電極１１７、１１８をそれぞれ形成する。
【００５７】
最後に、水素雰囲気中で、３００℃の温度で加熱処理して、薄膜トランジスタが完成される。
【００５８】
本実施例では、酸化シリコン１０４を形成してから、薄膜トランジスタを完成するまで、活性層１０７（結晶シリコン膜１０６）の表面を露出しないようにしたため、表面の汚染を防止することができ、レーザーアニールによって発生するリッジを抑制するためのキャップ層として機能させることができる。
【００５９】
更に、酸化シリコン１０４の膜厚を使用するレーザー光の波長に対する反射防止膜として機能するように制御したため、レーザーエネルギーを有効に供与することができる。
【００６０】
〔実施例２〕 図３、図４は実施例２の薄膜トランジスタの作製工程を説明する断面図であり、図３（Ａ）に示すように、ガラス基板２０１（コーニング１７３７又はコーニング７０５９）上に、スパッタ法により、下地膜２０２として酸化シリコン膜を１０００〜５０００Åの厚さ、例えば、１２００Åの厚さに成膜する。次に、プラズマＣＶＤ法により、非晶質シリコン膜２０３を５００Åの厚さに成膜する。ここで、下地膜２０２、非晶質シリコン膜２０３を連続的に成膜するのが好ましい。
【００６１】
次に、熱酸化法により、非晶質シリコン膜２０３の表面に数１０Åの膜厚のシリコン熱酸化膜２０４を形成する。熱酸化時の雰囲気、圧力等の条件は適宜に選択すればよいが、加熱温度、時間は非晶質シリコン膜２０３が結晶化せず、かつガラス基板２０１が変形しないように制御する必要がある。この酸化工程において、非晶質シリコン膜２０３と熱酸化シリコン膜２０４との界面は、最終的な薄膜トランジスタの状態まで、そのまま保持されて、この界面特性を良好に保つことができるので、薄膜トランジスタの特性を良好にすることができる。
【００６２】
次に、シリコン熱酸化膜２０４の表面に、プラズマＣＶＤ法又は、減圧ＣＶＤ法により、酸化シリコン膜２０５を成膜する。なお、シリコン熱酸化膜２０４と酸化シリコン膜２０５が一体となって、金属元素を導入する際のマスク膜として機能させると共に、レーザーアニールの際に、レーザー光に対する反射防止膜として機能させるために、使用するレーザーの波長に対応して、シリコン熱酸化膜２０４と酸化シリコン膜２０５と積層膜の膜厚を制御する必要がある。
【００６３】
図３（Ｂ）に示すように、酸化シリコン膜２０５とシリコン熱酸化膜２０４をエッチングして、紙面に垂直な方向に長手方向を有する矩形状の開孔部２０６を形成する。この際に、活性層形成工程以降のアライメント用のマーカを形成することもできる。
【００６４】
次に、酸化シリコン膜２０５の開孔部２０６により露出されている非晶質シリコン膜２０３の表面を酸化して、図示しない酸化薄膜を１０〜５０Å程度形成する。この酸化薄膜により、非晶質シリコン膜２０３の表面特性が改善されて、水溶液を弾かなくすることができる。酸化薄膜の形成方法には、酸素雰囲気中で紫外線を照射する方法、オゾン水、過酸化水素水に基板を浸す方法を採用することができる。
【００６５】
この状態でシリコンの結晶化を助長する金属元素であるニッケルを含んだ溶液を塗布する。本実施例では、１〜１００ｐｐｍの酢酸ニッケル水溶液をスピンコート法を用いて塗布して、極薄い酢酸ニッケル薄膜２０７を形成する。これにより、酸化シリコン膜１０４の開孔部１０４ａにおいて、非晶質シリコン膜２０３の表面にニッケルが接して保持された状態が実現される。
【００６６】
図３（Ｃ）に示すように、窒素雰囲気中において、５５０℃、８時間の加熱処理をする。酢酸ニッケル薄膜２０７は４００℃で分解して、開孔部２０７からニッケル元素が非晶質シリコン膜２０３中に拡散する。ニッケルが拡散するのに伴って、矢印で示すように非晶質シリコン膜２０３が結晶化（横成長）されて、結晶性シリコン膜２０８が形成される。
【００６７】
図３（Ｄ）に示すように、結晶性シリコン膜２０８において、開口部２０６の直下の領域は縦成長した領域２０８ａであり、その周辺の領域は横成長した領域２０８ｂである。
【００６８】
図３（Ｄ）に示すようにシリコン熱酸化膜２０４、酸化シリコン膜２０５を除去しないで、レーザーアニールをして、結晶性シリコン膜２０８の結晶性を向上させる。本実施例では、ＫｒＦエキシマレーザー（波長２４８ｎｍ）、又はＸｅＣｌエキシマレーザー（波長３０４ｎｍ）を照射する。この際に、結晶性シリコン膜２０８の表面には、シリコン熱酸化膜２０４、酸化シリコン膜２０５から成るキャップ層が存在するため、リッジが発生するのが抑制される。また、シリコン熱酸化膜２０４、酸化シリコン膜２０５の積層膜の膜厚を５００Åとしたため、図５に示すように波長２４８ｎｍの光に対して反射防止膜として機能するため、結晶性シリコン膜２０８にレーザーエネルギーを効率良く供与することができる。
【００６９】
なお、レーザーアニール工程の前に、ニッケルが高濃度に存在する酸化シリコン膜２０５の表面を数１０〜数１００Å程度の厚さ除去するとよい。この場合には、先ずメガソニック等で洗浄して、希フッ酸によりエッチングすればよい。更に、この際に、シリコン熱酸化膜２０４と酸化シリコン膜２０５との積層膜の膜厚を使用するレーザーに対する反射防止膜として機能するようにエッチングするとよい。このため、このエッチング工程で除去する厚さを考慮して、酸化シリコン膜２０５の膜厚を決定するとよい。
【００７０】
次に、図３（Ｅ）に示すように、次に、シリコン熱酸化膜２０４、酸化シリコン膜２０５が積層された状態で、結晶性シリコン膜２０８を島状にエッチングして、活性層２０９を形成する。なお、エッチングされたシリコン熱酸化膜２０４、酸化シリコン膜２０５からなる積層膜はゲイト絶縁膜を構成する。
【００７１】
図３（Ｆ）に示すように、エッチングの終了後に、プラズマＣＶＤ法、又は減圧ＣＶＤ法により、酸化シリコン膜２１０を１０００Åの厚さに成膜する。これらのシリコン熱酸化膜２０４、酸化シリコン膜２０５と２１０とが一体となって、ゲイト絶縁膜として機能する。
【００７２】
図４（Ａ）に示すように、シリコン熱酸化膜２０４、酸化シリコン膜２０５、２１０から成る積層膜２１１の表面に、ゲイト電極２１２を構成するアルミニウム膜をスパッタ法により５０００Åの厚さに堆積し、パターニングする。なお、アルミニウムには、予め、スカンジウムを０．２重量％含有させて、後の加熱工程等において、ヒロックやウィスカーが発生するのを抑制するとよい。
【００７３】
次に、アルミニウム膜の表面を陽極酸化して、緻密な陽極酸化物２１３を極薄く形成する。次に、アルミニウム膜の表面にレジストのマスク２１４を形成する。この際に、アルミニウム膜の表面に緻密な陽極酸化物２１３が形成されているため、レジストのマスク２１３を密着させて形成することができる。レジストのマスク２１４を使用して、アルミニウム膜をエッチングして、ゲイト電極２１２を形成する。
【００７４】
図４（Ｂ）に示すように、レジストのマスク２１４を残したまま、ゲイト電極２１２を陽極酸化して、多孔質の陽極酸化物２１５をゲイト電極２１２の側面に４０００Åの厚さに形成する。
【００７５】
図４（Ｃ）に示すように、レジストのマスク２１４を剥離して、ゲイト電極２１２を電解溶液中で再び陽極酸化して、緻密な陽極酸化物２１６を１０００Åの厚さに形成する。
【００７６】
陽極酸化物の作り分けは、使用する電解溶液を変えればよく、多孔質の陽極酸化物２１５を形成する場合には、クエン酸、シュウ酸、クロム酸又は硫酸を３〜２０％含有した酸性溶液を使用する。他方、緻密な陽極酸化物２１６を形成する場合には、酒石酸、ほう酸、又は硝酸が３〜１０％含有されたエチレングリコール溶液をＰＨを７程度に調整した電解溶液を使用する。
【００７７】
図４（Ｄ）に示すように、ゲイト電極２１２及びその周囲の多孔質の陽極酸化物２１５、緻密な陽極酸化物２１６をマスクにして、シリコン熱酸化膜２０４、酸化シリコン膜２０５、２１０から成る積層膜２１１をエッチングして、ゲイト絶縁膜２１７を形成する。
【００７８】
図４（Ｅ）に示すように、多孔質の陽極酸化物２１５を除去する。イオンドーピング法により、ゲイト電極２１２、緻密な陽極酸化物２１６、及びゲイト絶縁膜２１７をマスクにして、活性層２０９に不純物を注入する。本実施例では、Ｐチャネル型ＴＦＴを形成するには、ドーピングガスにフォスヒィン（ＰＨ3 ）を使用して、燐イオンをドーピングする。
【００７９】
ドーピング工程において、ゲイト絶縁膜２１７は半透過なマスクとして機能するために、ゲイト絶縁膜２１７に覆われていない領域は高濃度に不純物が注入されて、ソース領域２１８、ドレイン領域２１９が形成される。また、ゲイト絶縁膜２１７のみに覆われている領域は、低濃度不純物領域２２０、２２１が形成されて、ゲイト電極２１２の直下の領域は不純物が注入されないために、チャネル領域２２２が形成される。
【００８０】
低濃度不純物領域２２０、２２１は高抵抗領域として機能するため、オフ電流の低減に寄与することになる。特に、ドレイン領域２１９側の低濃度不純物領域２２１はＬＤＤ領域と呼ばれいてる。また、緻密な陽極酸化物２１６を十分に厚くすることにより、緻密な陽極酸化物２１６の直下の領域をオフセット領域とすることもでき、オフ電流をより低減することができる。
【００８１】
ドーピング工程の後に、図４（Ｆ）に示すように、プラズマＣＶＤ法によって、層間絶縁物２２３として酸化シリコン膜を５０００Åの厚さに成膜する。なお、層間絶縁物２２３には、酸化シリコン膜の単層膜の代わりに、窒化シリコン膜の単層膜、又は酸化シリコン膜と窒化シリコン膜の積層膜を使用してもよい。
【００８２】
次に、ドライエッチング法によって酸化シリコン膜から成る層間絶縁物２２３をエッチングして、ソース領域２１８、ドレイン領域２１９それぞれにコンタクトホールを形成する。これらのコンタクトホールに、アルミニウム膜を４０００Åの厚さにスパッタリング法によって成膜し、これをエッチングして、上層配線・電極２２４、２２５を形成する。
【００８３】
最後に、水素雰囲気中で、３５０℃の温度で加熱処理する。以上の工程を経て、薄膜トランジスタが完成される。
【００８４】
本実施例では、シリコン熱酸化膜２０４を形成してから、薄膜トランジスタが完成された状態まで、活性層２０９（結晶シリコン膜２０８）の表面を露出しないようにしたため、表面の汚染を防止することができる。
【００８５】
また、実施例１では、活性層の表面にＣＶＤ法によって酸化シリコン膜を形成するようにしているが、本実施例では、活性層２０９の表面に熱酸化膜を成長するようにしたため、ゲイト絶縁膜と活性層との界面をより良好にすることができ、より特性の優れた薄膜トランジスタを得ることができる。
【００８６】
また、本実施例では、レーザーアニールの際に、シリコン熱酸化膜２０４、酸化シリコン膜２０５から成る積層膜をリッジの発生を抑制するためのキャップ層して機能させると同時に、使用するレーザー光の波長に対する反射防止膜として機能するように制御したため、レーザーエネルギーを効率良く結晶性シリコン膜２０８に供与することがてきる。
【００８７】
〔実施例３〕 本実施例を図１に従って説明する。図１（Ａ）に示すようにガラス基板１０１上に、下地膜１０２として酸化シリコン膜を３０００Åの厚さにスパッタ法で成膜する。そしてその上に非晶質シリコン膜１０３をプラズマＣＶＤ法または減圧熱ＣＶＤ法で５００Åの厚さに成膜する。
【００８８】
さらに、プラズマＣＶＤ法又は減圧ＣＶＤ法により、酸化シリコン膜１０４を成膜する。なお、下地膜１０２、非晶質シリコン膜１０３、酸化シリコン膜１０４を連続的に成膜するのが好ましい。特に、非晶質シリコン膜１０３と酸化シリコン膜１０４との界面は、最終的な薄膜トランジスタの状態まで、そのまま保持され、この界面特性が薄膜トランジスタの特性を左右するため、非晶質シリコン膜１０３、酸化シリコン膜１０４の成膜には、特に注意が必要である。
【００８９】
公知のエッチング法により、酸化シリコン膜１０４に紙面に垂直な方向に長手方向を有する矩形状の開孔部１０４ａを形成する。この際に、活性層形成以降の目印としてのアライメント用のマーカを形成することができる。
【００９０】
酸化シリコン膜１０４の開孔部１０４ａにより露出されている非晶質シリコン膜１０３の表面を酸化して図示しない酸化薄膜を１０〜５０Å程度形成する。この酸化薄膜により、非晶質シリコン膜１０３の表面特性が改善されて、水溶液を弾かなくすることができる。酸化薄膜の形成方法には、酸素雰囲気中で紫外線を照射する方法、オゾン水、過酸化水素水に基板を浸す方法を採用することができる。
【００９１】
次に、１〜１００ｐｐｍの酢酸ニッケル水溶液をスピンコート法を用いて塗布して、極薄い酢酸ニッケル薄膜１０５を形成する。これにより、酸化シリコン膜１０４の開孔部１０４ａにおいて、非晶質シリコン膜１０３の表面に、ニッケルが接して保持された状態が実現される。
【００９２】
図１（Ｂ）に示すように、窒素雰囲気中において、５５０℃、４時間の加熱処理をする。酢酸ニッケル薄膜１０５は４００℃で分解して、酸化シリコン膜１０４の開孔部１０４ａから、ニッケル元素が非晶質シリコン膜１０３中に拡散する。ニッケルが拡散するのに伴って、矢印で示すように非晶質シリコン膜１０３が結晶化（横成長）されて、結晶性シリコン膜１０６が形成される。
【００９３】
図１（Ｃ）に示すように、結晶性シリコン膜１０６において、酢酸ニッケル薄膜１０５の直下の領域は縦成長した領域１０６ａであり、その周辺の領域は横成長した領域１０６ｂである。
【００９４】
図１（Ｄ）に示すように、次に、酸化シリコン膜１０４と共に、結晶性シリコン膜１０６をエッチングして、活性層１０７を形成する。なお、エッチングされた酸化シリコン膜１０４はゲイト絶縁膜として機能する。エッチングの終了後に、プラズマＣＶＤ法、又は減圧ＣＶＤ法により、酸化シリコン膜１０９を１０００Åの厚さに成膜する。これらの酸化シリコン膜１０４と１０９が一体となって、ゲイト絶縁膜として機能する。
【００９５】
以下、図２に示す実施例１の薄膜トランジスタの作製方法、又は図４に示す実施例２の薄膜トランジスタの作製方法に従って、薄膜トランジスタを完成させればよい。
【００９６】
また、本実施例では、結晶化工程の後に、レーザーアニールを実施しないため、ゲイト絶縁膜の最下層を構成する酸化シリコン膜１０４の膜厚は、酢酸ニッケル溶液を塗布する際のバリア膜として機能する程度の膜厚であればよい。また、酸化シリコン膜１０４を非晶質シリコン膜１０３を熱酸化して形成してもよい。この場合に、十分な厚さの酸化シリコン膜１０４を得られない場合には、熱酸化膜の表面に、プラズマＣＶＤ法、減圧ＣＶＤ法により酸化シリコン膜、窒化シリコン膜を堆積して、所望の膜厚にすればよい。
【００９７】
本実施例では、ゲイト絶縁膜の下層を酸化シリコン膜１０４で形成したが、窒化シリコン膜で形成することも可能である。また、ゲイト絶縁膜の上層を構成する酸化シリコン１０９の代わりに、窒化シリコン膜を堆積してもよい。
【００９８】
本実施例では、酸化シリコン１０４を形成してから、薄膜トランジスタを完成するまで、活性層１０７（結晶シリコン膜１０６）の表面を露出しないようにしたため、表面の汚染を防止することができる。さらに、レーザーアニールによって発生するリッジを抑制するためのキャップ層として機能させることができる。
【００９９】
【発明の効果】
本発明に係る半導体装置の作製方法おいて、ゲイト絶縁膜の最下層を構成する第１の絶縁膜を金属元素を非晶質シリコン膜に導入する際のバリア膜として機能させて、活性層を形成するシリコン膜は結晶化された以降は、その表面を第１の絶縁膜に被覆するようにしたために、結晶性シリコン膜の表面の汚染防止することができる。
【０１００】
特に、第１の絶縁膜を非晶質シリコン膜を熱酸化して、シリコン熱酸化膜とすると、活性層（結晶性シリコン膜）／ゲイト絶縁膜（第１の絶縁膜）界面の特性を結晶性シリコン／ＣＶＤシリコン酸化膜の界面の特性よりも良好にすることが
【０１０１】
更に、本発明では、結晶性シリコンの表面に第１の絶縁膜を存在させた状態で、レーザーアニールを実施するようにしたため、リッジの発生を抑制することができる。さらに、第１の絶縁膜の膜厚を適宜に制御することにより、、レーザー光に対する反射防止膜として機能させることができ、レーザーアニールを効率良く実施することができる。
【図面の簡単な説明】
【図１】 実施例１の薄膜トランジスタの作製工程を示す断面図である。
【図２】 実施例１の薄膜トランジスタの作製工程を示す断面図である。
【図３】 実施例２の薄膜トランジスタの作製工程を示す断面図である。
【図４】 実施例２の薄膜トランジスタの作製工程を示す断面図である。
【図５】 波長２４８ｎｍの光に対する酸化シリコン、窒化シリコンからの反射光の強度の理論曲線図である。
【図６】従来例のシリコン膜の結晶化工程を示す断面図である。
【符号の説明】
１０３ 非晶質シリコン膜
１０４ 酸化シリコン膜
１０５ 酢酸ニッケル薄膜
１０６ 結晶性シリコン膜
１０７ 活性層
１０９ 酸化シリコン膜
２０３ 非晶質シリコン膜
２０４ シリコン熱酸化膜
２０４ 酸化シリコン膜
２０７ 酢酸ニッケル薄膜
２０８ 結晶性シリコン膜
２０９ 活性層
２１０ 酸化シリコン膜

Claims (6)

  1. 非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させ、
    露出した表面から前記非晶質シリコン膜にシリコンの結晶化を促進する金属元素を導入し、
    前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成し、
    前記第１の絶縁膜の表面を除去し、
    前記第１の絶縁膜を介して、前記結晶性シリコン膜にレーザーを照射し、
    前記第１の絶縁膜と前記結晶性シリコン膜とを積層させた状態で、前記結晶性シリコン膜を島状にエッチングして島状の活性層を形成し、
    前記活性層の側面及び前記第１の絶縁膜の上面と側面を覆うように、第２の絶縁膜を形成し、
    前記第２の絶縁膜の上にゲイト電極を形成する半導体装置の作製方法であって、
    前記第１の絶縁膜は、前記レーザーの照射時に前記レーザーの波長における反射防止膜として機能する膜厚であることを特徴とする半導体装置の作製方法。
  2. 非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させ、
    露出した表面から前記非晶質シリコン膜にシリコンの結晶化を促進する金属元素を導入し、
    前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成し、
    前記第１の絶縁膜の表面を除去し、
    前記第１の絶縁膜を介して、前記結晶性シリコン膜にレーザーを照射し、
    前記第１の絶縁膜と前記結晶性シリコン膜とを積層させた状態で、前記結晶性シリコン膜を島状にエッチングして島状の活性層を形成し、
    前記活性層の側面及び前記第１の絶縁膜の上面と側面を覆うように、第２の絶縁膜を形成し、
    前記第２の絶縁膜の上にゲイト電極を形成する半導体装置の作製方法であって、
    前記レーザーはＫｒＦエキシマレーザー光であり、
    前記第１の絶縁膜は酸化シリコン膜であり、前記レーザーの照射時に３０〜６０ｎｍの膜厚であることを特徴とする半導体装置の作製方法。
  3. 非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させ、
    露出した表面から前記非晶質シリコン膜にシリコンの結晶化を促進する金属元素を導入し、
    前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成し、
    前記第１の絶縁膜の表面を除去し、
    前記第１の絶縁膜を介して、前記結晶性シリコン膜にレーザーを照射し、
    前記第１の絶縁膜と前記結晶性シリコン膜とを積層させた状態で、前記結晶性シリコン膜を島状にエッチングして島状の活性層を形成し、
    前記活性層の側面及び前記第１の絶縁膜の上面と側面を覆うように、第２の絶縁膜を形成し、
    前記第２の絶縁膜の上にゲイト電極を形成する半導体装置の作製方法であって、
    前記レーザーはＫｒＦエキシマレーザー光であり、
    前記第１の絶縁膜は窒化シリコン膜であり、前記レーザーの照射時に２５〜５０ｎｍの膜厚であることを特徴とする半導体装置の作製方法。
  4. 非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させ、
    露出した表面から前記非晶質シリコン膜にシリコンの結晶化を促進する金属元素を導入し、
    前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成し、
    前記第１の絶縁膜の表面を除去し、
    前記第１の絶縁膜を介して、前記結晶性シリコン膜にレーザーを照射し、
    前記第１の絶縁膜と前記結晶性シリコン膜とを積層させた状態で、前記結晶性シリコン膜を島状にエッチングして島状の活性層を形成し、
    前記活性層の側面及び前記第１の絶縁膜の上面と側面を覆うように、第２の絶縁膜を形成し、
    前記第２の絶縁膜の上にゲイト電極を形成する半導体装置の作製方法であって、
    前記レーザーはＸｅＣｌエキシマレーザー光であり、
    前記第１の絶縁膜は酸化シリコン膜であり、前記レーザーの照射時に４０〜７０ｎｍの膜厚であることを特徴とする半導体装置の作製方法。
  5. 非晶質シリコン膜を形成し、
    前記非晶質シリコン膜上に第１の絶縁膜を形成し、
    前記第１の絶縁膜に開孔部を形成して、前記非晶質シリコン膜の表面を選択的に露出させ、
    露出した表面から前記非晶質シリコン膜にシリコンの結晶化を促進する金属元素を導入し、
    前記非晶質シリコン膜を結晶化させて、結晶性シリコン膜を形成し、
    前記第１の絶縁膜の表面を除去し、
    前記第１の絶縁膜を介して、前記結晶性シリコン膜にレーザーを照射し、
    前記第１の絶縁膜と前記結晶性シリコン膜とを積層させた状態で、前記結晶性シリコン膜を島状にエッチングして島状の活性層を形成し、
    前記活性層の側面及び前記第１の絶縁膜の上面と側面を覆うように、第２の絶縁膜を形成し、
    前記第２の絶縁膜の上にゲイト電極を形成する半導体装置の作製方法であって、
    前記レーザーはＸｅＣｌエキシマレーザー光であり、
    前記第１の絶縁膜は窒化シリコン膜であり、前記レーザーの照射時に３５〜６０ｎｍの膜厚であることを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一において、
    前記金属元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類の元素であることを特徴とする半導体装置の作製方法。
JP33813095A 1995-11-30 1995-11-30 半導体装置の作製方法 Expired - Fee Related JP3917205B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33813095A JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法
US08/757,112 US5966596A (en) 1995-11-30 1996-12-02 Method of fabricating semiconductor devices by crystallizing amorphous silicon with nickel
US09/379,702 US7573110B1 (en) 1995-11-30 1999-08-24 Method of fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33813095A JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09153457A JPH09153457A (ja) 1997-06-10
JP3917205B2 true JP3917205B2 (ja) 2007-05-23

Family

ID=18315200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33813095A Expired - Fee Related JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US5966596A (ja)
JP (1) JP3917205B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077752A (en) * 1995-11-20 2000-06-20 Telefonaktiebolaget Lm Ericsson Method in the manufacturing of a semiconductor device
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
KR100656495B1 (ko) 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
TWI293511B (en) * 2006-01-05 2008-02-11 Chunghwa Picture Tubes Ltd Methods for fabricating a polysilicon layer and a thin film transistor
US8338278B2 (en) * 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
US20120032339A1 (en) * 2010-08-04 2012-02-09 Nanya Technology Corporation Integrated circuit structure with through via for heat evacuating
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150380526A1 (en) * 2014-06-27 2015-12-31 Applied Materials, Inc. Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671820A (en) * 1970-04-27 1972-06-20 Rudolph R Haering High voltage thin-film transistor
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
DE3277101D1 (en) * 1981-08-19 1987-10-01 Hitachi Ltd Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH034564A (ja) 1989-06-01 1991-01-10 Seiko Epson Corp 半導体装置の製造方法
JP2917388B2 (ja) 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3057770B2 (ja) 1991-01-25 2000-07-04 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US5406106A (en) * 1992-06-24 1995-04-11 Matsushita Electric Industrial Co., Ltd. Semiconductor Bi-MIS device and method of manufacturing the same
JPH06232069A (ja) 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3300153B2 (ja) 1993-02-15 2002-07-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5985704A (en) 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
US5596218A (en) * 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
TW272319B (ja) 1993-12-20 1996-03-11 Sharp Kk
JP3190512B2 (ja) 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP2664634B2 (ja) 1994-02-24 1997-10-15 株式会社ジーティシー 薄膜半導体素子およびその製法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
US5858819A (en) * 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
JP3192555B2 (ja) 1994-07-15 2001-07-30 シャープ株式会社 半導体装置の製造方法
TW280943B (ja) 1994-07-15 1996-07-11 Sharp Kk
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3883592B2 (ja) 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133605A (en) * 1997-03-19 2000-10-17 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory transistor and method of fabricating the same

Also Published As

Publication number Publication date
US7573110B1 (en) 2009-08-11
US5966596A (en) 1999-10-12
JPH09153457A (ja) 1997-06-10

Similar Documents

Publication Publication Date Title
US8017506B2 (en) Semiconductor device and method for forming the same
KR100329303B1 (ko) 반도체장치제조방법
US6627487B2 (en) Semiconductor device and manufacturing method thereof
US5879974A (en) Method of manufacturing a semiconductor device
JPH0758339A (ja) 半導体装置およびその作製方法
US20020036289A1 (en) Liquid crystal display element and method of manufacturing the same
JP3917205B2 (ja) 半導体装置の作製方法
JP3983334B2 (ja) 半導体装置の作製方法
JPH09213630A (ja) 半導体装置の作製方法
JP2873669B2 (ja) 半導体装置およびその作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP3030367B2 (ja) 半導体装置およびその作製方法
KR100248119B1 (ko) 박막트랜지스터 및 그 제조방법
JPH08213316A (ja) 半導体薄膜の作製方法
JP4249886B2 (ja) 薄膜半導体装置の製造方法
KR101599280B1 (ko) 어레이 기판의 제조방법
JP3857085B2 (ja) 薄膜トランジスタ及びその作製方法
JP2000077353A (ja) 半導体装置の作製方法
JP3842083B2 (ja) 薄膜トランジスタ及びその作製方法並びに表示装置
JP2863851B2 (ja) 半導体装置の作製方法
JP3842072B2 (ja) 薄膜トランジスタの作製方法
JP3842082B2 (ja) 薄膜トランジスタ及びその作製方法
JP3963663B2 (ja) 半導体装置
JPH09331065A (ja) 薄膜トランジスタ及びその製造方法
JP2000068525A (ja) 半導体装置およびアクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees