JPH09153457A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH09153457A
JPH09153457A JP33813095A JP33813095A JPH09153457A JP H09153457 A JPH09153457 A JP H09153457A JP 33813095 A JP33813095 A JP 33813095A JP 33813095 A JP33813095 A JP 33813095A JP H09153457 A JPH09153457 A JP H09153457A
Authority
JP
Japan
Prior art keywords
film
silicon film
insulating film
amorphous silicon
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33813095A
Other languages
English (en)
Other versions
JP3917205B2 (ja
Inventor
Hisashi Otani
久 大谷
Tooru Mitsuki
亨 三津木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP33813095A priority Critical patent/JP3917205B2/ja
Priority to US08/757,112 priority patent/US5966596A/en
Publication of JPH09153457A publication Critical patent/JPH09153457A/ja
Priority to US09/379,702 priority patent/US7573110B1/en
Application granted granted Critical
Publication of JP3917205B2 publication Critical patent/JP3917205B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02422Non-crystalline insulating materials, e.g. glass, polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 (修正有) 【課題】金属元素の触媒作用によって結晶化されたシリ
コン膜とゲイト絶縁膜の界面の特性を向上させる。 【解決手段】開孔部104aを有する酸化シリコン膜1
04により、非晶質シリコン膜103中にニッケルを選
択的に導入して、加熱処理をして、結晶性シリコン膜1
06を形成する。更に、酸化シリコン膜104と共に、
結晶性シリコン膜106をエッチングして、活性層10
7を形成する。エッチングされた酸化シリコン膜108
はゲイト絶縁膜として機能する。結晶化工程以降、酸化
シリコン膜104を除去しないようにすることにより、
結晶化シリコン膜106の界面を良好に保つことができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜トランジスタ等の
利用される半導体装置の作製方法に関するものであり、
特に、金属元素の触媒作用により結晶化された結晶性シ
リコン膜を用いた半導体装置の作製方法に関するもので
ある。
【0002】
【従来の技術】近年、液晶デバイスに薄膜トランジスタ
を用いる構成が注目されている。これは、アクティブマ
トリクス型液晶表示装置といわれるもので、マトリクス
状に配置された数百万以上の画素毎に薄膜トランジスタ
が接続されており、これらの薄膜トランジスタにより、
画素に保持される電荷の蓄積・放電を制御することを特
徴とする。このアクティブマトリクス型の液晶表示装置
は、高速度で微細な表示が可能であるので、携帯型のワ
ードプロセッサやコンピュータのディスプレに利用され
ている。
【0003】薄膜トランジスタに利用されるシリコン膜
としては、非晶質シリコン膜を使用するのが簡便である
が、その電気的特性は半導体集積回路に用いられる単結
晶半導体と比較すると非常に低いという問題点がある。
このため、非晶質シリコン膜を使用した薄膜トランジス
タはアクティブマトリクス回路のスイチッング素子等の
限られた用途にしか使用することができない。
【0004】薄膜トランジスタの特性を向上するために
は、結晶性を有するシリコン膜を用いればよい。単結晶
シリコン以外で結晶性を有するシリコン膜として、多結
晶シリコン、微結晶シリコン膜が知られている。このよ
うな結晶性を有するシリコン膜を得るには、非晶質シリ
コン膜を成膜して、しかる後に、加熱(熱アニール)に
より、結晶化させればよい。この方法は固体の状態を保
持しつつ、結晶状態が非晶質から結晶状態に変化するの
で、固相成長法と呼ばれている。
【0005】一般に、液晶表示装置は、基板として透光
性を有するものを用いる必要があるので、基板の材質が
制限されてしまう。一般に透光性を有し、また安価で、
さらに大面積なものが得られるという条件を満足する材
料はガラスしか該当しない。
【0006】シリコンの固相成長においては、加熱温度
が600℃以上、加熱時間が10時間以上となる。一般
に、広く使用されているコーニング7059ガラスはガ
ラス歪み点が593℃であり、基板の大面積化を考慮し
た場合に、600℃以上の熱アニールを実施することは
困難である。
【0007】
【発明が解決しようとする課題】
〔発明に至る過程〕 このような問題に対して、本発明
者が研究した結果、アモルファス状態のシリコン膜に微
量の金属元素を添加することにより、金属元素の触媒作
用により、シリコンの結晶化が促進されると共に、結晶
化温度を低下させて、結晶化時間を短縮させることが可
能であることが明らかになった。具体的には、550
℃、4時間程度の加熱処理でシリコンを結晶化させるこ
とができることが判明している。このため、ガラス基板
上に結晶性シリコン膜を用いた薄膜トランジスタを作製
することが可能になる。
【0008】このような触媒作用を有する金属元素とし
て、Fe、Co、Ni、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類
を適宜に用いることができる。これら金属元素の中で特
に結晶化その効果が顕著に得られるのはニッケル(N
i)である。
【0009】金属元素を非晶質シリコン膜に導入する方
法として、金属元素を含有する被膜、粒子、クラスタ等
をアモルファスシリコン膜に密着させる方法、金属元素
を含有する水溶液を塗布する方法、あるいはイオン注入
法を採用することできる。金属元素が導入されたアモル
ファスシリコン膜は、450℃〜580℃の温度で、4
〜8時間加熱することにより、結晶化される。
【0010】本発明者の研究により、金属元素を添加し
た場合のシリコンの結晶化過程は加熱により、先ず、ア
モルファスシリコンと金属元素との反応から成るシリサ
イドが形成される。このシリサイドが核となって、その
表面にシリコンがヘテロエピタキシャル成長することが
判明された。またシリサイドから成る核の寸法は熱的要
因、及びアモルファスシリコンの膜厚等に依存し、金属
元素としてニッケルを使用した場合には、その寸法は5
00〜2000Å程度となる。そのため、得られるシリ
コンの結晶形状は核と同程度の幅の柱状結晶であり、そ
の結晶成長は金属元素が添加された領域からその周囲に
向かって進行する。従って、金属元素を添加する領域、
及びその形状をを制御することにより、結晶成長を制御
することが可能である。
【0011】図6は本発明者により、従来開示されてき
た金属元素の触媒作用を利用したシリコンの結晶化過程
の説明図であり、図6(A)に示すように、ガラス基板
11上に、酸化シリコンから成る下地膜12、アモルフ
ァスシリコン膜13を成膜する。
【0012】次に、酸化シリコン膜14を500Å〜2
000Åの厚さに成膜して、開孔部14aを形成する。
代表的には、開孔部14aの形状を紙面に垂直な方向に
長手方向を有する矩形とする。
【0013】開孔部14aにおいて、非晶質シリコン膜
13の表面に図示しない酸化薄膜を10〜50Å程度の
厚さに形成する。この酸化薄膜により、非晶質シリコン
膜13の表面特性が改善されて、水溶液を弾かなくする
ことができる。酸化薄膜の形成方法には、酸素雰囲気中
で紫外線を照射する方法、オゾン水、過酸化水素水に基
板を浸す方法を採用することができる。
【0014】この状態で、シリコンの結晶化を助長する
金属元素であるニッケルをアモルファスシリコン膜13
に添加するために、ニッケル酢酸水溶液をスピンコート
法を用いて塗布して、乾燥させる。この結果、酸化シリ
コン膜14の開孔部14aにおいて、アモルファスシリ
コン膜13の表面にニッケル極薄膜15が密着して、形
成される。
【0015】図6(B)に示すように、酸化シリコン膜
14を除去した後に、温度は450℃〜640℃、4〜
8時間、代表的には、550℃、8時間加熱処理を施す
と、ニッケル極薄膜15が接触している領域を起点とし
て、矢印で示すような基板11に平行な方向に結晶成長
が進行して、結晶性シリコン膜16が形成される。結晶
成長距離は数10μm〜100μm以上とすることがで
きる。なお、基板としてガラス基板を用いる場合には、
ガラス基板の縮みや変形を防ぐために、加熱温度をガラ
ス基板の歪点以下の温度とすることが好ましい。
【0016】図6(C)に示すように、結晶成長を行わ
せた後に、酸化シリコン膜14を除去する。この後に、
必要ならば、レーザーアニールを実施して、結晶性シリ
コン膜16の結晶性をより向上させてもよい。なお、結
晶性シリコン膜16において、ニッケル薄膜15の直下
の領域16aはガラス基板11に垂直な方向に結晶成長
しており、その結晶軸は一様ではない。このような成長
を縦成長と呼ぶことにする。他方、縦成長した領域16
aの周辺の領域16bはガラス基板11に平行に、かつ
結晶軸向が概略一様に結晶成長が進行している。このよ
うな結晶成長を横成長と呼ぶことにする。
【0017】図6(D)に示すように、結晶性シリコン
膜16をパターニングして、薄膜トランジスタの活性層
17を形成する。なお、そして、ゲイト絶縁膜として機
能する酸化シリコン膜18を形成して、公知の作製方法
により、薄膜トランジスタが完成される。なお、ニッケ
ル極薄膜15の直下の領域、結晶成長の終点の領域はニ
ッケルを高濃度に含有するため、これらの領域がチャネ
ル形成領域に含まれないようにする必要がある。
【0018】上述の結晶化技術を採用することにより、
図6(B)に示すように、シリコンを基板11に水平な
方向に結晶成長(横成長)させることができるため、得
られる結晶性シリコン膜16の結晶方向は一様であるの
で、このような結晶性シリコン膜16を使用した薄膜ト
ランジスタは良好な電気的特性を有し、高速動作が可能
になる。
【0019】しかしながら、上記の結晶化工程では、結
晶性シリコン膜16が得られた後に、マスク14を除去
して、結晶性シリコン膜16の表面を露出してしまうた
め、その表面を汚染する虞れがある。また、結晶性シリ
コン膜16の表面を露出している状態でレーザーアニー
ルを実施しているので、リッジが発生する虞れがある。
汚染やリッジは活性層17と、ゲイト絶縁膜との界面準
位を上げる原因であり、薄膜トランジスタの特性を低下
させてしまう。
【0020】本発明の目的は、上述の問題点を解消し
て、活性層の界面準位が良好な半導体装置の作製方法を
提供することにある。
【0021】
【課題を解決するための手段】上述の問題点を解決する
ために、本発明に係る半導体装置の作製方法の構成は、
前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
程と、前記絶縁膜に開孔部を形成して、前記非晶質シリ
コン膜の表面を選択的に露出させる工程と、該工程によ
り露出された表面から前記非晶質シリコン膜に前記金属
元素を導入する工程と、前記非晶質シリコン膜を結晶化
させて、結晶性シリコン膜を形成する工程と、前記第1
の絶縁膜と共に、前記結晶性シリコン膜をエッチングし
て活性層を形成する工程と、第2の絶縁膜を形成する工
程と、を有する。
【0022】上記の手段を有する半導体装置の作製方法
は、絶縁基板上に形成された非晶質シリコン膜を金属元
素の触媒作用により結晶化工程において、非晶質シリコ
ン膜に選択的に金属元素を導入するために、第1の絶縁
膜をバリア膜として使用する。このため、第1の絶縁膜
に開孔部を選択的に形成して、非晶質シリコン膜の表面
を部分的に露出させる。
【0023】「非晶質シリコン膜に金属元素を導入する
工程」には、金属元素を含んだ溶液を非晶質シリコン膜
上に塗布する工程を採用することができる。溶液を用い
ることにより、非晶質シリコン膜中の金属元素の濃度を
容易に制御することができ、かつ金属元素を非晶質シリ
コン膜の表面に均一に接して保持させることができる。
【0024】加熱処理によりシリコンを結晶化させるた
めには、金属元素は1×1016cm-3以上の濃度で非晶
質シリコン膜中に含ませることが必要である。しかしな
がら、非晶質シリコン膜中に、例えば、金属元素を5×
1019cm-3以上の濃度で含ませた場合には、膜中にシ
リサイドが形成されてしまうので好ましくない。
【0025】「結晶性シリコン膜を形成する工程」に
は、450〜600℃程度の加熱温度で加熱する工程を
採用することができる。加熱することにより、金属元素
が拡散するのに伴って、非晶質シリコン膜が横成長し
て、結晶性シリコン膜が形成される。
【0026】金属元素が非晶質シリコン膜中に拡散させ
るためには、加熱温度は400℃以上とする。また、加
熱温度の上限は基板の耐熱温度、即ち歪点で制限され
る。例えば、ガラス基板を使用した場合には、加熱温度
は550℃程度の温度とすることが、ガラス基板の耐熱
性や生産性の面から適当である。また、石英基板等の1
000℃以上の温度にも耐え得るような材料を基板に用
いた場合には、この加熱温度も耐熱温度に伴って高くす
ることができる。
【0027】本発明においては、マスク膜として機能す
る第1の絶縁膜を除去しないで、第1の絶縁膜が積層さ
れた状態で、結晶性シリコン膜をエッチングして、活性
層を形成することを特徴とする。これにより、活性層を
形成するシリコン膜は第1の絶縁膜が形成された以降、
最終的に半導体装置が完成された状態まで、活性層を形
成するシリコン膜の表面は第1の絶縁膜に被覆されてい
るために、汚染されることがなく、ゲイト絶縁膜と活性
層の界面特性を良好にすることができる。
【0028】活性層を形成した後に、第2の絶縁膜を形
成する。これにより、第1の絶縁膜と第2の絶縁膜の2
層から成るゲイト絶縁膜が形成される。このため、第1
の絶縁膜、第2の絶縁膜を酸化シリコン又は窒化シリコ
ンで構成すればよい。しかしながら、第1の絶縁膜の膜
厚は金属元素を導入する際に、バリア膜として機能する
ような膜厚とする必要があり、例えば、第1の絶縁膜を
酸化シリコンで形成する場合には数10Å程度の膜厚が
必要で、現実的には数100Åの膜厚とすればよい。
【0029】また、第1の絶縁膜を非晶質シリコン膜を
熱酸化して、シリコン熱酸化膜とすると、活性層(結晶
性シリコン膜)/ゲイト絶縁膜(第1の絶縁膜)界面の
特性を結晶性シリコン/CVDシリコン酸化膜の界面の
特性よりも良好にすることができる。熱酸化工程とし
て、ウェット酸化法、塩酸酸化法等を採用することがで
きる。なお、加熱温度、時間等の条件は非晶質シリコン
膜が結晶化しないようにする必要がある。更に、使用す
る基板が変形しないようにする必要がある。
【0030】なお、熱酸化法で十分な膜厚が得られない
場合には、CVD法により酸化シリコン膜や窒化シリコ
ン膜を熱酸化シリコン膜を堆積して、第1の絶縁膜が所
望の膜厚に成るようにする。
【0031】更に、本発明に係る半導体装置の作製方法
において、結晶性シリコン膜を形成する工程の後に、レ
ーザーを照射する工程、即ちレーザーアニール工程を追
加することもできる。この工程により、結晶性シリコン
膜の結晶性を向上させることができる。この際に、結晶
性シリコン膜の表面には第1の絶縁膜が存在するため、
レーザーアニールによる発生するリッジを抑制する効果
を得る。
【0032】AFMによる計測により、従来例のように
キャップ層が存在していない場合には、リッジの大きさ
は500Å程度であったが、本発明に係る酸化シリコン
膜から成るキャップ層が存在する場合には、リッジの大
きさは約200Å以下であった。このように、第1の絶
縁膜を積層した状態で結晶性シリコン膜をレーザーアニ
ールすることにより、リッジの発生を抑制することがで
きる。
【0033】更に、本発明では、第1の絶縁膜はリッジ
の発生を抑制するキャップ層として機能させるのみでな
く、レーザー光に対する反射防止膜として機能させるこ
とも可能である。これにより、レーザーエネルギーを結
晶性シリコンにより効果的に供与することができる。
【0034】また、レーザーを照射することにより、第
1の絶縁膜と結晶性シリコン膜との界面の多重反射が生
ずるため、第1の絶縁膜の表面における反射率は、第1
の絶縁膜の膜厚により依存する。従って、第1の絶縁膜
の膜厚を適当に選択することにより、レーザーを結晶性
シリコン膜上に直接に照射するよりも、結晶性シリコン
膜により有効にエネルギーを供与することができる。
【0035】具体的には、波長248nmの光(KrF
エキシマレーザー光)に対する、多結晶シリコン膜上の
酸化シリコン、窒化シリコンからの反射光の強度(大気
中)が計算された。図5に計算結果を示す。図5におい
て、横軸は酸化シリコン膜、窒化シリコン膜の膜厚を示
し、縦軸は反射光の強度の理論値である。図5に示すよ
うに、膜厚に対して、反射光の強度は正弦的に変化す
る。この位相は照射される光の波長にも依存するため、
例えば波長308nmの光(XeClエキシマレーザ
ー)に対する反射光の強度の曲線は、横軸方向に数10
nm平行移動されたものに略等しい。
【0036】酸化シリコン膜、窒化シリコン膜を反射防
止膜として機能させるためには、反射光の強度が極小値
をとるように、膜厚を制御すればよい。しかしながら、
第1の絶縁膜が厚すぎると、レーザーのエネルギーが結
晶性シリコン膜に十分に到達できず、レーザーアニール
の効果を得ることができない。また、第1の絶縁膜をゲ
イト絶縁膜として機能させることができなくなる。
【0037】これらのことを考慮すると、例えば、Kr
Fエキシマレーザー光に対して、図5からは、酸化シリ
コン膜の膜厚は300Å〜500Å程度にして、窒化シ
リコン膜の膜厚250Å〜400Åとすればよいことが
分かる。ただし、図5の反射光の強度のは理論的なもの
であり、実際の反射光の強度は膜の屈折率、使用するレ
ーザーにより異なる。これらのことを考慮して、第1の
絶縁膜(酸化シリコン膜、窒化シリコン膜)の膜厚を適
宜に決定すればよい。例えは、KrFエキシマレーザー
光(波長248nm)を照射する場合には、酸化シリコ
ン膜の膜厚を300〜600Åとし、窒化シリコン膜の
膜厚を250〜500Åとすればよい。また、XeCl
エキシマレーザー光(波長308nm)を照射する場合
には、酸化シリコン膜の膜厚を400〜700Åとし、
窒化シリコン膜の膜厚を350〜600Åとすればよ
い。
【0038】なお、結晶性シリコン膜を形成する工程に
おいて、加熱処理することより、金属元素は非晶質シリ
コン膜に拡散するのみでなく、第1の絶縁膜の表面から
極浅い領域にも拡散してしまう。本発明では、第1の絶
縁膜と第2の絶縁膜の積層膜によりゲイト絶縁膜を構成
するので、第1の絶縁膜に金属元素が高濃度に存在する
と、ゲイト絶縁膜の特性を劣化してしまう。このため、
金属元素が高濃度に存在する第1の絶縁膜の表面を除去
することが好ましい。
【0039】具体的には、第1の絶縁膜の表面をメガソ
ニック等により洗浄した後に、希フッ酸により数10〜
数100Å程度エッチングすればよい。なお、エッチン
グして除去する膜厚は、第1の絶縁膜の膜質、使用する
金属により適宜に決定すればよい。また、この工程は、
結晶性シリコン膜を形成した後に実施すればよい。ま
た、レーザーアニール工程の前に行う場合には、第1の
絶縁膜の膜厚が反射防止膜として機能するように、エッ
チングするとよい。
【0040】
【実施例】
〔実施例1〕 図1、図2は本実施例の薄膜トランジス
タの作製工程を説明する断面図であり、本実施例では、
ニッケルを含有する溶液を使用してシリコン膜を結晶化
するようにしている。
【0041】図1(A)に示すようにガラス基板101
上に下地膜102として酸化シリコン膜を3000Åの
厚さにスパッタ法で成膜する。そしてその上に非晶質シ
リコン膜103をプラズマCVD法または減圧熱CVD
法で500Åの厚さに成膜する。
【0042】非晶質シリコン膜103の表面を酸化して
図示しない酸化薄膜を10〜50Å程度形成する。この
酸化薄膜により、非晶質シリコン膜103の表面特性が
改善されて、水溶液を弾かなくすることができる。本実
施例では、酸素雰囲気中で紫外線を照射して、図示しな
い酸化薄膜を20Åの厚さに形成する。
【0043】さらに、プラズマCVD法又は減圧CVD
法により、酸化シリコン膜104を400〜800Åの
厚さに成膜する。ここで、下地膜102、非晶質シリコ
ン膜103、酸化シリコン膜104を連続的に成膜する
のが好ましい。特に、非晶質シリコン膜103と酸化シ
リコン膜104との界面は、最終的な薄膜トランジスタ
の状態までそのまま保持され、この界面特性が薄膜トラ
ンジスタの特性を左右するため、非晶質シリコン膜10
3、酸化シリコン膜104の成膜には、特に注意が必要
である。
【0044】酸化シリコン膜104を形成した後に、公
知のエッチング法により、紙面に垂直な方向に長手方向
を有する矩形状の開孔部104aを形成する。このエッ
チング工程の際に、活性層形成以降の目印としてアライ
メント用のマーカを形成することができる。
【0045】酸化シリコン膜104のの開孔部104a
により露出されている非晶質シリコン膜13の表面を酸
化して、図示しない酸化薄膜を10〜50Å程度形成す
る。この酸化薄膜により、非晶質シリコン膜13の表面
特性が改善されて、水溶液を弾かなくすることができ
る。本実施例では、酸素雰囲気中で紫外線を照射して、
図示しない酸化薄膜を20Åの厚さに形成する。
【0046】この状態でシリコンの結晶化を助長する金
属元素であるニッケルを含んだ溶液を塗布する。本実施
例では、スピンコート法を用いて、ニッケルを10pp
m含有する酢酸ニッケル水溶液を塗布して、乾燥して、
極薄い酢酸ニッケル薄膜105を形成する。この際に、
開口部104aにおいて、非晶質シリコン膜103の表
面には、図示しない酸化薄膜が形成されているが、その
膜厚は20Åであるため、非晶質シリコン膜103の表
面が実質的に露出している状態である。従って、酸化シ
リコン膜104の開孔部104aにおいて、非晶質シリ
コン膜103の表面に、ニッケルが接して保持された状
態が実現される。
【0047】図1(B)に示すように、窒素雰囲気中に
おいて、550℃、8時間の加熱処理をする。酢酸ニッ
ケル薄膜105は400℃で分解して、酸化シリコン膜
104の開孔部104aから、ニッケル元素が非晶質シ
リコン膜103中に拡散する。ニッケルが拡散するのに
伴って、矢印で示すように非晶質シリコン膜103が結
晶化(横成長)されて、結晶性シリコン膜106が形成
される。図1(C)に示すように、結晶性シリコン膜1
06において、酢酸ニッケル薄膜105の直下の領域は
縦成長した領域106aであり、その周辺の領域は横成
長した領域106bである。なお、この加熱処理は、4
50℃〜600℃の温度で行えばよい。基板としてガラ
ス基板を用いる場合には、この加熱処理の温度をガラス
基板の歪点以下の温度とすることが好ましい。これは、
ガラス基板の縮みや変形を防ぐためである。
【0048】次に、図1(C)に示すように、酸化シリ
コン膜104を除去しないで、レーザーアニールを実施
して、結晶性シリコン膜16の結晶性をより向上させ
る。本実施例では、KrFエキシマレーザー(波長24
8nm)、又はXeClエキシマレーザー(波長304
nm)を照射する。この際に、結晶性シリコン膜16の
表面には、酸化シリコン膜104が存在するため、リッ
ジの発生が抑制される。また、酸化シリコン膜104の
膜厚を500Åとしたため、図5に示すように波長24
8nmの光に対して反射防止膜として機能するため、結
晶性シリコン膜106にレーザーエネルギーを効率良く
供与することができる。
【0049】なお、レーザーアニール工程の前に、ニッ
ケルが高濃度に存在する酸化シリコン膜104の表面を
数10〜数100Å程度の厚さ除去するとよい。この場
合には、先ずメガソニック等で洗浄して、希フッ酸によ
りエッチングすればよい。更に、エッチングの際に、酸
化シリコン膜104の膜厚を使用するレーザーに対する
反射防止膜として機能するようにするとよい。このた
め、このエッチング工程で除去する厚さを考慮して、酸
化シリコン膜104の膜厚を決定するとよい。
【0050】図1(D)に示すように、酸化シリコン膜
104か積層された状態で、結晶性シリコン膜106を
島状にエッチングして、活性層107を形成する。な
お、エッチングされた酸化シリコン膜104はゲイト絶
縁膜として機能する。エッチングの終了後に、プラズマ
CVD法、又は減圧CVD法により、酸化シリコン膜1
09を1000Åの厚さに成膜する。これらの酸化シリ
コン膜104と109が一体となって、ゲイト絶縁膜と
して機能する。
【0051】本実施例では、ゲイト絶縁膜の下層を酸化
シリコン膜104で形成したが、窒化シリコン膜で形成
することも可能である。この場合には、レーザーアニー
ル工程で使用するレーザー光の波長に応じて、窒化シリ
コン膜の膜厚を制御して、反射防止膜として機能できる
ようにする。また、ゲイト絶縁膜の上層を構成する酸化
シリコン109の代わりに、窒化シリコン膜を堆積して
もよい。
【0052】酸化シリコン膜109を形成した後に、図
2(A)に示すように、酸化シリコン膜104と109
から成るゲイト絶縁膜110の表面に、アルミニウム膜
をスパッタ法により4000Åの厚さに堆積し、パター
ニングしてゲイト電極111を形成する。なお、アルミ
ニウムには、予め、スカンジウムが0.2重量%含有さ
せて、後の加熱工程等において、ヒロックやウィスカー
が発生するのを抑制する。
【0053】図2(B)に示すように、特開平5−26
7667に開示されている陽極酸化技術により、ゲイト
電極111の周囲に膜厚が1500〜2000Åの陽極
酸化物112を形成する。本実施例では、酒石酸を3%
含有するエチレングリコール溶液をアンモニア水でPH
6.9に中和した電解溶液中で、ゲイト電極105を陽
極にして、電圧を印加する。この結果、ゲイト電極11
1の周囲に緻密で強固な陽極酸化物112が形成され
る。陽極酸化物112の膜厚によりオフセットの長さが
決定され、陽極酸化物112の膜厚はゲイト電極111
に印加する電圧で制御できる。
【0054】図2(C)に示すように、イオンドーピン
グ法によって、ゲイト電極111、及びその周囲の陽極
酸化物112をマスクにして、活性層107に不純物を
注入する。Pチャネル型薄膜トランジスタを形成するに
は、燐を注入する。ドーピングガスにフォスフィン(P
3 )を用いて、燐イオンを注入する。他方、Nチャネ
ル型薄膜トランジスタを形成するには、ドーピングガス
にジボラン(B26)を使用して、ホウ素イオンを注
入する。この結果、活性層107にはソース領域11
3、ドレイン領域114、チャネル領域115がそれぞ
れ自己整合的に、形成される。
【0055】本実施例では、ゲイト電極111の周囲に
陽極酸化物112を形成したため、ソース領域113、
ドレイン領域114が陽極酸化物112の厚さ分だけゲ
イト電極111の端部からずれた、オフセット構造とす
ることができる。このオフセット領域は高抵抗領域とし
て機能するために、薄膜トランジスタのオフ電流を低減
することができる。
【0056】図2(D)に示すように、層間絶縁物11
6として、プラズマCVD法により酸化シリコン膜を6
000Åの膜厚に成膜する。なお、層間絶縁物116と
して、酸化シリコン膜の単層膜の代わりに、窒化シリコ
ン膜や、酸化シリコン膜と窒化シリコン膜の多層膜を使
用することもできる。層間絶縁物116、ゲイト絶縁膜
110をエッチングして、ソース領域107、ドレイン
領域108のコンタクトホールを形成する。これらのコ
ンタクトホールにチタン、アルミニウムの多層膜を形成
して、パターニングして、上層配線・電極117、11
8をそれぞれ形成する。
【0057】最後に、水素雰囲気中で、300℃の温度
で加熱処理して、薄膜トランジスタが完成される。
【0058】本実施例では、酸化シリコン104を形成
してから、薄膜トランジスタを完成するまで、活性層1
07(結晶シリコン膜106)の表面を露出しないよう
にしたため、表面の汚染を防止することができ、レーザ
ーアニールによって発生するリッジを抑制するためのキ
ャップ層として機能させることができる。
【0059】更に、酸化シリコン104の膜厚を使用す
るレーザー光の波長に対する反射防止膜として機能する
ように制御したため、レーザーエネルギーを有効に供与
することができる。
【0060】〔実施例2〕 図3、図4は実施例2の薄
膜トランジスタの作製工程を説明する断面図であり、図
3(A)に示すように、ガラス基板201(コーニング
1737又はコーニング7059)上に、スパッタ法に
より、下地膜202として酸化シリコン膜を1000〜
5000Åの厚さ、例えば、1200Åの厚さに成膜す
る。次に、プラズマCVD法により、非晶質シリコン膜
203を500Åの厚さに成膜する。ここで、下地膜2
02、非晶質シリコン膜203を連続的に成膜するのが
好ましい。
【0061】次に、熱酸化法により、非晶質シリコン膜
203の表面に数10Åの膜厚のシリコン熱酸化膜20
4を形成する。熱酸化時の雰囲気、圧力等の条件は適宜
に選択すればよいが、加熱温度、時間は非晶質シリコン
膜203が結晶化せず、かつガラス基板201が変形し
ないように制御する必要がある。この酸化工程におい
て、非晶質シリコン膜203と熱酸化シリコン膜204
との界面は、最終的な薄膜トランジスタの状態まで、そ
のまま保持されて、この界面特性を良好に保つことがで
きるので、薄膜トランジスタの特性を良好にすることが
できる。
【0062】次に、シリコン熱酸化膜204の表面に、
プラズマCVD法又は、減圧CVD法により、酸化シリ
コン膜205を成膜する。なお、シリコン熱酸化膜20
4と酸化シリコン膜205が一体となって、金属元素を
導入する際のマスク膜として機能させると共に、レーザ
ーアニールの際に、レーザー光に対する反射防止膜とし
て機能させるために、使用するレーザーの波長に対応し
て、シリコン熱酸化膜204と酸化シリコン膜205と
積層膜の膜厚を制御する必要がある。
【0063】図3(B)に示すように、酸化シリコン膜
205とシリコン熱酸化膜204をエッチングして、紙
面に垂直な方向に長手方向を有する矩形状の開孔部20
6を形成する。この際に、活性層形成工程以降のアライ
メント用のマーカを形成することもできる。
【0064】次に、酸化シリコン膜205の開孔部20
6により露出されている非晶質シリコン膜203の表面
を酸化して、図示しない酸化薄膜を10〜50Å程度形
成する。この酸化薄膜により、非晶質シリコン膜203
の表面特性が改善されて、水溶液を弾かなくすることが
できる。酸化薄膜の形成方法には、酸素雰囲気中で紫外
線を照射する方法、オゾン水、過酸化水素水に基板を浸
す方法を採用することができる。
【0065】この状態でシリコンの結晶化を助長する金
属元素であるニッケルを含んだ溶液を塗布する。本実施
例では、1〜100ppmの酢酸ニッケル水溶液をスピ
ンコート法を用いて塗布して、極薄い酢酸ニッケル薄膜
207を形成する。これにより、酸化シリコン膜104
の開孔部104aにおいて、非晶質シリコン膜203の
表面にニッケルが接して保持された状態が実現される。
【0066】図3(C)に示すように、窒素雰囲気中に
おいて、550℃、8時間の加熱処理をする。酢酸ニッ
ケル薄膜207は400℃で分解して、開孔部207か
らニッケル元素が非晶質シリコン膜203中に拡散す
る。ニッケルが拡散するのに伴って、矢印で示すように
非晶質シリコン膜203が結晶化(横成長)されて、結
晶性シリコン膜208が形成される。
【0067】図3(D)に示すように、結晶性シリコン
膜208において、開口部206の直下の領域は縦成長
した領域208aであり、その周辺の領域は横成長した
領域208bである。
【0068】図3(D)に示すようにシリコン熱酸化膜
204、酸化シリコン膜205を除去しないで、レーザ
ーアニールをして、結晶性シリコン膜208の結晶性を
向上させる。本実施例では、KrFエキシマレーザー
(波長248nm)、又はXeClエキシマレーザー
(波長304nm)を照射する。この際に、結晶性シリ
コン膜208の表面には、シリコン熱酸化膜204、酸
化シリコン膜205から成るキャップ層が存在するた
め、リッジが発生するのが抑制される。また、シリコン
熱酸化膜204、酸化シリコン膜205の積層膜の膜厚
を500Åとしたため、図5に示すように波長248n
mの光に対して反射防止膜として機能するため、結晶性
シリコン膜208にレーザーエネルギーを効率良く供与
することができる。
【0069】なお、レーザーアニール工程の前に、ニッ
ケルが高濃度に存在する酸化シリコン膜205の表面を
数10〜数100Å程度の厚さ除去するとよい。この場
合には、先ずメガソニック等で洗浄して、希フッ酸によ
りエッチングすればよい。更に、この際に、シリコン熱
酸化膜204と酸化シリコン膜205との積層膜の膜厚
を使用するレーザーに対する反射防止膜として機能する
ようにエッチングするとよい。このため、このエッチン
グ工程で除去する厚さを考慮して、酸化シリコン膜20
5の膜厚を決定するとよい。
【0070】次に、図3(E)に示すように、次に、シ
リコン熱酸化膜204、酸化シリコン膜205が積層さ
れた状態で、結晶性シリコン膜208を島状にエッチン
グして、活性層209を形成する。なお、エッチングさ
れたシリコン熱酸化膜204、酸化シリコン膜205か
らなる積層膜はゲイト絶縁膜を構成する。
【0071】図3(F)に示すように、エッチングの終
了後に、プラズマCVD法、又は減圧CVD法により、
酸化シリコン膜210を1000Åの厚さに成膜する。
これらのシリコン熱酸化膜204、酸化シリコン膜20
5と210とが一体となって、ゲイト絶縁膜として機能
する。
【0072】図4(A)に示すように、シリコン熱酸化
膜204、酸化シリコン膜205、210から成る積層
膜211の表面に、ゲイト電極212を構成するアルミ
ニウム膜をスパッタ法により5000Åの厚さに堆積
し、パターニングする。なお、アルミニウムには、予
め、スカンジウムを0.2重量%含有させて、後の加熱
工程等において、ヒロックやウィスカーが発生するのを
抑制するとよい。
【0073】次に、アルミニウム膜の表面を陽極酸化し
て、緻密な陽極酸化物213を極薄く形成する。次に、
アルミニウム膜の表面にレジストのマスク214を形成
する。この際に、アルミニウム膜の表面に緻密な陽極酸
化物213が形成されているため、レジストのマスク2
13を密着させて形成することができる。レジストのマ
スク214を使用して、アルミニウム膜をエッチングし
て、ゲイト電極212を形成する。
【0074】図4(B)に示すように、レジストのマス
ク214を残したまま、ゲイト電極212を陽極酸化し
て、多孔質の陽極酸化物215をゲイト電極212の側
面に4000Åの厚さに形成する。
【0075】図4(C)に示すように、レジストのマス
ク214を剥離して、ゲイト電極212を電解溶液中で
再び陽極酸化して、緻密な陽極酸化物216を1000
Åの厚さに形成する。
【0076】陽極酸化物の作り分けは、使用する電解溶
液を変えればよく、多孔質の陽極酸化物215を形成す
る場合には、クエン酸、シュウ酸、クロム酸又は硫酸を
3〜20%含有した酸性溶液を使用する。他方、緻密な
陽極酸化物216を形成する場合には、酒石酸、ほう
酸、又は硝酸が3〜10%含有されたエチレングリコー
ル溶液をPHを7程度に調整した電解溶液を使用する。
【0077】図4(D)に示すように、ゲイト電極21
2及びその周囲の多孔質の陽極酸化物215、緻密な陽
極酸化物216をマスクにして、シリコン熱酸化膜20
4、酸化シリコン膜205、210から成る積層膜21
1をエッチングして、ゲイト絶縁膜217を形成する。
【0078】図4(E)に示すように、多孔質の陽極酸
化物215を除去する。イオンドーピング法により、ゲ
イト電極212、緻密な陽極酸化物216、及びゲイト
絶縁膜217をマスクにして、活性層209に不純物を
注入する。本実施例では、Pチャネル型TFTを形成す
るには、ドーピングガスにフォスヒィン(PH3 )を使
用して、燐イオンをドーピングする。
【0079】ドーピング工程において、ゲイト絶縁膜2
17は半透過なマスクとして機能するために、ゲイト絶
縁膜217に覆われていない領域は高濃度に不純物が注
入されて、ソース領域218、ドレイン領域219が形
成される。また、ゲイト絶縁膜217のみに覆われてい
る領域は、低濃度不純物領域220、221が形成され
て、ゲイト電極212の直下の領域は不純物が注入され
ないために、チャネル領域222が形成される。
【0080】低濃度不純物領域220、221は高抵抗
領域として機能するため、オフ電流の低減に寄与するこ
とになる。特に、ドレイン領域219側の低濃度不純物
領域221はLDD領域と呼ばれいてる。また、緻密な
陽極酸化物216を十分に厚くすることにより、緻密な
陽極酸化物216の直下の領域をオフセット領域とする
こともでき、オフ電流をより低減することができる。
【0081】ドーピング工程の後に、図4(F)に示す
ように、プラズマCVD法によって、層間絶縁物223
として酸化シリコン膜を5000Åの厚さに成膜する。
なお、層間絶縁物223には、酸化シリコン膜の単層膜
の代わりに、窒化シリコン膜の単層膜、又は酸化シリコ
ン膜と窒化シリコン膜の積層膜を使用してもよい。
【0082】次に、ドライエッチング法によって酸化シ
リコン膜から成る層間絶縁物223をエッチングして、
ソース領域218、ドレイン領域219それぞれにコン
タクトホールを形成する。これらのコンタクトホール
に、アルミニウム膜を4000Åの厚さにスパッタリン
グ法によって成膜し、これをエッチングして、上層配線
・電極224、225を形成する。
【0083】最後に、水素雰囲気中で、350℃の温度
で加熱処理する。以上の工程を経て、薄膜トランジスタ
が完成される。
【0084】本実施例では、シリコン熱酸化膜204を
形成してから、薄膜トランジスタが完成された状態ま
で、活性層209(結晶シリコン膜208)の表面を露
出しないようにしたため、表面の汚染を防止することが
できる。
【0085】また、実施例1では、活性層の表面にCV
D法によって酸化シリコン膜を形成するようにしている
が、本実施例では、活性層209の表面に熱酸化膜を成
長するようにしたため、ゲイト絶縁膜と活性層との界面
をより良好にすることができ、より特性の優れた薄膜ト
ランジスタを得ることができる。
【0086】また、本実施例では、レーザーアニールの
際に、シリコン熱酸化膜204、酸化シリコン膜205
から成る積層膜をリッジの発生を抑制するためのキャッ
プ層して機能させると同時に、使用するレーザー光の波
長に対する反射防止膜として機能するように制御したた
め、レーザーエネルギーを効率良く結晶性シリコン膜2
08に供与することがてきる。
【0087】〔実施例3〕 本実施例を図1に従って説
明する。図1(A)に示すようにガラス基板101上
に、下地膜102として酸化シリコン膜を3000Åの
厚さにスパッタ法で成膜する。そしてその上に非晶質シ
リコン膜103をプラズマCVD法または減圧熱CVD
法で500Åの厚さに成膜する。
【0088】さらに、プラズマCVD法又は減圧CVD
法により、酸化シリコン膜104を成膜する。なお、下
地膜102、非晶質シリコン膜103、酸化シリコン膜
104を連続的に成膜するのが好ましい。特に、非晶質
シリコン膜103と酸化シリコン膜104との界面は、
最終的な薄膜トランジスタの状態まで、そのまま保持さ
れ、この界面特性が薄膜トランジスタの特性を左右する
ため、非晶質シリコン膜103、酸化シリコン膜104
の成膜には、特に注意が必要である。
【0089】公知のエッチング法により、酸化シリコン
膜104に紙面に垂直な方向に長手方向を有する矩形状
の開孔部104aを形成する。この際に、活性層形成以
降の目印としてのアライメント用のマーカを形成するこ
とができる。
【0090】酸化シリコン膜104の開孔部104aに
より露出されている非晶質シリコン膜103の表面を酸
化して図示しない酸化薄膜を10〜50Å程度形成す
る。この酸化薄膜により、非晶質シリコン膜103の表
面特性が改善されて、水溶液を弾かなくすることができ
る。酸化薄膜の形成方法には、酸素雰囲気中で紫外線を
照射する方法、オゾン水、過酸化水素水に基板を浸す方
法を採用することができる。
【0091】次に、1〜100ppmの酢酸ニッケル水
溶液をスピンコート法を用いて塗布して、極薄い酢酸ニ
ッケル薄膜105を形成する。これにより、酸化シリコ
ン膜104の開孔部104aにおいて、非晶質シリコン
膜103の表面に、ニッケルが接して保持された状態が
実現される。
【0092】図1(B)に示すように、窒素雰囲気中に
おいて、550℃、4時間の加熱処理をする。酢酸ニッ
ケル薄膜105は400℃で分解して、酸化シリコン膜
104の開孔部104aから、ニッケル元素が非晶質シ
リコン膜103中に拡散する。ニッケルが拡散するのに
伴って、矢印で示すように非晶質シリコン膜103が結
晶化(横成長)されて、結晶性シリコン膜106が形成
される。
【0093】図1(C)に示すように、結晶性シリコン
膜106において、酢酸ニッケル薄膜105の直下の領
域は縦成長した領域106aであり、その周辺の領域は
横成長した領域106bである。
【0094】図1(D)に示すように、次に、酸化シリ
コン膜104と共に、結晶性シリコン膜106をエッチ
ングして、活性層107を形成する。なお、エッチング
された酸化シリコン膜104はゲイト絶縁膜として機能
する。エッチングの終了後に、プラズマCVD法、又は
減圧CVD法により、酸化シリコン膜109を1000
Åの厚さに成膜する。これらの酸化シリコン膜104と
109が一体となって、ゲイト絶縁膜として機能する。
【0095】以下、図2に示す実施例1の薄膜トランジ
スタの作製方法、又は図4に示す実施例2の薄膜トラン
ジスタの作製方法に従って、薄膜トランジスタを完成さ
せればよい。
【0096】また、本実施例では、結晶化工程の後に、
レーザーアニールを実施しないため、ゲイト絶縁膜の最
下層を構成する酸化シリコン膜104の膜厚は、酢酸ニ
ッケル溶液を塗布する際のバリア膜として機能する程度
の膜厚であればよい。また、酸化シリコン膜104を非
晶質シリコン膜103を熱酸化して形成してもよい。こ
の場合に、十分な厚さの酸化シリコン膜104を得られ
ない場合には、熱酸化膜の表面に、プラズマCVD法、
減圧CVD法により酸化シリコン膜、窒化シリコン膜を
堆積して、所望の膜厚にすればよい。
【0097】本実施例では、ゲイト絶縁膜の下層を酸化
シリコン膜104で形成したが、窒化シリコン膜で形成
することも可能である。また、ゲイト絶縁膜の上層を構
成する酸化シリコン109の代わりに、窒化シリコン膜
を堆積してもよい。
【0098】本実施例では、酸化シリコン104を形成
してから、薄膜トランジスタを完成するまで、活性層1
07(結晶シリコン膜106)の表面を露出しないよう
にしたため、表面の汚染を防止することができる。さら
に、レーザーアニールによって発生するリッジを抑制す
るためのキャップ層として機能させることができる。
【0099】
【発明の効果】本発明に係る半導体装置の作製方法おい
て、ゲイト絶縁膜の最下層を構成する第1の絶縁膜を金
属元素を非晶質シリコン膜に導入する際のバリア膜とし
て機能させて、活性層を形成するシリコン膜は結晶化さ
れた以降は、その表面を第1の絶縁膜に被覆するように
したために、結晶性シリコン膜の表面の汚染防止するこ
とができる。
【0100】特に、第1の絶縁膜を非晶質シリコン膜を
熱酸化して、シリコン熱酸化膜とすると、活性層(結晶
性シリコン膜)/ゲイト絶縁膜(第1の絶縁膜)界面の
特性を結晶性シリコン/CVDシリコン酸化膜の界面の
特性よりも良好にすることが
【0101】更に、本発明では、結晶性シリコンの表面
に第1の絶縁膜を存在させた状態で、レーザーアニール
を実施するようにしたため、リッジの発生を抑制するこ
とができる。さらに、第1の絶縁膜の膜厚を適宜に制御
することにより、、レーザー光に対する反射防止膜とし
て機能させることができ、レーザーアニールを効率良く
実施することができる。
【図面の簡単な説明】
【図1】 実施例1の薄膜トランジスタの作製工程を示
す断面図である。
【図2】 実施例1の薄膜トランジスタの作製工程を示
す断面図である。
【図3】 実施例2の薄膜トランジスタの作製工程を示
す断面図である。
【図4】 実施例2の薄膜トランジスタの作製工程を示
す断面図である。
【図5】 波長248nmの光に対する酸化シリコン、
窒化シリコンからの反射光の強度の理論曲線図である。
【図6】従来例のシリコン膜の結晶化工程を示す断面図
である。
【符号の説明】
103 非晶質シリコン膜 104 酸化シリコン膜 105 酢酸ニッケル薄膜 106 結晶性シリコン膜 107 活性層 109 酸化シリコン膜 203 非晶質シリコン膜 204 シリコン熱酸化膜 204 酸化シリコン膜 207 酢酸ニッケル薄膜 208 結晶性シリコン膜 209 活性層 210 酸化シリコン膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/78 627G

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に形成された非晶質シリコン膜
    を金属元素の触媒作用により結晶化させる工程を有する
    半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記絶縁膜と前記結晶性シリコン膜とを積層させた状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項2】絶縁基板上に形成された非晶質シリコン膜
    を金属元素の触媒作用により結晶化させる工程を有する
    半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記金属元素が高濃度に含有する前記第1の絶縁膜の表
    面を除去する工程と、 前記絶縁膜と前記結晶性シリコン膜とを積層させた状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項3】請求項1又は請求項2において、前記第1
    の絶縁膜は酸化シリコン膜であることを特徴とする半導
    体装置の作製方法。
  4. 【請求項4】請求項1又は請求項2において、前記第1
    の絶縁膜は窒化シリコン膜であることを特徴とする半導
    体装置の作製方法。
  5. 【請求項5】請求項1又は請求項2において、前記第1
    の絶縁膜を形成する工程において、少なくとも前記第1
    の絶縁膜と前記非晶質シリコン膜の界面に、熱酸化によ
    り酸化シリコンを形成することを特徴とする半導体装置
    の作製方法。
  6. 【請求項6】請求項1又は請求項2において、前記第2
    の絶縁膜は酸化シリコン膜であることを特徴とする半導
    体装置の作製方法。
  7. 【請求項7】請求項1又は請求項2において、前記第2
    の絶縁膜は窒化シリコン膜であることを特徴とする半導
    体装置の作製方法。
  8. 【請求項8】請求項1または請求項7において、金属元
    素として、Fe、Co、Ni、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた一種または複
    数種類の元素が用いられることを特徴とする半導体装置
    の作製方法。
  9. 【請求項9】絶縁基板上に形成された非晶質シリコン膜
    を金属元素の触媒作用により結晶化させる工程を有する
    半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記結晶性シリコン膜にレーザーを照射する工程と、 前記絶縁膜と前記結晶性シリコン膜とが積層された状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  10. 【請求項10】絶縁基板上に形成された非晶質シリコン
    膜を金属元素の触媒作用により結晶化させる工程を有す
    る半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記結晶性シリコン膜にレーザーを照射する工程と、 前記絶縁膜と前記結晶性シリコン膜が積層された状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有し、 前記第1の絶縁膜の膜厚は、前記レーザーの波長におけ
    る反射防止膜として機能する膜厚であることを特徴とす
    る半導体装置の作製方法。
  11. 【請求項11】絶縁基板上に、結晶性シリコン膜から成
    る活性層を形成する工程と、 前記活性層の表面にゲイト絶縁膜を形成する工程とを有
    する半導体装置の作製方法において、 前記非晶質シリコン膜上に、前記ゲイト絶縁膜の下層を
    構成する第1の絶縁膜を形成する工程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記結晶性シリコン膜にレーザーを照射する工程と、 前記絶縁膜と前記結晶性シリコン膜が積層された状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有し、 前記ゲイト絶縁膜は、第1の絶縁膜と第2の絶縁膜の積
    層膜から構成され、 前記第1の絶縁膜は膜厚は、前記ゲイト絶縁膜の膜厚以
    下であり、且つ前記レーザーの波長における反射防止膜
    として機能する膜厚であることを特徴とする半導体装置
    の作製方法。
  12. 【請求項12】請求項9乃至11において、前記レーザ
    ー照射工程は、KrFエキシマレーザーを照射する工程
    であり、前記第1の絶縁膜は膜厚が300〜600Åの
    酸化シリコン膜であることを特徴とする半導体装置の作
    製方法。
  13. 【請求項13】請求項9乃至11において、前記レーザ
    ー照射工程は、KrFエキシマレーザーを照射する工程
    であり、前記第1の絶縁膜は膜厚が250〜500Åの
    窒化シリコン膜であることを特徴とする半導体装置の作
    製方法。
  14. 【請求項14】請求項9乃至11において、前記レーザ
    ー照射工程は、XeClエキシマレーザーを照射する工
    程であり、前記第1の絶縁膜は膜厚が400〜700Å
    の酸化シリコン膜であることを特徴とする半導体装置の
    作製方法。
  15. 【請求項15】請求項9乃至11において、前記レーザ
    ー照射工程は、XeClエキシマレーザーを照射する工
    程であり、前記第1の絶縁膜は膜厚が350〜600Å
    の窒化シリコンであることを特徴とする半導体装置の作
    製方法。
  16. 【請求項16】請求項9乃至11において、前記絶縁膜
    を形成する工程において、少なくとも前記非晶質シリコ
    ン膜の界面に、熱酸化により酸化シリコンを形成するこ
    とを特徴とする半導体装置の作製方法。
  17. 【請求項17】請求項9乃至11において、金属元素と
    して、Fe、Co、Ni、Ru、Rh、Pd、Os、I
    r、Pt、Cu、Auから選ばれた一種または複数種類
    の元素が用いられることを特徴とする半導体装置の作製
    方法。
  18. 【請求項18】絶縁基板上に形成された非晶質シリコン
    膜を金属元素の触媒作用により結晶化させる工程を有す
    る半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記金属元素を高濃度に含有する前記第1の絶縁膜の表
    面を除去する工程と、 前記結晶性シリコン膜にレーザーを照射する工程と、 前記絶縁膜と前記結晶性シリコン膜とが積層された状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  19. 【請求項19】絶縁基板上に形成された非晶質シリコン
    膜を金属元素の触媒作用により結晶化させる工程を有す
    る半導体装置の作製方法において、 前記非晶質シリコン膜上に、第1の絶縁膜を形成する工
    程と、 前記絶縁膜に開孔部を形成して、前記非晶質シリコン膜
    の表面を選択的に露出させる工程と、 該工程により露出された表面から前記非晶質シリコン膜
    に前記金属元素を導入する工程と、 前記非晶質シリコン膜を結晶化させて、結晶性シリコン
    膜を形成する工程と、 前記結晶性シリコン膜にレーザーを照射する工程と、 前記金属元素を高濃度に含有する前記第1の絶縁膜の表
    面を除去する工程と、 前記絶縁膜と前記結晶性シリコン膜が積層された状態
    で、前記結晶性シリコン膜を島状にエッチングして活性
    層を形成する工程と、 第2の絶縁膜を形成する工程と、 を有し、 前記第1の絶縁膜の表面を除去する工程において、前記
    第1の絶縁膜の膜厚を前記レーザーの波長における反射
    防止膜として機能する膜厚とすることを特徴とする半導
    体装置の作製方法。
  20. 【請求項20】請求項18又は請求項19至において、
    金属元素として、Fe、Co、Ni、Ru、Rh、P
    d、Os、Ir、Pt、Cu、Auから選ばれた一種ま
    たは複数種類の元素が用いられることを特徴とする半導
    体装置の作製方法。
JP33813095A 1995-11-30 1995-11-30 半導体装置の作製方法 Expired - Fee Related JP3917205B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP33813095A JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法
US08/757,112 US5966596A (en) 1995-11-30 1996-12-02 Method of fabricating semiconductor devices by crystallizing amorphous silicon with nickel
US09/379,702 US7573110B1 (en) 1995-11-30 1999-08-24 Method of fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33813095A JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH09153457A true JPH09153457A (ja) 1997-06-10
JP3917205B2 JP3917205B2 (ja) 2007-05-23

Family

ID=18315200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33813095A Expired - Fee Related JP3917205B2 (ja) 1995-11-30 1995-11-30 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US5966596A (ja)
JP (1) JP3917205B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054415A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US7615421B2 (en) 2004-08-24 2009-11-10 Samsung Mobile Display Co., Ltd. Method for fabricating thin film transistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077752A (en) * 1995-11-20 2000-06-20 Telefonaktiebolaget Lm Ericsson Method in the manufacturing of a semiconductor device
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7151017B2 (en) * 2001-01-26 2006-12-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
TWI293511B (en) * 2006-01-05 2008-02-11 Chunghwa Picture Tubes Ltd Methods for fabricating a polysilicon layer and a thin film transistor
US8338278B2 (en) * 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
US20120032339A1 (en) * 2010-08-04 2012-02-09 Nanya Technology Corporation Integrated circuit structure with through via for heat evacuating
US8995218B2 (en) 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150380526A1 (en) * 2014-06-27 2015-12-31 Applied Materials, Inc. Methods for forming fin structures with desired dimensions for 3d structure semiconductor applications

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671820A (en) * 1970-04-27 1972-06-20 Rudolph R Haering High voltage thin-film transistor
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
DE3277101D1 (en) * 1981-08-19 1987-10-01 Hitachi Ltd Polycrystalline thin-film transistor,integrated circuit including such transistors and a display device including such a circuit
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH034564A (ja) 1989-06-01 1991-01-10 Seiko Epson Corp 半導体装置の製造方法
JP2917388B2 (ja) 1990-04-05 1999-07-12 セイコーエプソン株式会社 半導体装置の製造方法
JP2700277B2 (ja) * 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3057770B2 (ja) 1991-01-25 2000-07-04 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US5289030A (en) * 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
TW223178B (en) * 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
US5406106A (en) * 1992-06-24 1995-04-11 Matsushita Electric Industrial Co., Ltd. Semiconductor Bi-MIS device and method of manufacturing the same
JPH06232069A (ja) 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5985741A (en) * 1993-02-15 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3300153B2 (ja) 1993-02-15 2002-07-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5985704A (en) 1993-07-27 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5596218A (en) * 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
TW272319B (ja) 1993-12-20 1996-03-11 Sharp Kk
JP3190512B2 (ja) 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
US5498904A (en) 1994-02-22 1996-03-12 Sanyo Electric Co., Ltd. Polycrystalline semiconductive film, semiconductor device using the same and method of manufacturing the same
JP2664634B2 (ja) 1994-02-24 1997-10-15 株式会社ジーティシー 薄膜半導体素子およびその製法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
US5508532A (en) * 1994-06-16 1996-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with braded silicon nitride
TW280943B (ja) 1994-07-15 1996-07-11 Sharp Kk
JP3192555B2 (ja) 1994-07-15 2001-07-30 シャープ株式会社 半導体装置の製造方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) * 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
US5756364A (en) * 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3883592B2 (ja) 1995-08-07 2007-02-21 株式会社半導体エネルギー研究所 レーザ照射方法および半導体作製方法および半導体装置の作製方法および液晶電気光学装置の作製方法
US6027960A (en) * 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
JP3917205B2 (ja) * 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6133605A (en) * 1997-03-19 2000-10-17 Citizen Watch Co., Ltd. Semiconductor nonvolatile memory transistor and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054415A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US7375396B2 (en) 2004-08-13 2008-05-20 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
JP2008153679A (ja) * 2004-08-13 2008-07-03 Samsung Sdi Co Ltd 薄膜トランジスタ
US7452762B2 (en) 2004-08-13 2008-11-18 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
US7615421B2 (en) 2004-08-24 2009-11-10 Samsung Mobile Display Co., Ltd. Method for fabricating thin film transistor

Also Published As

Publication number Publication date
US7573110B1 (en) 2009-08-11
JP3917205B2 (ja) 2007-05-23
US5966596A (en) 1999-10-12

Similar Documents

Publication Publication Date Title
US5523257A (en) Mis semiconductor device and method of fabricating the same
US8017506B2 (en) Semiconductor device and method for forming the same
KR100303110B1 (ko) 반도체장치및제조방법
KR100329303B1 (ko) 반도체장치제조방법
JP3173760B2 (ja) 半導体装置の作製方法
JP3212060B2 (ja) 半導体装置およびその作製方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
KR100305415B1 (ko) 에칭재료와에칭방법및전자장치제조방법
US20020036289A1 (en) Liquid crystal display element and method of manufacturing the same
JP3917205B2 (ja) 半導体装置の作製方法
JPH09213630A (ja) 半導体装置の作製方法
KR19980071529A (ko) 반도체 장치의 제작 방법
TW463378B (en) Method of manufacturing semiconductor device
JP2873669B2 (ja) 半導体装置およびその作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP2776276B2 (ja) 薄膜トランジスタの製造方法
JPH08213316A (ja) 半導体薄膜の作製方法
US6482682B2 (en) Manufacturing method for improving reliability of polysilicon thin film transistors
JPH06216156A (ja) Mis型半導体装置とその作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JPH06216157A (ja) Mis型半導体装置の作製方法
JP2863851B2 (ja) 半導体装置の作製方法
JP4321828B2 (ja) 半導体装置の作製方法
JP2000150907A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees