KR19980071529A - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR19980071529A
KR19980071529A KR1019980005251A KR19980005251A KR19980071529A KR 19980071529 A KR19980071529 A KR 19980071529A KR 1019980005251 A KR1019980005251 A KR 1019980005251A KR 19980005251 A KR19980005251 A KR 19980005251A KR 19980071529 A KR19980071529 A KR 19980071529A
Authority
KR
South Korea
Prior art keywords
film
metal element
manufacturing
semiconductor device
region
Prior art date
Application number
KR1019980005251A
Other languages
English (en)
Other versions
KR100472159B1 (ko
Inventor
히사시 오타니
Original Assignee
야마자키 순페이
한도타이 에네루기 겐큐쇼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자키 순페이, 한도타이 에네루기 겐큐쇼 주식회사 filed Critical 야마자키 순페이
Publication of KR19980071529A publication Critical patent/KR19980071529A/ko
Application granted granted Critical
Publication of KR100472159B1 publication Critical patent/KR100472159B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

결정성이 양호한 결정성 규소막의 제작 방법을 제공한다. 비정질 규소막의 결정화를 조장하는 금속 원소로서 니켈 등의 원소를 사용할 때에, 비정질 규소막 표면에서 튀겨지는 용액에 니켈을 함유시킨다. 그리고, 비정질 규소막의 일부를 제거하여, 그 부분만큼 용액을 유지시킨다. 이렇게 해서, 선택적으로 니켈 원소를 비정질 규소막 일부에 도입하고, 그 위에 가열 처리를 함으로써, 기판에 평행한 방향으로 결정 성장을 진행시킨다.

Description

반도체 장치의 제작 방법
본 명세서에서 개시하는 발명은 결정성을 갖는 반도체를 사용한 반도체 장치의 제작 방법에 관한다.
박막 반도체를 사용한 박막 트랜지스터 (이하 TFT)가 알려지고 있다. 이 TFT는 기판 상에 박막 반도체를 형성하고, 이 박막 반도체를 사용하여 구성되는 것이다. 이 TFT는 각종 집적 회로에 이용되고 있지만, 특히 상기 광학 장치 특히 액티브 매트릭스형 액정 표시 장치의 각 화소가 설치된 스위칭 소자, 주변 회로 부분에 형성되는 드라이버 소자로서 주목되고 있다.
종래, TFT에 이용되는 박막 반도체로서는 비정질 규소막을 사용하고 있었지만, 보다 고성능을 얻기 위해서 결정성을 갖는 규소막(결정성 규소막)을 사용하는 것이 시도되고 있다.
결정성 규소막을 사용한 TFT는 비정질 규소막을 사용한 것과 비교하여 2자릿수 이상의 고속 동작이 가능해지고, 지금까지 외부 부착 IC 회로에 의해서 구성되어 있던 액정 표시 장치의 주변 구동 회로를 액티브 매트릭스 회로와 동일기판상에 제작할 수 있다.
종래의 결정성 규소막은 비정질 규소막을 플라즈마 CVD법이나 감압열 CVD법으로 성막 한 후, 가열 처리 또는 레이저광의 조사를 행하고 결정화시킴으로서 얻어지고 있다.
그러나, 가열에 의해 결정화하는 방법은 넓은 면적에 걸쳐 결정성 규소 박막을 얻을 수 있는 특징을 갖고 있으면서,
(1) 높은 가열 온도가 필요로 된다. (유리 기판의 이용이 곤란하다)
(2) 얻어지는 결정성이 충분하지 않다.
라는 문제를 갖고 있다.
한편, 레이저광 조사에 의한 방법은 기판에 유리 기판을 이용할 수 있다고 하는 우위성이 있지만, 생산성이나 대면적에 대한 처리가 곤란하다는 문제가 있다.
그래서, 본 발명인 등은 비정질 규소막에 니켈이나 팔라듐, 납 등의 결정화를 조장하는 금속 원소를 첨가하여, 종래 보다도 낮은 온도의 가열 처리로 결정성 규소막을 얻는 기술을 개발하였다. (특개평 7-130652호 공보 참조)
이 방법에 화의 속도를 올려, 단시간에 결정화할 수 있을 뿐만 아니라 종래의 가열만으로 결정화 방법이나 레이저광 조사만에 의한 비정질막의 결정화와 비교하면, 넓은 면적에 걸쳐 높은 결정성을 균일하게 얻을 수 있게 되었다.
상술한 금속 원소를 이용한 결정화 방법의 개략을 이하에 나타낸다. 우선 도 5a에 도시하는 바와 같이, 유리 기판(501)상에 기초막으로서 산화규소막(502)을 성막하고, 또한 비정질 규소막(503)을 성막한다.
다음에 산소 분위기 중에 있어 UV 광을 조사하여, 비정질 규소막(503) 표면에 매우 얇은 산화막을 형성한다. 이것은 후에 도입되는 니켈을 포함한 용액이 비정질 규소막 표면에서 튀겨지는 것을 막기 위함이다.
다음에 산화규소막으로 이루어지는 마스크(504)를 형성한다. 그리고 마스크(504)에 개구(505)를 형성한다. 다음에 니켈을 포함한 용액을 도포하고, 또한 스핀 코터에 의해 여분의 용액을 불어 날려 버림으로써 (506) 나타내듯이 용액이 미량으로 유지된 상태를 얻는다. (도 5b)
다음에 가열 처리를 하고, (508) 에서 나타내는 기판에 평행 방향으로 결정 성장을 하게 한다.
이 때, 산화규소막으로 이루어지는 마스크(504)가 존재하고 있는 관계로 성장이 저해된다.
이것은 마스크(504)와 규소막 사이에 작용하는 응력이 관계한다고 생각되지만 상세한 것은 불명이다.
이 문제를 회피하기 위해서, 도 5b 상태 후, 마스크(504)를 제거하고, 그 후에 가열 처리를 하는 것을 생각할 수 있다. 그러나 그 경우, 니켈도 동시에 제거되어, 그 후의 결정화에 영향을 미친다.
본 명세서에서 개시하는 발명은 이상에 서술된 문제를 해결하기 위한 것이다.
즉, 본원은 상술한 기판에 평행한 방향으로 결정 성장에서의 장해를 제거한 기술을 제공하는 것을 과제로 한다.
본 명세서에서 개시하는 발명의 하나는, 절연 표면을 갖는 기판 상에 형성된 비정질 규소막의 일부를 제거하여, 규소의 결정화를 조장하는 금속 원소를 도입하기 위한 영역을 형성하는 공정과, 상기 금속 원소를 첨가하기 위한 영역에 해당 금속 원소를 선택적으로 유지시키는 공정과, 가열 처리를 하여, 상기 금속 원소 첨가 영역에서 기판에 평행한 방향으로 결정 성장을 하게 하는 공정을 갖는 것을 특징으로 한다.
또한 상기 구성에 있어서, 해당 금속 원소의 도입은 금속 원소를 포함하는 용액을 도포 함으로서 행해지고, 해당 금속 원소의 선택적 유지는 규소막의 상기 용액에 대한 발수성를 이용하여 행하여지는 것을 특징으로 한다.
또한 상기 구성에 있어서, 결정 성장 때, 결정 성장이 행하여지는 영역은 그 표면이 노정하고 있는 것을 특징으로 한다.
또한 다른 발명으로서, 비정질 규소막 표면에서 규소의 결정화를 조장하는 금속 원소를 도입하는 방법으로, 비정질 규소막 표면에서 소수성을 선택적으로 제어함으로써 해당 금속 원소의 도입량을 위치적으로 제어하는 것을 특징으로 한다.
이것은, 비정질 규소막 표면의 소수성을 위치적으로 제어함으로써 금속 원소의 도입을 선택적으로 하는 것이다.
예를 들면, 비정질 규소막 일부에 산화막을 형성한다. 그러면, 그 영역의 습성이 향상된다. 그리고, 그 상태로 금속 원소를 포함한 용액 도포함으로써, 그 영역만큼 해당 금속 원소를 도입하거나, 그 영역만큼 해당 금속 원소의 도입량을 많게 할 수가 있다.
규소의 결정화를 조장하는 금속 원소로서는, Ni를 이용하는 것이 그 효과나 재현성면에서 가장 바람직하다.
또한 이 금속 원소로서는, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 일종 또는 복수 종류의 원소를 이용할 수 있다.
출발막으로서는, 비정질 규소막 대신에 규소 화합물로 이루어지는 비정질막을 이용할 수 있다. 예를 들면, Six Ge1-x (0x1)로 나타내는 비정질막을 사용할 수 있다.
도 1a 내지 도 1c는 본 발명의 결정화 때에 금속 원소의 첨가를 행하는 개구 부근을 도시하는 단면도.
도 2a 내지 도 2d는 실시예 1의 박막 트랜지스터의 제작 공정을 도시하는 도면.
도 3a 내지 도 3d는 실시예 1의 박막 트랜지스터의 제작 공정을 도시하는 도면.
도 4a 내지 도 4c는 실시예 1의 박막 트랜지스터의 제작 공정을 도시하는 도면.
도 5a 내지 도 5c는 종래 기술에서의 결정화 방법을 도시하는 도면.
도 6a 내지 도 6f는 실시예 2의 박막 트랜지스터의 제작 공정을 나타내는 도면.
도면의 주요 부호에 대한 설명
100 : 유리 기판 102 : 기초 산화규소막
103 : 규소막 150 : 용액
우선, 비정질 규소막(203)을 성막한다. (도 2a)
그리고, 비정질 규소막(203)의 일부를 제거하여, (205)로 나타내는 금속 원소를 도입하기 위한 영역을 형성한다. (도 2b)
다음에 비정질 규소막(203)에 대하여 발수성(소수성)을 나타내는 니켈 원소를 포함한 용액 (예를 들면 니켈 초산염 용액)을 전면에 도포한다.
용액에 포함시키는 금속 원소량은 그 용액의 종류에도 의존하지만, 개략의 경향으로서는 니켈량으로서 용액에 대하여 1 ppm 내지 200 ppm, 바람직하게는 1 ppm 내지 50 ppm (중량 환산)으로 하는 것이 바람직하다. 이것은 결정화 종료 후에 있어서 막중의 니켈 농도나 내불산성을 감안해 정해지는 값이다.
도 2b의 상태에 있어서는, 도포된 용액은 비정질 규소막 표면에 있어서 튀겨진다.
그리고, 도 2c에 도시하는 바와 같이, 비정질 규소막의 일부가 제거된 영역 (이 영역에서는 기초막(202)이 노정하고 있다)만에 용액이 존재하는 상태가 된다.
이 상태에서는 도 1a에 도시하는 바와 같이, 비정질 규소막(103) 측면에 용액(150)이 존재한 상태로 된다. 여기서, (100)은 유리 기판, (102)는 기초 산화규소막이다.
이 상태에서 가열 처리함으로써, 니켈 원소가 확산하여 (107) (도 2의 경우는 (207)) 로 도시하는 기판에 평행한 방향으로 결정 성장이 진행된다. (도 1a, 도 2d)
이 결정 성장 때, 규소막 표면에는 아무 것도 형성되어 있지 않으므로 (적어도 인위적인 성막이나 처리는 행하여지지 않는다) 결정 성장이 부드럽게 진행된다.
상기의 결정화를 위한 가열 처리의 온도는 550℃ 내지 650℃의 온도에서 선택하는 것이 바람직하다.
이것은 550℃보다도 온도가 낮으면 결정화가 진행되지 않고, 또한 650℃보다도 온도가 높으면 니켈 작용에 의하지 않는 결정화가 진행되어 니켈 작용에 의한 결정화를 저해하기 때문이다.
비정질 규소막의 일부를 제거하고 얻어지는 도 2b (205)에서 도시되는 형상 (길이, 깊이, 폭 등의 치수)은 규소막의 결정성 및 금속 원소의 양을 제어하는데 중요하다.
또한, 도 2에 도시하는 공정에서는, 도 1a 및 도 2b에서 도시하는 공정 이전에 비정질 규소막(203)을 산화시키거나, 비정질 규소막(203)상에 다른 막을 적층시키지 않는 것이 중요하다.
도 1b에 도시하는 바와 같이, 비정질 규소막(103)을 산화시켜, 산화규소막(104)을 형성한 경우, 산화 규소막으로서는 충분한 소수성(발수성)을 얻을 수 없기 때문에, 비정질 규소막 상면에 용액이 남아, 금속 원소 첨가 영역만에 금속 원소를 유지하는 것이 곤란하다.
또한, 그 후의 공정인 결정화 처리를 한 경우, 도 1b와 같이, 산화막과 비정질 규소막 계면의 영향으로, 결정화가 방해되어 양호한 결정성을 얻을 수 없다.
또한, 도 1c에 도시하는 바와 같이, 비정질 표면이 의도하지 않는 영역으로부터의 결정 성장이 진행하여, 특정한 영역에서 기판에 평행한 방향으로의 결정 성장을 저해하는 상태가 발생한다. 왜냐하면, 다른 영역으로부터의 결정 성장이 부딪치면, 거기서 입계가 형성되어 결정 성장은 정지되기 때문이다.
이상에서, 금속 원소를 포함한 용액을 도포하기 전에 비정질 규소막 표면의 더러움 및 자연 산화막을 불산 처리 등으로 제거함으로, 충분한 발수성를 갖는 규소막 표면을 형성하는 것이 바람직하다.
또한, 비정질 규소막 표면의 더러움 및 자연 산화막을 불산 처리 등으로 제거한 뒤에 산화성 분위기 (예를 들면, 공기)에 접촉시키지 않고 용액을 도포하여 그 위에 가열 처리하는 공정이 바람직하다.
(실시예 1)
도 2 내지 도 4에 본 실시예인 박막 트랜지스터의 제작 공정을 도시한다.
우선, 석영 기판(200)상에 기초막(202)으로서 산화 규소막을 30 nmÅ 두께로 성막한다. 또, 석영 기판 표면의 평활성이 좋고, 또한 세정을 충분히 하면, 이 기초막(202)은 특히 필요하지 않다.
또한, 절연 기판으로서는 석영 기판을 사용하였지만, 그 외에, 유리 기판, 표면에 절연막을 성막 한 단결정 실리콘 기판이나 다결정 실리콘 기판을 사용해도 된다.
다음에 결정성 규소막의 출발막이 되는 비정질 규소막(203)을 감압열 CVD 법으로, 60nm 두께로 성막한다. (도 2a)
이 비정질 규소막의 두께는 200nm 이하로 하는 것이 바람직하다.
다음에 비정질 규소막에 205로 도시되는 개구를 형성한다. 개구(205)는 도면의 안 길이 및 앞방향에 긴 방향을 갖는 가늘고 긴 직사각형을 갖고 있다. 이 개구(205)의 폭은 10μm 이상으로 하는 것이 적당하다. 또한 그 끝부분은 후공정에서 형성하고자 하는 활성층의 섬영역으로부터도 떨어지도록 설계한다.
이 개구에 있어서, 기초막인 산화 규소막(202)이 노정한다.
다음에, 비정질 규소막 표면의 더러움 및 자연 산화막을 불산 처리 등으로 제거한다.
그리고 중량 환산으로 10ppm의 니켈 원소를 포함한 초산 니켈 용액을 도포한다. 그리고 도시하지 않은 스피너를 사용하여 스핀 드라이를 행해 비정질 규소막 상면에 존재하는 여분의 용액을 제거한다.
초산 니켈염 용액은 비정질 규소막에 대하여 충분한 발수성를 갖고 있다. 그래서, 니켈 원소가 도 2c의 점선(206)으로 나타내는 상태를 얻을 수 있다.
이 상태에서는, 개구(205)이외의 영역에서는 니켈 초산염 용액은 비정질 규소막 표면에서 튀겨지고 있다. 그리고, 니켈 원소가 개구(205) 측벽에서 비정질 규소막 일부에 선택적으로 접해 유지된 상태가 얻어진다.
다음에 수소를 3% 함유한 극력 산소를 포함하지 않는 질소 분위기 중에 있어서, 600℃, 8시간의 가열 처리를 한다. 그러면, 도 2d의 207로 도시는 바와 같이 기판(200)에 평행한 방향으로 결정 성장이 진행된다.
이 결정 성장은 니켈 원소가 도입된 개구(205)의 영역 (금속 원소 첨가 구멍)부터 기판에 평행한 방향으로 진행한다.
이 결정 성장에 의해 얻어지는 횡성장한 결정성 규소막 표면은 종래의 저온 폴리실리콘이나 고온 폴리실리콘과 비교하여 매우 평활성이 좋은 것이 얻어진다. 이것은 결정 입계가 연재하는 방향이 개략 갖추어져 있는 것에 기인한다고 생각된다.
일반 다결정 규소나 폴리실리콘으로 불리는 규소막은 그 표면의 요철은 ± 10nm 이상이다. 그러나, 본 실시예에서 나타내는 횡성장을 시킨 경우는, 그 표면의 요철은 ±3nm 이하임이 관찰되고 있다. 이 요철은 게이트 절연막 사이의 계면 특성을 악화시키는 것으로, 매우 작은 것이 바람직하다.
상기의 결정화를 위해 가열 처리 조건에 있어서는, 이 횡성장을 100μm 이상에 걸쳐 할 수 있다.
도 2d에 도시하는 상태를 얻은 후, 레이저광 조사를 하여도 된다. 즉, 레이저광 조사에 의해, 또한 결정화를 조장시켜도 된다. 이 레이저광 조사는 막중에 존재하는 니켈 원소의 덩어리를 분산시키고, 후에 니켈 원소를 제거하기 쉽게 하는 효과를 갖고 있다. 또, 이 단계에서 레이저광 조사를 행해도, 횡성장이 진행하지는 않는다.
레이저광으로서는 자외 영역의 파장을 갖는 엑시머 레이저를 이용할 수 있다. 예를 들면, KrF 엑시머 레이저 (파장 248nm)나 XeCl 엑시머 레이저 (파장308nm)를 이용할 수 있다.
다음에 할로겐 원소를 함유한 산소 분위기, 예를 들면 HCl를 3부피% 포함한 산소 분위기 중에 있어, 950℃의 가열 처리하여 도시하지 않은 열 산화막을200Å
두께로 성막한다. 이 열 산화막 형성에 따라서 규소막의 막 두께는 100Å 정도 그 막 두께가 감소한다. 즉, 규소막의 막 두께는 500Å 정도가 된다.
이 공정에서는 열산화막 형성에 따라서 막속이 불안정한 결합 상태를 갖는 규소 원소가 열산화막 형성에 이용된다. 그리고, 막속 결함이 감소하여, 보다 높은 결정성을 얻을 수 있다.
또한 동시에 열산화막의 형성 및 염소의 작용에 의해 막속에서 니켈 원소의 게터링이 행하여진다.
열산화막을 형성하면, 도시하지 않은 열산화막을 제거한다. 이렇게 해서, 니켈 원소의 함유 농도를 감소시킨 결정성 규소막을 얻는다. 이렇게 얻어진 결정성 규소막은 한 방향에 결정 구조가 연재한 (이 방향은 결정 성장 방향에 일치한다) 구조를 갖고 있다. 즉, 가늘고 긴 원주 형상의 결정체가 복수의 한 방향에 연재한 결정 입계를 거쳐서, 복수 평행하게 나란한 구조를 갖고 있다.
다음에 패터닝을 함으로써, 횡성장 영역으로 이루어지는 패턴을 형성한다.
이 섬 형상의 영역(301)이 후에 TFT의 활성층이 된다. (도 3a)
여기서는, 소스 영역과 드레인 영역을 연결하는 방향과 결정 성장 방향이 일치 또는 대략 일치하도록 섬 형상 영역(301)의 위치 잡기를 한다. 이렇게 함으로, 캐리어가 이동하는 방향과 결정 격자가. 연속하여 연장되는 방향을 맞출 수 있어, 결과적으로 높은 특성의 TFT를 얻을 수 있다.
그리고, 섬 형상 영역(301)을 형성 후에 플라즈마 CVD 법으로 산화 규소막(315)을 500Å의 두께로 성막한다. (도 3b)
또한, 열산화법에 의해 열산화막(311)을 300Å 두께로 성막한다. 이렇게 해서 CVD 산화 규소막(315)과 열산화막(311)으로 이루어지는 두께 800Å의 게이트 절연막을 얻는다. (도 3c)
게이트 절연막을 형성함으로써, 활성층이 되는 섬 형상 영역(301)의 막 두께는 350Å로 된다. 이것은, 300Å 두께 열산화막(311)의 성막에 의해, 더욱 섬 형상 영역(301)의 표면이 150Å 감소하기 때문이다.
다음에 게이트 전극을 형성하기 위한 알루미늄막을 스퍼터법으로 4000Å
두께로 성막한다. 이 알루미늄막중에는 스캔듐 0.2 중량% 함유시킨다.
알루미늄막중에 스캔듐을 함유시키는 것은 후공정에서, 히로크나 위스커가 발생하는 것을 억제하기 위함이다. 히로크나 위스커라는 것은 가열시 알루미늄의 이상 성장에 기인하는 바늘 모양 혹은 가시 모양의 돌기부이다.
게이트 전극을 형성하기 위한 재료로서 알루미늄 이외에 탄탈륨(Ta), 고농도에 인(P)이 도프된 다결정 실리콘, 텅스텐의 실리 사이더(WSi), 또는 인이 도프된 다결정 실리콘과 텅스텐 실리콘 사이더의 적층 또는 혼성된 구조를 이용할 수도 있다.
알루미늄막을 성막 하면, 도시하지 않은 치밀한 양극 산화막을 형성한다. 이 양극 산화막은 3%의 주석산을 포함한 에틸렌글루콜 용액을 전해 용액으로 하여, 알루미늄막을 양극, 백금을 음극으로써 행한다. 이 공정에서는, 알루미늄막상에 치밀한 막질을 갖는 양극 산화막을 100Å 두께로 성막한다.
이 도시하지 않은 양극 산화막은 후에 형성되는 레지스터 마스크와의 밀착성을 향상시키는 역할을 갖고 있다.
이 양극 산화막의 막 두께는 양극 산화 때의 인가 전압에 의해서 제어할 수가 있다.
다음에 레지스터 마스크(322)를 형성한다. 그리고 이 레지스터 마스크를 이용하여, 알루미늄막을 318로 도시되는 패턴에 패터닝한다. 그래서, 도 3d에 도시하는 상태를 얻는다.
여기서 재차 양극 산화를 한다. 여기서는, 3%의 수산 수용액을 전해 용액으로서 사용한다. 이 전해 용액 중에 있어, 알루미늄의 패턴(318)을 양극으로 한 양극 산화를 행함으로써, 다공질 형상의 양극 산화막이 형성된다.
이 공정에서는, 상부에 밀착성이 높은 레지스터 마스크(322)가 존재하는 관계로, 알루미늄 패턴 측면에 선택적으로 다공질의 양극 산화막(419)이 형성된다. (도 4a)
이 다공질 양극 산화막(419)은 그 막 두께를 수μm까지 성장시킬 수 있다. 여기서는, 그 막 두께를 6000Å로 한다. 또, 그 성장 거리는 양극 산화 시간에 의해서 제어할 수가 있다.
그리고 레지스터 마스크(322)를 제거한다. 다음에 재차 치밀한 양극 산화막 형성을 행한다. 즉, 상술한 3%의 주석산을 포함한 에틸렌글루콜 용액을 전해 용액으로 한 양극 산화를 다시 행한다.
이 공정에서는, 다공질 형상의 양극 산화막(419)중에 전해 용액이 진입하는 관계로, 420으로 도시되는 바와 같이 치밀한 막질을 갖는 양극 산화막이 형성된다.
이 치밀한 양극 산화막(420)의 막 두께는 1000Å로 한다. 이 막 두께의 제어는 인가 전압에 의해 행한다.
여기서, 노정한 산화 규소막(315)을 에칭한다. 또한 CVD 산화 규소막(315) 및 열산화막(311)으로 이루어지는 게이트 절연막을 에칭한다. 이 에칭은 드라이 에칭을 이용한다.
이렇게 해서 도 4b에 도시하는 상태를 얻는다. 그리고 초산, 질산, 인산을 혼합한 혼산을 사용하여 다공질 형상의 양극 산화막(419)을 제거한다.
도 4b에 도시하는 상태를 얻으면, 불순물 이온 주입을 행한다. 여기서는, N 채널형 박막 트랜지스터를 제작하기 위해서 P (인) 이온 주입을 플라즈마 도핑법으로 행한다.
이 공정에서는, 헤비 도프가 되는 430과 434 영역과 라이트 도프가 되는 431과 433의 영역이 형성된다. 이것은, 잔존한 산화 규소막(315)이 반투과인 마스크로서 기능하고, 주입된 이온의 일부가 거기서 가려지기 때문이다.
그리고 레이저광 (또는 램프를 사용한 강광)의 조사를 함으로써, 불순물 이온이 주입된 영역의 활성화를 행한다. 이렇게 해서, 소스 영역(430), 채널 형성 영역(432), 드레인 영역(434), 저농도 불순물 영역(431 및 433)이 자기 정합적으로 형성된다.
여기서, 433으로 도시되는 것이 LDD (라이트 도프 드레인)영역으로 칭해지는 영역이다. (도 4b)
또한, 치밀한 양극 산화막(420)의 막 두께를 2000Å 이상으로 두텁게 한 경우, 그 막 두께로 갖아 채널 형성 영역(432) 외측에 오프 세트 게이트 영역을 형성할 수 있다.
본 실시예에 있어서도 오프셋 게이트 영역은 형성되어 있지만, 그 치수가 작으므로 존재에 의한 기여가 작고, 또한 도면이 번잡하게 되므로 도면 중에는 기재하지 않고 있다.
다음에 층간 절연막(440)으로서 산화 규소막, 또는 질화 규소막, 또는 그 적층막을 형성한다. 층간 절연막으로서는 산화 규소막 또는 질화 규소막상에 수지 재료로 이루어지는 층을 사용해도 된다.
그리고, 콘택트 홀의 형성을 행하고, 소스 전극(441)과 드레인 전극(442)의 형성을 행한다. 이렇게 해서 도 4c에 도시하는 박막 트랜지스터가 완성한다.
(실시예 2)
본 실시예는 비정질 규소막 표면의 소수성을 선택적으로 제어함으로써, 결정성이 다른 TFT를 선택적으로 제작하는 예를 나타낸다.
즉, 비정질 규소막 일부에 산화막을 형성함으로써. 그 영역의 습성을 향상시키고 (즉, 소수성을 저하시킨다), 그 영역만에 선택적으로 많은 니켈 원소를 도입하는 경우의 예를 나타낸다.
일반적으로 금속 원소의 농도를 높게 한 경우, 높은 결정성이 얻어지고, 얻어지는 TFT의 이동도는 크게 된다. 그러나, 특성 불안정성이나 OFF 전류의 값은 크게 된다.
또한, 일반론으로서 P 채널형 TFT(PTFT)은 특성이 안정되어 있지만, 이동도가 작다. 한편, N 채널형 TFT(NTFT)는 이동도가 크지만, 핫 캐리어 효과 때문에 특성이 불안정한 경향이 있다.
그래서, 본 실시예에서는 P 채널형 TFT를 구성하는 결정성 규소막은 높은 농도로 금속 원소를 이용하여 제작하고, 다른 쪽 N 채널형 TFT를 구성하는 결정성 규소막은 낮은 농도로 금속 원소를 이용하여 제작한다.
도 6에 본 실시예의 제작 공정을 도시한다. 우선 유리 기판(601) (또는 석영 기판)상에 기초막으로서 산화 규소막(602)을 성막한다.
다음에 비정질 규소막(603)을 감압열 CVD 법으로 성막한다.
다음에 선택적으로 매우 얇은 산화막 (도시하지 않음)을 전체에 성막, 또한, 선택적으로 산화막(604)을 성막한다. 여기서는, 산화 분위기 속에서의 UV광 조사에 의해 산화막을 성막한다. 산화막을 성막 방법으로서는 오존수 등의 산화 작용 용액을 사용해도 된다.
이렇게 해서 도 6a에 도시하는 상태를 얻는다. 다음에 니켈 초산염 용액을 도포한다. 이 때, 산화막(604)이 성막되어 있는 영역은 그 표면의 소수성이 저하하고 있기 때문에, 그 영역에만 니켈 원소가 접하여 유지되는 상태가 된다. (도 6b)
한편, 산화막(604)이 성막되지 않은 영역에서는, 니켈 초산염 용액이 비정질 규소 표면에서 튀겨지므로, 니켈 원소는 도입되지 않는다.
다음에 가열 처리를 한다. 이 가열 처리는 질소 분위기 속에서, 600℃, 4시간 행한다.
이 가열 처리에 의해서, 비정질 규소막 전체가 결정화한다. 이 때, 우선 산화막(604)이 성막된 영역, 즉, 니켈 원소가 도입된 영역 (니켈 첨가 영역)에서는 니켈 원소를 촉매로서 결정의 종성장이 일어난다. 한편, 산화막이 성막되지 않은 영역 즉, 니켈 원소가 도입되지 않은 영역 (니켈 비첨가 영역)에서는 니켈 첨가 영역에서 결정의 횡성장이 일어난다. 그러나 니켈 비첨가 영역에서는 횡성장이 시작되기 전에 자연핵도 발생하게 된다. 그 때문에 결과적으로, 자연핵에 의한 결정과 니켈 원소에 의해 횡성장한 결정이 혼합되기 때문에, 니켈 비첨가 영역의 결정성은 니켈 첨가 영역보다도 낮아지게 된다.
즉, 니켈 첨가 영역에서는 Ni가 존재하기 때문에 결정핵 발생을 제어할 수 있다. 그러나, 니켈 비첨가 영역에서는 제어할 수 없는 자연핵 발생도 일어난다. 그 때문에, 결과적으로, 니켈 비첨가 영역에서의 결정성이 니켈 첨가 영역의 결정성보다도 나빠지는 것이다.
이렇게 해서 높은 결정성을 갖는 영역(606)과, 그와 비교해 결정성이 낮은 영역(607)을 얻는다. (도 6c)
다음으로 패터닝을 하여, 608과 609로 나타내는 영역을 형성한다. 여기서 영역(608)의 결정성은, 영역(609)의 결정성보다도 높다. 이들 영역은 후에 TFT의 활성층이 된다. (도 6d)
다음에 게이트 절연막(600)을 형성한다. 그리고, 알루미늄으로 이루어지는 게이트 전극(610, 612)을 형성한다. 게이트 전극 주위에는 양극 산화막(611, 613)을 형성한다.
다음에 선택적으로 인 및 붕소의 도핑을 행함으로써, PTFT의 소스 영역(614), 채널 영역(615), 드레인 영역(616)을 자기 정합적으로 형성한다. (도 6e)
또한, 동시에 NTFT의 소스 영역(617), 채널 영역(618), 드레인 영역(619)을 자기 정합적으로 형성한다. (도 6e)
다음으로, 층간 절연막(620)을 성막하고, 또한 콘택트 홀을 형성하며, PTFT의 소스 전극(621), 드레인 전극(622)을 형성한다. 또한, NTFT의 소스 전극(623), 드레인 전극(624)을 형성한다.
이렇게 해서, PTFT와 NTFT를 얻는다. 이 구성에 있어서는, PTFT를 구성하는 활성층의 결정성이 NTFT를 구성하는 활성층의 결정성보다도 높다.
따라서, 상대적으로 PTFT의 이동도를 높게 할 수가 있다. PTFT의 특성은 NTFT와 비교해 안정되어 있기 때문에, 니켈 원소 농도가 다소 높아져도 종합적으로는 문제는 되지 않는다.
한편, NTFT에서는, 활성층중에서 니켈 원소의 농도를 줄이고, 특성인 안정성을 높일 수 있다.
이렇게 해서, PTFT와 NTFT의 이동도 차이을 시정하고, 또한 특성인 안정 차이를 시정할 수 있다.
본 명세서에서 개시하는 발명은 규소막이 갖는 발수성를 이용함으로써, 규소의 결정화를 조장하는 금속 원소를 함유하는 용액을 도포할 때에, 선택적인 도포를 실현하고, 그것에 의해, 기판에 평행한 방향으로 결정 성장을 할 수 있다. 이러한 구성은 결정 성장 영역의 상부에 결정 성장을 저해하는 마스크가 형성되어 있지 않기 때문에, 결정 성장이 방해되지 않고, 질이 높은 결정성 영역을 얻을 수 있다.
이 기술을 이용하면, 높은 특성을 갖는 TFT를 높은 재현성으로 , 또한 특성을 갖추어 얻을 수 있다.
본 명세서에서 개시한 발명은 투과형, 반사형 액티브 매트릭스형의 액정 표시 장치의, 액티브 매트릭스 회로와 동일 기판에 형성되는 주변 회로를 구성할 뿐 아니라, 그 외에 EL(전기 루미네센스) 소자를 사용한 표시 장치, 그 밖에 박막 트랜지스터를 사용한 여러 가지 회로로 이용할 수 있다.
또한, 본 명세서에서 개시한 발명은 박막 트랜지스터를 이용한 각종 집적 회로 및 그 각종 집적 회로를 이용한 장치의 제작에 이용할 수 있다. 이와 같은 장치로서는, 예를 들면 휴대형 정보 처리 단말이나 비디오 카메라를 들 수 있다.

Claims (19)

  1. 절연 표면에 비정질 반도체 막을 형성하는 공정과, 상기 비정질 반도체 막의 일부를 제거하여, 반도체 막의 결정화를 조장하는 금속 원소를 도입하기 위한 금속 첨가 영역을 형성하는 공정과, 상기 금속 원소 첨가 영역에 해당 금속 원소를 선택적으로 도입시키는 공정과, 가열 처리를 하고 상기 금속 원소 첨가 영역에서 기판에 평행한 방향으로 결정 성장을 행하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제작 방법.
  2. 제 1항에 있어서, 해당 금속 원소의 선택적 도입은 금속 원소를 포함하는 용액을 도포함으로 행하여지고, 반도체 막의 상기 용액에 대한 발수성을 이용하여 행하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  3. 제 1항에 있어서, 결정 성장시, 결정 성장이 행하여지는 영역은 그 표면이 노정하고 있는 것을 특징으로 하는 반도체 장치의 제작 방법.
  4. 제 1항에 있어서, 금속 원소로서 Ni를 이용하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  5. 제 1항에 있어서, 금속 원소로서 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 적어도 일종이 이용되는 것을 특징으로 하는 반도체 장치의 제작 방법.
  6. 제 1항에 있어서, 상기 반도체 막은 규소 화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제작 방법.
  7. 제 6항에 있어서, 상기 규소 화합물로서 Six Ge1-x (0x1)로 나타내는 재료를 사용하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  8. 제 1항에 있어서, 상기 반도체 막은 규소막인 것을 특징으로 하는 반도체 장치의 제작 방법.
  9. 비정질 반도체 막 표면에 규소의 결정화를 조장하는 금속 원소를 도입하는 방법으로, 비정질 반도체 막 표면에서 소수성을 선택적으로 제어함으로써, 해당 금속 원소의 도입량을 위치적으로 제어하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  10. 제 9항에 있어서, 금속 원소로서 Ni를 이용하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  11. 제 9항에 있어서, 금속 원소로서 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 적어도 일종이 이용되는 것을 특징으로 하는 반도체 장치의 제작 방법.
  12. 제 9항에 있어서, 상기 반도체 막은 규소 화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제작 방법.
  13. 제 12항에 있어서, 상기 규소 화합물로서 Six Ge1-x (0x1)로 나타내는 재료를 사용하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  14. 제 9항에 있어서, 상기 반도체 막은 규소막인 것을 특징으로 하는 반도체 장치의 제작 방법.
  15. 절연 표면에 비정질 반도체를 형성하는 공정과, 상기 비정질 반도체의 결정화를 조장하는 금속 원소를 포함하는 용액을 상기 비정질 반도체 표면의 일부에 직접 도입하는 공정과, 상기 절연 표면에 평행한 방향으로 상기 비정질 반도체 표면의 일부에서 결정 성장을 하는 공정에 있어서, 상기 금속 원소를 포함하는 용액을 도입하는 공정에서, 상기 비정질 반도체 표면의 다른 부분은 노출하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 15항에 있어서, 금속 원소로서 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt, Cu, Au에서 선택된 적어도 일종이 이용되는 것을 특징으로 하는 반도체 장치의 제작 방법.
  17. 제 15항에 있어서, 상기 반도체 막은 규소 화합물로 이루어지는 것을 특징으로 하는 반도체 장치의 제작 방법.
  18. 제 17항에 있어서, 상기 규소 화합물로서 Six Ge1-x (0x1)로 나타내는 재료를 사용하는 것을 특징으로 하는 반도체 장치의 제작 방법.
  19. 제 15항에 있어서, 상기 반도체 막은 규소막인 것을 특징으로 하는 반도체 장치의 제작 방법.
KR10-1998-0005251A 1997-02-20 1998-02-20 반도체장치의제작방법 KR100472159B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-53843 1997-02-20
JP05384397A JP3983334B2 (ja) 1997-02-20 1997-02-20 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
KR19980071529A true KR19980071529A (ko) 1998-10-26
KR100472159B1 KR100472159B1 (ko) 2005-07-21

Family

ID=12954069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0005251A KR100472159B1 (ko) 1997-02-20 1998-02-20 반도체장치의제작방법

Country Status (3)

Country Link
US (1) US6093587A (ko)
JP (1) JP3983334B2 (ko)
KR (1) KR100472159B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6312979B1 (en) * 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6312999B1 (en) * 2001-03-29 2001-11-06 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100461155B1 (ko) * 2002-02-05 2004-12-13 한국과학기술원 다결정 실리콘 박막 제조방법
US6939754B2 (en) * 2003-08-13 2005-09-06 Sharp Laboratories Of America, Inc. Isotropic polycrystalline silicon and method for producing same
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR20080065460A (ko) * 2007-01-09 2008-07-14 엘지전자 주식회사 수평 금속 유도 결정화를 이용한 저온 다결정 실리콘광기전력 변환소자의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy
TW295703B (ko) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW279275B (ko) * 1993-12-27 1996-06-21 Sharp Kk
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH10233365A (ja) 1998-09-02
US6093587A (en) 2000-07-25
KR100472159B1 (ko) 2005-07-21
JP3983334B2 (ja) 2007-09-26

Similar Documents

Publication Publication Date Title
US7391051B2 (en) Semiconductor device forming method
JP3221473B2 (ja) 半導体装置の作製方法
JP3378078B2 (ja) 半導体装置の作製方法
US6465284B2 (en) Semiconductor device and method for manufacturing the same
JP3431033B2 (ja) 半導体作製方法
US6790749B2 (en) Method of manufacturing a semiconductor device
KR100472159B1 (ko) 반도체장치의제작방법
JPH10135137A (ja) 結晶性半導体作製方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
JPH0869967A (ja) 半導体装置の作製方法
KR100516311B1 (ko) 액티브매트릭스표시장치및그제조방법
KR100433359B1 (ko) 반도체 장치 제조 방법
JP4162727B2 (ja) 半導体装置の作製方法
US6764928B1 (en) Method of manufacturing an El display device
US6124602A (en) Semiconductor circuit having a crystal growth in an active layer where a specific distance is established between a selected portion and where the growth starts to the active layer of the circuit
JP3488441B2 (ja) アクティブ型液晶表示装置の作製方法
JP3535275B2 (ja) 半導体装置の作製方法
JP4055831B2 (ja) 半導体装置の作製方法
JP3950307B2 (ja) 半導体装置の作製方法
JP3573969B2 (ja) 半導体装置作製方法
JP3618604B2 (ja) 半導体装置作製方法
JP3734582B2 (ja) アナログスイッチ回路の作製方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法
KR100531556B1 (ko) 반도체장치제조방법
JP2001338877A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee