JP3844566B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3844566B2 JP3844566B2 JP21995597A JP21995597A JP3844566B2 JP 3844566 B2 JP3844566 B2 JP 3844566B2 JP 21995597 A JP21995597 A JP 21995597A JP 21995597 A JP21995597 A JP 21995597A JP 3844566 B2 JP3844566 B2 JP 3844566B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gettering
- film
- concentration
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 110
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 238000005247 gettering Methods 0.000 claims description 200
- 229910052698 phosphorus Inorganic materials 0.000 claims description 73
- 229910052759 nickel Inorganic materials 0.000 claims description 72
- 229910052796 boron Inorganic materials 0.000 claims description 68
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 61
- 239000011574 phosphorus Substances 0.000 claims description 61
- 238000010438 heat treatment Methods 0.000 claims description 57
- 239000012535 impurity Substances 0.000 claims description 57
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 56
- 230000003197 catalytic effect Effects 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 30
- 238000002425 crystallisation Methods 0.000 claims description 21
- 230000008025 crystallization Effects 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000003054 catalyst Substances 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 230000001737 promoting effect Effects 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 229910052733 gallium Inorganic materials 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 239000010408 film Substances 0.000 description 185
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 144
- 230000008569 process Effects 0.000 description 40
- 239000010410 layer Substances 0.000 description 36
- 229910021419 crystalline silicon Inorganic materials 0.000 description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 description 32
- 230000001133 acceleration Effects 0.000 description 29
- 230000000694 effects Effects 0.000 description 23
- 150000002500 ions Chemical class 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 20
- 230000006870 function Effects 0.000 description 19
- 239000011521 glass Substances 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 238000002474 experimental method Methods 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 229910052696 pnictogen Inorganic materials 0.000 description 11
- 238000000879 optical micrograph Methods 0.000 description 10
- 238000000059 patterning Methods 0.000 description 10
- 229910052795 boron group element Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229940078494 nickel acetate Drugs 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000010407 anodic oxide Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000010532 solid phase synthesis reaction Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
Description
【０００１】
【発明の属する技術分野】
本発明は、非晶質半導体薄膜を結晶化して形成された結晶性半導体膜を利用した半導体装置の作製方法に関するものであり、特に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。そのような半導体回路としてはアクティブマトリクス型液晶表示装置のような電気光学装置が代表的である。
【０００３】
アクティブマトリクス型液晶表示装置とは、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノシリック型表示装置である。さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
このようなドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００５】
そして、ガラス基板のように石英基板に比較し耐熱性の低い基板上に、大面積に結晶性珪素膜を形成するためのプロセス、いわゆる低温プロセスに関して、研究・開発が盛んに行われている。
【０００６】
本発明者らは、特開平７−１３０６５２号公報において、ガラス基板上に結晶性珪素膜を得るため技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行い、非晶質珪素膜を結晶化するというものである。
【０００７】
この結晶化技術によって、非晶質珪素膜の結晶化温度を５０〜１００℃も引き下げることが可能になり、また結晶化に要する時間も１／５〜１／１０にまで短縮することが可能になった。その結果、耐熱性の低いガラス基板上にも、結晶化珪素膜を大面積に形成することが可能になった。このような、低温プロセスよって得られた結晶性珪素膜は、優れた結晶性を有することが実験的に確かめられている。
【０００８】
【発明が解決しようとする課題】
上述した結晶化技術において、触媒元素にはニッケル、コバルト等の金属元素が用いられる。このような金属元素は珪素膜中に深い準位を形成してキャリアを捕獲してしまうため、得られた結晶性珪素膜を用いてＴＦＴを製造した場合、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが懸念される。
【０００９】
また、結晶性半導体薄膜中に残存した触媒元素は不規則に偏析することが確認されており、特に結晶粒界に偏析していた。本発明者らは偏析した領域が微弱な電流の逃げ道（リークパス）になると考え、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加を招く原因になっていると考えた。
【００１０】
従って、結晶化後は触媒元素を速やかに除去するか、または電気特性に影響しない程度にまで低減することが望ましい。ハロゲン元素によるゲッタリング効果を利用して、結晶性珪素膜中の触媒元素をゲッタリングする方法に関する出願を本発明者らは既に済ませている。
【００１１】
しかしながら、上記手段を用いる場合には８００℃以上の高温の加熱処理が必要となるため、耐熱性の低いガラス基板を用いることができない。即ち、触媒元素を用いた低温プロセスの特徴を効果的に活かすことができない。
【００１２】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を活かしたまま珪素を含む結晶性半導体膜中から触媒元素を除去または低減するための技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上述の課題を解決するために、本発明は、１）珪素を含む非晶質半導体膜を触媒元素を利用して結晶化する工程、２）選択的に１３族元素（具体的にボロン）および１５族元素（具体的にはリン）をドーピングしてゲッタリング領域を形成する工程、３）加熱処理によって被ゲッタリング領域内の触媒元素をゲッタリング領域に移動させる工程とを主要な構成とする。以上の工程を経ることによって、１３族元素および１５族元素がドーピングされなかった領域の触媒元素をゲッタリング領域へ拡散させ、そこで捕獲（ゲッタリング）する。
【００１４】
本発明の基本的な目的は、珪素を含む非晶質半導体膜の結晶化に使用した触媒元素を結晶性半導体膜中から除去することであり、そのための手段として１３族元素および１５族元素を導入した領域をゲッタリングシンクとして利用する。
【００１５】
上記結晶化工程において、非晶質半導体膜に触媒元素を導入する方法として、プラズマドーピング法、蒸着法やスパッタリング法等の気相法、あるいは触媒元素を含有する溶液を塗布する方法が採用できる。溶液を用いる方法は触媒元素の導入量の制御が容易であり、極微量に添加することが容易に行える。
【００１６】
また、触媒元素としてはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）等の金属元素が代表的である。本発明者らの実験では、ニッケルが最も適した元素であることが判明している。
【００１７】
本発明において、ゲッタリング用の１３族に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌから選ばれた少なくとも一つの元素が用いられ、Ｂ（ボロン）が最適であった。また１５族に属する不純物元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げられ、特に顕著な作用効果を示すのはリンであり、ついで砒素であることが判明している。
【００１８】
従来、単結晶シリコン基板中に拡散してしまった金属元素をゲッタリングするために、Ｐを拡散させたＮ型領域をゲッタリングシンクに用いることが知られている。これに対して、本発明では、結晶化のために意図的に添加した触媒元素をゲッタリングするために、半導体材料にＮ型の導電性を付与する１５族元素と共に、Ｐ型の導電性を付与する１３族元素を導入した領域をゲッタリングシンクに用いる点に特徴を有する。
【００１９】
本発明のゲッタリング工程において、考慮すべき代表的なパラメータとして以下の６つが挙げられる。
（ａ）ボロン、リンの導入工程におけるドーズ量
（ｂ）ボロン、リンの導入工程における加速電圧
（ｃ）ゲッタリング領域の形状、面積
（ｄ）被ゲッタリング領域の形状、面積
（ｅ）ゲッタリングのための加熱処理における処理温度
（ｆ）ゲッタリングのための加熱処理における処理時間
【００２０】
本発明では上記パラメータが相互に関係して成り立っており、どれかパラメータを動かすと、他のパラメータの最適値もそれに伴って変化し得る。本発明者らが行った実験、およびそこから得られた知見について以下に述べる。
【００２１】
実験の概要は、（ａ）リン（１５族元素）のみを導入したゲッタリング領域、（ｂ）ボロン（１３族元素）のみを導入したゲッタリング領域、（ｃ）リンとボロンを導入したゲッタリング領域をそれぞれ形成し、これら領域のゲッタリング効果の差異を比較検討するというものである。
【００２２】
本実験では、ゲッタリング領域の効果の差異を調べるために、ゲッタリング処理後の試料をＦＰＭ（ＨＦとＨ2 Ｏ2 をモル比で0.5:0.5 に混合した薬液）と呼ばれるエッチャントで処理した。ＦＰＭ処理によって、被ゲッタリング領域に残存したニッケル（おそらくニッケルシリサイドとなっている）を選択的に除去することができる。そこでＦＰＭ処理によって発生する孔の数によって、ゲッタリング効果を評価した。この孔はＦＰＭ中に試料を室温で１時間浸漬することで生じる。即ち、この孔が発生する度合いが高いほど、高濃度にニッケルが残留していると言える。
【００２３】
本実験において、試料となる多結晶珪素膜を形成は次の通りであり、本実験の多結晶珪素膜は全てこの条件で作製した。膜厚５５ｎｍの非晶質珪素膜表面に、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液をスピンコーティング法により塗布した。そして５５０℃、４時間加熱し、さらにエキシマレーザを照射してアニールした。ＳＩＭＳによる測定では、得られた多結晶珪素膜中のニッケル濃度は１×１０19〜２×１０19atoms/cm3 程度である。
【００２４】
図１０に本実験の被ゲッタリング領域１０とゲッタリング領域２０の関係を模式的に示す。次に、多結晶珪素膜上にマスクを形成し、イオンドーピング法によって、リン及び／又はボロンをマスクを介して選択的にドーピングし、ゲッタリング領域２０を形成した。リン、ボロン双方ともドーピングされなかった領域を被ゲッタリング領域１０と呼ぶ。また、リンのソースガスにはフォスフィンを用い、ボロンのソースガスにはジボランを用いた。
【００２５】
ゲッタリングのための加熱処理の条件は、窒素雰囲気、加熱温度６００℃、加熱時間１２時間とし、本実験では全てこの条件とした。そして、上述したＦＰＭ処理を施した。ＦＰＭ処理後の試料の光学顕微鏡写真を図１２〜１６に示す。
【００２６】
図１２〜１６には、被ゲッタリング領域１０の幅Ｌを１００μｍに固定し、ゲッタリング領域２０の幅ｓを１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍとした場合の実験結果を示す。なお、ＦＰＭは真性の珪素膜に対してＮ型の珪素膜を選択的に除去可能なため、図１３ではリンのみをを導入したゲッタリング領域は除去されている。また、図１１に、光学顕微鏡写真と、ゲッタリング領域を作製するためのドーピング条件との対応を表で示した。
【００２７】
図１２はボロン（１３族元素）のみを導入した場合の光学顕微鏡写真である。ボロンのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、ゲッタリング領域２０内のボロンの濃度が２．５×１０15atoms/cm2 となるように設定した。
【００２８】
図１３はリン（１５族元素）のみを導入した場合の光学顕微鏡写真である。リンのドーピング条件は加速電圧を１０keV に設定し、ドーズ量はゲッタリング領域２０内のリンの濃度が１．７×１０15atoms/cm2 となるように、設定した。
【００２９】
図１４はボロンとリン（１３族元素及び１５族元素）を導入した場合の光学顕微鏡写真である。ボロンのドーピング条件は図１３と同じに設定し、他方リンのドーピング条件は図１４の場合と同じに設定した。
【００３０】
図１２〜１４の写真を比較検討すると、図１２の写真からは、ゲッタリングのための加熱処理前後と孔の発生が変化しないため、ボロンのみを導入したゲッタリング領域にはゲッタリング効果が殆どない考えられる。
【００３１】
一方、図１３の写真を見ると、リンのみを導入したゲッタリング領域は、図１２と比較すると明らかなように、ゲッタリング機能を有するのが分かる。しかし、ゲッタリング領域の幅ｓが１０μｍや２０μｍのような微細な場合では、被ゲッタリング領域に孔が発生している。これを図１４に示すボロンとリン双方を導入したゲッタリング領域と比較すると、図１４ではゲッタリング領域の幅ｓが１０μｍや２０μｍの場合でも、被ゲッタリング領域に孔が発生していない。なお、ＦＰＭ処理で孔の空かなかった試料中のニッケル濃度はＳＩＭＳの検出下限（約５×１０17atoms/cm3 以下）にまで低減されていた。
【００３２】
本発明において、ゲッタリングは触媒元素の拡散現象である。本実験では、ニッケルの拡散距離は被ゲッタリング領域１０の幅Ｌに依存する。単純化して、ニッケルの拡散は被ゲッタリング領域１０の幅Ｌ方向の１次元のみと考えると、幅Ｌが１００μｍであれば最大ニッケルを５０μｍ拡散させればよい。図１３、図１４では被ゲッタリング領域１０の幅Ｌは１００μｍと同じであり、ゲッタリングするためのニッケルの拡散距離は同じとみなすことができる。また、ゲッタリング領域が広いほどゲッタリング効果が高くなることが予測される。このことは、図１３の写真も示している。
【００３３】
従って、図１３と図１４の写真を比較すると、ボロンとリンを導入したゲッタリング領域は、リンのみを導入したゲッタリング領域よりもより狭い面積で、より離れたニッケルをゲッタリングすることが可能であり、より高いゲッタリング効果を示している。特に図１４（Ａ）の写真は、被ゲッタリング領域１０の幅Ｌが１００μｍの場合、その両側に幅ｓの５μｍのゲッタリング領域を形成すればよいことを示している。
【００３４】
よって、ボロンとリンを用いた場合、ゲッタリング領域の占有面積が小さくて済むので、被ゲッタリング領域を広くできる。また、ゲッタリング効果が高いため、ゲッタリング処理の時短化が図れるという効果を得ることができる。リンとボロンを導入したゲッタリング領域のほうがゲッタリング効果が高くなる理由の１つとして、リンのみが導入されたゲッタリング領域よりも、ボロンとリンが導入された領域の方がニッケルの固溶度が高くなっていると考えられる。
【００３５】
次に、リンのドーピング条件を固定し、ボロンのドーピング条件を変化させて、ボロンの導入量とゲッタリング効果の傾向を観察した。図１５、図１６にＦＰＭ処理後の試料の光学顕微鏡写真を示す。この実験では、リンのドーピング条件を図１３と同じにし、加速電圧１０keV 、ドーズ量は、ドーピングされるリンの濃度が１．７×１０15atoms/cm2 となる値に固定した。またボロンのドーピング時の加速電圧も１０keV に固定した。
【００３６】
図１５はボロンの濃度がリンの濃度の略１／２となる、８．３×１０14atoms/cm2 でドーピングされるようにドーズ量を設定した場合の光学顕微鏡写真である。図１６はボロンの濃度がリンの濃度と同じ１．７×１０15atoms/cm2 となるにように、ドーズ量を設定した場合の光学顕微鏡写真である。また、ボロンの濃度が２．５×１０15atoms/cm2 の場合は図１４に対応し、ボロンの濃度がゼロ場合は図１３に対応する。
【００３７】
図１５の写真からは、ドーピングされるボロンの濃度がリンよりも低い場合は、リンのみを導入した場合（図１３参照）よりもゲッタリング効果が低下していることが分かる。
【００３８】
また、図１６の写真からは、ドーピングされたボロンの濃度がリンと同じ、１．７×１０15atoms/cm2 となるようにドーズ量を設定することで、ｓが１０μｍ、２０μｍの場合でもＦＰＭ処理で殆ど孔が開かなくなり、リンのみを導入した場合（図１３参照）よりもゲッタリング効果が優れていることが分かる。
【００３９】
しかし、図１６に示すように、ボロンの濃度が１．７×１０15atoms/cm2 では、ｓが１０μｍ、２０μｍ、３０μｍの場合では、被ゲッタリング領域１０に若干の孔開きが見られる。
【００４０】
他方、ボロンの濃度が２．５×１０15atoms/cm2 と、リンよりも高濃度にボロンを添加すると、図１４（Ａ）に示すように、ｓ＝１０μｍでも被ゲッタリング領域１０には孔がなくなっている。
【００４１】
上記の実験ではリンの濃度が１．７×１０１５ａｔｏｍｓ／ｃｍ２となるように設定ドーズ量を固定した。次に、リンの濃度が上記の約１／２程度の８．３×１０ １４ ａｔｏｍｓ／ｃｍ２となるように、ドーズ量を設定し、加速電圧は１０ｋｅＶに固定した。また、ボロンのドーピング条件は加速電圧は１０ｋｅＶに固定し、ドーズ量は、その濃度がゼロ、８．３×１０ １４ ａｔｏｍｓ／ｃｍ２、１．７×１０１５ａｔｏｍｓ／ｃｍ２となるようにそれぞれ設定し、ゲッタリッグ効果を比較した。すると、リンの濃度が８．３×１０ １４ ａｔｏｍｓ／ｃｍ２の条件では、ボロンを添加すると、リンのみを添加した（ボロンのドーズ量がゼロ）場合よりも、ゲッタリング効果が低下してしまった。
【００４２】
以上の結果をまとめると、リンとボロン双方をドープしたゲッタリング領域を用いるには、被ゲッタリング領域１０内のニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の場合では、リンの濃度が１．７×１０15atoms/cm2 以上となるようにドーズ量を設定する。ボロンのドーズ量は、その濃度が１．７×１０15atoms/cm2 以上でドープされるように設定する。より好ましくは、リンの濃度の約１．５倍程度の２．５×１０15atoms/cm2 よりも高い濃度でドープする。
【００４３】
上述した実験のボロン、リンの濃度は設定したドーズ量から導かれる値だが、実際にゲッタリング領域にドープされたボロン、リンの濃度をＳＩＭＳにて測定した。ＳＩＭＳの測定結果では、ゲッタリング領域２０内のリンとボロンの単位面積当たりの濃度は、加速電圧を１０keV とし、リンのドーズ量をその濃度が１．７×１０15atoms/cm2 となるように設定した場合と、ボロンのドーズ量をその濃度が１．７×１０15atoms/cm2 となるよう設定した場合とでは、ほぼ同程度であり、１．５×１０15〜２．０×１０15atoms/cm2 程度であった。
【００４４】
なお、このリン、ボロンの単位面積当たりの濃度は、ＳＩＭＳによる濃度プロファイル（深さ（膜厚）に対する単位体積当たりの濃度［atoms/cm3 ］）の面積に相当する値である。
【００４５】
よって、ニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の被ゲッタリング領域１０にＦＰＭ処理で孔の発生がないようにするためには、ゲッタリング領域２０内のリン、ボロンの単位面積当たりの濃度は１．５×１０15atoms/cm2 以上とする。他方ボロンの単位面積当たりの濃度はリンの濃度と同じ、もしくはそれ以上（約１倍以上）とし、生産性の観点から１〜３倍程度にすればよく、図１４と図１６に示す結果を比較検討すると、ボロンの単位面積当たりの濃度はリンの濃度の１．５〜３倍程度になるようにする。即ち、実質的にゲッタリング領域がＰ型の導電性を示すようにすればよい。
【００４６】
図１２〜図１６に示す実験結果から得られたリン、ボロンのドーズ量の条件は、多結晶珪素膜中のニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の場合である。しかしニッケル濃度が異なる場合でも、ゲッタリング領域２０において、ボロン濃度をリンの濃度の約１倍以上、より好ましくは１．５〜３倍程度にすることで、リンのみをドープしたゲッタリング領域よりも高いゲッタリング効果を得ることができると予測される。また、ニッケルの濃度が上記の値によりも低ければ、ゲッタリング領域２０のリンの濃度の下限が低濃度側にシフトすることが予測される。
【００４７】
ボロン、リンを導入する方法として、イオンドーピンク法やプラズマドーピング法等の気相法のみでなく、ボロン及び／又はリンを含有する層を固相法や、溶液を用いた液相法にて形成する方法を用いることができる。
【００４８】
本実験の条件では、被ゲッタリング領域１０の幅Ｌが１００μｍであれば、ゲッタリグできることが分かる。この被ゲッタリング領域１０のパターンからは１辺が１００μｍ程度のサイズの半導体層を得ることができる。これは、実際のアクティブマトリクス型表示装置を構成するＴＦＴの半導体層のサイズの一つであり、その中でも特に大きいサイズに相当する。従って、本実験結果から得られる知見は、実質的に、アクティブマトリクス型表示装置を構成する全てのＴＦＴに適用できる。
【００４９】
また、短辺が１００μｍ以上となるようなサイズの活性層は、例えばドライバー回路を構成するＴＦＴにしか使用されず、その場合、半導体層を複数に分割する等の工夫で容易に回避することができる。
【００５０】
上記の実験では、加熱温度を６００℃、加熱時間を１２時間としたが、ニッケル等の触媒元素の拡散距離は温度および時間にも依存し、高温であるほど、長時間であるほど拡散距離を稼げる。また、被ゲッタリング領域１０の幅Ｌが狭ければ、短時間の加熱処理で済む。
【００５１】
加熱温度の条件は理論的に、その下限はニッケル等の触媒元素が拡散できる温度で決定でき、その上限はゲッタリング領域に導入したリン、ボロンがゲッタリング領域２０から被ゲッタリング領域に逆拡散しない温度で決定できる。よって加熱処理温度は４００℃〜１０５０℃の範囲であり、好ましくは４００〜９００℃である。
【００５２】
例えば、ガラス基板を使用した場合の典型的な加熱温度は５５０℃〜６５０℃であり、石英基板を使用した場合の典型的な加熱温度は６００℃〜７５０℃である。
【００５３】
他方、加熱時間は、加熱温度や触媒元素を拡散させる距離等の要素で決定されるが、製造工程のスループットを考慮すると、処理時間があまりにも長いことは好ましくない。そのため、本発明者らはスループットを考慮して、上限は２４時間とし、加熱時間は１分〜２４時間、より好ましくは３０分〜３時間とする。
【００５４】
また加熱処理の雰囲気は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気のいずれかで行えば良い。
【００５５】
また、リン、ボロンのドーピングは５〜３０keV 程度の比較的低加速度で実施すると、ゲッタリングの効果が高くなる。これは設定ドーズ量を固定した場合では、上記のような低加速電圧のほうが、ＴＦＴの半導体層に使用される数１００ｎｍ程度の薄い半導体膜により高濃度にリン、ボロンに導入されると考えられるためである。
【００５６】
ゲッタリングの際にニッケル等の触媒元素をより長距離、より多量に拡散させるためには、高温、長時間の加熱の他に、非晶質半導体膜を加熱処理によって結晶化させた後、レーザ光、より好ましくはパルス発振型のレーザ光を照射すると良く、ＦＰＭ処理による孔の発生の低下が確認されている。この理由はレーザ光を照射することで、一種の非平衡状態となり触媒元素が拡散し易い状態となるためと考えられる。
【００５７】
またゲッタリングのための加熱処理を行う前に、レーザ光あるいはそれと同等な強光を照射するのも有効である。この理由は、加熱処理前にゲッタリング領域に導入された１３族元素、１５族元素が活性化されているためと考えられる。
【００５８】
【本発明の実施の形態】
本実施の形態を図１を用いて説明する。先ず、図１（Ａ）に示すように、基板１０１上に珪素を含む非晶質半導体膜１０３を形成し、非晶質半導体膜１０３上に結晶化を助長する触媒元素を含む層１０４を形成し、非晶質半導体膜１０３内に触媒元素を導入する。
【００５９】
次に、図１（Ｂ）に示すように、加熱処理により前記非晶質半導体膜１０３を結晶化させて、結晶性珪素膜１０５を形成し、しかる後、図１（Ｃ）に示すように、レーザ光を照射して結晶性を助長させて、結晶性半導体膜１０６を得る。
【００６０】
図１（Ｄ）に示すように、１３族に属する不純物元素および１５族に属する不純物元素を結晶化された半導体膜１０６に選択的に導入して、ゲッタリング領域１０８を形成する。１３族に属する不純物元素および１５族に属する不純物元素を結晶化された半導体膜１０６に選択的に導入する方法として、イオンドーピンク法やプラズマドーピング法等の気相法や、１３族元素及び／又は１５族元素を含有する層を固相法や、溶液を用いた液相法にて形成する方法を用いる。
【００６１】
次に、加熱処理によって、前記結晶化された半導体膜１０６において、不純物元素が導入されなかった領域１０９中の触媒元素を、ゲッタリング領域１０８にゲッタリングさせて、触媒元素の濃度が低減された結晶性半導体膜１１０を得る。この膜１１０をパターニングして、図１（Ｆ）に示す半導体装置の半導体層１１１を得る。なお、加熱処理の前にエキシマレーザ等のレーザ光を照射してゲッタリング領域１０８中の不純物を活性化させてもよい。
【００６２】
【実施例】
以下、図１〜９を用いて、本発明の実施例を詳細に説明する。
【００６３】
［実施例１］ 本実施例を図１〜３を用いて説明する。本実施例では触媒元素にニッケルを用いて結晶化した結晶性珪素膜（ポリシリコン膜）を形成し、Ｐ（リン）およびＢ（ボロン）を利用して、結晶性珪素膜内のニッケルをゲッタリングする方法を説明する。なお、図１は基板断面図であり、図２（Ａ）〜（Ｃ）は図１（Ｄ）〜（Ｆ）の正面図である。
【００６４】
まず、図１（Ａ）に示すように、ガラス基板１０１上に下地膜１０２として、酸化珪素膜をプラズマＣＶＤ法により２００ｎｍの厚さに成膜する。次に、減圧熱ＣＶＤ法またはプラズマＣＶＤ法により、厚さ１０〜７０ｎｍ、より好ましくは１５〜４５ｎｍで非晶質珪素膜１０３を成膜する。本実施例では、減圧ＣＶＤ法により５５ｎｍの厚さ非晶質珪素膜１０３を成膜した。なお、非晶質珪素膜１０３以外にも、珪素を含む非晶質半導体膜、例えばＳｉx Ｇｅ1-x （０＜Ｘ＜１）を用いることもできる。
【００６５】
次に、非晶質珪素膜１０３の結晶化を行う。まず、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜１０３の表面に図示しない極薄い酸化膜を形成する。この酸化膜は後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００６６】
次にニッケルを含有する溶液を非晶質珪素膜１０３表面に塗布する。ニッケル含有量（重量換算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０ｐｐｍとすればよい。これは、非晶質珪素膜１０３中のニッケル濃度を１０15〜１０19atoms/cm3 のオーダとするためである。１０15atoms/cm3 以下であるとニッケルの触媒作用を得られることができない。１０19atoms/cm3 程度の濃度であれば、ゲッタリングを実施しない場合でも動作可能なＴＦＴを作製可能であり、ゲッタリング工程を効率良く行うためでもある。なお、上記のニッケルの濃度はＳＩＭＳによる測定値の最大値で定義される。
【００６７】
本実施例では、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液を塗布した。そして、スピンコーターにより基板１０１を回転して、余分なニッケル酢酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０３の表面に極薄いニッケル含有層１０４を形成する。
【００６８】
図１（Ａ）に示す状態を得たら、窒素雰囲気中で温度５５０℃、４時間加熱して、非晶質珪素膜１０３を結晶化した。この結晶化工程により結晶性珪素膜１０５が得られる。この結晶成長はニッケルを添加した非晶質珪素膜１０３表面から下地膜１０２の方（縦方向）へ進行するため、本明細書では縦成長と呼ぶことにする（図１（Ｂ））。
【００６９】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜が形成されるが、異なる条件で微結晶状態のシリコン膜を形成することができる。
【００７０】
また、上記加熱処理は電熱炉において５００〜７００℃、より好ましくは５５０〜６５０℃の温度で行うことができる。この時、加熱温度の上限は耐熱性を考慮して、使用するガラス基板１０１のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。また、加熱時間は１〜１２時間程度とすればよい。この加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００７１】
次に、得られた結晶性珪素膜１０５に対してレーザー光の照射を行い、結晶性の改善された結晶性珪素膜１０６を得る。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いる（図１（Ｃ））。
【００７２】
パルス発振型のレーザとして、短波長（紫外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹＡＧレーザー等を用いる。本実施例で用いたエキシマレーザーは紫外光を発振するので、被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となる。
【００７３】
また、図１（Ｂ）に示す結晶化工程で得られる結晶性珪素膜１０５は非晶質成分が不規則に残存する。しかし、レーザー光の照射によってそのような非晶質成分を完全に結晶化することができるので、結晶性珪素膜１０６の結晶性は大幅に改善されている。
【００７４】
なお、このレーザー照射工程を省略することは可能であるが、レーザー照射することによって、結晶性の改善の他に、後のゲッタリング工程の効率を向上させるという効果が得られる。レーザー照射後では、結晶性珪素膜１０６中の残留ニッケル濃度のＳＩＭＳの最高値は、１×１０19〜２×１０19atoms/cm3 程度である。
【００７５】
レーザー光の照射が終了後、結晶性珪素膜１０６の表面の酸化膜を一旦除去し、再び薄い酸化膜（図示せず）を形成する。この酸化膜は酸素雰囲気中でＵＶ光を照射することで得られる。そして、その上にレジストマスク１０７を形成する。前述の酸化膜はレジストマスク１０７の密着性を高める効果がある。
【００７６】
次に、イオンドーピング法またはイオン注入法によって、Ｐ（リン）元素、Ｂ（ボロン）元素を結晶性珪素膜１０６にドーピングする。本実施例ではイオンドーピング法を用いる。ソースガスはフォスフィンを用いる。加速電圧は５〜３０keV に設定する。ドーズ量は、ドーピングされるＰの濃度が１．７×１０15atoms/cm2 以上になるように設定する。
【００７７】
他方、Ｂのドーピング条件は、ソースガスにジボランを用い、加速電圧を５〜３０keV に設定する。ドーズ量はドーピングされるＢの濃度が１．７×１０15atoms/cm2 以上、より好ましくは２．５×１０15〜５×１０15atoms/cm2 になるように設定する。
【００７８】
本実施例では、先ずＰをドーピングし、次にＢをドーピングした。Ｐのドーピング条件は加速電圧を１０keV 、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるよう設定した。他方Ｂのドーピング条件は加速電圧１０keV 、ドーズ量は、Ｂの濃度が１．５×１０15atoms/cm2 になるように設定した。
【００７９】
Ｐ、Ｂのドーピングによって、レジストマスク１０７に覆われていない領域１０８（以下、ゲッタリング領域１０８と呼ぶ）はＰ、Ｂを高濃度に含有した領域となる。また、これらの領域はドーピングされるイオンの衝撃によって非晶質化される。他方、領域１０９（以下、被ゲッタリング領域１０９と呼ぶ）は、レジストマスク１０７によって保護されるため、Ｐ、Ｂはドーピングされない。従って、結晶性が保たれる（図１（Ｄ）、図２（Ａ））。
【００８０】
なお、ＰおよびＢのドーピング工程の最適条件は、結晶性珪素膜１０６の膜厚（初期の非晶質珪素膜１０３の膜厚）にも依存し、また後に行うゲッタリングのための加熱処理の条件によっても変化する。更に、ゲッタリング領域１０８や被ゲッタリング領域１０９のサイズを考慮して、ドーピング条件を設定する必要がある。
【００８１】
Ｐ、Ｂのドーピング工程が終了したら、レジストマスク１０７を専用の剥離液によって除去した後、ゲッタリングのための加熱処理を行い、被ゲッタリング領域１０９の内部に残存するニッケルをゲッタリング領域１０８に移動させる。本実施例では窒素雰囲気で、６００℃、１２時間の加熱処理を行った。こうしてニッケル濃度が低減された被ゲッタリング領域１１０を得る（図１（Ｅ）、図２（Ｂ））。
【００８２】
この加熱処理工程によって、被ゲッタリング領域１０９の内部のニッケルはゲッタリング領域１０８へ（矢印の方向へ）と吸い出される。このようなニッケルの移動は、前述のレーザー照射によりニッケルが移動し易くなっていること、さらにゲッタリング領域１０８が非晶質化していることにより助長されると考えられる。
【００８３】
そして、パターニングによってゲッタリング領域１０８を除去することで、ＴＦＴの半導体層となる島状領域１１１が得られる。この島状領域１１１は十分にニッケル濃度が低減されているため、リーク電流を抑制することができる。以下、ゲイト絶縁膜の作製工程等を含む公知の方法でＴＦＴを完成すればよい（図１（Ｆ）、図２（Ｃ））。
【００８４】
なお被ゲッタリング領域１１０がゲッタリング領域１０８と隣接する周辺部はニッケル濃度が高い可能性があるので、島状領域１１１に含まれないようにパターニング時に一緒に除去することが望ましい。
【００８５】
以下、図１、図２に示した工程で得られた島状領域１１１を用いて、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する工程を図３を用いて説明する。
【００８６】
図３（Ａ）において、１１１ＮはＮチャネル型ＴＦＴの半導体層であり、１１１ＰはＰチャネル型ＴＦＴの半導体層である。半導体層１１１Ｎ、１１１Ｐは図１（Ｆ）、図２（Ｃ）の島状領域１１１に相当する。これら半導体層１１１Ｎ、１１１Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜１１２を１５０ｎｍの厚さに成膜する（図３（Ａ））。
【００８７】
次に、アルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型パターンを形成する。次いで、本発明者らによる特開平7-135318号公報記載の陽極酸化技術を利用する。同公報記載の技術を利用することで、先ず前記のゲイト電極の原型パターンの側面に多孔質状の陽極酸化膜１１３、１１４が形成され、つぎに、それらゲイト電極の原型パターンの周囲に緻密な陽極酸化膜１１５、１１６が形成される。そして、陽極酸化されずに残存したゲイト電極の原型パターンがゲイト電極１１７、１１８として画定する。
【００８８】
次に、ゲイト電極１１７、１１８、多孔質状の陽極酸化膜１１３、１１４をマスクとして酸化珪素膜１１２をエッチングし、ゲイト絶縁膜１１９、１２０を形成する。そしてその後、多孔質状の陽極酸化膜１１３、１１４を除去する。こうしてゲイト絶縁膜１１９、１２０がゲイト電極１１７、１１８の端部から露出した状態となる（図３（Ｂ））。
【００８９】
次に、Ｎ型を付与する不純物イオンをイオンプランテーション法またはイオンドーピング法を用いて２回に分けて添加する。本実施例では、Ｐイオンをイオンドーピング法によって添加した。まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。
【００９０】
この時、加速電圧が高いので不純物イオンは露出した活性層１１１Ｎ、１１１Ｐだけでなく、露出したゲイト絶縁膜１１９、１２０の端部の下にも添加される。このｎ- 領域がＬＤＤ領域（不純物濃度は１×１０18〜１×１０19atoms/cm3 程度）として機能するように、ドーズ量を設定する。
【００９１】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜１１９、１２０がマスクとして機能する。また、このｎ+ 領域は後のソース／ドレイン領域となるのでシート抵抗が 500Ω以下（好ましくは 300Ω以下）となるように、ドーズ量を設定する。
【００９２】
以上の工程を経て、Ｎチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、低濃度不純物領域１２３、チャネル形成領域１２４が形成される。なお、この状態ではＰチャネル型ＴＦＴの活性層１１１ＰもＮチャネル型ＴＦＴの活性層と同じ状態となっている（図３（Ｃ））。
【００９３】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク１２５を設け、イオン注入法、あるいはイオンドーピング法によって、Ｐ型を付与する不純物を添加する。本実施例では、Ｂをイオンドーピング法によって添加した。この工程も前述のＮ型を付与する不純物添加工程と同様に２回に分けて行う。このようにして、Ｐチャネル型ＴＦＴのソース領域１２７、ドレイン領域１２８、低濃度不純物領域１２９、チャネル形成領域１３０が形成される（図３（Ｄ））。
【００９４】
ただし、この場合には不純物領域の導電型をＮ型からＰ型へ反転される必要があるので、前述のＮチャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イオンを添加しなくてはならない。
【００９５】
以上のドーピング工程終了後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。
【００９６】
次に、層間絶縁膜１３１を５００ｎｍの厚さに形成する。層間絶縁膜１３１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或いはそれらの積層膜を用いることができる。
【００９７】
そして、コンタクトホールを形成してソース配線１３２、１３４ドレイン配線１３３を形成して、図３（Ｅ）に示す状態を得る。最後に水素雰囲気中で熱処理を行い、全体を水素化してＣＭＯＳ回路が完成する。
【００９８】
本実施例で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。このようなインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００９９】
［実施例２］ 実施例１では、縦成長によって非晶質珪素膜を結晶化させたが、本実施例では、実施例１と異なる方法で非晶質半導体膜の結晶化を行う例を示す。本実施例でも触媒元素はニッケルを用いる。以下、図４を用いて本実施例を説明する。
【０１００】
まず、図４（Ａ）において、ガラス基板２０１上に膜厚２００ｎｍの下地膜２０２、膜厚５０ｎｍの非晶質珪素膜２０３を形成する。また、その上に厚さ７０ｎｍの酸化珪素膜でなるマスク絶縁膜２０４を形成し、触媒元素（本実施例もニッケルとする）を選択的に添加するための開口部２０４ａを設ける。
【０１０１】
この状態で酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜２０３の露出表面に濡れ性改善のための極薄い酸化膜（図示せず）を形成する。次にニッケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液をスピンコート法により塗布し、非晶質珪素膜２０３の表面に極薄いニッケル含有層２０５を形成する（図４（Ａ））。
【０１０２】
図４（Ａ）に示す状態を得たら、窒素雰囲気中で６００℃、８時間の加熱処理を行い、非晶質珪素膜２０３を結晶化する。非晶質珪素膜２０３の結晶化は、矢印で示すようにニッケルを添加した領域２０６から膜面と平行な方向（横方向）に進行する。本明細書では、このような結晶成長を横成長と呼ぶことにする（図４（Ｂ））。
【０１０３】
この結晶化工程に従うと、針状または柱状の結晶の集合体でなる多結晶シリコン膜（ポリシリコン膜）が形成される。本発明者らはこのように結晶化した領域を横成長領域と呼ぶ。
【０１０４】
また、この時、結晶化後の膜は、1)ニッケルの添加領域２０６（結晶性珪素膜）、2)横成長領域２０７（結晶性珪素膜）、3)横成長が及ばなかった領域２０８（非晶質珪素膜）の３つの領域に分類される。最終的に必要とするのは横成長領域２０７のみであるので、以下の説明において他の領域の説明は略す。
【０１０５】
次に、得られた結晶化後の珪素膜に対してレーザー光の照射を行う。これにより横成長領域２０７は大幅に結晶性が改善された結晶性珪素膜２０９となる。本実施例ではＫｒＦエキシマレーザーを用いる。このレーザ照射工程は、結晶性の改善のみでなく、ニッケルをゲッタリングし易い状態にするという作用がある（図４（Ｃ））。
【０１０６】
レーザー光の照射が終了したら、レジストマスク２１０を形成して、Ｐ、Ｂのドーピング工程を行う。なお、ドーピング条件は実施例１に従って実施者が適宜決定すれば良い。また、後のゲッタリングのための加熱処理の条件を考慮して決定することが好ましい。
【０１０７】
本実施例では、先ずＰをドーピングし、次にＢをドーピングした。Ｐのドーピング条件は加速電圧１０keV とし、ドーズ量は、Ｐの濃度か１．７×１０15atoms/cm2 となるよう設定した。他方Ｂのドーピング条件は加速電圧１０keV とし、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 とした。このドーピング工程によりゲッタリング領域２１１および被ゲッタリング領域２１２が画定される（図４（Ｄ））。
【０１０８】
ドーピング工程が終了したら、レジストマスク２１０を専用の剥離液によって除去する。そして、６００℃、１２時間の加熱処理を行い、被ゲッタリング領域２１２の内部に残存するニッケルを、ゲッタリング領域２１１の方へ（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域２１３が得られる（図４（Ｅ））。
【０１０９】
そして、パターニングによって、ゲッタリング領域２１１を除去することで十分にニッケル濃度が低減された島状領域２１４を得る。この島状領域２１４をＴＦＴの半導体層にに用いて、ゲイト絶縁膜の作製工程等を含む公知の方法でＴＦＴを完成すればよい。
【０１１０】
図４（Ｆ）のパターニング工程において、島状領域２１４にはゲッタリング領域２１１と隣接する周辺部が含まれないよう、パターニングすることが好ましい（図４（Ｆ））。
【０１１１】
図４（Ｂ）に示す結晶化工程の後に得られる横成長領域２０７は、実施例１の縦成長された領域（図１の１０５、１０９で示す領域）よりもニッケルの濃度が低いという特徴がある。よって横成長プロセスを用いることで、ゲッタリング処理の処理温度を低くしたり、処理時間の時短化等、プロセス的なマージンが増すという効果を得ることができる。
【０１１２】
［実施例３］ 実施例１、２では、実際のＴＦＴの半導体層よりも被ゲッタリング領域の面積を広くし、パターニングのマージンを持たせるようにした。このため、ＴＦＴの素子を構成する半導体層の集積度が小さくなるおそれがある。本実施例ではこのような問題点を解消するための方法を説明する。
【０１１３】
本実施例では、少なくともチャネル形成領域は被ゲッタリング領域のみで形成し、ソース領域、ドレイン領域にはゲッタリング領域（Ｐ、Ｂがドーピングされる領域）が含まれるようにして、半導体層の集積度を上げるようにしたものである。以下、図５、図６を用いて本実施例を説明する。
【０１１４】
ガラス基板３０１上に、厚さ２００ｎｍの酸化珪素膜でなる下地膜３０２を形成する。そして、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらに、エキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜３０２上に結晶性珪素膜３０３が形成される（図５（Ａ））。
【０１１５】
図６（Ａ）は図５（Ａ）の正面図に相当し、結晶性珪素膜３０３上の点線で示すパターン３００は、ＴＦＴの半導体層となる領域を示す。またパターン３００中の領域３００ｃはチャネル形成領域となる部分であり、そのサイズを８μｍ×８μｍとする。
【０１１６】
次に、図６（Ｂ）に示すように、結晶性珪素膜３０３上にレジストマスク３０４を形成する。レジストマスク３０４は半導体層のチャネル形成領域をなる部分３００ｃを少なくとも覆うように形成される。このときチャネル形成領域の端面（特に、ソース／ドレイン領域と接合しない面）に被ゲッタリング領域とゲッタリング領域との界面が含まれると、ＴＦＴとして動作しなくなるおそれがある。そのため、本実施例では帯状のマスク３０４を形成し、またその幅を１０μｍとして部分３００ｃに対して１μｍのマージンをとる。
【０１１７】
次に、Ｐ、Ｂのドーピング工程を行う。先ず、加速電圧を１０keV に、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるように設定し、Ｐをドーピングする。次に、加速電圧１０keV に、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるように設定し、Ｂをドーピングする。このドーピング工程によりゲッタリング領域３０５、被ゲッタリング領域３０６が画定される（図５（Ｂ）、図６（Ｃ））。
【０１１８】
ドーピング工程が終了後、レジストマスク３０４を専用の剥離液によって除去する。そして、６００℃、８時間の加熱処理を行い、被ゲッタリング領域３０６の内部に残存するニッケルを、ゲッタリング領域３０５の方に（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域３０７が得られる（図５（Ｃ）、図６（Ｄ））。
【０１１９】
パターン３００に従ってパターニングにして、島状領域３０８を得る。島状領域３０８は、ゲッタリング領域３０５とニッケル濃度の低減された被ゲッタリング領域３０７とでなる。以上の工程を経て得られた島状領域３０８を用いて、例えば図３を用いて実施例１で説明したプロセスを用いて、ＴＦＴを作製すればよい。（図５（Ｄ）、図６（Ｄ））。
【０１２０】
ゲッタリング領域３０５はＰ型の導電性を有するので、ゲッタリング領域３０５でＰ型のソース領域、ドレイン領域を構成することができる。よって、Ｐ型の導電性を付与するためのドーピング工程を省略することができる。
【０１２１】
また島状領域３０８のチャネル形成領域３０８ｃは、実質的に真性でかつニッケル濃度が低減された被ゲッタリング領域３０７で構成されているため、しきい値の突発的な変動をなくすことができる。他方ソース領域、ドレイン領域となる部分にニッケルや導電性を付与する不純物を含有していても、ＴＦＴの電気特性に大きな弊害をもたらすことがない。
【０１２２】
本実施例では、ソース領域、ドレイン領域がチャネル形成領域３０８ｃに対して１μｍオフセットした構造となっている。このオフセット量はレジストマスク３０４の形状で適宜に決定できる。例えば、レジストマスク３０４の幅をより広くして、ゲッタリング領域３０５をソース領域、ドレイン領域に部分的に残すことができる。
【０１２３】
実施例１、２では島状領域をパターニングする際、全てのゲッタリング領域３０５と、一部の被ゲッタリング領域３０６を除去していたが、本実施例では、本実施例の島状領域３０８の一部にゲッタリング領域３０５を残すので、パターニングで除去する部分が縮小される。よって、島状領域３０８をより集積化して形成することが可能になる。また、ニッケルの拡散距離が短くなり、ゲッタリング領域３０５の面積が相対的に拡大されるめ、ゲッタリングの加熱処理が時短化される。
【０１２４】
また、レジストマスク３０４が小さくなるため、ドーピングに使用されるチャンバーの汚染を抑制することができ、クリーニングに要する手間や時間が節約され、スループットの向上を図れる。
【０１２５】
［実施例４］ Ｐ、Ｂがドーピングされたゲッタリング領域がゲッタリング作用を有するには、ＰよりもＢの濃度が濃度が高くなっており、よってＮ型の導電性を示す。また、図１３に示すように、ＰのみをドープしたＮ型領域もゲッタリング領域として機能することが可能である。
【０１２６】
この点に着目し、本実施例では、Ｎ型、Ｐ型ゲッタリング領域をＴＦＴのソース領域、ドレイン領域に用いて、ＣＭＯＳ型のＴＦＴを作製する。以下、図７に従って本実施例の作製工程を説明する。
【０１２７】
まず、ガラス基板４０１上に厚さ２００ｎｍの酸化珪素膜でなる下地膜４０２を形成する。そして、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらにエキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜４０２上に結晶性珪素膜４０３を形成する（図７（Ａ））。
【０１２８】
結晶性珪素膜４０３をパターニングして、Ｎチャネル型ＴＦＴの半導体層となる島状領域４０４Ｎと、Ｐチャネル型ＴＦＴの半導体層となる島状領域４０４Ｐを形成し、これら島状領域４０４Ｎ、４０４Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜４０５を１５０ｎｍの厚さに成膜する。
【０１２９】
次に、導電膜膜を成膜し、パターニングしてゲイト電極４０６、４０７を形成する。ゲイト電極４０６、４０７を構成する導電膜としては、後に実施されるゲッタリングのための加熱温度である５５０〜６５０℃程度の温度に耐え得る材料が好ましい。例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料が挙げられる。本実施例ではクロムを用いる（図７（Ｂ））。
【０１３０】
これらゲイト電極４０６、４０７をマスクにして、酸化珪素膜４０５をパターニングして、ゲイト絶縁膜４０８、４０９を形成する。酸化珪素膜４０５をパターニングしたのは、次のドーピング工程において、加速電圧が１０〜３０keV 程度と比較的低いので、酸化珪素膜４０５がマスクとして機能して、島状領域４０４Ｎ、４０４Ｐに不純物が十分に添加されないおそれがあるからである（図７（Ｃ））。
【０１３１】
次に、Ｎ型を付与する不純物イオンをイオン注入法またはイオンドーピング法を用いて添加する。本実施例では、イオンドーピング法にてＰをドープする。ドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるにように設定する。
【０１３２】
ゲイト電極４０６、４０７がマスクとして機能し、島状領域４０４Ｎ、４０４ＰにはＮ型不純物領域４１０〜４１３と、実質的に真性な領域４１４、４１５が形成される。島状領域４０４Ｎにおいて、Ｎ型不純物領域４１０、４１１は真性な領域４１４に対するゲッタリング領域となると共に、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。また真性な領域４１４はチャネル形成領域として機能する（図７（Ｄ））。
【０１３３】
次に、島状領域４０４Ｎを覆ってレジストマスク４１６を設け、Ｐ型を付与する不純物イオンの添加を行う。本実施例ではＢを添加する。ドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるように設定した。
【０１３４】
この結果、Ｎ型の不純物領域４１２、４１３の導電型が反転し、Ｐ型の不純物領域４１７、４１８が形成される。他方、領域４１５の導電型は実質的に真性のまま保持される。Ｐ型の不純物領域４１７、４１８は真性な領域４１５に対するゲッタリング領域として機能し、またＰチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。真性な領域４１５はＰチャネル型ＴＦＴのチャネル形成領域となる（図７（Ｅ））。
【０１３５】
次に、専用の剥離液によってレジストマスク４１６を除去した後、６００℃、１２時間の加熱処理を行う。この結果、真性な領域４１４のニッケルはＮ型の不純物領域４１０、４１１にゲッタリングされ、真性な領域４１５中のニッケルもＰ型不純物領域４１７、４１８にゲッタリングされるため、ニッケルの濃度が低減されたチャネル形成領域４１９、４２０がそれぞれ形成される。また、このゲッタリングのための加熱処理によって、不純物領域４１０、４１１、４１７、４１８に添加された不純物が活性化される（図７（Ｅ））。
【０１３６】
次に、層間絶縁膜４２１を５００ｎｍの厚さに形成する。層間絶縁膜４２１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか、或いはそれらの積層膜を用いることができる。
【０１３７】
そして、コンタクトホールを形成してソース配線４２２、４２３、ドレイン配線４２４を形成して図７（Ｆ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１３８】
本実施例では、ゲッタリング領域を形成するためのドーピング工程と、ソース、ドレイン領域を形成するためのドーピング工程を一括したため、スループットの向上が図れる。
【０１３９】
［実施例５］ 本実施例は、実施例４と同様にゲッタリング領域を形成するためのドーピング工程と、ソース領域、ドレイン領域を形成するためのドーピング工程とを一括した例であり、オフセット構造を有するＴＦＴの作製工程の例を示す。
【０１４０】
まず、ガラス基板５０１上に厚さ２００ｎｍの酸化珪素膜でなる下地膜５０２を形成する。下地膜５２０上に非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらに、エキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜５０２上に結晶性珪素膜５０３を形成する（図８（Ａ））。
【０１４１】
結晶性珪素膜５０３をパターニングして、Ｎチャネル型ＴＦＴの半導体層となる島状領域５０４Ｎと、Ｐチャネル型ＴＦＴの活性層となる島状領域５０４Ｐを形成し、これら島状領域５０４Ｎ、５０４Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜５０５を１５０ｎｍの厚さに成膜する。
【０１４２】
次に、導電膜膜を成膜し、パターニングしてゲイト電極５０６、５０７を形成する。ゲイト電極５０６、５０７を構成する導電膜としては、後に実施されるゲッタリングのための加熱温度、５５０〜６５０℃程度の温度に耐え得る材料が好ましい。例えば、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、これら金属材料とシリコンとの化合物であるシリサイド、あるいは、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料が挙げられる。本実施例ではクロムを用いる（図８（Ｂ））。
【０１４３】
次にレジストマスク５０８を形成し、これをマスクにして、酸化珪素膜５０５をパターニングして、ゲイト絶縁膜５０９、５１０を形成する。酸化珪素膜５０５をパターニングしたのは、次のドーピング工程において、加速電圧が１０〜３０keV 程度と比較的低いので、酸化珪素膜５０４がマスクとして機能するために、島状領域５０４Ｎ、５０４Ｐに不純物が十分に添加されないおそれがあるからである。また酸化珪素膜のマスク機能を利用してオフセット領域を形成するために、ゲイト絶縁膜５０８、５０９をゲイト電極５０６、５０７の端部から１μｍ程度突出させる（図８（Ｃ））。
【０１４４】
次に、Ｎ型を付与するＰイオンをイオンドーピング法にてドープする。加速電圧は１０keV に設定しドーズ量は、その濃度が１．７×１０15atoms/cm2 になるように設定する。
【０１４５】
この際、ゲイト電極５０６、５０７、ゲイト絶縁膜５０９、５１０がマスクとして機能し、この結果、島状領域５０４Ｎ、５０４Ｐには、Ｎ型不純物領域５１１〜５１４と、実質的に真性な領域５１５、５１６が形成される。Ｎ型不純物領域５１１、５１２は真性な領域５１５に対するゲッタリング領域となり、またＮチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。また真性な領域５１５はチャネル形成領域、オフセット領域を構成する（図８（Ｄ））。
【０１４６】
次に、島状領域５０４Ｎを覆ってレジストマスク５１７を設け、Ｐ型を付与する不純物イオンの添加を行う。本実施例ではイオンドーピング法にてＢをドープする。加速電圧は１０keV に設定し、ドーズ量は、その濃度が２．５×１０15atoms/cm2 になるように設定する。
【０１４７】
この結果、Ｎ型の不純物領域５１３、５１４の導電型が反転し、Ｐ型の不純物領域５１８、５１９が形成される。他方領域５１６の導電型は実質的に真性のまま保持される。Ｐ型の不純物領域５１８、５１９は真性な領域５１６に対するゲッタリング領域として機能すると共に、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。真性な領域５１６はＰチャネル型ＴＦＴのチャネル形成領域、オフセット領域を構成する（図８（Ｅ））。
【０１４８】
次に、専用の剥離液によってレジストマスク５１７を除去した後、６００℃、１２時間加熱処理する。この結果、真性な領域５１５のニッケルはＮ型の不純物領域５１１、５１２にゲッタリングされ、真性な領域５１６中のニッケルはＰ型不純物領域５１８、５１９にゲッタリングされる。
【０１４９】
この結果、島状領域５０４Ｎには、ニッケル濃度が低減されたチャネル形成領域５２０とオフセット領域５２１が形成され、島状領域５０４Ｐにはニッケル濃度が低減されたチャネル形成領域５２２とオフセット領域５２３が形成される。また、このゲッタリングのための加熱処理によって、不純物領域５１１、５１２、５１８、５１９に添加された不純物が活性化される（図８（Ｆ））。
【０１５０】
次に、層間絶縁膜５２４を５００ｎｍの厚さに形成する。層間絶縁膜５２４としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか、或いはそれらの積層膜を用いることができる。
【０１５１】
そして、コンタクトホールを形成してソース配線５２５、５２６、ドレイン配線５２７を形成して図８（Ｇ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１５２】
本実施例では、ゲッタリング領域を形成するためのドーピング工程と、ソース、ドレイン領域を形成するためのドーピング工程を一括したため、スループットの向上が図れる。
【０１５３】
なお、実施例４、５ではゲッタリング工程の前に、ゲイト電極を形成したが、ゲッタリング工程後に形成しても良い。この場合は、ゲイト電極の材料がゲッタリングのための熱処理温度に耐え得る材料に限定する必要がなくなる。例えば低融点であるが低抵抗なアルミニウムを使用することができる。この場合はドーピング工程の際に、ゲイト電極に替わるマスクをフォトレジスト等で形成する必要がある。
【０１５４】
［実施例６］ 上述した実施例ではトップゲイト型のＴＦＴを作製する場合について説明したが、本実施例ではボトムゲイト型ＴＦＴの典型例である逆スタガ型ＴＦＴを作製する例を示す。図９を用いて本実施例を説明する。
【０１５５】
図１５（Ａ）において、６０１はガラス基板、６０２は下地膜、６０３は導電性材料でなるゲイト電極、６０４はゲイト絶縁膜、６０５は厚さ５５ｎｍの非晶質珪素膜、６０６は実施例１と同様の手段で形成したニッケル含有層である（図９（Ａ））。
【０１５６】
なお、後にファーネスアニールによって ５００〜６５０℃の温度でゲッタリング工程が行われるので、その温度に耐え得る材料をゲイト電極６０３として使用する必要があり、例えば、タンタル、モリブデン、クロム、チタン等の高融点金属や、これち高融点金属のシリサイドや、不純物が添加された多結晶シリコンや微結晶シリコン等が使用できる。
【０１５７】
次に、５５０℃、４時間の加熱処理した後、エキシマレーザを照射して、結晶性珪素膜６０７を形成する。本実施例では、結晶化方法に縦成長法を用いたが、実施例２に示した横成長方法を用いてもよい（図９（Ｂ））。
【０１５８】
次に、レジストマスク６０８を設けてニッケルをゲッタリングするための元素、ＰとＢを添加する。Ｐのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるように設定する。Ｂのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるよう設定する。この工程よりゲッタリング領域６０９および被ゲッタリング領域６１０が画定される（図９（Ｃ））。
【０１５９】
次に、６００℃、１２時間の加熱処理を行う。被ゲッタリング領域６１０内のニッケルはゲッタリング領域６０９に拡散し、ニッケル濃度の低減された結晶性珪素膜（被ゲッタリング領域）６１１が得られる（図９（Ｄ））。
【０１６０】
次に、ゲッタリング工程によって得られたニッケル濃度の低減された結晶性珪素膜６１１をパターニングして半導体層６１２を形成する。そして、半導体層６１２上に窒化珪素膜をパターニングして形成されるチャネルストッパ（またはエッチングトッパと呼ばれる）６１３を設ける（図９（Ｅ））。
【０１６１】
このチャネルストッパ６１３をマスクにして、Ｎ型又はＰ型の導電性を付与する不純物を添加し活性化して、ソース領域６１４、ドレイン領域６１５を形成する。さらに、ソース配線６１６、ドレイン配線６１７を形成する。そして、最後に全体の水素化を行って図９（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
【０１６２】
なお、実施例３で説明したように、図９（Ｃ）において、レジストマスク３０４を少なくともチャネル形成領域を覆うように形成してもよい。この場合、Ｎ型のソース領域、ドレイン領域を作製する場合は、を添加するようにして、ゲッタリング領域形成用のＢ、Ｐのドーピングと、ソース領域、ドレイン領域形成用のドーピングを同時に行なうことができる。
【０１６３】
【発明の効果】
本発明を用いることで、結晶化を助長する触媒元素を利用して得た結晶性半導体膜中から触媒元素を効率的に除去または低減することができる。また、本発明のゲッタリング処理はガラスの耐熱温度（歪点）以下の温度で行うことが可能であり、従来の低温プロセスを使用することができる。
【０１６４】
また、本発明を用いて得られた結晶性半導体膜は触媒元素の効果により結晶性が非常に優れ、かつ、ゲッタリング処理によりその触媒元素が十分低い濃度にまで低減されている。そのため、半導体装置の活性層として利用した場合、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。特に、ＴＦＴのオフ電流の突発的な増加をなくすことが可能になった。
【０１６５】
また、本発明では、１５族の元素の他に、１３族の元素をゲッタリング領域に導入することによって、１５族元素のみがドープされたゲッタリング領域よりも狭い面積で、より広い領域中の触媒元素をゲッタリングすることが可能になった。そのため、触媒元素が低減された領域をより集積化して形成することが可能である。
【図面の簡単な説明】
【図１】 実施例１のゲッタリング工程の説明図であり、基板断面図である。
【図２】 実施例１のゲッタリング工程の説明図であり、基板正面図である。
【図３】 実施例１のＴＦＴの作製工程の説明図である。
【図４】 実施例２のゲッタリング工程の説明図であり、基板断面図である。
【図５】 実施例３のゲッタリング工程の説明図であり、基板断面図である。
【図６】 実施例３のゲッタリング工程の説明図であり、基板正面である。
【図７】 実施例４のＴＦＴの作製工程の説明図である。
【図８】 実施例５のＴＦＴの作製工程の説明図である。
【図９】 実施例６のＴＦＴの作製工程の説明図である。
【図１０】 試料の模式図である。
【図１１】 図１２〜図１６に示す試料のドーピング条件を示す図である。
【図１２】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１３】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１４】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１５】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１６】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【符号の説明】
１０１、２０１、３０１ ガラス基板
１０２、２０２、３０２ 下地膜
１０３、２０３ 非晶質珪素膜
１０４、２０５ ニッケル含有層
１０５ 結晶性珪素膜
１０６、２０９ 結晶性が助長された結晶性珪素膜
１０７、２１０ レジストマスク
１０８、２１１ ゲッタリング領域
１０９、２１２ 被ゲッタリング領域
１１０、２１３ ニッケル濃度が低減された領域
１１１、２１４ 島状領域
２０４ 酸化珪素膜でなるマスク
２０６ ニッケルの添加領域
２０７ 横成長領域
２０８ 横成長が及ばなかった領域
【発明の属する技術分野】
本発明は、非晶質半導体薄膜を結晶化して形成された結晶性半導体膜を利用した半導体装置の作製方法に関するものであり、特に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）等の半導体装置の作製方法に関する。
【０００２】
【従来の技術】
近年、ガラス基板等に上にＴＦＴを形成して半導体回路を構成する技術が急速に進んでいる。そのような半導体回路としてはアクティブマトリクス型液晶表示装置のような電気光学装置が代表的である。
【０００３】
アクティブマトリクス型液晶表示装置とは、同一基板上に画素マトリクス回路とドライバー回路とを設けたモノシリック型表示装置である。さらにメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発も進められている。
【０００４】
このようなドライバー回路やロジック回路は高速動作を行う必要があるので、活性層として非晶質珪素膜（アモルファスシリコン膜）を用いることは不適当である。そのため、現状では結晶性珪素膜（ポリシリコン膜）を活性層としたＴＦＴが主流になりつつある。
【０００５】
そして、ガラス基板のように石英基板に比較し耐熱性の低い基板上に、大面積に結晶性珪素膜を形成するためのプロセス、いわゆる低温プロセスに関して、研究・開発が盛んに行われている。
【０００６】
本発明者らは、特開平７−１３０６５２号公報において、ガラス基板上に結晶性珪素膜を得るため技術を開示している。同公報記載の技術は、非晶質珪素膜に対して結晶化を助長する触媒元素を添加し、加熱処理を行い、非晶質珪素膜を結晶化するというものである。
【０００７】
この結晶化技術によって、非晶質珪素膜の結晶化温度を５０〜１００℃も引き下げることが可能になり、また結晶化に要する時間も１／５〜１／１０にまで短縮することが可能になった。その結果、耐熱性の低いガラス基板上にも、結晶化珪素膜を大面積に形成することが可能になった。このような、低温プロセスよって得られた結晶性珪素膜は、優れた結晶性を有することが実験的に確かめられている。
【０００８】
【発明が解決しようとする課題】
上述した結晶化技術において、触媒元素にはニッケル、コバルト等の金属元素が用いられる。このような金属元素は珪素膜中に深い準位を形成してキャリアを捕獲してしまうため、得られた結晶性珪素膜を用いてＴＦＴを製造した場合、ＴＦＴの電気特性や信頼性に悪影響を及ぼすことが懸念される。
【０００９】
また、結晶性半導体薄膜中に残存した触媒元素は不規則に偏析することが確認されており、特に結晶粒界に偏析していた。本発明者らは偏析した領域が微弱な電流の逃げ道（リークパス）になると考え、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加を招く原因になっていると考えた。
【００１０】
従って、結晶化後は触媒元素を速やかに除去するか、または電気特性に影響しない程度にまで低減することが望ましい。ハロゲン元素によるゲッタリング効果を利用して、結晶性珪素膜中の触媒元素をゲッタリングする方法に関する出願を本発明者らは既に済ませている。
【００１１】
しかしながら、上記手段を用いる場合には８００℃以上の高温の加熱処理が必要となるため、耐熱性の低いガラス基板を用いることができない。即ち、触媒元素を用いた低温プロセスの特徴を効果的に活かすことができない。
【００１２】
本発明は上記問題点を鑑みて成されたものであり、低温プロセスの特徴を活かしたまま珪素を含む結晶性半導体膜中から触媒元素を除去または低減するための技術を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上述の課題を解決するために、本発明は、１）珪素を含む非晶質半導体膜を触媒元素を利用して結晶化する工程、２）選択的に１３族元素（具体的にボロン）および１５族元素（具体的にはリン）をドーピングしてゲッタリング領域を形成する工程、３）加熱処理によって被ゲッタリング領域内の触媒元素をゲッタリング領域に移動させる工程とを主要な構成とする。以上の工程を経ることによって、１３族元素および１５族元素がドーピングされなかった領域の触媒元素をゲッタリング領域へ拡散させ、そこで捕獲（ゲッタリング）する。
【００１４】
本発明の基本的な目的は、珪素を含む非晶質半導体膜の結晶化に使用した触媒元素を結晶性半導体膜中から除去することであり、そのための手段として１３族元素および１５族元素を導入した領域をゲッタリングシンクとして利用する。
【００１５】
上記結晶化工程において、非晶質半導体膜に触媒元素を導入する方法として、プラズマドーピング法、蒸着法やスパッタリング法等の気相法、あるいは触媒元素を含有する溶液を塗布する方法が採用できる。溶液を用いる方法は触媒元素の導入量の制御が容易であり、極微量に添加することが容易に行える。
【００１６】
また、触媒元素としてはＮｉ（ニッケル）、Ｃｏ（コバルト）、Ｆｅ（鉄）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｃｕ（銅）、Ａｕ（金）等の金属元素が代表的である。本発明者らの実験では、ニッケルが最も適した元素であることが判明している。
【００１７】
本発明において、ゲッタリング用の１３族に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌから選ばれた少なくとも一つの元素が用いられ、Ｂ（ボロン）が最適であった。また１５族に属する不純物元素としては、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）、Ｂｉ（ビスマス）が挙げられ、特に顕著な作用効果を示すのはリンであり、ついで砒素であることが判明している。
【００１８】
従来、単結晶シリコン基板中に拡散してしまった金属元素をゲッタリングするために、Ｐを拡散させたＮ型領域をゲッタリングシンクに用いることが知られている。これに対して、本発明では、結晶化のために意図的に添加した触媒元素をゲッタリングするために、半導体材料にＮ型の導電性を付与する１５族元素と共に、Ｐ型の導電性を付与する１３族元素を導入した領域をゲッタリングシンクに用いる点に特徴を有する。
【００１９】
本発明のゲッタリング工程において、考慮すべき代表的なパラメータとして以下の６つが挙げられる。
（ａ）ボロン、リンの導入工程におけるドーズ量
（ｂ）ボロン、リンの導入工程における加速電圧
（ｃ）ゲッタリング領域の形状、面積
（ｄ）被ゲッタリング領域の形状、面積
（ｅ）ゲッタリングのための加熱処理における処理温度
（ｆ）ゲッタリングのための加熱処理における処理時間
【００２０】
本発明では上記パラメータが相互に関係して成り立っており、どれかパラメータを動かすと、他のパラメータの最適値もそれに伴って変化し得る。本発明者らが行った実験、およびそこから得られた知見について以下に述べる。
【００２１】
実験の概要は、（ａ）リン（１５族元素）のみを導入したゲッタリング領域、（ｂ）ボロン（１３族元素）のみを導入したゲッタリング領域、（ｃ）リンとボロンを導入したゲッタリング領域をそれぞれ形成し、これら領域のゲッタリング効果の差異を比較検討するというものである。
【００２２】
本実験では、ゲッタリング領域の効果の差異を調べるために、ゲッタリング処理後の試料をＦＰＭ（ＨＦとＨ2 Ｏ2 をモル比で0.5:0.5 に混合した薬液）と呼ばれるエッチャントで処理した。ＦＰＭ処理によって、被ゲッタリング領域に残存したニッケル（おそらくニッケルシリサイドとなっている）を選択的に除去することができる。そこでＦＰＭ処理によって発生する孔の数によって、ゲッタリング効果を評価した。この孔はＦＰＭ中に試料を室温で１時間浸漬することで生じる。即ち、この孔が発生する度合いが高いほど、高濃度にニッケルが残留していると言える。
【００２３】
本実験において、試料となる多結晶珪素膜を形成は次の通りであり、本実験の多結晶珪素膜は全てこの条件で作製した。膜厚５５ｎｍの非晶質珪素膜表面に、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液をスピンコーティング法により塗布した。そして５５０℃、４時間加熱し、さらにエキシマレーザを照射してアニールした。ＳＩＭＳによる測定では、得られた多結晶珪素膜中のニッケル濃度は１×１０19〜２×１０19atoms/cm3 程度である。
【００２４】
図１０に本実験の被ゲッタリング領域１０とゲッタリング領域２０の関係を模式的に示す。次に、多結晶珪素膜上にマスクを形成し、イオンドーピング法によって、リン及び／又はボロンをマスクを介して選択的にドーピングし、ゲッタリング領域２０を形成した。リン、ボロン双方ともドーピングされなかった領域を被ゲッタリング領域１０と呼ぶ。また、リンのソースガスにはフォスフィンを用い、ボロンのソースガスにはジボランを用いた。
【００２５】
ゲッタリングのための加熱処理の条件は、窒素雰囲気、加熱温度６００℃、加熱時間１２時間とし、本実験では全てこの条件とした。そして、上述したＦＰＭ処理を施した。ＦＰＭ処理後の試料の光学顕微鏡写真を図１２〜１６に示す。
【００２６】
図１２〜１６には、被ゲッタリング領域１０の幅Ｌを１００μｍに固定し、ゲッタリング領域２０の幅ｓを１０μｍ、２０μｍ、３０μｍ、５０μｍ、１００μｍとした場合の実験結果を示す。なお、ＦＰＭは真性の珪素膜に対してＮ型の珪素膜を選択的に除去可能なため、図１３ではリンのみをを導入したゲッタリング領域は除去されている。また、図１１に、光学顕微鏡写真と、ゲッタリング領域を作製するためのドーピング条件との対応を表で示した。
【００２７】
図１２はボロン（１３族元素）のみを導入した場合の光学顕微鏡写真である。ボロンのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、ゲッタリング領域２０内のボロンの濃度が２．５×１０15atoms/cm2 となるように設定した。
【００２８】
図１３はリン（１５族元素）のみを導入した場合の光学顕微鏡写真である。リンのドーピング条件は加速電圧を１０keV に設定し、ドーズ量はゲッタリング領域２０内のリンの濃度が１．７×１０15atoms/cm2 となるように、設定した。
【００２９】
図１４はボロンとリン（１３族元素及び１５族元素）を導入した場合の光学顕微鏡写真である。ボロンのドーピング条件は図１３と同じに設定し、他方リンのドーピング条件は図１４の場合と同じに設定した。
【００３０】
図１２〜１４の写真を比較検討すると、図１２の写真からは、ゲッタリングのための加熱処理前後と孔の発生が変化しないため、ボロンのみを導入したゲッタリング領域にはゲッタリング効果が殆どない考えられる。
【００３１】
一方、図１３の写真を見ると、リンのみを導入したゲッタリング領域は、図１２と比較すると明らかなように、ゲッタリング機能を有するのが分かる。しかし、ゲッタリング領域の幅ｓが１０μｍや２０μｍのような微細な場合では、被ゲッタリング領域に孔が発生している。これを図１４に示すボロンとリン双方を導入したゲッタリング領域と比較すると、図１４ではゲッタリング領域の幅ｓが１０μｍや２０μｍの場合でも、被ゲッタリング領域に孔が発生していない。なお、ＦＰＭ処理で孔の空かなかった試料中のニッケル濃度はＳＩＭＳの検出下限（約５×１０17atoms/cm3 以下）にまで低減されていた。
【００３２】
本発明において、ゲッタリングは触媒元素の拡散現象である。本実験では、ニッケルの拡散距離は被ゲッタリング領域１０の幅Ｌに依存する。単純化して、ニッケルの拡散は被ゲッタリング領域１０の幅Ｌ方向の１次元のみと考えると、幅Ｌが１００μｍであれば最大ニッケルを５０μｍ拡散させればよい。図１３、図１４では被ゲッタリング領域１０の幅Ｌは１００μｍと同じであり、ゲッタリングするためのニッケルの拡散距離は同じとみなすことができる。また、ゲッタリング領域が広いほどゲッタリング効果が高くなることが予測される。このことは、図１３の写真も示している。
【００３３】
従って、図１３と図１４の写真を比較すると、ボロンとリンを導入したゲッタリング領域は、リンのみを導入したゲッタリング領域よりもより狭い面積で、より離れたニッケルをゲッタリングすることが可能であり、より高いゲッタリング効果を示している。特に図１４（Ａ）の写真は、被ゲッタリング領域１０の幅Ｌが１００μｍの場合、その両側に幅ｓの５μｍのゲッタリング領域を形成すればよいことを示している。
【００３４】
よって、ボロンとリンを用いた場合、ゲッタリング領域の占有面積が小さくて済むので、被ゲッタリング領域を広くできる。また、ゲッタリング効果が高いため、ゲッタリング処理の時短化が図れるという効果を得ることができる。リンとボロンを導入したゲッタリング領域のほうがゲッタリング効果が高くなる理由の１つとして、リンのみが導入されたゲッタリング領域よりも、ボロンとリンが導入された領域の方がニッケルの固溶度が高くなっていると考えられる。
【００３５】
次に、リンのドーピング条件を固定し、ボロンのドーピング条件を変化させて、ボロンの導入量とゲッタリング効果の傾向を観察した。図１５、図１６にＦＰＭ処理後の試料の光学顕微鏡写真を示す。この実験では、リンのドーピング条件を図１３と同じにし、加速電圧１０keV 、ドーズ量は、ドーピングされるリンの濃度が１．７×１０15atoms/cm2 となる値に固定した。またボロンのドーピング時の加速電圧も１０keV に固定した。
【００３６】
図１５はボロンの濃度がリンの濃度の略１／２となる、８．３×１０14atoms/cm2 でドーピングされるようにドーズ量を設定した場合の光学顕微鏡写真である。図１６はボロンの濃度がリンの濃度と同じ１．７×１０15atoms/cm2 となるにように、ドーズ量を設定した場合の光学顕微鏡写真である。また、ボロンの濃度が２．５×１０15atoms/cm2 の場合は図１４に対応し、ボロンの濃度がゼロ場合は図１３に対応する。
【００３７】
図１５の写真からは、ドーピングされるボロンの濃度がリンよりも低い場合は、リンのみを導入した場合（図１３参照）よりもゲッタリング効果が低下していることが分かる。
【００３８】
また、図１６の写真からは、ドーピングされたボロンの濃度がリンと同じ、１．７×１０15atoms/cm2 となるようにドーズ量を設定することで、ｓが１０μｍ、２０μｍの場合でもＦＰＭ処理で殆ど孔が開かなくなり、リンのみを導入した場合（図１３参照）よりもゲッタリング効果が優れていることが分かる。
【００３９】
しかし、図１６に示すように、ボロンの濃度が１．７×１０15atoms/cm2 では、ｓが１０μｍ、２０μｍ、３０μｍの場合では、被ゲッタリング領域１０に若干の孔開きが見られる。
【００４０】
他方、ボロンの濃度が２．５×１０15atoms/cm2 と、リンよりも高濃度にボロンを添加すると、図１４（Ａ）に示すように、ｓ＝１０μｍでも被ゲッタリング領域１０には孔がなくなっている。
【００４１】
上記の実験ではリンの濃度が１．７×１０１５ａｔｏｍｓ／ｃｍ２となるように設定ドーズ量を固定した。次に、リンの濃度が上記の約１／２程度の８．３×１０ １４ ａｔｏｍｓ／ｃｍ２となるように、ドーズ量を設定し、加速電圧は１０ｋｅＶに固定した。また、ボロンのドーピング条件は加速電圧は１０ｋｅＶに固定し、ドーズ量は、その濃度がゼロ、８．３×１０ １４ ａｔｏｍｓ／ｃｍ２、１．７×１０１５ａｔｏｍｓ／ｃｍ２となるようにそれぞれ設定し、ゲッタリッグ効果を比較した。すると、リンの濃度が８．３×１０ １４ ａｔｏｍｓ／ｃｍ２の条件では、ボロンを添加すると、リンのみを添加した（ボロンのドーズ量がゼロ）場合よりも、ゲッタリング効果が低下してしまった。
【００４２】
以上の結果をまとめると、リンとボロン双方をドープしたゲッタリング領域を用いるには、被ゲッタリング領域１０内のニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の場合では、リンの濃度が１．７×１０15atoms/cm2 以上となるようにドーズ量を設定する。ボロンのドーズ量は、その濃度が１．７×１０15atoms/cm2 以上でドープされるように設定する。より好ましくは、リンの濃度の約１．５倍程度の２．５×１０15atoms/cm2 よりも高い濃度でドープする。
【００４３】
上述した実験のボロン、リンの濃度は設定したドーズ量から導かれる値だが、実際にゲッタリング領域にドープされたボロン、リンの濃度をＳＩＭＳにて測定した。ＳＩＭＳの測定結果では、ゲッタリング領域２０内のリンとボロンの単位面積当たりの濃度は、加速電圧を１０keV とし、リンのドーズ量をその濃度が１．７×１０15atoms/cm2 となるように設定した場合と、ボロンのドーズ量をその濃度が１．７×１０15atoms/cm2 となるよう設定した場合とでは、ほぼ同程度であり、１．５×１０15〜２．０×１０15atoms/cm2 程度であった。
【００４４】
なお、このリン、ボロンの単位面積当たりの濃度は、ＳＩＭＳによる濃度プロファイル（深さ（膜厚）に対する単位体積当たりの濃度［atoms/cm3 ］）の面積に相当する値である。
【００４５】
よって、ニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の被ゲッタリング領域１０にＦＰＭ処理で孔の発生がないようにするためには、ゲッタリング領域２０内のリン、ボロンの単位面積当たりの濃度は１．５×１０15atoms/cm2 以上とする。他方ボロンの単位面積当たりの濃度はリンの濃度と同じ、もしくはそれ以上（約１倍以上）とし、生産性の観点から１〜３倍程度にすればよく、図１４と図１６に示す結果を比較検討すると、ボロンの単位面積当たりの濃度はリンの濃度の１．５〜３倍程度になるようにする。即ち、実質的にゲッタリング領域がＰ型の導電性を示すようにすればよい。
【００４６】
図１２〜図１６に示す実験結果から得られたリン、ボロンのドーズ量の条件は、多結晶珪素膜中のニッケルの濃度が１×１０19〜２×１０19 atoms/cm3程度の場合である。しかしニッケル濃度が異なる場合でも、ゲッタリング領域２０において、ボロン濃度をリンの濃度の約１倍以上、より好ましくは１．５〜３倍程度にすることで、リンのみをドープしたゲッタリング領域よりも高いゲッタリング効果を得ることができると予測される。また、ニッケルの濃度が上記の値によりも低ければ、ゲッタリング領域２０のリンの濃度の下限が低濃度側にシフトすることが予測される。
【００４７】
ボロン、リンを導入する方法として、イオンドーピンク法やプラズマドーピング法等の気相法のみでなく、ボロン及び／又はリンを含有する層を固相法や、溶液を用いた液相法にて形成する方法を用いることができる。
【００４８】
本実験の条件では、被ゲッタリング領域１０の幅Ｌが１００μｍであれば、ゲッタリグできることが分かる。この被ゲッタリング領域１０のパターンからは１辺が１００μｍ程度のサイズの半導体層を得ることができる。これは、実際のアクティブマトリクス型表示装置を構成するＴＦＴの半導体層のサイズの一つであり、その中でも特に大きいサイズに相当する。従って、本実験結果から得られる知見は、実質的に、アクティブマトリクス型表示装置を構成する全てのＴＦＴに適用できる。
【００４９】
また、短辺が１００μｍ以上となるようなサイズの活性層は、例えばドライバー回路を構成するＴＦＴにしか使用されず、その場合、半導体層を複数に分割する等の工夫で容易に回避することができる。
【００５０】
上記の実験では、加熱温度を６００℃、加熱時間を１２時間としたが、ニッケル等の触媒元素の拡散距離は温度および時間にも依存し、高温であるほど、長時間であるほど拡散距離を稼げる。また、被ゲッタリング領域１０の幅Ｌが狭ければ、短時間の加熱処理で済む。
【００５１】
加熱温度の条件は理論的に、その下限はニッケル等の触媒元素が拡散できる温度で決定でき、その上限はゲッタリング領域に導入したリン、ボロンがゲッタリング領域２０から被ゲッタリング領域に逆拡散しない温度で決定できる。よって加熱処理温度は４００℃〜１０５０℃の範囲であり、好ましくは４００〜９００℃である。
【００５２】
例えば、ガラス基板を使用した場合の典型的な加熱温度は５５０℃〜６５０℃であり、石英基板を使用した場合の典型的な加熱温度は６００℃〜７５０℃である。
【００５３】
他方、加熱時間は、加熱温度や触媒元素を拡散させる距離等の要素で決定されるが、製造工程のスループットを考慮すると、処理時間があまりにも長いことは好ましくない。そのため、本発明者らはスループットを考慮して、上限は２４時間とし、加熱時間は１分〜２４時間、より好ましくは３０分〜３時間とする。
【００５４】
また加熱処理の雰囲気は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気のいずれかで行えば良い。
【００５５】
また、リン、ボロンのドーピングは５〜３０keV 程度の比較的低加速度で実施すると、ゲッタリングの効果が高くなる。これは設定ドーズ量を固定した場合では、上記のような低加速電圧のほうが、ＴＦＴの半導体層に使用される数１００ｎｍ程度の薄い半導体膜により高濃度にリン、ボロンに導入されると考えられるためである。
【００５６】
ゲッタリングの際にニッケル等の触媒元素をより長距離、より多量に拡散させるためには、高温、長時間の加熱の他に、非晶質半導体膜を加熱処理によって結晶化させた後、レーザ光、より好ましくはパルス発振型のレーザ光を照射すると良く、ＦＰＭ処理による孔の発生の低下が確認されている。この理由はレーザ光を照射することで、一種の非平衡状態となり触媒元素が拡散し易い状態となるためと考えられる。
【００５７】
またゲッタリングのための加熱処理を行う前に、レーザ光あるいはそれと同等な強光を照射するのも有効である。この理由は、加熱処理前にゲッタリング領域に導入された１３族元素、１５族元素が活性化されているためと考えられる。
【００５８】
【本発明の実施の形態】
本実施の形態を図１を用いて説明する。先ず、図１（Ａ）に示すように、基板１０１上に珪素を含む非晶質半導体膜１０３を形成し、非晶質半導体膜１０３上に結晶化を助長する触媒元素を含む層１０４を形成し、非晶質半導体膜１０３内に触媒元素を導入する。
【００５９】
次に、図１（Ｂ）に示すように、加熱処理により前記非晶質半導体膜１０３を結晶化させて、結晶性珪素膜１０５を形成し、しかる後、図１（Ｃ）に示すように、レーザ光を照射して結晶性を助長させて、結晶性半導体膜１０６を得る。
【００６０】
図１（Ｄ）に示すように、１３族に属する不純物元素および１５族に属する不純物元素を結晶化された半導体膜１０６に選択的に導入して、ゲッタリング領域１０８を形成する。１３族に属する不純物元素および１５族に属する不純物元素を結晶化された半導体膜１０６に選択的に導入する方法として、イオンドーピンク法やプラズマドーピング法等の気相法や、１３族元素及び／又は１５族元素を含有する層を固相法や、溶液を用いた液相法にて形成する方法を用いる。
【００６１】
次に、加熱処理によって、前記結晶化された半導体膜１０６において、不純物元素が導入されなかった領域１０９中の触媒元素を、ゲッタリング領域１０８にゲッタリングさせて、触媒元素の濃度が低減された結晶性半導体膜１１０を得る。この膜１１０をパターニングして、図１（Ｆ）に示す半導体装置の半導体層１１１を得る。なお、加熱処理の前にエキシマレーザ等のレーザ光を照射してゲッタリング領域１０８中の不純物を活性化させてもよい。
【００６２】
【実施例】
以下、図１〜９を用いて、本発明の実施例を詳細に説明する。
【００６３】
［実施例１］ 本実施例を図１〜３を用いて説明する。本実施例では触媒元素にニッケルを用いて結晶化した結晶性珪素膜（ポリシリコン膜）を形成し、Ｐ（リン）およびＢ（ボロン）を利用して、結晶性珪素膜内のニッケルをゲッタリングする方法を説明する。なお、図１は基板断面図であり、図２（Ａ）〜（Ｃ）は図１（Ｄ）〜（Ｆ）の正面図である。
【００６４】
まず、図１（Ａ）に示すように、ガラス基板１０１上に下地膜１０２として、酸化珪素膜をプラズマＣＶＤ法により２００ｎｍの厚さに成膜する。次に、減圧熱ＣＶＤ法またはプラズマＣＶＤ法により、厚さ１０〜７０ｎｍ、より好ましくは１５〜４５ｎｍで非晶質珪素膜１０３を成膜する。本実施例では、減圧ＣＶＤ法により５５ｎｍの厚さ非晶質珪素膜１０３を成膜した。なお、非晶質珪素膜１０３以外にも、珪素を含む非晶質半導体膜、例えばＳｉx Ｇｅ1-x （０＜Ｘ＜１）を用いることもできる。
【００６５】
次に、非晶質珪素膜１０３の結晶化を行う。まず、酸素雰囲気中においてＵＶ光を照射することにより非晶質珪素膜１０３の表面に図示しない極薄い酸化膜を形成する。この酸化膜は後に塗布されるニッケルを含んだ溶液の濡れ性を向上させる機能を有する。
【００６６】
次にニッケルを含有する溶液を非晶質珪素膜１０３表面に塗布する。ニッケル含有量（重量換算）は０．１〜５０ｐｐｍ、より好ましくは１ｐｐｍ〜３０ｐｐｍとすればよい。これは、非晶質珪素膜１０３中のニッケル濃度を１０15〜１０19atoms/cm3 のオーダとするためである。１０15atoms/cm3 以下であるとニッケルの触媒作用を得られることができない。１０19atoms/cm3 程度の濃度であれば、ゲッタリングを実施しない場合でも動作可能なＴＦＴを作製可能であり、ゲッタリング工程を効率良く行うためでもある。なお、上記のニッケルの濃度はＳＩＭＳによる測定値の最大値で定義される。
【００６７】
本実施例では、ニッケルを１０ｐｐｍ含有するニッケル酢酸塩溶液を塗布した。そして、スピンコーターにより基板１０１を回転して、余分なニッケル酢酸塩溶液を吹き飛ばして除去し、非晶質珪素膜１０３の表面に極薄いニッケル含有層１０４を形成する。
【００６８】
図１（Ａ）に示す状態を得たら、窒素雰囲気中で温度５５０℃、４時間加熱して、非晶質珪素膜１０３を結晶化した。この結晶化工程により結晶性珪素膜１０５が得られる。この結晶成長はニッケルを添加した非晶質珪素膜１０３表面から下地膜１０２の方（縦方向）へ進行するため、本明細書では縦成長と呼ぶことにする（図１（Ｂ））。
【００６９】
なお、この結晶化工程に従えば粒界を含む多結晶シリコン膜が形成されるが、異なる条件で微結晶状態のシリコン膜を形成することができる。
【００７０】
また、上記加熱処理は電熱炉において５００〜７００℃、より好ましくは５５０〜６５０℃の温度で行うことができる。この時、加熱温度の上限は耐熱性を考慮して、使用するガラス基板１０１のガラス歪点より低くすることが必要である。ガラス歪点を超えるとガラス基板の反り、縮み等が顕在化してしまう。また、加熱時間は１〜１２時間程度とすればよい。この加熱処理はファーネスアニール（電熱炉内での加熱処理）によって行われる。なお、レーザーアニールまたはランプアニール等の加熱手段を用いることも可能である。
【００７１】
次に、得られた結晶性珪素膜１０５に対してレーザー光の照射を行い、結晶性の改善された結晶性珪素膜１０６を得る。本実施例では、パルス発振型のＫｒＦエキシマレーザー（波長２４８ｎｍ）を用いる（図１（Ｃ））。
【００７２】
パルス発振型のレーザとして、短波長（紫外線領域）のＸｅＣｌエキシマレーザーや、長波長のＹＡＧレーザー等を用いる。本実施例で用いたエキシマレーザーは紫外光を発振するので、被照射領域において瞬間的に溶融固化が繰り返される。そのため、エキシマレーザー光を照射することにより、一種の非平衡状態が形成され、ニッケルが非常に動きやすい状態となる。
【００７３】
また、図１（Ｂ）に示す結晶化工程で得られる結晶性珪素膜１０５は非晶質成分が不規則に残存する。しかし、レーザー光の照射によってそのような非晶質成分を完全に結晶化することができるので、結晶性珪素膜１０６の結晶性は大幅に改善されている。
【００７４】
なお、このレーザー照射工程を省略することは可能であるが、レーザー照射することによって、結晶性の改善の他に、後のゲッタリング工程の効率を向上させるという効果が得られる。レーザー照射後では、結晶性珪素膜１０６中の残留ニッケル濃度のＳＩＭＳの最高値は、１×１０19〜２×１０19atoms/cm3 程度である。
【００７５】
レーザー光の照射が終了後、結晶性珪素膜１０６の表面の酸化膜を一旦除去し、再び薄い酸化膜（図示せず）を形成する。この酸化膜は酸素雰囲気中でＵＶ光を照射することで得られる。そして、その上にレジストマスク１０７を形成する。前述の酸化膜はレジストマスク１０７の密着性を高める効果がある。
【００７６】
次に、イオンドーピング法またはイオン注入法によって、Ｐ（リン）元素、Ｂ（ボロン）元素を結晶性珪素膜１０６にドーピングする。本実施例ではイオンドーピング法を用いる。ソースガスはフォスフィンを用いる。加速電圧は５〜３０keV に設定する。ドーズ量は、ドーピングされるＰの濃度が１．７×１０15atoms/cm2 以上になるように設定する。
【００７７】
他方、Ｂのドーピング条件は、ソースガスにジボランを用い、加速電圧を５〜３０keV に設定する。ドーズ量はドーピングされるＢの濃度が１．７×１０15atoms/cm2 以上、より好ましくは２．５×１０15〜５×１０15atoms/cm2 になるように設定する。
【００７８】
本実施例では、先ずＰをドーピングし、次にＢをドーピングした。Ｐのドーピング条件は加速電圧を１０keV 、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるよう設定した。他方Ｂのドーピング条件は加速電圧１０keV 、ドーズ量は、Ｂの濃度が１．５×１０15atoms/cm2 になるように設定した。
【００７９】
Ｐ、Ｂのドーピングによって、レジストマスク１０７に覆われていない領域１０８（以下、ゲッタリング領域１０８と呼ぶ）はＰ、Ｂを高濃度に含有した領域となる。また、これらの領域はドーピングされるイオンの衝撃によって非晶質化される。他方、領域１０９（以下、被ゲッタリング領域１０９と呼ぶ）は、レジストマスク１０７によって保護されるため、Ｐ、Ｂはドーピングされない。従って、結晶性が保たれる（図１（Ｄ）、図２（Ａ））。
【００８０】
なお、ＰおよびＢのドーピング工程の最適条件は、結晶性珪素膜１０６の膜厚（初期の非晶質珪素膜１０３の膜厚）にも依存し、また後に行うゲッタリングのための加熱処理の条件によっても変化する。更に、ゲッタリング領域１０８や被ゲッタリング領域１０９のサイズを考慮して、ドーピング条件を設定する必要がある。
【００８１】
Ｐ、Ｂのドーピング工程が終了したら、レジストマスク１０７を専用の剥離液によって除去した後、ゲッタリングのための加熱処理を行い、被ゲッタリング領域１０９の内部に残存するニッケルをゲッタリング領域１０８に移動させる。本実施例では窒素雰囲気で、６００℃、１２時間の加熱処理を行った。こうしてニッケル濃度が低減された被ゲッタリング領域１１０を得る（図１（Ｅ）、図２（Ｂ））。
【００８２】
この加熱処理工程によって、被ゲッタリング領域１０９の内部のニッケルはゲッタリング領域１０８へ（矢印の方向へ）と吸い出される。このようなニッケルの移動は、前述のレーザー照射によりニッケルが移動し易くなっていること、さらにゲッタリング領域１０８が非晶質化していることにより助長されると考えられる。
【００８３】
そして、パターニングによってゲッタリング領域１０８を除去することで、ＴＦＴの半導体層となる島状領域１１１が得られる。この島状領域１１１は十分にニッケル濃度が低減されているため、リーク電流を抑制することができる。以下、ゲイト絶縁膜の作製工程等を含む公知の方法でＴＦＴを完成すればよい（図１（Ｆ）、図２（Ｃ））。
【００８４】
なお被ゲッタリング領域１１０がゲッタリング領域１０８と隣接する周辺部はニッケル濃度が高い可能性があるので、島状領域１１１に含まれないようにパターニング時に一緒に除去することが望ましい。
【００８５】
以下、図１、図２に示した工程で得られた島状領域１１１を用いて、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路を作製する工程を図３を用いて説明する。
【００８６】
図３（Ａ）において、１１１ＮはＮチャネル型ＴＦＴの半導体層であり、１１１ＰはＰチャネル型ＴＦＴの半導体層である。半導体層１１１Ｎ、１１１Ｐは図１（Ｆ）、図２（Ｃ）の島状領域１１１に相当する。これら半導体層１１１Ｎ、１１１Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜１１２を１５０ｎｍの厚さに成膜する（図３（Ａ））。
【００８７】
次に、アルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型パターンを形成する。次いで、本発明者らによる特開平7-135318号公報記載の陽極酸化技術を利用する。同公報記載の技術を利用することで、先ず前記のゲイト電極の原型パターンの側面に多孔質状の陽極酸化膜１１３、１１４が形成され、つぎに、それらゲイト電極の原型パターンの周囲に緻密な陽極酸化膜１１５、１１６が形成される。そして、陽極酸化されずに残存したゲイト電極の原型パターンがゲイト電極１１７、１１８として画定する。
【００８８】
次に、ゲイト電極１１７、１１８、多孔質状の陽極酸化膜１１３、１１４をマスクとして酸化珪素膜１１２をエッチングし、ゲイト絶縁膜１１９、１２０を形成する。そしてその後、多孔質状の陽極酸化膜１１３、１１４を除去する。こうしてゲイト絶縁膜１１９、１２０がゲイト電極１１７、１１８の端部から露出した状態となる（図３（Ｂ））。
【００８９】
次に、Ｎ型を付与する不純物イオンをイオンプランテーション法またはイオンドーピング法を用いて２回に分けて添加する。本実施例では、Ｐイオンをイオンドーピング法によって添加した。まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。
【００９０】
この時、加速電圧が高いので不純物イオンは露出した活性層１１１Ｎ、１１１Ｐだけでなく、露出したゲイト絶縁膜１１９、１２０の端部の下にも添加される。このｎ- 領域がＬＤＤ領域（不純物濃度は１×１０18〜１×１０19atoms/cm3 程度）として機能するように、ドーズ量を設定する。
【００９１】
さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が低いのでゲイト絶縁膜１１９、１２０がマスクとして機能する。また、このｎ+ 領域は後のソース／ドレイン領域となるのでシート抵抗が 500Ω以下（好ましくは 300Ω以下）となるように、ドーズ量を設定する。
【００９２】
以上の工程を経て、Ｎチャネル型ＴＦＴのソース領域１２１、ドレイン領域１２２、低濃度不純物領域１２３、チャネル形成領域１２４が形成される。なお、この状態ではＰチャネル型ＴＦＴの活性層１１１ＰもＮチャネル型ＴＦＴの活性層と同じ状態となっている（図３（Ｃ））。
【００９３】
次に、Ｎチャネル型ＴＦＴを覆ってレジストマスク１２５を設け、イオン注入法、あるいはイオンドーピング法によって、Ｐ型を付与する不純物を添加する。本実施例では、Ｂをイオンドーピング法によって添加した。この工程も前述のＮ型を付与する不純物添加工程と同様に２回に分けて行う。このようにして、Ｐチャネル型ＴＦＴのソース領域１２７、ドレイン領域１２８、低濃度不純物領域１２９、チャネル形成領域１３０が形成される（図３（Ｄ））。
【００９４】
ただし、この場合には不純物領域の導電型をＮ型からＰ型へ反転される必要があるので、前述のＮチャネル型ＴＦＴの工程よりも２〜３倍程度の不純物イオンを添加しなくてはならない。
【００９５】
以上のドーピング工程終了後、ファーネスアニール、レーザーアニールまたはランプアニールにより不純物イオンの活性化およびイオン添加時の損傷の回復を図る。
【００９６】
次に、層間絶縁膜１３１を５００ｎｍの厚さに形成する。層間絶縁膜１３１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか或いはそれらの積層膜を用いることができる。
【００９７】
そして、コンタクトホールを形成してソース配線１３２、１３４ドレイン配線１３３を形成して、図３（Ｅ）に示す状態を得る。最後に水素雰囲気中で熱処理を行い、全体を水素化してＣＭＯＳ回路が完成する。
【００９８】
本実施例で示すＣＭＯＳ回路はインバータ回路とも呼ばれ、半導体回路を構成する基本回路である。このようなインバータ回路を組み合わせたりすることでＮＡＮＤ回路、ＮＯＲ回路のような基本論理回路を構成したり、さらに複雑なロジック回路をも構成することができる。
【００９９】
［実施例２］ 実施例１では、縦成長によって非晶質珪素膜を結晶化させたが、本実施例では、実施例１と異なる方法で非晶質半導体膜の結晶化を行う例を示す。本実施例でも触媒元素はニッケルを用いる。以下、図４を用いて本実施例を説明する。
【０１００】
まず、図４（Ａ）において、ガラス基板２０１上に膜厚２００ｎｍの下地膜２０２、膜厚５０ｎｍの非晶質珪素膜２０３を形成する。また、その上に厚さ７０ｎｍの酸化珪素膜でなるマスク絶縁膜２０４を形成し、触媒元素（本実施例もニッケルとする）を選択的に添加するための開口部２０４ａを設ける。
【０１０１】
この状態で酸素雰囲気中においてＵＶ光を照射し、非晶質珪素膜２０３の露出表面に濡れ性改善のための極薄い酸化膜（図示せず）を形成する。次にニッケルを１０ｐｐｍ（重量換算）で含有したニッケル酢酸塩溶液をスピンコート法により塗布し、非晶質珪素膜２０３の表面に極薄いニッケル含有層２０５を形成する（図４（Ａ））。
【０１０２】
図４（Ａ）に示す状態を得たら、窒素雰囲気中で６００℃、８時間の加熱処理を行い、非晶質珪素膜２０３を結晶化する。非晶質珪素膜２０３の結晶化は、矢印で示すようにニッケルを添加した領域２０６から膜面と平行な方向（横方向）に進行する。本明細書では、このような結晶成長を横成長と呼ぶことにする（図４（Ｂ））。
【０１０３】
この結晶化工程に従うと、針状または柱状の結晶の集合体でなる多結晶シリコン膜（ポリシリコン膜）が形成される。本発明者らはこのように結晶化した領域を横成長領域と呼ぶ。
【０１０４】
また、この時、結晶化後の膜は、1)ニッケルの添加領域２０６（結晶性珪素膜）、2)横成長領域２０７（結晶性珪素膜）、3)横成長が及ばなかった領域２０８（非晶質珪素膜）の３つの領域に分類される。最終的に必要とするのは横成長領域２０７のみであるので、以下の説明において他の領域の説明は略す。
【０１０５】
次に、得られた結晶化後の珪素膜に対してレーザー光の照射を行う。これにより横成長領域２０７は大幅に結晶性が改善された結晶性珪素膜２０９となる。本実施例ではＫｒＦエキシマレーザーを用いる。このレーザ照射工程は、結晶性の改善のみでなく、ニッケルをゲッタリングし易い状態にするという作用がある（図４（Ｃ））。
【０１０６】
レーザー光の照射が終了したら、レジストマスク２１０を形成して、Ｐ、Ｂのドーピング工程を行う。なお、ドーピング条件は実施例１に従って実施者が適宜決定すれば良い。また、後のゲッタリングのための加熱処理の条件を考慮して決定することが好ましい。
【０１０７】
本実施例では、先ずＰをドーピングし、次にＢをドーピングした。Ｐのドーピング条件は加速電圧１０keV とし、ドーズ量は、Ｐの濃度か１．７×１０15atoms/cm2 となるよう設定した。他方Ｂのドーピング条件は加速電圧１０keV とし、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 とした。このドーピング工程によりゲッタリング領域２１１および被ゲッタリング領域２１２が画定される（図４（Ｄ））。
【０１０８】
ドーピング工程が終了したら、レジストマスク２１０を専用の剥離液によって除去する。そして、６００℃、１２時間の加熱処理を行い、被ゲッタリング領域２１２の内部に残存するニッケルを、ゲッタリング領域２１１の方へ（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域２１３が得られる（図４（Ｅ））。
【０１０９】
そして、パターニングによって、ゲッタリング領域２１１を除去することで十分にニッケル濃度が低減された島状領域２１４を得る。この島状領域２１４をＴＦＴの半導体層にに用いて、ゲイト絶縁膜の作製工程等を含む公知の方法でＴＦＴを完成すればよい。
【０１１０】
図４（Ｆ）のパターニング工程において、島状領域２１４にはゲッタリング領域２１１と隣接する周辺部が含まれないよう、パターニングすることが好ましい（図４（Ｆ））。
【０１１１】
図４（Ｂ）に示す結晶化工程の後に得られる横成長領域２０７は、実施例１の縦成長された領域（図１の１０５、１０９で示す領域）よりもニッケルの濃度が低いという特徴がある。よって横成長プロセスを用いることで、ゲッタリング処理の処理温度を低くしたり、処理時間の時短化等、プロセス的なマージンが増すという効果を得ることができる。
【０１１２】
［実施例３］ 実施例１、２では、実際のＴＦＴの半導体層よりも被ゲッタリング領域の面積を広くし、パターニングのマージンを持たせるようにした。このため、ＴＦＴの素子を構成する半導体層の集積度が小さくなるおそれがある。本実施例ではこのような問題点を解消するための方法を説明する。
【０１１３】
本実施例では、少なくともチャネル形成領域は被ゲッタリング領域のみで形成し、ソース領域、ドレイン領域にはゲッタリング領域（Ｐ、Ｂがドーピングされる領域）が含まれるようにして、半導体層の集積度を上げるようにしたものである。以下、図５、図６を用いて本実施例を説明する。
【０１１４】
ガラス基板３０１上に、厚さ２００ｎｍの酸化珪素膜でなる下地膜３０２を形成する。そして、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらに、エキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜３０２上に結晶性珪素膜３０３が形成される（図５（Ａ））。
【０１１５】
図６（Ａ）は図５（Ａ）の正面図に相当し、結晶性珪素膜３０３上の点線で示すパターン３００は、ＴＦＴの半導体層となる領域を示す。またパターン３００中の領域３００ｃはチャネル形成領域となる部分であり、そのサイズを８μｍ×８μｍとする。
【０１１６】
次に、図６（Ｂ）に示すように、結晶性珪素膜３０３上にレジストマスク３０４を形成する。レジストマスク３０４は半導体層のチャネル形成領域をなる部分３００ｃを少なくとも覆うように形成される。このときチャネル形成領域の端面（特に、ソース／ドレイン領域と接合しない面）に被ゲッタリング領域とゲッタリング領域との界面が含まれると、ＴＦＴとして動作しなくなるおそれがある。そのため、本実施例では帯状のマスク３０４を形成し、またその幅を１０μｍとして部分３００ｃに対して１μｍのマージンをとる。
【０１１７】
次に、Ｐ、Ｂのドーピング工程を行う。先ず、加速電圧を１０keV に、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるように設定し、Ｐをドーピングする。次に、加速電圧１０keV に、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるように設定し、Ｂをドーピングする。このドーピング工程によりゲッタリング領域３０５、被ゲッタリング領域３０６が画定される（図５（Ｂ）、図６（Ｃ））。
【０１１８】
ドーピング工程が終了後、レジストマスク３０４を専用の剥離液によって除去する。そして、６００℃、８時間の加熱処理を行い、被ゲッタリング領域３０６の内部に残存するニッケルを、ゲッタリング領域３０５の方に（矢印の方向に）移動させる。こうしてニッケル濃度の低減された被ゲッタリング領域３０７が得られる（図５（Ｃ）、図６（Ｄ））。
【０１１９】
パターン３００に従ってパターニングにして、島状領域３０８を得る。島状領域３０８は、ゲッタリング領域３０５とニッケル濃度の低減された被ゲッタリング領域３０７とでなる。以上の工程を経て得られた島状領域３０８を用いて、例えば図３を用いて実施例１で説明したプロセスを用いて、ＴＦＴを作製すればよい。（図５（Ｄ）、図６（Ｄ））。
【０１２０】
ゲッタリング領域３０５はＰ型の導電性を有するので、ゲッタリング領域３０５でＰ型のソース領域、ドレイン領域を構成することができる。よって、Ｐ型の導電性を付与するためのドーピング工程を省略することができる。
【０１２１】
また島状領域３０８のチャネル形成領域３０８ｃは、実質的に真性でかつニッケル濃度が低減された被ゲッタリング領域３０７で構成されているため、しきい値の突発的な変動をなくすことができる。他方ソース領域、ドレイン領域となる部分にニッケルや導電性を付与する不純物を含有していても、ＴＦＴの電気特性に大きな弊害をもたらすことがない。
【０１２２】
本実施例では、ソース領域、ドレイン領域がチャネル形成領域３０８ｃに対して１μｍオフセットした構造となっている。このオフセット量はレジストマスク３０４の形状で適宜に決定できる。例えば、レジストマスク３０４の幅をより広くして、ゲッタリング領域３０５をソース領域、ドレイン領域に部分的に残すことができる。
【０１２３】
実施例１、２では島状領域をパターニングする際、全てのゲッタリング領域３０５と、一部の被ゲッタリング領域３０６を除去していたが、本実施例では、本実施例の島状領域３０８の一部にゲッタリング領域３０５を残すので、パターニングで除去する部分が縮小される。よって、島状領域３０８をより集積化して形成することが可能になる。また、ニッケルの拡散距離が短くなり、ゲッタリング領域３０５の面積が相対的に拡大されるめ、ゲッタリングの加熱処理が時短化される。
【０１２４】
また、レジストマスク３０４が小さくなるため、ドーピングに使用されるチャンバーの汚染を抑制することができ、クリーニングに要する手間や時間が節約され、スループットの向上を図れる。
【０１２５】
［実施例４］ Ｐ、Ｂがドーピングされたゲッタリング領域がゲッタリング作用を有するには、ＰよりもＢの濃度が濃度が高くなっており、よってＮ型の導電性を示す。また、図１３に示すように、ＰのみをドープしたＮ型領域もゲッタリング領域として機能することが可能である。
【０１２６】
この点に着目し、本実施例では、Ｎ型、Ｐ型ゲッタリング領域をＴＦＴのソース領域、ドレイン領域に用いて、ＣＭＯＳ型のＴＦＴを作製する。以下、図７に従って本実施例の作製工程を説明する。
【０１２７】
まず、ガラス基板４０１上に厚さ２００ｎｍの酸化珪素膜でなる下地膜４０２を形成する。そして、非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらにエキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜４０２上に結晶性珪素膜４０３を形成する（図７（Ａ））。
【０１２８】
結晶性珪素膜４０３をパターニングして、Ｎチャネル型ＴＦＴの半導体層となる島状領域４０４Ｎと、Ｐチャネル型ＴＦＴの半導体層となる島状領域４０４Ｐを形成し、これら島状領域４０４Ｎ、４０４Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜４０５を１５０ｎｍの厚さに成膜する。
【０１２９】
次に、導電膜膜を成膜し、パターニングしてゲイト電極４０６、４０７を形成する。ゲイト電極４０６、４０７を構成する導電膜としては、後に実施されるゲッタリングのための加熱温度である５５０〜６５０℃程度の温度に耐え得る材料が好ましい。例えばＴａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、これら金属材料とシリコンとの化合物であるシリサイド、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料が挙げられる。本実施例ではクロムを用いる（図７（Ｂ））。
【０１３０】
これらゲイト電極４０６、４０７をマスクにして、酸化珪素膜４０５をパターニングして、ゲイト絶縁膜４０８、４０９を形成する。酸化珪素膜４０５をパターニングしたのは、次のドーピング工程において、加速電圧が１０〜３０keV 程度と比較的低いので、酸化珪素膜４０５がマスクとして機能して、島状領域４０４Ｎ、４０４Ｐに不純物が十分に添加されないおそれがあるからである（図７（Ｃ））。
【０１３１】
次に、Ｎ型を付与する不純物イオンをイオン注入法またはイオンドーピング法を用いて添加する。本実施例では、イオンドーピング法にてＰをドープする。ドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるにように設定する。
【０１３２】
ゲイト電極４０６、４０７がマスクとして機能し、島状領域４０４Ｎ、４０４ＰにはＮ型不純物領域４１０〜４１３と、実質的に真性な領域４１４、４１５が形成される。島状領域４０４Ｎにおいて、Ｎ型不純物領域４１０、４１１は真性な領域４１４に対するゲッタリング領域となると共に、Ｎチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。また真性な領域４１４はチャネル形成領域として機能する（図７（Ｄ））。
【０１３３】
次に、島状領域４０４Ｎを覆ってレジストマスク４１６を設け、Ｐ型を付与する不純物イオンの添加を行う。本実施例ではＢを添加する。ドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるように設定した。
【０１３４】
この結果、Ｎ型の不純物領域４１２、４１３の導電型が反転し、Ｐ型の不純物領域４１７、４１８が形成される。他方、領域４１５の導電型は実質的に真性のまま保持される。Ｐ型の不純物領域４１７、４１８は真性な領域４１５に対するゲッタリング領域として機能し、またＰチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。真性な領域４１５はＰチャネル型ＴＦＴのチャネル形成領域となる（図７（Ｅ））。
【０１３５】
次に、専用の剥離液によってレジストマスク４１６を除去した後、６００℃、１２時間の加熱処理を行う。この結果、真性な領域４１４のニッケルはＮ型の不純物領域４１０、４１１にゲッタリングされ、真性な領域４１５中のニッケルもＰ型不純物領域４１７、４１８にゲッタリングされるため、ニッケルの濃度が低減されたチャネル形成領域４１９、４２０がそれぞれ形成される。また、このゲッタリングのための加熱処理によって、不純物領域４１０、４１１、４１７、４１８に添加された不純物が活性化される（図７（Ｅ））。
【０１３６】
次に、層間絶縁膜４２１を５００ｎｍの厚さに形成する。層間絶縁膜４２１としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか、或いはそれらの積層膜を用いることができる。
【０１３７】
そして、コンタクトホールを形成してソース配線４２２、４２３、ドレイン配線４２４を形成して図７（Ｆ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１３８】
本実施例では、ゲッタリング領域を形成するためのドーピング工程と、ソース、ドレイン領域を形成するためのドーピング工程を一括したため、スループットの向上が図れる。
【０１３９】
［実施例５］ 本実施例は、実施例４と同様にゲッタリング領域を形成するためのドーピング工程と、ソース領域、ドレイン領域を形成するためのドーピング工程とを一括した例であり、オフセット構造を有するＴＦＴの作製工程の例を示す。
【０１４０】
まず、ガラス基板５０１上に厚さ２００ｎｍの酸化珪素膜でなる下地膜５０２を形成する。下地膜５２０上に非晶質珪素膜を５５ｎｍの厚さに成膜する。実施例１で説明した縦成長方法、あるいは実施例２で説明した横成長方法によって、非晶質珪素膜を結晶化し、さらに、エキシマレーザ光を照射して結晶性を助長させる。以上により、下地膜５０２上に結晶性珪素膜５０３を形成する（図８（Ａ））。
【０１４１】
結晶性珪素膜５０３をパターニングして、Ｎチャネル型ＴＦＴの半導体層となる島状領域５０４Ｎと、Ｐチャネル型ＴＦＴの活性層となる島状領域５０４Ｐを形成し、これら島状領域５０４Ｎ、５０４Ｐ上にプラズマＣＶＤ法または減圧熱ＣＶＤ法により酸化珪素膜５０５を１５０ｎｍの厚さに成膜する。
【０１４２】
次に、導電膜膜を成膜し、パターニングしてゲイト電極５０６、５０７を形成する。ゲイト電極５０６、５０７を構成する導電膜としては、後に実施されるゲッタリングのための加熱温度、５５０〜６５０℃程度の温度に耐え得る材料が好ましい。例えば、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）、クロム（Ｃｒ）等の高融点金属、これら金属材料とシリコンとの化合物であるシリサイド、あるいは、Ｎ型又はＰ型の導電性を有するポリシリコン等の材料が挙げられる。本実施例ではクロムを用いる（図８（Ｂ））。
【０１４３】
次にレジストマスク５０８を形成し、これをマスクにして、酸化珪素膜５０５をパターニングして、ゲイト絶縁膜５０９、５１０を形成する。酸化珪素膜５０５をパターニングしたのは、次のドーピング工程において、加速電圧が１０〜３０keV 程度と比較的低いので、酸化珪素膜５０４がマスクとして機能するために、島状領域５０４Ｎ、５０４Ｐに不純物が十分に添加されないおそれがあるからである。また酸化珪素膜のマスク機能を利用してオフセット領域を形成するために、ゲイト絶縁膜５０８、５０９をゲイト電極５０６、５０７の端部から１μｍ程度突出させる（図８（Ｃ））。
【０１４４】
次に、Ｎ型を付与するＰイオンをイオンドーピング法にてドープする。加速電圧は１０keV に設定しドーズ量は、その濃度が１．７×１０15atoms/cm2 になるように設定する。
【０１４５】
この際、ゲイト電極５０６、５０７、ゲイト絶縁膜５０９、５１０がマスクとして機能し、この結果、島状領域５０４Ｎ、５０４Ｐには、Ｎ型不純物領域５１１〜５１４と、実質的に真性な領域５１５、５１６が形成される。Ｎ型不純物領域５１１、５１２は真性な領域５１５に対するゲッタリング領域となり、またＮチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。また真性な領域５１５はチャネル形成領域、オフセット領域を構成する（図８（Ｄ））。
【０１４６】
次に、島状領域５０４Ｎを覆ってレジストマスク５１７を設け、Ｐ型を付与する不純物イオンの添加を行う。本実施例ではイオンドーピング法にてＢをドープする。加速電圧は１０keV に設定し、ドーズ量は、その濃度が２．５×１０15atoms/cm2 になるように設定する。
【０１４７】
この結果、Ｎ型の不純物領域５１３、５１４の導電型が反転し、Ｐ型の不純物領域５１８、５１９が形成される。他方領域５１６の導電型は実質的に真性のまま保持される。Ｐ型の不純物領域５１８、５１９は真性な領域５１６に対するゲッタリング領域として機能すると共に、Ｐチャネル型ＴＦＴのソース領域、ドレイン領域として機能する。真性な領域５１６はＰチャネル型ＴＦＴのチャネル形成領域、オフセット領域を構成する（図８（Ｅ））。
【０１４８】
次に、専用の剥離液によってレジストマスク５１７を除去した後、６００℃、１２時間加熱処理する。この結果、真性な領域５１５のニッケルはＮ型の不純物領域５１１、５１２にゲッタリングされ、真性な領域５１６中のニッケルはＰ型不純物領域５１８、５１９にゲッタリングされる。
【０１４９】
この結果、島状領域５０４Ｎには、ニッケル濃度が低減されたチャネル形成領域５２０とオフセット領域５２１が形成され、島状領域５０４Ｐにはニッケル濃度が低減されたチャネル形成領域５２２とオフセット領域５２３が形成される。また、このゲッタリングのための加熱処理によって、不純物領域５１１、５１２、５１８、５１９に添加された不純物が活性化される（図８（Ｆ））。
【０１５０】
次に、層間絶縁膜５２４を５００ｎｍの厚さに形成する。層間絶縁膜５２４としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜のいずれか、或いはそれらの積層膜を用いることができる。
【０１５１】
そして、コンタクトホールを形成してソース配線５２５、５２６、ドレイン配線５２７を形成して図８（Ｇ）に示す状態を得る。最後に、水素雰囲気中で熱処理を行い全体を水素化してＣＭＯＳ回路が完成する。
【０１５２】
本実施例では、ゲッタリング領域を形成するためのドーピング工程と、ソース、ドレイン領域を形成するためのドーピング工程を一括したため、スループットの向上が図れる。
【０１５３】
なお、実施例４、５ではゲッタリング工程の前に、ゲイト電極を形成したが、ゲッタリング工程後に形成しても良い。この場合は、ゲイト電極の材料がゲッタリングのための熱処理温度に耐え得る材料に限定する必要がなくなる。例えば低融点であるが低抵抗なアルミニウムを使用することができる。この場合はドーピング工程の際に、ゲイト電極に替わるマスクをフォトレジスト等で形成する必要がある。
【０１５４】
［実施例６］ 上述した実施例ではトップゲイト型のＴＦＴを作製する場合について説明したが、本実施例ではボトムゲイト型ＴＦＴの典型例である逆スタガ型ＴＦＴを作製する例を示す。図９を用いて本実施例を説明する。
【０１５５】
図１５（Ａ）において、６０１はガラス基板、６０２は下地膜、６０３は導電性材料でなるゲイト電極、６０４はゲイト絶縁膜、６０５は厚さ５５ｎｍの非晶質珪素膜、６０６は実施例１と同様の手段で形成したニッケル含有層である（図９（Ａ））。
【０１５６】
なお、後にファーネスアニールによって ５００〜６５０℃の温度でゲッタリング工程が行われるので、その温度に耐え得る材料をゲイト電極６０３として使用する必要があり、例えば、タンタル、モリブデン、クロム、チタン等の高融点金属や、これち高融点金属のシリサイドや、不純物が添加された多結晶シリコンや微結晶シリコン等が使用できる。
【０１５７】
次に、５５０℃、４時間の加熱処理した後、エキシマレーザを照射して、結晶性珪素膜６０７を形成する。本実施例では、結晶化方法に縦成長法を用いたが、実施例２に示した横成長方法を用いてもよい（図９（Ｂ））。
【０１５８】
次に、レジストマスク６０８を設けてニッケルをゲッタリングするための元素、ＰとＢを添加する。Ｐのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｐの濃度が１．７×１０15atoms/cm2 となるように設定する。Ｂのドーピング条件は、加速電圧を１０keV に設定し、ドーズ量は、Ｂの濃度が２．５×１０15atoms/cm2 となるよう設定する。この工程よりゲッタリング領域６０９および被ゲッタリング領域６１０が画定される（図９（Ｃ））。
【０１５９】
次に、６００℃、１２時間の加熱処理を行う。被ゲッタリング領域６１０内のニッケルはゲッタリング領域６０９に拡散し、ニッケル濃度の低減された結晶性珪素膜（被ゲッタリング領域）６１１が得られる（図９（Ｄ））。
【０１６０】
次に、ゲッタリング工程によって得られたニッケル濃度の低減された結晶性珪素膜６１１をパターニングして半導体層６１２を形成する。そして、半導体層６１２上に窒化珪素膜をパターニングして形成されるチャネルストッパ（またはエッチングトッパと呼ばれる）６１３を設ける（図９（Ｅ））。
【０１６１】
このチャネルストッパ６１３をマスクにして、Ｎ型又はＰ型の導電性を付与する不純物を添加し活性化して、ソース領域６１４、ドレイン領域６１５を形成する。さらに、ソース配線６１６、ドレイン配線６１７を形成する。そして、最後に全体の水素化を行って図９（Ｆ）に示す逆スタガ型ＴＦＴが完成する。
【０１６２】
なお、実施例３で説明したように、図９（Ｃ）において、レジストマスク３０４を少なくともチャネル形成領域を覆うように形成してもよい。この場合、Ｎ型のソース領域、ドレイン領域を作製する場合は、を添加するようにして、ゲッタリング領域形成用のＢ、Ｐのドーピングと、ソース領域、ドレイン領域形成用のドーピングを同時に行なうことができる。
【０１６３】
【発明の効果】
本発明を用いることで、結晶化を助長する触媒元素を利用して得た結晶性半導体膜中から触媒元素を効率的に除去または低減することができる。また、本発明のゲッタリング処理はガラスの耐熱温度（歪点）以下の温度で行うことが可能であり、従来の低温プロセスを使用することができる。
【０１６４】
また、本発明を用いて得られた結晶性半導体膜は触媒元素の効果により結晶性が非常に優れ、かつ、ゲッタリング処理によりその触媒元素が十分低い濃度にまで低減されている。そのため、半導体装置の活性層として利用した場合、優れた電気特性と高い信頼性とを備えた半導体装置を得ることができる。特に、ＴＦＴのオフ電流の突発的な増加をなくすことが可能になった。
【０１６５】
また、本発明では、１５族の元素の他に、１３族の元素をゲッタリング領域に導入することによって、１５族元素のみがドープされたゲッタリング領域よりも狭い面積で、より広い領域中の触媒元素をゲッタリングすることが可能になった。そのため、触媒元素が低減された領域をより集積化して形成することが可能である。
【図面の簡単な説明】
【図１】 実施例１のゲッタリング工程の説明図であり、基板断面図である。
【図２】 実施例１のゲッタリング工程の説明図であり、基板正面図である。
【図３】 実施例１のＴＦＴの作製工程の説明図である。
【図４】 実施例２のゲッタリング工程の説明図であり、基板断面図である。
【図５】 実施例３のゲッタリング工程の説明図であり、基板断面図である。
【図６】 実施例３のゲッタリング工程の説明図であり、基板正面である。
【図７】 実施例４のＴＦＴの作製工程の説明図である。
【図８】 実施例５のＴＦＴの作製工程の説明図である。
【図９】 実施例６のＴＦＴの作製工程の説明図である。
【図１０】 試料の模式図である。
【図１１】 図１２〜図１６に示す試料のドーピング条件を示す図である。
【図１２】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１３】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１４】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１５】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【図１６】 ＦＰＭ処理を施した試料の光学顕微鏡写真である。
【符号の説明】
１０１、２０１、３０１ ガラス基板
１０２、２０２、３０２ 下地膜
１０３、２０３ 非晶質珪素膜
１０４、２０５ ニッケル含有層
１０５ 結晶性珪素膜
１０６、２０９ 結晶性が助長された結晶性珪素膜
１０７、２１０ レジストマスク
１０８、２１１ ゲッタリング領域
１０９、２１２ 被ゲッタリング領域
１１０、２１３ ニッケル濃度が低減された領域
１１１、２１４ 島状領域
２０４ 酸化珪素膜でなるマスク
２０６ ニッケルの添加領域
２０７ 横成長領域
２０８ 横成長が及ばなかった領域
Claims (11)
- 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を導入し、
前記触媒元素が導入された非晶質半導体膜を結晶化し、
前記結晶化された半導体膜に、前記触媒元素をゲッタリングするためのゲッタリング領域を選択的に形成し、
前記結晶化された半導体膜を加熱し、前記結晶化された半導体膜中の前記触媒元素を前記ゲッタリング領域にゲッタリングさせ、
前記ゲッタリング領域を除去することを有し、
前記ゲッタリング領域は、前記結晶化された半導体膜に１３族に属する不純物元素および１５族に属する不純物元素を導入することにより形成されることを特徴とする半導体装置の作製方法。 - 基板上に珪素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を助長する触媒元素を選択的に導入し、
前記触媒元素が導入された非晶質半導体膜を結晶化し、
前記結晶化された半導体膜に、前記触媒元素をゲッタリングするためのゲッタリング領域を選択的に形成し、
前記結晶化された半導体膜を加熱し、前記結晶化された半導体膜中の前記触媒元素を前記ゲッタリング領域にゲッタリングさせ、
前記ゲッタリング領域を除去することを有し、
前記ゲッタリング領域は、前記結晶化された半導体膜に１３族に属する不純物元素および１５族に属する不純物元素を導入することにより形成されることを特徴とする半導体装置の作製方法。 - 請求項１又は２において、前記触媒元素をゲッタリングするための加熱の温度は４００〜１０５０℃であることを特徴とする半導体装置の作製方法。
- 請求項１乃至３のいずれか１項において、前記触媒元素として、Ｎｉ、Ｃｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｕから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至４のいずれか１項において、前記１３族に属する不純物元素として、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｔｌから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至５のいずれか１項において、前記１５族に属する不純物元素として、Ｎ、Ｐ、Ａｓ、Ｓｂ、Ｂｉから選ばれた少なくとも一つの元素が用いられることを特徴とする半導体装置の作製方法。
- 請求項１乃至６のいずれか１項において、前記ゲッタリング領域において、前記１３族に属する不純物元素の濃度は、前記１５族に属する不純物元素の濃度の１〜３倍とすることを特徴とする半導体装置の作製方法。
- 請求項１乃至７のいずれか１項において、前記１３族に属する不純物元素はボロン（Ｂ）であり、前記１５族に属する不純物元素はリン（Ｐ）であり、前記ゲッタリング領域の単位面積当たりのリンの濃度は、１．７×１０１５ａｔｏｍｓ／ｃｍ２以上であり、単位面積当たりのボロンの濃度は当該リンの濃度の１〜３倍であることを特徴とする半導体装置の作製方法。
- 請求項１乃至８のいずれか１項において、前記結晶化された半導体膜は、多結晶半導体膜であることを特徴とする半導体装置の作製方法。
- 請求項１乃至９のいずれか１項において、前記ゲッタリング領域を形成する前に、前記結晶化された半導体膜にレーザ光を照射することを特徴とする半導体装置の作製方法。
- 請求項１乃至１０のいずれか１項において、前記触媒元素をゲッタリングするための加熱をする前に、少なくとも前記ゲッタリング領域にレーザ光を照射することを特徴とする半導体装置の作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21995597A JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
| US09/123,000 US6465288B1 (en) | 1997-07-30 | 1998-07-28 | Method of manufacturing a semiconductor device using a crystalline semiconductor film |
| KR1019980031637A KR100577615B1 (ko) | 1997-07-30 | 1998-07-30 | 반도체장치제조방법 |
| US10/242,732 US6670225B2 (en) | 1997-07-30 | 2002-09-13 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21995597A JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154760A JPH1154760A (ja) | 1999-02-26 |
| JP3844566B2 true JP3844566B2 (ja) | 2006-11-15 |
Family
ID=16743662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21995597A Expired - Lifetime JP3844566B2 (ja) | 1997-07-30 | 1997-07-30 | 半導体装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6465288B1 (ja) |
| JP (1) | JP3844566B2 (ja) |
| KR (1) | KR100577615B1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075002B1 (en) * | 1995-03-27 | 2006-07-11 | Semiconductor Energy Laboratory Company, Ltd. | Thin-film photoelectric conversion device and a method of manufacturing the same |
| JP4056571B2 (ja) | 1995-08-02 | 2008-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7166500B2 (en) * | 1997-10-21 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100343134B1 (ko) * | 1998-07-09 | 2002-10-25 | 삼성전자 주식회사 | 유전막형성방법 |
| US6294441B1 (en) * | 1998-08-18 | 2001-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| KR100500631B1 (ko) * | 1998-10-23 | 2005-11-25 | 삼성전자주식회사 | 박막트랜지스터의 제조방법_ |
| JP4712156B2 (ja) * | 1999-05-10 | 2011-06-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6878968B1 (en) | 1999-05-10 | 2005-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7245018B1 (en) * | 1999-06-22 | 2007-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof |
| US6821827B2 (en) | 1999-12-28 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| TW507258B (en) | 2000-02-29 | 2002-10-21 | Semiconductor Systems Corp | Display device and method for fabricating the same |
| EP1410432B1 (en) * | 2000-03-03 | 2009-07-29 | Midwest Research Institute | Al processing for impurity gettering in silicon |
| TWI301907B (en) | 2000-04-03 | 2008-10-11 | Semiconductor Energy Lab | Semiconductor device, liquid crystal display device and manfacturing method thereof |
| US7633471B2 (en) | 2000-05-12 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and electric appliance |
| JP5078201B2 (ja) * | 2000-07-11 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6830965B1 (en) * | 2000-10-25 | 2004-12-14 | Sharp Laboratories Of America, Inc. | Semiconductor device and a method of creating the same utilizing metal induced crystallization while suppressing partial solid phase crystallization |
| TW515104B (en) * | 2000-11-06 | 2002-12-21 | Semiconductor Energy Lab | Electro-optical device and method of manufacturing the same |
| US6939816B2 (en) * | 2000-11-10 | 2005-09-06 | Texas Instruments Incorporated | Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface |
| KR100962054B1 (ko) | 2000-12-05 | 2010-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| US7045444B2 (en) * | 2000-12-19 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device that includes selectively adding a noble gas element |
| US6858480B2 (en) * | 2001-01-18 | 2005-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| US6809023B2 (en) * | 2001-04-06 | 2004-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device having uniform crystal grains in a crystalline semiconductor film |
| JP5127101B2 (ja) * | 2001-06-28 | 2013-01-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3961240B2 (ja) | 2001-06-28 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100439347B1 (ko) * | 2001-07-04 | 2004-07-07 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW589667B (en) * | 2001-09-25 | 2004-06-01 | Sharp Kk | Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof |
| US7413966B2 (en) * | 2001-12-29 | 2008-08-19 | Lg Phillips Lcd Co., Ltd | Method of fabricating polysilicon thin film transistor with catalyst |
| JP3961310B2 (ja) | 2002-02-21 | 2007-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4115158B2 (ja) * | 2002-04-24 | 2008-07-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2003330388A (ja) * | 2002-05-15 | 2003-11-19 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP4115252B2 (ja) * | 2002-11-08 | 2008-07-09 | シャープ株式会社 | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 |
| KR100977538B1 (ko) * | 2003-01-10 | 2010-08-23 | 엘지디스플레이 주식회사 | 폴리실리콘 박막의 제조방법 |
| KR100530041B1 (ko) * | 2003-03-28 | 2005-11-22 | 주승기 | 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법 |
| US7276402B2 (en) * | 2003-12-25 | 2007-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7507617B2 (en) * | 2003-12-25 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| TWI293511B (en) * | 2006-01-05 | 2008-02-11 | Chunghwa Picture Tubes Ltd | Methods for fabricating a polysilicon layer and a thin film transistor |
| KR100770269B1 (ko) | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100770268B1 (ko) * | 2006-05-18 | 2007-10-25 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| KR100742381B1 (ko) | 2006-06-28 | 2007-07-24 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조방법 |
| TW200824003A (en) * | 2006-11-17 | 2008-06-01 | Chunghwa Picture Tubes Ltd | Semiconductor device and manufacturing method thereof |
| US20080296562A1 (en) * | 2007-05-31 | 2008-12-04 | Murduck James M | Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices |
| SG182214A1 (en) * | 2007-06-20 | 2012-07-30 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
| KR100806017B1 (ko) * | 2007-11-21 | 2008-02-26 | 송경진 | 가역성 1회용 혈관 수지침 |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4954047B2 (ja) * | 2007-12-17 | 2012-06-13 | シャープ株式会社 | 半導体装置及びその製造方法 |
| KR101393611B1 (ko) * | 2009-06-02 | 2014-05-12 | 가부시키가이샤 사무코 | 반도체 디바이스용 반도체 기판의 제조방법, 반도체 디바이스용 반도체 기판의 제조장치, 반도체 디바이스의 제조방법 및 반도체 디바이스의 제조장치 |
| KR102308905B1 (ko) * | 2014-11-21 | 2021-10-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비한 유기 발광 표시 장치 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| JPH06349735A (ja) * | 1993-06-12 | 1994-12-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP3431033B2 (ja) | 1993-10-29 | 2003-07-28 | 株式会社半導体エネルギー研究所 | 半導体作製方法 |
| TW264575B (ja) | 1993-10-29 | 1995-12-01 | Handotai Energy Kenkyusho Kk | |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6074901A (en) * | 1993-12-03 | 2000-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Process for crystallizing an amorphous silicon film and apparatus for fabricating the same |
| TW279275B (ja) * | 1993-12-27 | 1996-06-21 | Sharp Kk | |
| JP3059337B2 (ja) * | 1994-04-21 | 2000-07-04 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP3107345B2 (ja) * | 1994-07-15 | 2000-11-06 | シャープ株式会社 | 半導体装置の製造方法 |
| US5675176A (en) * | 1994-09-16 | 1997-10-07 | Kabushiki Kaisha Toshiba | Semiconductor device and a method for manufacturing the same |
| JP3539821B2 (ja) * | 1995-03-27 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100265179B1 (ko) * | 1995-03-27 | 2000-09-15 | 야마자끼 순페이 | 반도체장치와 그의 제작방법 |
| TW355845B (en) * | 1995-03-27 | 1999-04-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device and a method of manufacturing the same |
| JPH09120965A (ja) * | 1995-10-25 | 1997-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| US5985740A (en) * | 1996-01-19 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device including reduction of a catalyst |
| US6331457B1 (en) * | 1997-01-24 | 2001-12-18 | Semiconductor Energy Laboratory., Ltd. Co. | Method for manufacturing a semiconductor thin film |
| US6140166A (en) * | 1996-12-27 | 2000-10-31 | Semicondutor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor and method for manufacturing semiconductor device |
| JP3942683B2 (ja) * | 1997-02-12 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置作製方法 |
| JP3765902B2 (ja) * | 1997-02-19 | 2006-04-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法および電子デバイスの作製方法 |
| JP3983334B2 (ja) * | 1997-02-20 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4401448B2 (ja) * | 1997-02-24 | 2010-01-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844552B2 (ja) * | 1997-02-26 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW379360B (en) * | 1997-03-03 | 2000-01-11 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
| JP3974229B2 (ja) * | 1997-07-22 | 2007-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4318768B2 (ja) * | 1997-07-23 | 2009-08-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| US6121660A (en) * | 1997-09-23 | 2000-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Channel etch type bottom gate semiconductor device |
| JP2001135573A (ja) * | 1999-11-02 | 2001-05-18 | Sharp Corp | 半導体装置の製造方法およびその半導体装置 |
| JP2001319878A (ja) * | 2000-05-11 | 2001-11-16 | Sharp Corp | 半導体製造方法 |
-
1997
- 1997-07-30 JP JP21995597A patent/JP3844566B2/ja not_active Expired - Lifetime
-
1998
- 1998-07-28 US US09/123,000 patent/US6465288B1/en not_active Expired - Lifetime
- 1998-07-30 KR KR1019980031637A patent/KR100577615B1/ko not_active IP Right Cessation
-
2002
- 2002-09-13 US US10/242,732 patent/US6670225B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990014341A (ko) | 1999-02-25 |
| US6670225B2 (en) | 2003-12-30 |
| US20030008439A1 (en) | 2003-01-09 |
| US6465288B1 (en) | 2002-10-15 |
| KR100577615B1 (ko) | 2006-11-07 |
| JPH1154760A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3844566B2 (ja) | 半導体装置の作製方法 | |
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| US6893503B1 (en) | Method of manufacturing a semiconductor device | |
| US5894137A (en) | Semiconductor device with an active layer having a plurality of columnar crystals | |
| JP2006054416A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100322655B1 (ko) | 반도체장치와결정규소반도체의제작방법 | |
| JPH10229048A (ja) | 半導体装置の作製方法 | |
| JP4115252B2 (ja) | 半導体膜およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP4174862B2 (ja) | 薄膜トランジスタの製造方法および半導体装置の製造方法 | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| KR0180573B1 (ko) | 반도체 장치 및 그 제작방법 | |
| WO2011078005A1 (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| KR100685848B1 (ko) | 박막트랜지스터의 제조방법 | |
| JP3981532B2 (ja) | 半導体装置の製造方法 | |
| JP4289816B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008198643A (ja) | 結晶質半導体膜の製造方法およびアクティブマトリクス基板の製造方法 | |
| JP2009246235A (ja) | 半導体基板の製造方法、半導体基板及び表示装置 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP2002280560A (ja) | 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置 | |
| JP3859516B2 (ja) | 半導体装置の製造方法 | |
| JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 | |
| JP3886827B2 (ja) | 半導体装置の作製方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JP3973192B2 (ja) | 半導体装置およびその製造方法 | |
| JP4152738B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060816 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |