JP5127101B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5127101B2 JP5127101B2 JP2001197383A JP2001197383A JP5127101B2 JP 5127101 B2 JP5127101 B2 JP 5127101B2 JP 2001197383 A JP2001197383 A JP 2001197383A JP 2001197383 A JP2001197383 A JP 2001197383A JP 5127101 B2 JP5127101 B2 JP 5127101B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- region
- heat treatment
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶質半導体をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いて作製された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）の作製方法に関する。特に、触媒元素および希ガス元素を非晶質半導体膜に添加して加熱処理を行うことにより配向性がそろい、粒径の大きな結晶粒が集まった構造の良好な結晶性を有する半導体膜を得る方法に関する。
【０００２】
なお、本明細書において、半導体装置とは、該良好な結晶性を有する半導体膜を用いて作製されたＴＦＴ、該ＴＦＴを含む装置全般を指すこととする。
【０００３】
【従来技術】
高精細な表示が可能なアクティブマトリクス型液晶表示装置がさかんに作製されている。アクティブマトリクス型液晶表示装置は、画素部の各画素に液晶を駆動させるためのスイッチング用素子としてＴＦＴが形成されており、画素部に形成されたＴＦＴでオンオフの切り替えることにより液晶の配向を変化させて、表示をしている。
【０００４】
なかでも電界効果移動度の高い結晶質半導体膜（代表的には、ポリシリコン膜）は、キャリアの移動が高速であるため、このような結晶質半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることで、高解像度でも画像データの書き込みに対応でき、高速動作が要求される駆動回路を画素部と同一の基板上に設けることも可能となり、実用化されつつある。
【０００５】
近年は、情報量の増加が著しく、また動画が十分に表示できることも求められている。情報量が多くても、画像が動いてボケが生じないようにするためには、短い選択時間で大量の情報信号を書き込むことのできる、高速応答が可能な素子を実現することが望まれている。
【０００６】
そのため、液晶表示装置のスイッチング素子や駆動回路を形成する素子は、十分な電界効果移動度を得ることができないａ−Ｓｉ膜を用いたＴＦＴから、ある程度の電界効果移動度を得られるようになったｐ−Ｓｉ膜を用いるＴＦＴにとって代わってきている。
【０００７】
良好なｐ−Ｓｉ膜を得るための方法としては、レーザ光照射による結晶化方法、加熱処理による結晶化方法、触媒元素を添加し、加熱処理を行うことによる結晶化方法などがあげられる。これらの方法のなかでも、低温の加熱処理で配向性のそろった結晶質半導体膜を得られる触媒元素を用いる結晶化方法は有望視されている。
【０００８】
【発明が解決しようとする課題】
一般に、レーザ光を照射して形成された結晶質半導体膜（結晶質シリコン膜）は、レーザ光照射による半導体膜の溶融から固相に変化するまでの時間が極端に短いため、その影響で、小さな結晶粒が集まった状態の結晶質半導体膜となる。このような半導体膜を用いてＴＦＴを作製しても、十分な電界効果移動度が得られないため、特性のよいＴＦＴを得られない。
【０００９】
触媒元素を用いて形成された結晶質半導体膜（結晶質シリコン膜）は、柱状の結晶が多数形成されている。この柱状の結晶は、配向性を持っており、同一の結晶配向を持った結晶の集まった領域の結晶粒が形成されている。この結晶粒のサイズは、レーザ光の結晶粒のサイズと比較してかなり大きく、同じ面積にしめる結晶粒の数が少ないため、結晶粒界（結晶粒と結晶粒との境界）も少なくなっている。
【００１０】
しかし、上記触媒元素を添加した非晶質半導体膜を加熱処理して得られる結晶質シリコン膜をＴＦＴの半導体層に用いた場合、高い電気特性が得られる反面、隣りあう結晶粒（異なる配向を有する結晶粒）との境界（結晶粒界）や、結晶粒サイズの違いによって各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。
【００１１】
ＴＦＴのチャネル形成領域中に結晶粒界が存在しないようにするためには、粒径の大きな結晶粒の集まった結晶質半導体膜を用いて半導体層を形成したい。
【００１２】
そこで本発明では、上記のような問題を解決して、粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得るための方法を提供することを課題とする。またこのような良好な結晶質半導体膜を用いてＴＦＴを形成し、該ＴＦＴからなる動作特性にすぐれ、信頼性の高い半導体装置を実現することを課題とする。
【００１３】
【課題を解決するための手段】
上記のような課題を鑑み、本発明者らは、粒径の大きな結晶粒の集まった結晶質半導体膜を形成するためには、結晶核の発生を抑制すればよいのではないかと考えた。
【００１４】
そこで、本発明は、絶縁表面に非晶質半導体膜を形成する第１の工程と、非晶質半導体膜に触媒元素含有層を形成する第２の工程と、前記非晶質半導体膜に希ガス元素を添加する第３の工程と、前記第３の工程の後に、加熱処理を行い結晶質半導体膜を形成する第４の工程と、前記第４の工程の後に、該結晶質半導体膜にレーザ光を照射する第５の工程と、を含むことを特徴とする半導体装置の作製方法である。
【００１５】
また、非晶質半導体膜中に添加する希ガス元素の濃度は、１×１０18〜１×１０22/cm3であることを特徴としている。
【００１６】
非晶質半導体膜に希ガス元素を添加する方法としては、イオン注入法またはイオンドープ法を用いればよい。
【００１７】
または、原料ガスに希ガス元素を含む気体を用いて、あらかじめ所定の濃度の希ガス元素が添加されているような非晶質半導体膜を形成してもかまわない。
【００１８】
続いて、結晶化を促進する作用を有する触媒元素を添加する。例えば、重量換算で１〜１００ｐｐｍの濃度のニッケルを含む酢酸ニッケル塩溶液をスピンコート法などを用いて、非晶質半導体膜に塗布して添加することができる。
【００１９】
上記のように、希ガス元素および触媒元素が添加された非晶質半導体膜に加熱処理を施すと、結晶成長の起点となる結晶の種（本明細書では、結晶核という）の発生密度を抑制することができる。
【００２０】
なお、加熱処理の手段としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、炉を用いて加熱処理を行う方法のいずれかを用いればよい。
【００２１】
図１９（Ａ）に希ガス元素としてアルゴンを添加した後、触媒元素としてニッケルを添加して結晶化のための加熱処理（炉を用いて、５５０℃で４時間）を施したシリコン膜を観察した結果を示す。図中の色が薄くなった円状の領域が結晶核である。図１９（Ｂ）の触媒元素（ニッケル）のみを添加して加熱処理（図１９（Ａ）の試料と同一の加熱処理条件）したシリコン膜と比較して、結晶核の密度が低くなっていることがわかる。
【００２２】
このように、ある結晶核から成長した結晶が隣接する結晶核からの結晶成長とぶつかって結晶粒界が形成される確率を低くすることができ、結晶成長を妨げる要因が減る、言い換えると大結晶粒が集まった結晶質半導体膜を得ることができる。
【００２３】
なお、本発明者らは、例えば、非晶質シリコン膜にアルゴンのような原子半径の大きな希ガス元素を添加すると、非晶質シリコン膜の原子の結合が切り離されてしまうため、触媒元素を添加して、加熱処理を施しても、なかなか結晶核が発生せず、結晶核発生密度を低く抑えられるのではないかと考えている。
【００２４】
【発明の実施の形態】
（実施の形態１）
基板１０上に下地絶縁膜１１、該下地絶縁膜１１上に非晶質半導体膜として非晶質シリコン膜１２を形成する。下地絶縁膜１１としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シリコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜を積層して用いる。
【００２５】
非晶質シリコン膜１２は、スパッタ法またはＰＣＶＤ法により形成し、次いで非晶質シリコン膜に希ガス元素を添加する。本実施形態では、希ガス元素としてアルゴンを１×１０18〜１×１０22/cm3の濃度で添加する。なお、添加方法としては、イオン注入法またはイオンドープ法により希ガス元素を添加すればよい。
【００２６】
次いで、非晶質半導体膜１２に触媒元素を添加して触媒元素含有層１３を形成する。非晶質半導体膜の結晶化を促進する作用を有する触媒元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂがあげられる。これらの元素から選ばれた一種または複数種の元素を非晶質半導体膜に添加すればよい。代表的にはニッケルを用い、重量換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩溶液をスピンコート法を用いて、非晶質半導体膜に塗布することにより添加する。
【００２７】
なお、触媒元素の添加方法は、上記の方法に限定されることはなく、スパッタ法、蒸着法またはプラズマ処理などにより形成してもよい。また、触媒元素含有層は非晶質半導体膜を形成する前、すなわち、下地絶縁膜上に形成しておいてもよい。
【００２８】
非晶質半導体膜に触媒元素を添加した後、結晶化のための加熱処理を行って結晶質半導体膜１４を形成する。加熱処理の方法としては、炉を用いた加熱方法、光源（ハロゲンランプ、メタルハライドランプ、キセノンア−クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなど）の輻射熱を用いて加熱を行うＲＴＡ法、不活性ガス（例えば、窒素）を加熱した雰囲気において加熱を行うＲＴＡ法などを採用すればよい。
【００２９】
さらに良好な結晶質半導体膜を得るために、加熱処理により得られた結晶質半導体膜にレーザ光を照射する。レーザ光には、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２の高調波、第３高調波を用いればよい。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜４００mJ/cm2に集光し、５０〜９８％のオーバーラップ率をもって結晶質半導体膜に照射する。
【００３０】
このようにして得られた結晶質半導体膜は、触媒元素が添加されているため、配向性が高く、さらに希ガス元素を添加したことにより、結晶核の生成密度が低いため、十分に結晶成長した粒径の大きな結晶粒が集まった結晶化率の高い良好な結晶質半導体膜である。
【００３１】
なお、本発明により結晶質半導体膜が得られたら、結晶質半導体膜の素子領域にあたる領域の触媒元素の濃度を低減するゲッタリングのための加熱処理を行う。結晶質半導体膜１４上に開口部１６を有するマスク１５を形成して、ゲッタリング作用を有する不純物元素（例えばｎ型不純物元素のリン）を添加して、ゲッタリング領域１７を形成し、加熱処理を行うことにより、結晶質半導体膜の素子領域にあたる領域の触媒元素をゲッタリング領域に移動させて触媒元素濃度を低減することにより、良好な結晶質半導体膜を得ることができる。
【００３２】
（実施の形態２）
実施形態２では、実施形態１のようにして得られた結晶質半導体膜を反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern、以下、ＥＢＳＰという）により観察した結果を示す。
【００３３】
ＥＢＳＰは、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手段である。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す（マッピング測定）ことにより、面状の試料の結晶方位または配向の情報を得ることができる。その一例として、本実施例で示すように各測定ポイントの結晶粒が表面に向けている結晶方位を色別に表したりすることができる。また、ある測定ポイントに着目し、隣接するポイントにおいて、測定者の設定した結晶方位のずれ角（許容ずれ角）の範囲内である領域を区別して表すこともできる。
【００３４】
許容ずれ角は測定者が自由に設定することが可能であるが、本明細書中では、前記許容ずれ角を１０°と設定し、あるポイントに着目したときに隣接するポイントの結晶方位のずれ角が１０°以下の範囲内である領域を結晶粒と呼び、結晶粒が複数集合して多結晶構造の結晶質半導体膜が形成されている。図 において、同色の領域はひとつの結晶粒とみなすこととする。（なお、結晶粒は実際には複数の結晶粒から形成されているが、結晶粒内における結晶方位の許容ずれ角が小さいため、巨視的には１つの結晶粒と見なすことができる。）
【００３５】
図７は、ＰＣＶＤ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加し、その後、重量換算で１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法により塗布してニッケルを添加し、炉を用いて６００℃、８時間で加熱処理を施して得られた多結晶構造の結晶質半導体膜をＥＢＳＰにより観察した結果である。また、図８は、重量換算で１０ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法により塗布してニッケルを添加し、炉を用いて５５０℃、４時間で加熱処理を施して得られた多結晶構造の結晶質半導体膜をＥＢＳＰにより観察した結果である。
【００３６】
図７と図８の結果を比較して明らかなように、本発明を用いて作製された結晶質半導体膜（図７）は粒径が大きくなっており、ひとつの結晶粒が１００μｍ2以上（１００〜２００μｍ2）の粒径が集まって形成されている。
【００３７】
従って、本発明の非晶質半導体膜の結晶化方法を用いることにより、ひとつひとつの結晶粒が大きい粒径を有する多結晶構造の結晶質半導体膜を得ることができる。また、このような結晶粒径の大きな結晶質半導体膜を得て、ＴＦＴのチャネル形成領域およびソース領域またはドレイン領域を有する半導体層に用いることにより、電界効果移動度が高い高速移動の可能なＴＦＴを実現することができる。
【００３８】
（実施の形態３）
実施形態３では、結晶化のための加熱処理の条件によって半導体膜に生成される結晶核の数を計測した結果について説明する。
【００３９】
なお、結晶核の数を計測した試料は、ＰＣＶＤ法により形成された非晶質シリコン膜に何も添加せずに結晶化のための加熱処理を行った試料１、ＰＣＶＤ法により形成された非晶質シリコン膜に触媒元素としてニッケルを添加した後、結晶化のための加熱処理を行った試料２、スパッタ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加し、加熱処理を行った試料３、スパッタ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加した後、触媒元素としてニッケルを添加し、加熱処理を行った試料４である。計測した結果を図９のグラフに示す。
【００４０】
Ａｒが添加された試料はＡｒが添加されていない試料と比較して、結晶核が生成する温度が高かった。これは、触媒元素のニッケルが添加されている、添加されていないに関わらず、同様の傾向がみられた。
【００４１】
また、触媒元素が添加された試料に関して比較すると、例えば、処理温度が５６０℃の時、Ａｒが添加された試料は、核発生密度が２．０×１０-3個/μｍ2程度に対して、Ａｒが添加されていない試料は、核発生密度が１．２×１０-2個/μｍ2程度と約６倍の結晶核が発生している。
【００４２】
結晶核の発生密度が大きければ大きいほど、結晶成長が進んだ際に隣接する結晶核からの成長とぶつかって結晶成長が止まり、結晶粒界が形成されてしまう確率が高くなる。本発明のように希ガス元素および触媒元素を添加して加熱処理することにより得られる結晶質半導体膜は、結晶核の発生が抑制されているため、隣接する結晶核からの結晶成長とぶつかって結晶成長が止まる確率が低くなるため、ひとつひとつの結晶粒を大きく成長させることが期待できる。
【００４３】
【実施例】
（実施例１）
本発明の一実施例を、以下に図２〜５を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４４】
図２（Ａ）において、基板１００はアルミノホウケイ酸ガラスを用いる。この基板１００上に下地絶縁膜を形成する。本実施例では、ＳｉＨ4、ＮＨ3及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１０１ａを５０nm、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１０１ｂを１００nmの厚さに積層形成する。
【００４５】
次いで、下地絶縁膜１０１上に非晶質シリコン膜を形成し、結晶化処理を行った後分割して、半導体層１０３〜１０６（本実施例では、便宜上、第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５および第４の半導体層１０６とする）を形成する。
【００４６】
結晶化方法は以下の通りである。下地絶縁膜１０１上に非晶質半導体膜を形成した後、希ガス元素としてアルゴンを１×１０18〜１×１０22/cm3の濃度に添加する。添加方法としては、イオン注入法、またはイオンドープ法による添加等を用いればよい。また、非晶質シリコン膜成膜時に、原料ガスに希ガス元素を含むガスを用いて、希ガス元素を含む非晶質シリコン膜を形成してもよい。なお、非晶質シリコン膜の成膜には、スパッタ法、ＰＣＶＤ法のいずれかを用いればよい。
【００４７】
次いで、結晶化を促進する作用を有する金属元素を触媒元素として非晶質シリコン膜に添加する。本実施例では、触媒元素として、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピンコート法で塗布してニッケルを添加する。なお、酢酸ニッケル塩溶液と非晶質シリコン膜との馴染みをよくするために、非晶質シリコン膜の表面にオゾン含有水溶液を塗布して極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして除去し、清浄な表面を形成した後、再度、オゾン含有水溶液で処理して極薄い酸化膜を形成しておくことにより、酢酸ニッケル塩溶液を均一に塗布することができる。
【００４８】
次いで、結晶化のための加熱処理を行う。加熱処理は、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、炉を用いて加熱処理を行う方法のいずれかを用いればよい。なお、本実施例では、不活性気体として窒素を６１０℃に加熱した雰囲気において３分間の加熱処理を行って、結晶質シリコン膜を形成した。なお、非晶質シリコン膜をスパッタ法により形成する場合は、形成された非晶質シリコン膜に含まれる水素濃度が低いため、水素脱離処理を行う必要はないが、その他の方法（ＰＣＶＤ法等）で形成した非晶質シリコン膜中には水素が含まれているため、水素脱離のための加熱処理を行った後、結晶化のための加熱処理を行うことが好ましい。
【００４９】
次いで、結晶質シリコン膜にレーザ光を照射して、結晶質シリコン膜中に残留する非晶質領域をすべて結晶化した結晶質シリコン膜を形成する。レーザ光は、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いればよい。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。結晶化の条件は、実施者が適宜決定すればよいが、エキシマレーザを用いる場合には、パルス発振周波数３００Ｈｚとし、レーザエネルギー密度を１００〜８００mJ/cm2（代表的には２００〜７００mJ/cm2）とする。また、ＹＡＧレーザを用いる場合には、その第２高調波を用い、パルス発振周波数１〜３００Ｈｚとし、レーザエネルギー密度を３００〜１０００mJ/cm2（代表的には３５０〜８００mJ/cm2）とするとよい。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面にわたって照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００５０】
結晶化工程後、結晶質シリコン膜の素子領域となる領域から触媒元素を移動させ、触媒元素濃度を低減させるためのゲッタリング工程を行ってもよい。
【００５１】
なお、結晶化後、ＴＦＴのしきい値電圧を制御するために、アクセプタ型の不純物としてボロンをイオンドープ法により半導体膜に添加する。添加する濃度は実施者が適宣決定すれば良い。
【００５２】
こうして形成された多結晶シリコン膜をエッチング処理により分割して、半導体膜１０３〜１０６を形成する。その上に、ゲート絶縁膜１０７として、ＳｉＨ4、Ｎ2Ｏを用いプラズマＣＶＤ法により作製される酸化窒化シリコン膜を１１０nmの厚さに形成する（図２（Ｂ））。
【００５３】
さらに、ゲート絶縁膜１０７上に第１の導電膜１０８として窒化タンタル膜をスパッタ法で３０nmの厚さに形成し、さらに第２の導電膜１０９としてタングステンを３００nmの厚さに形成する（図２（Ｃ））。
【００５４】
次に、図３（Ａ）に示すように光感光性のレジスト材料を用い、マスク１１０〜１１３を形成する。そして、第１の導電膜１０８及び第２の導電膜１０９に対する第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスに限定はないがＷ膜や窒化タンタル膜のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。それぞれのガス流量を２５：２５：１０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してエッチングを行う。この場合、基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件により主にＷ膜を所定の形状にエッチングする。
【００５５】
この後、エッチング用ガスをＣＦ4とＣｌ2に変更し、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2との混合ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチングする。こうして、端部にテーパーを有する第１の電極１１４ａ〜１１７ａおよび第２の電極１１４ｂ〜１１７ｂからなる第１の形状のゲート電極１１４〜１１７を形成する。テーパーは４５〜７５°で形成する。尚、第２の絶縁膜上に残渣を残すことなくエッチングするためには１０〜２０％程度の割合でエッチング時間を増加させると良い。なお、ゲート絶縁膜１０７の第１の形状のゲート電極１１４〜１１７で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５６】
次に、マスク１１１〜１１４を除去せずに図３（Ｂ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０：２０：２０とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件により第２の導電膜として用いたＷ膜をエッチングする。こうして第３の電極１１８ａ〜１２１ａと第４の電極１１８ｂ〜１２１ｂからなる第２の形状のゲート電極１１８〜１２１を形成する。ゲート絶縁膜１０７の第２の形状のゲート電極１１８〜１２１で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなる。なお、本明細書では、第３の電極、第４の電極を便宜上電極（Ａ）、電極（Ｂ）とも称することとする。
【００５７】
続いてｎ型を付与する不純物元素（ｎ型不純物元素）を半導体層に添加する第１のドーピング処理を行う。第１のドーピング処理は、質量分離をしないでイオンを注入するイオンドープ法により行う。ドーピングは第１形状の電極１１６〜１１８をマスクとして用い、水素希釈のフォスフィン（ＰＨ3）ガスまたは希ガスで希釈したフォスフィンガスを用い、半導体膜１０４〜１０７に第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２２〜１２５を形成する。このドーピングにより形成する第１の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０16〜１×１０17/cm3となるようにする。
【００５８】
その後、第２の半導体層１０４を覆うマスク１２６、第３の半導体層１０５の一部を露出するマスク１２７を形成し、第２のドーピング処理を行う。第２のドーピング処理では、第３の電極（電極（Ａ））１１８ａ、１２０ａを通して第１の半導体層１０３に第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９を形成する。このドーピングにより形成する第２の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０17〜１×１０19/cm3となるようにする。
【００５９】
続いて、マスク１２６、１２７をそのままに第３のドーピング処理を行う。第１の半導体層１０３、第３の半導体層１０５にゲート絶縁膜１０７を通してｎ型不純物元素を添加を行い、第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１、１３２を形成する。このドーピングにより形成する第３の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０20〜１×１０21/cm3となるようにする。
【００６０】
なお、本実施例では、以上のように２回にわけて不純物元素を添加しているが、ゲート絶縁膜およびゲート電極を形成する第３の電極の膜厚を制御したり、ドーピングの際の加速電圧を調整したりすることにより、１回のドーピング工程で、第２の濃度のｎ型不純物元素を含むｎ型不純物領域および第３の濃度のｎ型不純物元素を含むｎ型不純物領域を形成することもできる。
【００６１】
次いで、図４（Ａ）で示すように第１の半導体層１０３および第３の半導体層１０５を覆うマスク１３３、１３４を形成し第４のドーピング処理を行う。ドーピングは水素希釈のジボラン（Ｂ2Ｈ6）ガスまたは希ガスで希釈したジボランガスを用い、第２の半導体層１０４に第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５を形成する。また、画素部において保持容量を形成する第４の半導体層１０７には、第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３８及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３７が形成される。第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６、１３８は電極（Ａ）１１９ａ、１２１ａと重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でボロンを添加し、第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５、１３７には２×１０20〜３×１０21/cm3の濃度範囲でボロンが添加されるようにする。
【００６２】
以上までの工程でそれぞれの半導体膜にリン又はボロンが添加された領域が形成される。第２の形状のゲート電極１１８〜１２０はゲート電極となる。また、第２の形状の電極１２１は画素部において保持容量を形成する一方の容量電極となる。
【００６３】
次いで、図４（Ｂ）に示すように、それぞれの半導体膜に添加された不純物元素を活性化処理するために、ＹＡＧレーザの第２高調波（５３２nm）の光を半導体膜に照射する。
【００６４】
なお、半導体層に添加された不純物元素を活性化する方法として、本実施例で開示するＹＡＧレーザの第２高調波の光を照射する方法以外に、炉を用いて５５０℃で４時間加熱処理を行う方法、もしくはＲＴＡによる加熱処理方法（ガスまたは光を熱源として用いるＲＴＡ法も含む）でもよい。炉を用いた加熱処理を行う場合には、ゲート電極を形成する導電膜の酸化を防ぐために加熱処理前にゲート電極およびゲート絶縁膜を覆う絶縁膜を形成したり、加熱処理の際の雰囲気を減圧窒素雰囲気にしたりすればよい。以上のように、半導体層に添加された不純物元素の活性化する方法はいくつかあるため、その方法は実施者が適宜決定すればよい。
【００６５】
また、活性化のための加熱処理において、半導体膜を結晶化する際に用いた触媒元素を後のＴＦＴのソース領域またはドレイン領域（高濃度にリンが添加されている領域）に移動させて、チャネル形成領域の触媒元素濃度を低減することができる。
【００６６】
その後、図４（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコン膜または窒化酸化シリコン膜から成る第１の層間絶縁膜１３９を５０nmの厚さに形成し、クリーンオーブンを用いて４１０℃の加熱処理を行い、窒化シリコン膜または窒化酸化シリコン膜から放出される水素で半導体膜の水素化を行う。
【００６７】
次いで、第１の層間絶縁膜１３９上に第３の層間絶縁膜１４０をアクリルで形成する。そしてコンタクトホールを形成する。このエッチング処理においては外部入力端子部の第１の層間絶縁膜及び第３の層間絶縁膜も除去する。そして、チタン膜とアルミニウム膜を積層して形成される配線１４２〜１４９を形成する（図４（Ｃ））。
【００６８】
以上のようにして、同一基板上にｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２を有する駆動回路２０５と、ＴＦＴ２０３と保持容量２０４を有する画素部２０６を形成することができる。保持容量２０４は半導体１０６、ゲート絶縁膜１０７、容量配線１２１で形成されている。
【００６９】
駆動回路２０５のｎチャネル型ＴＦＴ２０１はチャネル形成領域１５０、ゲート電極を形成する電極（Ａ）１１８ａと重なる第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９（Ｌov領域）と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１を有している。Ｌov領域のチャネル長方向の長さは０．５〜２．５μm、好ましくは１．５μmで形成する。このようなＬov領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。これらｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０１の構造が適している。
【００７０】
駆動回路２０５のｐチャネル型ＴＦＴ２０２にはチャネル形成領域１５１、ゲート電極を形成する電極（Ａ）１１９ａの外側に第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３５（ソース領域またはドレイン領域として機能する領域）と、電極（Ａ）１１９ａと重なる第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３６を有している。
【００７１】
画素部２０６のＴＦＴ（画素ＴＦＴ）２０３にはチャネル形成領域１５２、該チャネル形成領域の外側に形成される第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２４と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３２を有している。また、保持容量２０４の一方の電極として機能する半導体層１０６にはｐ型不純物領域１３７、１３８が形成されている。
【００７２】
以上のように、本発明は駆動回路部と画素部というように動作条件の異なる回路に対応して適宣配置を決めることができる。
【００７３】
図５はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。ＴＦＴを組み込まれて形成される画素部６０１、データ信号線駆動回路６０２、走査信号線駆動回路６０６が形成されている。
【００７４】
データ信号線駆動回路６０２は、シフトレジスタ６０３、ラッチ６０４、６０５、その他バッファ回路などから構成される。シフトレジスタ６０３にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路６０６もシフトレジスタ、バッファ回路などから構成されている。画素部６０１の画素数は任意なものとするが、ＸＧＡならば１０２４×７６８個の画素が設けられる。
【００７５】
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
【００７６】
（実施例２）
本実施例では、実施例１を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００７７】
まず、実施例１に従い、図４（Ｃ）の状態のアクティブマトリクス基板を作製した後、アクティブマトリクス基板上に配向膜１８０を形成してラビング処理を行う。
【００７８】
次いで、対向基板１８１を用意し、対向基板１８０上に着色層１８２、１８３、平坦化膜１８４を形成する。赤色着色層１８２と青色着色層１８３とを一部重ねることにより、遮光膜として機能させている。なお、図６では図示しないが、赤色着色層と緑色着色層とを重ねて遮光膜として機能させている領域もある。
【００７９】
次いで、対向電極１８５を画素部に形成した後、全面に配向膜１８６を形成してラビング処理を行う。
【００８０】
そして、画素部と駆動回路とが形成されたアクティブマトリクス基板と着色層と画素電極とが形成された対向基板とをシール材１８７で貼り合わせる。シール材１８７には、フィラーが混入されていて、このフィラーと柱状スペーサとによって均一な間隔をもって２枚の基板を貼り合わせることができる。その後、貼り合わせた基板間に液晶材料１８８を注入して、封止材（図示せず）によって完全に封止する。液晶材料１８８には、公知の液晶材料を用いればよい。このようにして図６に示すアクティブマトリクス型液晶表示装置が完成する。
【００８１】
（実施例３）
本実施例では、非晶質半導体膜に触媒元素を添加する方法について図１０で説明する。
【００８２】
まず、基板２０００上に窒化酸化シリコン膜でなる下地絶縁膜２００１、該下地絶縁膜２００１上に非晶質シリコン膜２００２を形成する。この工程は、大気解放せずに下地絶縁膜および非晶質シリコン膜を連続的に形成してもかまわない。なお、下地絶縁膜２００１として、１〜１０nmの窒化シリコン膜を用いてもよい。
【００８３】
次いで、非晶質シリコン膜２００２に希ガス元素（本実施例では、アルゴン）を添加する。アルゴンの添加方法としては、イオン注入法、またはイオンドープ法を用いればよい。なお、希ガス元素を含む原料ガスを用いて、スパッタ法またはＰＣＶＤ法により、あらかじめ１×１０18〜１×１０22/cm3の濃度で希ガス元素を含む非晶質シリコン膜を成膜してもよい。
【００８４】
次に、重量換算で１〜１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層２００３を非晶質シリコン膜の全面に形成する。ここで、触媒元素として使用可能な触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００８５】
なお、スピンコート法でニッケルを添加する場合、ニッケルを含む水溶液と非晶質シリコン膜の馴染みをよくするために、非晶質シリコン膜の表面処理として、オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど、半導体膜の表面は疎水性であるため、このように酸化膜を形成しておくことにより酢酸ニッケル水溶液を均一に塗布することができる。また、本実施例ではスピンコート法でニッケルを添加する方法を用いているが、蒸着法、スパッタ法またはプラズマ処理などにより触媒元素を含む薄膜を非晶質シリコン膜表面に形成する手段を用いてもよい。
【００８６】
結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。なお、スパッタ法により形成された非晶質半導体膜は、水素含有率が低いため、水素脱離の処理を行う必要はない。続いて、５００〜６５０℃、５分〜１２時間の加熱処理を行う。本実施例では、６１０℃に加熱した不活性気体（窒素）を用いて５分間の加熱処理を行い、結晶核を生成させる。
【００８７】
次いで、結晶核が生成したシリコン膜２００４にレーザ光を照射して結晶核から結晶を成長させて結晶質シリコン膜２００５を形成する。
【００８８】
なお、結晶質シリコン膜２００５の素子を形成する領域の触媒元素の濃度を低減させるために、ゲッタリング領域を形成して加熱処理を行う。
【００８９】
結晶質シリコン膜２００５上に開口部２００７を有するマスク絶縁膜２００６を形成し、触媒元素をゲッタリングする作用を有する不純物元素（例えば、ｎ型不純物元素のリン、希ガス元素のアルゴン、またはリンおよびアルゴン）を添加してゲッタリング領域２００８を形成する。
【００９０】
その後、加熱処理を施すことにより、触媒元素をゲッタリング領域に移動させ、素子領域となる結晶質半導体膜の領域の触媒元素濃度を低減することができる。
【００９１】
本実施例は、実施例１と組み合わせて適応することが可能である。
【００９２】
（実施例４）
本実施例では、非晶質半導体膜に触媒元素を添加する方法について図１１で説明する。
【００９３】
基板２１００上に窒化酸化シリコン膜からなる下地絶縁膜２１０１、該下地絶縁膜２１０１上に非晶質シリコン膜２１０２を形成する。なお、この工程は大気解放せずに下地絶縁膜および非晶質シリコン膜を連続的に形成してもかまわない。なお、下地絶縁膜２１０１として、１〜１０nmの窒化シリコン膜を用いてもよい。
【００９４】
次いで、非晶質シリコン膜２１０２に希ガス元素としてアルゴンを添加する。
アルゴンの添加方法としては、イオン注入法、またはイオンドープ法を用いればよい。なお、希ガス元素を含む原料ガスを用いて、スパッタ法またはＰＣＶＤ法により、あらかじめ１×１０18〜１×１０22/cm3の濃度で希ガス元素を含む非晶質シリコン膜を成膜してもよい。
【００９５】
次いで、非晶質シリコン膜２１０２上に開口部２１０４を有し酸化シリコン膜からなるマスク絶縁膜２１０３を形成する。
【００９６】
次に、重量換算で１〜１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して触媒元素（ニッケル）含有層２１０４を添加する。触媒元素含有層２１０４は、マスク絶縁膜２１０３の開口部において、選択的に非晶質シリコン膜２１０２に形成される。ここで、触媒元素として使用可能な触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００９７】
また、本実施例では触媒元素の添加方法にスピンコート法を用いたが、蒸着法やスパッタ法により非晶質シリコン膜２１０２に触媒元素を含む薄膜を形成してもよい。
【００９８】
ここで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。なお、非晶質シリコン膜をスパッタ法により形成した場合、非晶質シリコン膜中に含まれる水素の濃度は低くすることができるため、水素脱離処理を行う必要はない。続いて、５００〜６５０℃、５分〜１２時間の加熱処理を行う。本実施例では、６１０℃に加熱した不活性気体（窒素）を用いて５分間の加熱処理を行い、結晶核を生成させる。
【００９９】
次いで、結晶核が生成したシリコン膜２１０６にレーザ光を照射して結晶核から結晶を成長させて結晶質シリコン膜２１０７を形成する。
【０１００】
なお、結晶質シリコン膜２１０７の素子を形成する領域の触媒元素の濃度を低減させるために、ゲッタリング領域を形成して加熱処理を行う。
【０１０１】
触媒元素を添加する際に用いたマスク絶縁膜２１０３を除去せず、触媒元素をゲッタリングする作用を有する不純物元素（例えば、ｎ型不純物元素のリン、希ガス元素のアルゴン、またはリンおよびアルゴン）を添加してゲッタリング領域２１０８を形成する。
【０１０２】
その後、加熱処理を施すことにより、触媒元素をゲッタリング領域に移動させ、素子領域となる結晶質半導体膜の領域の触媒元素濃度を低減することができる。
【０１０３】
本実施例は、実施例１と組み合わせて適応することが可能である。
【０１０４】
（実施例５）
本実施例では、実施例３または実施例４で触媒元素を用いて形成された結晶質シリコン膜の素子が形成される領域に残留する触媒元素の濃度を低減するためのゲッタリングの他の方法について図１２で説明する。
【０１０５】
実施例５または実施例６に従って基板上に形成された結晶質シリコン膜２２０１表面に薄いバリア層２２０２を形成する。バリア層の厚さは特に限定されないが、簡便にはオゾン水で処理されることにより形成されるケミカルオキサイドで代用してもよい。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行ってもよい。また、クリーンオーブンを用いて、２００〜３５０℃程度に加熱処理し、薄い酸化膜を形成しバリア層としてもよい。あるいは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５nm程度の酸化膜を堆積させてバリア層としてもよい。
【０１０６】
その上にプラズマＣＶＤ法やスパッタ法で半導体膜２２０３を２５〜２５０nmの暑さで形成する。代表的にはアルゴンを用いたスパッタ法でアルゴンを０．０１〜２０原子％含む非晶質シリコン膜を形成する。この半導体膜２２０３は、後に除去するため、結晶質半導体膜２２０１とエッチングの選択比が高くなるように密度の低い膜（例えば、非晶質シリコン膜）としておくことが望ましい。
【０１０７】
希ガス元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリング領域を形成するためにこれら希ガス元素をイオンソースとして用い、イオンドープ法またはイオン注入法で半導体膜に注入している。
【０１０８】
なお、希ガス元素を添加する理由として、現在は以下のふたつの理由が考えられている。一つ目の理由は、希ガス元素の注入により、ダングリングボンドを形成し、半導体（シリコン）膜に歪みを与えることである。二つ目の理由は、半導体（シリコン）膜の格子間に希ガス元素のイオンを注入することで歪みを与えることである。希ガス元素のイオン注入は、このふたつを同時に満たすことができるが、特に後者はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いたときに顕著である。
【０１０９】
次いで、触媒元素をゲッタリング領域となる半導体膜２２０３に移動させるための加熱処理を行う。加熱処理は、炉を用いた方法（窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間）や、加熱用の光源を用いたＲＴＡ法（瞬間的にシリコン膜に６００〜１０００℃で、１〜６０秒）、加熱した不活性気体によるＲＴＡ法（５５０〜７００℃で、１〜５分）などいずれかの方法を用いればよい。
この加熱処理により、触媒元素が核酸によりゲッタリング領域に移動する。
【０１１０】
なお、ゲッタリングのための加熱処理によりゲッタリング領域であるシリコン膜２２０３が結晶化することはない。これは希ガス元素が、加熱処理において再放出されず膜中に残留して、半導体膜２２０３の結晶化を阻害するためである。
【０１１１】
その後、半導体膜２２０３を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層２２０２はエッチングストッパーとして機能する。また、バリア層２２０２はその後フッ酸により除去すれば良い。
【０１１２】
こうして図１２（Ｅ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶質半導体膜２２０５を得ることができる。こうして形成された結晶質半導体膜２２０５は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。また、結晶核の発生が抑制されているため、結晶粒が大きく結晶粒界の少ない良好な結晶質半導体膜を得ることができる。本実施例は、実施例３または実施例４で示す結晶化方法のいずれかと組み合わせて実施例１に適用することができる。
【０１１３】
（実施例６）
本実施例では、実施例３または実施例４を用いて得られた結晶質半導体膜に残留する触媒元素の濃度を低減するためのゲッタリング処理工程の他の例を図１３に示す。
【０１１４】
結晶質シリコン膜２３００上にマスク用の酸化シリコン膜２３０１を１５０nm形成し、レジストのマスク２３０２を形成した後、酸化シリコン膜２３０１をエッチングすることにより、マスク絶縁膜２３０３を得る。その後、希ガス元素、希ガス元素およびリン、またはリンのみをイオンドープ法により結晶質半導体膜２３００のマスク絶縁膜２３０３の開口部より露出した領域に注入し、ゲッタリング領域２３０４を形成する。
【０１１５】
その後、図１３（Ｂ）で示すように、加熱処理により結晶質半導体膜２３００中に残留する触媒元素をゲッタリング領域２３０４に移動させる。なお、加熱処理の手段としては、炉を用いる方法、光源の輻射による熱を加熱に用いるＲＴＡ法、加熱した不活性気体によるＲＴＡ法、などいずれを用いてもよく、４５０〜６００℃で５分〜１２時間の加熱処理を行って、触媒元素濃度が低減された結晶質半導体膜２３０５を得る。
【０１１６】
その後、マスク絶縁膜２３０３を除去する。なお、ゲッタリング領域２３０４も同一除去工程において除去してもよい。また、ゲッタリング領域２３０４に導電型を付与する不純物元素（ｎ型不純物元素、ｐ型不純物元素）が添加されている場合には、ゲッタリング領域２３０４を除去せずに、ＴＦＴのソース領域またはドレイン領域として用いてもよい。
【０１１７】
実施例３または実施例４に記載された結晶化方法と本実施例に記載されたゲッタリング方法を組み合わせて実施例１に適応することにより、触媒元素濃度が低減され、結晶成長方向が揃った良好な結晶質半導体膜を形成することができる。
【０１１８】
（実施例７）
本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（有機発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１１９】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【０１２０】
図１４は本実施例の発光装置の断面図である。図１４において、基板上に設けられたスイッチングＴＦＴ６０３は図４（Ｃ）のｎチャネル型ＴＦＴ２０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ２０３の説明を参照すれば良い。
【０１２１】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２２】
基板７００上に設けられた駆動回路は図４（Ｃ）の駆動回路を用いて形成される。従って、ｎチャネル型ＴＦＴ６０１およびｐチャネル型ＴＦＴ６０２の構造の説明はｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１２３】
また、配線７０１〜７０４はＣＭＯＳ回路の配線として機能する。
【０１２４】
なお、電流制御ＴＦＴ６０４は図４（Ｃ）のｐチャネル型ＴＦＴ２０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ２０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１２５】
また、配線７０８は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１２６】
なお、画素電極７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを導入したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７０９上に形成する。本実施例においては、樹脂からなる平坦化膜７０９を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される有機発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２７】
配線７０１〜７０８を形成後、図１４に示すようにバンク７１１を形成する。
バンク７１１は１００〜４００ｎｍの絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１２８】
なお、バンク７１１は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１１の材料となる絶縁膜中にカーボン粒子や金属粒子を導入して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の導入量を調節すれば良い。
【０１２９】
画素電極７１０の上には有機発光層７１２が形成される。なお、図１４では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を導入することで発光色を制御することができる。
【０１３０】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１３１】
次に、有機発光層７１２の上には導電膜からなる陰極７１３が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を導入した導電膜を用いれば良い。
【０１３２】
この陰極７１３まで形成された時点で発光素子７１４が完成する。発光素子７１４は、画素電極（陽極）７１０、有機発光層７１２及び陰極７１３からなる。
【０１３３】
発光素子７１４を完全に覆うようにしてパッシベーション膜７１５を設けることは有効である。パッシベーション膜７１５としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１３４】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い有機発光層７１２の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、有機発光層７１２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に有機発光層７１２が酸化するといった問題を防止できる。
【０１３５】
さらに、パッシベーション膜７１５上に封止材７１６を設け、カバー材７１７を貼り合わせる。封止材７１６としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１７はガラス基板や合成石英ガラス基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１３６】
こうして図１４に示すような構造の発光装置が完成する。なお、バンク７１１を形成した後、パッシベーション膜７１５を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１７を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１３７】
こうして、基板にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１３８】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１３９】
さらに、図１４を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１４０】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１４１】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１５を用いて説明する。なお、必要に応じて図１４で用いた符号を引用する。
【０１４２】
図１５（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１５（Ｂ）は図１５（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１４３】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１４４】
次に、断面構造について図１５（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１４５】
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１１が形成され、画素電極７１０上には有機発光層７１２および発光素子の陰極７１３が形成される。
【０１４６】
陰極７１３は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１３およびパッシベーション膜７１５で覆われている。
【０１４７】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材７１６が充填されている。なお、第１シール材９０２、封止材７１６としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材７１６の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１４８】
発光素子を覆うようにして設けられた封止材７１６はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１４９】
また、封止材７１６を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１５０】
以上のような構造で発光素子を封止材７１６に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１５１】
以上のようにして作製される発光装置における配線は、半導体膜との十分な接触がなされており、前記発光装置の動作特性や信頼性も十分なものとなり得る。
また、画素部においては、コンタクトの数を最小限に留めてあるので、開口率が向上させることを可能とする。このように、発光装置の動作特性や信頼性を向上させ、高精細な表示を実現することが可能となる。そして、このような発光装置は各種電気器具の表示部として用いることができる。
【０１５２】
なお、本実施例は実施例１〜６を組み合わせて用いて作製することが可能である。
【０１５３】
（実施例８）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【０１５４】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６、図１７及び図１８に示す。
【０１５５】
図１６（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。
【０１５６】
図１６（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。
【０１５７】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。
【０１５８】
図１６（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。
【０１５９】
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１６０】
図１６（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。
【０１６１】
図１７（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。
【０１６２】
図１７（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。
【０１６３】
なお、図１７（Ｃ）は、図１７（Ａ）及び図１７（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
また、図１７（Ｄ）は、図１７（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６５】
ただし、図１７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１６６】
図１８（Ａ）は携帯電話であり、４００１は表示用パネル、４００２は操作用パネルである。表示用パネル４００１と操作用パネル４００２とは接続部４００３において接続されている。接続部４００３における、表示用パネル４００１の表示部４００４が設けられている面と操作用パネル４００２の操作キー４００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部４００５、操作キー４００６、電源スイッチ４００７、音声入力部４００８を有している。
【０１６７】
図１８（Ｂ）は携帯書籍（電子書籍）であり、本体４１０１、表示部４１０２、４１０３、記憶媒体４１０４、操作スイッチ４１０５、アンテナ４１０６等を含む。
【０１６８】
図１８（Ｃ）はディスプレイであり、本体４２０１、支持台４２０２、表示部４２０３等を含む。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜７のいずれかを組み合わせて形成された液晶表示装置を適応することが可能である。
【０１７０】
【発明の効果】
本発明のように、非晶質半導体膜に触媒元素および希ガス元素を添加して加熱処理を行うことにより、結晶核の発生を抑制し結晶核の発生密度を低くすることができるため、触媒元素の作用により配向がそろい、希ガス元素の作用により粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得ることができる。
【０１７１】
さらに、結晶化の加熱処理を行った後、レーザ光を照射して結晶質半導体膜中に残存した非晶質領域をなくし、結晶粒径が大きく、結晶化率の高い結晶質半導体膜を得ることができる。
【０１７２】
また、結晶質半導体膜に残留する触媒元素をゲッタリング領域に移動させて、素子領域となる領域の触媒元素濃度を低減しているため、このような結晶質半導体膜を用いて作製されたＴＦＴは、高い電界効果移動度や低いオフ電流等、動作特性が高く、信頼性の高いＴＦＴを実現することができる。さらにこのＴＦＴを駆動回路やスイッチング素子に用いることにより、優れた表示能を有する半導体装置（液晶表示装置）を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 本発明を用いてＴＦＴを作製する工程を示す図。
【図３】 本発明を用いてＴＦＴを作製する工程を示す図。
【図４】 本発明を用いてＴＦＴを作製する工程を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明を用いて形成された結晶質シリコン膜をＥＢＳＰにより観察した結果を示す図。
【図８】 従来技術を用いて形成された結晶質シリコン膜をＥＢＳＰにより観察した結果を示す図。
【図９】 （Ａ）結晶核の発生密度と加熱処理温度との関係を示す図（Ｂ）結晶化率と加熱処理温度との関係を示す図
【図１０】 発明の実施の一例を示す図。
【図１１】 発明の実施の一例を示す図。
【図１２】 発明の実施の一例を示す図。
【図１３】 発明の実施の一例を示す図。
【図１４】 発光装置の一例を示す図。
【図１５】 発光装置の一例を示す図。
【図１６】 電気器具の一例を示す図。
【図１７】 電気器具の一例を示す図。
【図１８】 電気器具の一例を示す図。
【図１９】 結晶核が発生した様子を観察した結果を示す図。
【発明の属する技術分野】
本発明は、結晶質半導体をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いて作製された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）の作製方法に関する。特に、触媒元素および希ガス元素を非晶質半導体膜に添加して加熱処理を行うことにより配向性がそろい、粒径の大きな結晶粒が集まった構造の良好な結晶性を有する半導体膜を得る方法に関する。
【０００２】
なお、本明細書において、半導体装置とは、該良好な結晶性を有する半導体膜を用いて作製されたＴＦＴ、該ＴＦＴを含む装置全般を指すこととする。
【０００３】
【従来技術】
高精細な表示が可能なアクティブマトリクス型液晶表示装置がさかんに作製されている。アクティブマトリクス型液晶表示装置は、画素部の各画素に液晶を駆動させるためのスイッチング用素子としてＴＦＴが形成されており、画素部に形成されたＴＦＴでオンオフの切り替えることにより液晶の配向を変化させて、表示をしている。
【０００４】
なかでも電界効果移動度の高い結晶質半導体膜（代表的には、ポリシリコン膜）は、キャリアの移動が高速であるため、このような結晶質半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることで、高解像度でも画像データの書き込みに対応でき、高速動作が要求される駆動回路を画素部と同一の基板上に設けることも可能となり、実用化されつつある。
【０００５】
近年は、情報量の増加が著しく、また動画が十分に表示できることも求められている。情報量が多くても、画像が動いてボケが生じないようにするためには、短い選択時間で大量の情報信号を書き込むことのできる、高速応答が可能な素子を実現することが望まれている。
【０００６】
そのため、液晶表示装置のスイッチング素子や駆動回路を形成する素子は、十分な電界効果移動度を得ることができないａ−Ｓｉ膜を用いたＴＦＴから、ある程度の電界効果移動度を得られるようになったｐ−Ｓｉ膜を用いるＴＦＴにとって代わってきている。
【０００７】
良好なｐ−Ｓｉ膜を得るための方法としては、レーザ光照射による結晶化方法、加熱処理による結晶化方法、触媒元素を添加し、加熱処理を行うことによる結晶化方法などがあげられる。これらの方法のなかでも、低温の加熱処理で配向性のそろった結晶質半導体膜を得られる触媒元素を用いる結晶化方法は有望視されている。
【０００８】
【発明が解決しようとする課題】
一般に、レーザ光を照射して形成された結晶質半導体膜（結晶質シリコン膜）は、レーザ光照射による半導体膜の溶融から固相に変化するまでの時間が極端に短いため、その影響で、小さな結晶粒が集まった状態の結晶質半導体膜となる。このような半導体膜を用いてＴＦＴを作製しても、十分な電界効果移動度が得られないため、特性のよいＴＦＴを得られない。
【０００９】
触媒元素を用いて形成された結晶質半導体膜（結晶質シリコン膜）は、柱状の結晶が多数形成されている。この柱状の結晶は、配向性を持っており、同一の結晶配向を持った結晶の集まった領域の結晶粒が形成されている。この結晶粒のサイズは、レーザ光の結晶粒のサイズと比較してかなり大きく、同じ面積にしめる結晶粒の数が少ないため、結晶粒界（結晶粒と結晶粒との境界）も少なくなっている。
【００１０】
しかし、上記触媒元素を添加した非晶質半導体膜を加熱処理して得られる結晶質シリコン膜をＴＦＴの半導体層に用いた場合、高い電気特性が得られる反面、隣りあう結晶粒（異なる配向を有する結晶粒）との境界（結晶粒界）や、結晶粒サイズの違いによって各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。
【００１１】
ＴＦＴのチャネル形成領域中に結晶粒界が存在しないようにするためには、粒径の大きな結晶粒の集まった結晶質半導体膜を用いて半導体層を形成したい。
【００１２】
そこで本発明では、上記のような問題を解決して、粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得るための方法を提供することを課題とする。またこのような良好な結晶質半導体膜を用いてＴＦＴを形成し、該ＴＦＴからなる動作特性にすぐれ、信頼性の高い半導体装置を実現することを課題とする。
【００１３】
【課題を解決するための手段】
上記のような課題を鑑み、本発明者らは、粒径の大きな結晶粒の集まった結晶質半導体膜を形成するためには、結晶核の発生を抑制すればよいのではないかと考えた。
【００１４】
そこで、本発明は、絶縁表面に非晶質半導体膜を形成する第１の工程と、非晶質半導体膜に触媒元素含有層を形成する第２の工程と、前記非晶質半導体膜に希ガス元素を添加する第３の工程と、前記第３の工程の後に、加熱処理を行い結晶質半導体膜を形成する第４の工程と、前記第４の工程の後に、該結晶質半導体膜にレーザ光を照射する第５の工程と、を含むことを特徴とする半導体装置の作製方法である。
【００１５】
また、非晶質半導体膜中に添加する希ガス元素の濃度は、１×１０18〜１×１０22/cm3であることを特徴としている。
【００１６】
非晶質半導体膜に希ガス元素を添加する方法としては、イオン注入法またはイオンドープ法を用いればよい。
【００１７】
または、原料ガスに希ガス元素を含む気体を用いて、あらかじめ所定の濃度の希ガス元素が添加されているような非晶質半導体膜を形成してもかまわない。
【００１８】
続いて、結晶化を促進する作用を有する触媒元素を添加する。例えば、重量換算で１〜１００ｐｐｍの濃度のニッケルを含む酢酸ニッケル塩溶液をスピンコート法などを用いて、非晶質半導体膜に塗布して添加することができる。
【００１９】
上記のように、希ガス元素および触媒元素が添加された非晶質半導体膜に加熱処理を施すと、結晶成長の起点となる結晶の種（本明細書では、結晶核という）の発生密度を抑制することができる。
【００２０】
なお、加熱処理の手段としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、炉を用いて加熱処理を行う方法のいずれかを用いればよい。
【００２１】
図１９（Ａ）に希ガス元素としてアルゴンを添加した後、触媒元素としてニッケルを添加して結晶化のための加熱処理（炉を用いて、５５０℃で４時間）を施したシリコン膜を観察した結果を示す。図中の色が薄くなった円状の領域が結晶核である。図１９（Ｂ）の触媒元素（ニッケル）のみを添加して加熱処理（図１９（Ａ）の試料と同一の加熱処理条件）したシリコン膜と比較して、結晶核の密度が低くなっていることがわかる。
【００２２】
このように、ある結晶核から成長した結晶が隣接する結晶核からの結晶成長とぶつかって結晶粒界が形成される確率を低くすることができ、結晶成長を妨げる要因が減る、言い換えると大結晶粒が集まった結晶質半導体膜を得ることができる。
【００２３】
なお、本発明者らは、例えば、非晶質シリコン膜にアルゴンのような原子半径の大きな希ガス元素を添加すると、非晶質シリコン膜の原子の結合が切り離されてしまうため、触媒元素を添加して、加熱処理を施しても、なかなか結晶核が発生せず、結晶核発生密度を低く抑えられるのではないかと考えている。
【００２４】
【発明の実施の形態】
（実施の形態１）
基板１０上に下地絶縁膜１１、該下地絶縁膜１１上に非晶質半導体膜として非晶質シリコン膜１２を形成する。下地絶縁膜１１としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シリコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜を積層して用いる。
【００２５】
非晶質シリコン膜１２は、スパッタ法またはＰＣＶＤ法により形成し、次いで非晶質シリコン膜に希ガス元素を添加する。本実施形態では、希ガス元素としてアルゴンを１×１０18〜１×１０22/cm3の濃度で添加する。なお、添加方法としては、イオン注入法またはイオンドープ法により希ガス元素を添加すればよい。
【００２６】
次いで、非晶質半導体膜１２に触媒元素を添加して触媒元素含有層１３を形成する。非晶質半導体膜の結晶化を促進する作用を有する触媒元素としては、Ｆｅ、Ｃｏ、Ｎｉ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂがあげられる。これらの元素から選ばれた一種または複数種の元素を非晶質半導体膜に添加すればよい。代表的にはニッケルを用い、重量換算で１〜１００ppmのニッケルを含む酢酸ニッケル塩溶液をスピンコート法を用いて、非晶質半導体膜に塗布することにより添加する。
【００２７】
なお、触媒元素の添加方法は、上記の方法に限定されることはなく、スパッタ法、蒸着法またはプラズマ処理などにより形成してもよい。また、触媒元素含有層は非晶質半導体膜を形成する前、すなわち、下地絶縁膜上に形成しておいてもよい。
【００２８】
非晶質半導体膜に触媒元素を添加した後、結晶化のための加熱処理を行って結晶質半導体膜１４を形成する。加熱処理の方法としては、炉を用いた加熱方法、光源（ハロゲンランプ、メタルハライドランプ、キセノンア−クランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなど）の輻射熱を用いて加熱を行うＲＴＡ法、不活性ガス（例えば、窒素）を加熱した雰囲気において加熱を行うＲＴＡ法などを採用すればよい。
【００２９】
さらに良好な結晶質半導体膜を得るために、加熱処理により得られた結晶質半導体膜にレーザ光を照射する。レーザ光には、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２の高調波、第３高調波を用いればよい。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜４００mJ/cm2に集光し、５０〜９８％のオーバーラップ率をもって結晶質半導体膜に照射する。
【００３０】
このようにして得られた結晶質半導体膜は、触媒元素が添加されているため、配向性が高く、さらに希ガス元素を添加したことにより、結晶核の生成密度が低いため、十分に結晶成長した粒径の大きな結晶粒が集まった結晶化率の高い良好な結晶質半導体膜である。
【００３１】
なお、本発明により結晶質半導体膜が得られたら、結晶質半導体膜の素子領域にあたる領域の触媒元素の濃度を低減するゲッタリングのための加熱処理を行う。結晶質半導体膜１４上に開口部１６を有するマスク１５を形成して、ゲッタリング作用を有する不純物元素（例えばｎ型不純物元素のリン）を添加して、ゲッタリング領域１７を形成し、加熱処理を行うことにより、結晶質半導体膜の素子領域にあたる領域の触媒元素をゲッタリング領域に移動させて触媒元素濃度を低減することにより、良好な結晶質半導体膜を得ることができる。
【００３２】
（実施の形態２）
実施形態２では、実施形態１のようにして得られた結晶質半導体膜を反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern、以下、ＥＢＳＰという）により観察した結果を示す。
【００３３】
ＥＢＳＰは、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手段である。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す（マッピング測定）ことにより、面状の試料の結晶方位または配向の情報を得ることができる。その一例として、本実施例で示すように各測定ポイントの結晶粒が表面に向けている結晶方位を色別に表したりすることができる。また、ある測定ポイントに着目し、隣接するポイントにおいて、測定者の設定した結晶方位のずれ角（許容ずれ角）の範囲内である領域を区別して表すこともできる。
【００３４】
許容ずれ角は測定者が自由に設定することが可能であるが、本明細書中では、前記許容ずれ角を１０°と設定し、あるポイントに着目したときに隣接するポイントの結晶方位のずれ角が１０°以下の範囲内である領域を結晶粒と呼び、結晶粒が複数集合して多結晶構造の結晶質半導体膜が形成されている。図 において、同色の領域はひとつの結晶粒とみなすこととする。（なお、結晶粒は実際には複数の結晶粒から形成されているが、結晶粒内における結晶方位の許容ずれ角が小さいため、巨視的には１つの結晶粒と見なすことができる。）
【００３５】
図７は、ＰＣＶＤ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加し、その後、重量換算で１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法により塗布してニッケルを添加し、炉を用いて６００℃、８時間で加熱処理を施して得られた多結晶構造の結晶質半導体膜をＥＢＳＰにより観察した結果である。また、図８は、重量換算で１０ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法により塗布してニッケルを添加し、炉を用いて５５０℃、４時間で加熱処理を施して得られた多結晶構造の結晶質半導体膜をＥＢＳＰにより観察した結果である。
【００３６】
図７と図８の結果を比較して明らかなように、本発明を用いて作製された結晶質半導体膜（図７）は粒径が大きくなっており、ひとつの結晶粒が１００μｍ2以上（１００〜２００μｍ2）の粒径が集まって形成されている。
【００３７】
従って、本発明の非晶質半導体膜の結晶化方法を用いることにより、ひとつひとつの結晶粒が大きい粒径を有する多結晶構造の結晶質半導体膜を得ることができる。また、このような結晶粒径の大きな結晶質半導体膜を得て、ＴＦＴのチャネル形成領域およびソース領域またはドレイン領域を有する半導体層に用いることにより、電界効果移動度が高い高速移動の可能なＴＦＴを実現することができる。
【００３８】
（実施の形態３）
実施形態３では、結晶化のための加熱処理の条件によって半導体膜に生成される結晶核の数を計測した結果について説明する。
【００３９】
なお、結晶核の数を計測した試料は、ＰＣＶＤ法により形成された非晶質シリコン膜に何も添加せずに結晶化のための加熱処理を行った試料１、ＰＣＶＤ法により形成された非晶質シリコン膜に触媒元素としてニッケルを添加した後、結晶化のための加熱処理を行った試料２、スパッタ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加し、加熱処理を行った試料３、スパッタ法により形成された非晶質シリコン膜に希ガス元素としてアルゴンを添加した後、触媒元素としてニッケルを添加し、加熱処理を行った試料４である。計測した結果を図９のグラフに示す。
【００４０】
Ａｒが添加された試料はＡｒが添加されていない試料と比較して、結晶核が生成する温度が高かった。これは、触媒元素のニッケルが添加されている、添加されていないに関わらず、同様の傾向がみられた。
【００４１】
また、触媒元素が添加された試料に関して比較すると、例えば、処理温度が５６０℃の時、Ａｒが添加された試料は、核発生密度が２．０×１０-3個/μｍ2程度に対して、Ａｒが添加されていない試料は、核発生密度が１．２×１０-2個/μｍ2程度と約６倍の結晶核が発生している。
【００４２】
結晶核の発生密度が大きければ大きいほど、結晶成長が進んだ際に隣接する結晶核からの成長とぶつかって結晶成長が止まり、結晶粒界が形成されてしまう確率が高くなる。本発明のように希ガス元素および触媒元素を添加して加熱処理することにより得られる結晶質半導体膜は、結晶核の発生が抑制されているため、隣接する結晶核からの結晶成長とぶつかって結晶成長が止まる確率が低くなるため、ひとつひとつの結晶粒を大きく成長させることが期待できる。
【００４３】
【実施例】
（実施例１）
本発明の一実施例を、以下に図２〜５を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００４４】
図２（Ａ）において、基板１００はアルミノホウケイ酸ガラスを用いる。この基板１００上に下地絶縁膜を形成する。本実施例では、ＳｉＨ4、ＮＨ3及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１０１ａを５０nm、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１０１ｂを１００nmの厚さに積層形成する。
【００４５】
次いで、下地絶縁膜１０１上に非晶質シリコン膜を形成し、結晶化処理を行った後分割して、半導体層１０３〜１０６（本実施例では、便宜上、第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５および第４の半導体層１０６とする）を形成する。
【００４６】
結晶化方法は以下の通りである。下地絶縁膜１０１上に非晶質半導体膜を形成した後、希ガス元素としてアルゴンを１×１０18〜１×１０22/cm3の濃度に添加する。添加方法としては、イオン注入法、またはイオンドープ法による添加等を用いればよい。また、非晶質シリコン膜成膜時に、原料ガスに希ガス元素を含むガスを用いて、希ガス元素を含む非晶質シリコン膜を形成してもよい。なお、非晶質シリコン膜の成膜には、スパッタ法、ＰＣＶＤ法のいずれかを用いればよい。
【００４７】
次いで、結晶化を促進する作用を有する金属元素を触媒元素として非晶質シリコン膜に添加する。本実施例では、触媒元素として、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピンコート法で塗布してニッケルを添加する。なお、酢酸ニッケル塩溶液と非晶質シリコン膜との馴染みをよくするために、非晶質シリコン膜の表面にオゾン含有水溶液を塗布して極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして除去し、清浄な表面を形成した後、再度、オゾン含有水溶液で処理して極薄い酸化膜を形成しておくことにより、酢酸ニッケル塩溶液を均一に塗布することができる。
【００４８】
次いで、結晶化のための加熱処理を行う。加熱処理は、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、炉を用いて加熱処理を行う方法のいずれかを用いればよい。なお、本実施例では、不活性気体として窒素を６１０℃に加熱した雰囲気において３分間の加熱処理を行って、結晶質シリコン膜を形成した。なお、非晶質シリコン膜をスパッタ法により形成する場合は、形成された非晶質シリコン膜に含まれる水素濃度が低いため、水素脱離処理を行う必要はないが、その他の方法（ＰＣＶＤ法等）で形成した非晶質シリコン膜中には水素が含まれているため、水素脱離のための加熱処理を行った後、結晶化のための加熱処理を行うことが好ましい。
【００４９】
次いで、結晶質シリコン膜にレーザ光を照射して、結晶質シリコン膜中に残留する非晶質領域をすべて結晶化した結晶質シリコン膜を形成する。レーザ光は、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いればよい。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。結晶化の条件は、実施者が適宜決定すればよいが、エキシマレーザを用いる場合には、パルス発振周波数３００Ｈｚとし、レーザエネルギー密度を１００〜８００mJ/cm2（代表的には２００〜７００mJ/cm2）とする。また、ＹＡＧレーザを用いる場合には、その第２高調波を用い、パルス発振周波数１〜３００Ｈｚとし、レーザエネルギー密度を３００〜１０００mJ/cm2（代表的には３５０〜８００mJ/cm2）とするとよい。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面にわたって照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００５０】
結晶化工程後、結晶質シリコン膜の素子領域となる領域から触媒元素を移動させ、触媒元素濃度を低減させるためのゲッタリング工程を行ってもよい。
【００５１】
なお、結晶化後、ＴＦＴのしきい値電圧を制御するために、アクセプタ型の不純物としてボロンをイオンドープ法により半導体膜に添加する。添加する濃度は実施者が適宣決定すれば良い。
【００５２】
こうして形成された多結晶シリコン膜をエッチング処理により分割して、半導体膜１０３〜１０６を形成する。その上に、ゲート絶縁膜１０７として、ＳｉＨ4、Ｎ2Ｏを用いプラズマＣＶＤ法により作製される酸化窒化シリコン膜を１１０nmの厚さに形成する（図２（Ｂ））。
【００５３】
さらに、ゲート絶縁膜１０７上に第１の導電膜１０８として窒化タンタル膜をスパッタ法で３０nmの厚さに形成し、さらに第２の導電膜１０９としてタングステンを３００nmの厚さに形成する（図２（Ｃ））。
【００５４】
次に、図３（Ａ）に示すように光感光性のレジスト材料を用い、マスク１１０〜１１３を形成する。そして、第１の導電膜１０８及び第２の導電膜１０９に対する第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスに限定はないがＷ膜や窒化タンタル膜のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。それぞれのガス流量を２５：２５：１０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してエッチングを行う。この場合、基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件により主にＷ膜を所定の形状にエッチングする。
【００５５】
この後、エッチング用ガスをＣＦ4とＣｌ2に変更し、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2との混合ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチングする。こうして、端部にテーパーを有する第１の電極１１４ａ〜１１７ａおよび第２の電極１１４ｂ〜１１７ｂからなる第１の形状のゲート電極１１４〜１１７を形成する。テーパーは４５〜７５°で形成する。尚、第２の絶縁膜上に残渣を残すことなくエッチングするためには１０〜２０％程度の割合でエッチング時間を増加させると良い。なお、ゲート絶縁膜１０７の第１の形状のゲート電極１１４〜１１７で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００５６】
次に、マスク１１１〜１１４を除去せずに図３（Ｂ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０：２０：２０とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件により第２の導電膜として用いたＷ膜をエッチングする。こうして第３の電極１１８ａ〜１２１ａと第４の電極１１８ｂ〜１２１ｂからなる第２の形状のゲート電極１１８〜１２１を形成する。ゲート絶縁膜１０７の第２の形状のゲート電極１１８〜１２１で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなる。なお、本明細書では、第３の電極、第４の電極を便宜上電極（Ａ）、電極（Ｂ）とも称することとする。
【００５７】
続いてｎ型を付与する不純物元素（ｎ型不純物元素）を半導体層に添加する第１のドーピング処理を行う。第１のドーピング処理は、質量分離をしないでイオンを注入するイオンドープ法により行う。ドーピングは第１形状の電極１１６〜１１８をマスクとして用い、水素希釈のフォスフィン（ＰＨ3）ガスまたは希ガスで希釈したフォスフィンガスを用い、半導体膜１０４〜１０７に第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２２〜１２５を形成する。このドーピングにより形成する第１の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０16〜１×１０17/cm3となるようにする。
【００５８】
その後、第２の半導体層１０４を覆うマスク１２６、第３の半導体層１０５の一部を露出するマスク１２７を形成し、第２のドーピング処理を行う。第２のドーピング処理では、第３の電極（電極（Ａ））１１８ａ、１２０ａを通して第１の半導体層１０３に第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９を形成する。このドーピングにより形成する第２の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０17〜１×１０19/cm3となるようにする。
【００５９】
続いて、マスク１２６、１２７をそのままに第３のドーピング処理を行う。第１の半導体層１０３、第３の半導体層１０５にゲート絶縁膜１０７を通してｎ型不純物元素を添加を行い、第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１、１３２を形成する。このドーピングにより形成する第３の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０20〜１×１０21/cm3となるようにする。
【００６０】
なお、本実施例では、以上のように２回にわけて不純物元素を添加しているが、ゲート絶縁膜およびゲート電極を形成する第３の電極の膜厚を制御したり、ドーピングの際の加速電圧を調整したりすることにより、１回のドーピング工程で、第２の濃度のｎ型不純物元素を含むｎ型不純物領域および第３の濃度のｎ型不純物元素を含むｎ型不純物領域を形成することもできる。
【００６１】
次いで、図４（Ａ）で示すように第１の半導体層１０３および第３の半導体層１０５を覆うマスク１３３、１３４を形成し第４のドーピング処理を行う。ドーピングは水素希釈のジボラン（Ｂ2Ｈ6）ガスまたは希ガスで希釈したジボランガスを用い、第２の半導体層１０４に第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５を形成する。また、画素部において保持容量を形成する第４の半導体層１０７には、第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３８及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３７が形成される。第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６、１３８は電極（Ａ）１１９ａ、１２１ａと重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でボロンを添加し、第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５、１３７には２×１０20〜３×１０21/cm3の濃度範囲でボロンが添加されるようにする。
【００６２】
以上までの工程でそれぞれの半導体膜にリン又はボロンが添加された領域が形成される。第２の形状のゲート電極１１８〜１２０はゲート電極となる。また、第２の形状の電極１２１は画素部において保持容量を形成する一方の容量電極となる。
【００６３】
次いで、図４（Ｂ）に示すように、それぞれの半導体膜に添加された不純物元素を活性化処理するために、ＹＡＧレーザの第２高調波（５３２nm）の光を半導体膜に照射する。
【００６４】
なお、半導体層に添加された不純物元素を活性化する方法として、本実施例で開示するＹＡＧレーザの第２高調波の光を照射する方法以外に、炉を用いて５５０℃で４時間加熱処理を行う方法、もしくはＲＴＡによる加熱処理方法（ガスまたは光を熱源として用いるＲＴＡ法も含む）でもよい。炉を用いた加熱処理を行う場合には、ゲート電極を形成する導電膜の酸化を防ぐために加熱処理前にゲート電極およびゲート絶縁膜を覆う絶縁膜を形成したり、加熱処理の際の雰囲気を減圧窒素雰囲気にしたりすればよい。以上のように、半導体層に添加された不純物元素の活性化する方法はいくつかあるため、その方法は実施者が適宜決定すればよい。
【００６５】
また、活性化のための加熱処理において、半導体膜を結晶化する際に用いた触媒元素を後のＴＦＴのソース領域またはドレイン領域（高濃度にリンが添加されている領域）に移動させて、チャネル形成領域の触媒元素濃度を低減することができる。
【００６６】
その後、図４（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコン膜または窒化酸化シリコン膜から成る第１の層間絶縁膜１３９を５０nmの厚さに形成し、クリーンオーブンを用いて４１０℃の加熱処理を行い、窒化シリコン膜または窒化酸化シリコン膜から放出される水素で半導体膜の水素化を行う。
【００６７】
次いで、第１の層間絶縁膜１３９上に第３の層間絶縁膜１４０をアクリルで形成する。そしてコンタクトホールを形成する。このエッチング処理においては外部入力端子部の第１の層間絶縁膜及び第３の層間絶縁膜も除去する。そして、チタン膜とアルミニウム膜を積層して形成される配線１４２〜１４９を形成する（図４（Ｃ））。
【００６８】
以上のようにして、同一基板上にｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２を有する駆動回路２０５と、ＴＦＴ２０３と保持容量２０４を有する画素部２０６を形成することができる。保持容量２０４は半導体１０６、ゲート絶縁膜１０７、容量配線１２１で形成されている。
【００６９】
駆動回路２０５のｎチャネル型ＴＦＴ２０１はチャネル形成領域１５０、ゲート電極を形成する電極（Ａ）１１８ａと重なる第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９（Ｌov領域）と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１を有している。Ｌov領域のチャネル長方向の長さは０．５〜２．５μm、好ましくは１．５μmで形成する。このようなＬov領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。これらｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０１の構造が適している。
【００７０】
駆動回路２０５のｐチャネル型ＴＦＴ２０２にはチャネル形成領域１５１、ゲート電極を形成する電極（Ａ）１１９ａの外側に第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３５（ソース領域またはドレイン領域として機能する領域）と、電極（Ａ）１１９ａと重なる第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３６を有している。
【００７１】
画素部２０６のＴＦＴ（画素ＴＦＴ）２０３にはチャネル形成領域１５２、該チャネル形成領域の外側に形成される第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２４と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３２を有している。また、保持容量２０４の一方の電極として機能する半導体層１０６にはｐ型不純物領域１３７、１３８が形成されている。
【００７２】
以上のように、本発明は駆動回路部と画素部というように動作条件の異なる回路に対応して適宣配置を決めることができる。
【００７３】
図５はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。ＴＦＴを組み込まれて形成される画素部６０１、データ信号線駆動回路６０２、走査信号線駆動回路６０６が形成されている。
【００７４】
データ信号線駆動回路６０２は、シフトレジスタ６０３、ラッチ６０４、６０５、その他バッファ回路などから構成される。シフトレジスタ６０３にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路６０６もシフトレジスタ、バッファ回路などから構成されている。画素部６０１の画素数は任意なものとするが、ＸＧＡならば１０２４×７６８個の画素が設けられる。
【００７５】
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
【００７６】
（実施例２）
本実施例では、実施例１を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００７７】
まず、実施例１に従い、図４（Ｃ）の状態のアクティブマトリクス基板を作製した後、アクティブマトリクス基板上に配向膜１８０を形成してラビング処理を行う。
【００７８】
次いで、対向基板１８１を用意し、対向基板１８０上に着色層１８２、１８３、平坦化膜１８４を形成する。赤色着色層１８２と青色着色層１８３とを一部重ねることにより、遮光膜として機能させている。なお、図６では図示しないが、赤色着色層と緑色着色層とを重ねて遮光膜として機能させている領域もある。
【００７９】
次いで、対向電極１８５を画素部に形成した後、全面に配向膜１８６を形成してラビング処理を行う。
【００８０】
そして、画素部と駆動回路とが形成されたアクティブマトリクス基板と着色層と画素電極とが形成された対向基板とをシール材１８７で貼り合わせる。シール材１８７には、フィラーが混入されていて、このフィラーと柱状スペーサとによって均一な間隔をもって２枚の基板を貼り合わせることができる。その後、貼り合わせた基板間に液晶材料１８８を注入して、封止材（図示せず）によって完全に封止する。液晶材料１８８には、公知の液晶材料を用いればよい。このようにして図６に示すアクティブマトリクス型液晶表示装置が完成する。
【００８１】
（実施例３）
本実施例では、非晶質半導体膜に触媒元素を添加する方法について図１０で説明する。
【００８２】
まず、基板２０００上に窒化酸化シリコン膜でなる下地絶縁膜２００１、該下地絶縁膜２００１上に非晶質シリコン膜２００２を形成する。この工程は、大気解放せずに下地絶縁膜および非晶質シリコン膜を連続的に形成してもかまわない。なお、下地絶縁膜２００１として、１〜１０nmの窒化シリコン膜を用いてもよい。
【００８３】
次いで、非晶質シリコン膜２００２に希ガス元素（本実施例では、アルゴン）を添加する。アルゴンの添加方法としては、イオン注入法、またはイオンドープ法を用いればよい。なお、希ガス元素を含む原料ガスを用いて、スパッタ法またはＰＣＶＤ法により、あらかじめ１×１０18〜１×１０22/cm3の濃度で希ガス元素を含む非晶質シリコン膜を成膜してもよい。
【００８４】
次に、重量換算で１〜１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層２００３を非晶質シリコン膜の全面に形成する。ここで、触媒元素として使用可能な触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ａｌ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００８５】
なお、スピンコート法でニッケルを添加する場合、ニッケルを含む水溶液と非晶質シリコン膜の馴染みをよくするために、非晶質シリコン膜の表面処理として、オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンなど、半導体膜の表面は疎水性であるため、このように酸化膜を形成しておくことにより酢酸ニッケル水溶液を均一に塗布することができる。また、本実施例ではスピンコート法でニッケルを添加する方法を用いているが、蒸着法、スパッタ法またはプラズマ処理などにより触媒元素を含む薄膜を非晶質シリコン膜表面に形成する手段を用いてもよい。
【００８６】
結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。なお、スパッタ法により形成された非晶質半導体膜は、水素含有率が低いため、水素脱離の処理を行う必要はない。続いて、５００〜６５０℃、５分〜１２時間の加熱処理を行う。本実施例では、６１０℃に加熱した不活性気体（窒素）を用いて５分間の加熱処理を行い、結晶核を生成させる。
【００８７】
次いで、結晶核が生成したシリコン膜２００４にレーザ光を照射して結晶核から結晶を成長させて結晶質シリコン膜２００５を形成する。
【００８８】
なお、結晶質シリコン膜２００５の素子を形成する領域の触媒元素の濃度を低減させるために、ゲッタリング領域を形成して加熱処理を行う。
【００８９】
結晶質シリコン膜２００５上に開口部２００７を有するマスク絶縁膜２００６を形成し、触媒元素をゲッタリングする作用を有する不純物元素（例えば、ｎ型不純物元素のリン、希ガス元素のアルゴン、またはリンおよびアルゴン）を添加してゲッタリング領域２００８を形成する。
【００９０】
その後、加熱処理を施すことにより、触媒元素をゲッタリング領域に移動させ、素子領域となる結晶質半導体膜の領域の触媒元素濃度を低減することができる。
【００９１】
本実施例は、実施例１と組み合わせて適応することが可能である。
【００９２】
（実施例４）
本実施例では、非晶質半導体膜に触媒元素を添加する方法について図１１で説明する。
【００９３】
基板２１００上に窒化酸化シリコン膜からなる下地絶縁膜２１０１、該下地絶縁膜２１０１上に非晶質シリコン膜２１０２を形成する。なお、この工程は大気解放せずに下地絶縁膜および非晶質シリコン膜を連続的に形成してもかまわない。なお、下地絶縁膜２１０１として、１〜１０nmの窒化シリコン膜を用いてもよい。
【００９４】
次いで、非晶質シリコン膜２１０２に希ガス元素としてアルゴンを添加する。
アルゴンの添加方法としては、イオン注入法、またはイオンドープ法を用いればよい。なお、希ガス元素を含む原料ガスを用いて、スパッタ法またはＰＣＶＤ法により、あらかじめ１×１０18〜１×１０22/cm3の濃度で希ガス元素を含む非晶質シリコン膜を成膜してもよい。
【００９５】
次いで、非晶質シリコン膜２１０２上に開口部２１０４を有し酸化シリコン膜からなるマスク絶縁膜２１０３を形成する。
【００９６】
次に、重量換算で１〜１００ppmの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して触媒元素（ニッケル）含有層２１０４を添加する。触媒元素含有層２１０４は、マスク絶縁膜２１０３の開口部において、選択的に非晶質シリコン膜２１０２に形成される。ここで、触媒元素として使用可能な触媒元素は、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｓｎ、Ｓｂから選ばれた一種または複数の元素である。
【００９７】
また、本実施例では触媒元素の添加方法にスピンコート法を用いたが、蒸着法やスパッタ法により非晶質シリコン膜２１０２に触媒元素を含む薄膜を形成してもよい。
【００９８】
ここで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。なお、非晶質シリコン膜をスパッタ法により形成した場合、非晶質シリコン膜中に含まれる水素の濃度は低くすることができるため、水素脱離処理を行う必要はない。続いて、５００〜６５０℃、５分〜１２時間の加熱処理を行う。本実施例では、６１０℃に加熱した不活性気体（窒素）を用いて５分間の加熱処理を行い、結晶核を生成させる。
【００９９】
次いで、結晶核が生成したシリコン膜２１０６にレーザ光を照射して結晶核から結晶を成長させて結晶質シリコン膜２１０７を形成する。
【０１００】
なお、結晶質シリコン膜２１０７の素子を形成する領域の触媒元素の濃度を低減させるために、ゲッタリング領域を形成して加熱処理を行う。
【０１０１】
触媒元素を添加する際に用いたマスク絶縁膜２１０３を除去せず、触媒元素をゲッタリングする作用を有する不純物元素（例えば、ｎ型不純物元素のリン、希ガス元素のアルゴン、またはリンおよびアルゴン）を添加してゲッタリング領域２１０８を形成する。
【０１０２】
その後、加熱処理を施すことにより、触媒元素をゲッタリング領域に移動させ、素子領域となる結晶質半導体膜の領域の触媒元素濃度を低減することができる。
【０１０３】
本実施例は、実施例１と組み合わせて適応することが可能である。
【０１０４】
（実施例５）
本実施例では、実施例３または実施例４で触媒元素を用いて形成された結晶質シリコン膜の素子が形成される領域に残留する触媒元素の濃度を低減するためのゲッタリングの他の方法について図１２で説明する。
【０１０５】
実施例５または実施例６に従って基板上に形成された結晶質シリコン膜２２０１表面に薄いバリア層２２０２を形成する。バリア層の厚さは特に限定されないが、簡便にはオゾン水で処理されることにより形成されるケミカルオキサイドで代用してもよい。また、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行ってもよい。また、クリーンオーブンを用いて、２００〜３５０℃程度に加熱処理し、薄い酸化膜を形成しバリア層としてもよい。あるいは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５nm程度の酸化膜を堆積させてバリア層としてもよい。
【０１０６】
その上にプラズマＣＶＤ法やスパッタ法で半導体膜２２０３を２５〜２５０nmの暑さで形成する。代表的にはアルゴンを用いたスパッタ法でアルゴンを０．０１〜２０原子％含む非晶質シリコン膜を形成する。この半導体膜２２０３は、後に除去するため、結晶質半導体膜２２０１とエッチングの選択比が高くなるように密度の低い膜（例えば、非晶質シリコン膜）としておくことが望ましい。
【０１０７】
希ガス元素としては、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。本発明はゲッタリング領域を形成するためにこれら希ガス元素をイオンソースとして用い、イオンドープ法またはイオン注入法で半導体膜に注入している。
【０１０８】
なお、希ガス元素を添加する理由として、現在は以下のふたつの理由が考えられている。一つ目の理由は、希ガス元素の注入により、ダングリングボンドを形成し、半導体（シリコン）膜に歪みを与えることである。二つ目の理由は、半導体（シリコン）膜の格子間に希ガス元素のイオンを注入することで歪みを与えることである。希ガス元素のイオン注入は、このふたつを同時に満たすことができるが、特に後者はアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いたときに顕著である。
【０１０９】
次いで、触媒元素をゲッタリング領域となる半導体膜２２０３に移動させるための加熱処理を行う。加熱処理は、炉を用いた方法（窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間）や、加熱用の光源を用いたＲＴＡ法（瞬間的にシリコン膜に６００〜１０００℃で、１〜６０秒）、加熱した不活性気体によるＲＴＡ法（５５０〜７００℃で、１〜５分）などいずれかの方法を用いればよい。
この加熱処理により、触媒元素が核酸によりゲッタリング領域に移動する。
【０１１０】
なお、ゲッタリングのための加熱処理によりゲッタリング領域であるシリコン膜２２０３が結晶化することはない。これは希ガス元素が、加熱処理において再放出されず膜中に残留して、半導体膜２２０３の結晶化を阻害するためである。
【０１１１】
その後、半導体膜２２０３を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層２２０２はエッチングストッパーとして機能する。また、バリア層２２０２はその後フッ酸により除去すれば良い。
【０１１２】
こうして図１２（Ｅ）に示すように触媒元素の濃度が１×１０17/cm3以下にまで減じられた結晶質半導体膜２２０５を得ることができる。こうして形成された結晶質半導体膜２２０５は、触媒元素の作用により細い棒状又は細い扁平棒状結晶として形成され、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。また、結晶核の発生が抑制されているため、結晶粒が大きく結晶粒界の少ない良好な結晶質半導体膜を得ることができる。本実施例は、実施例３または実施例４で示す結晶化方法のいずれかと組み合わせて実施例１に適用することができる。
【０１１３】
（実施例６）
本実施例では、実施例３または実施例４を用いて得られた結晶質半導体膜に残留する触媒元素の濃度を低減するためのゲッタリング処理工程の他の例を図１３に示す。
【０１１４】
結晶質シリコン膜２３００上にマスク用の酸化シリコン膜２３０１を１５０nm形成し、レジストのマスク２３０２を形成した後、酸化シリコン膜２３０１をエッチングすることにより、マスク絶縁膜２３０３を得る。その後、希ガス元素、希ガス元素およびリン、またはリンのみをイオンドープ法により結晶質半導体膜２３００のマスク絶縁膜２３０３の開口部より露出した領域に注入し、ゲッタリング領域２３０４を形成する。
【０１１５】
その後、図１３（Ｂ）で示すように、加熱処理により結晶質半導体膜２３００中に残留する触媒元素をゲッタリング領域２３０４に移動させる。なお、加熱処理の手段としては、炉を用いる方法、光源の輻射による熱を加熱に用いるＲＴＡ法、加熱した不活性気体によるＲＴＡ法、などいずれを用いてもよく、４５０〜６００℃で５分〜１２時間の加熱処理を行って、触媒元素濃度が低減された結晶質半導体膜２３０５を得る。
【０１１６】
その後、マスク絶縁膜２３０３を除去する。なお、ゲッタリング領域２３０４も同一除去工程において除去してもよい。また、ゲッタリング領域２３０４に導電型を付与する不純物元素（ｎ型不純物元素、ｐ型不純物元素）が添加されている場合には、ゲッタリング領域２３０４を除去せずに、ＴＦＴのソース領域またはドレイン領域として用いてもよい。
【０１１７】
実施例３または実施例４に記載された結晶化方法と本実施例に記載されたゲッタリング方法を組み合わせて実施例１に適応することにより、触媒元素濃度が低減され、結晶成長方向が揃った良好な結晶質半導体膜を形成することができる。
【０１１８】
（実施例７）
本実施例では、本発明を用いて発光装置を作製した例について説明する。本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（有機発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１１９】
なお、本明細書中では、発光素子において陽極と陰極の間に形成された全ての層を有機発光層と定義する。有機発光層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層や、陽極層、正孔注入層、発光層、電子輸送層、陰極層等の順に積層した構造を有していることもある。
【０１２０】
図１４は本実施例の発光装置の断面図である。図１４において、基板上に設けられたスイッチングＴＦＴ６０３は図４（Ｃ）のｎチャネル型ＴＦＴ２０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ２０３の説明を参照すれば良い。
【０１２１】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１２２】
基板７００上に設けられた駆動回路は図４（Ｃ）の駆動回路を用いて形成される。従って、ｎチャネル型ＴＦＴ６０１およびｐチャネル型ＴＦＴ６０２の構造の説明はｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１２３】
また、配線７０１〜７０４はＣＭＯＳ回路の配線として機能する。
【０１２４】
なお、電流制御ＴＦＴ６０４は図４（Ｃ）のｐチャネル型ＴＦＴ２０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ２０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１２５】
また、配線７０８は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１２６】
なお、画素電極７１０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを導入したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７０９上に形成する。本実施例においては、樹脂からなる平坦化膜７０９を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される有機発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１２７】
配線７０１〜７０８を形成後、図１４に示すようにバンク７１１を形成する。
バンク７１１は１００〜４００ｎｍの絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１２８】
なお、バンク７１１は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１１の材料となる絶縁膜中にカーボン粒子や金属粒子を導入して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の導入量を調節すれば良い。
【０１２９】
画素電極７１０の上には有機発光層７１２が形成される。なお、図１４では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けている。また、本実施例では蒸着法により低分子系有機発光材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を導入することで発光色を制御することができる。
【０１３０】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。なお、本明細書中において、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μｍ以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０ｎｍのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００ｎｍ程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択できる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０１３１】
次に、有機発光層７１２の上には導電膜からなる陰極７１３が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を導入した導電膜を用いれば良い。
【０１３２】
この陰極７１３まで形成された時点で発光素子７１４が完成する。発光素子７１４は、画素電極（陽極）７１０、有機発光層７１２及び陰極７１３からなる。
【０１３３】
発光素子７１４を完全に覆うようにしてパッシベーション膜７１５を設けることは有効である。パッシベーション膜７１５としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１３４】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い有機発光層７１２の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、有機発光層７１２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に有機発光層７１２が酸化するといった問題を防止できる。
【０１３５】
さらに、パッシベーション膜７１５上に封止材７１６を設け、カバー材７１７を貼り合わせる。封止材７１６としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１７はガラス基板や合成石英ガラス基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１３６】
こうして図１４に示すような構造の発光装置が完成する。なお、バンク７１１を形成した後、パッシベーション膜７１５を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１７を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１３７】
こうして、基板にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１３８】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１３９】
さらに、図１４を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１４０】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１４１】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図１５を用いて説明する。なお、必要に応じて図１４で用いた符号を引用する。
【０１４２】
図１５（Ａ）は、発光素子の封止までを行った状態を示す上面図、図１５（Ｂ）は図１５（Ａ）をＣ−Ｃ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１４３】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１４４】
次に、断面構造について図１５（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１４５】
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１１が形成され、画素電極７１０上には有機発光層７１２および発光素子の陰極７１３が形成される。
【０１４６】
陰極７１３は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１３およびパッシベーション膜７１５で覆われている。
【０１４７】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材７１６が充填されている。なお、第１シール材９０２、封止材７１６としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材７１６の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１４８】
発光素子を覆うようにして設けられた封止材７１６はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１４９】
また、封止材７１６を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１５０】
以上のような構造で発光素子を封止材７１６に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１５１】
以上のようにして作製される発光装置における配線は、半導体膜との十分な接触がなされており、前記発光装置の動作特性や信頼性も十分なものとなり得る。
また、画素部においては、コンタクトの数を最小限に留めてあるので、開口率が向上させることを可能とする。このように、発光装置の動作特性や信頼性を向上させ、高精細な表示を実現することが可能となる。そして、このような発光装置は各種電気器具の表示部として用いることができる。
【０１５２】
なお、本実施例は実施例１〜６を組み合わせて用いて作製することが可能である。
【０１５３】
（実施例８）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【０１５４】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１６、図１７及び図１８に示す。
【０１５５】
図１６（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。
【０１５６】
図１６（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。
【０１５７】
図１６（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。
【０１５８】
図１６（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。
【０１５９】
図１６（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１６０】
図１６（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。
【０１６１】
図１７（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。
【０１６２】
図１７（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。
【０１６３】
なお、図１７（Ｃ）は、図１７（Ａ）及び図１７（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１７（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
また、図１７（Ｄ）は、図１７（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図１７（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６５】
ただし、図１７に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１６６】
図１８（Ａ）は携帯電話であり、４００１は表示用パネル、４００２は操作用パネルである。表示用パネル４００１と操作用パネル４００２とは接続部４００３において接続されている。接続部４００３における、表示用パネル４００１の表示部４００４が設けられている面と操作用パネル４００２の操作キー４００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部４００５、操作キー４００６、電源スイッチ４００７、音声入力部４００８を有している。
【０１６７】
図１８（Ｂ）は携帯書籍（電子書籍）であり、本体４１０１、表示部４１０２、４１０３、記憶媒体４１０４、操作スイッチ４１０５、アンテナ４１０６等を含む。
【０１６８】
図１８（Ｃ）はディスプレイであり、本体４２０１、支持台４２０２、表示部４２０３等を含む。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は実施例１〜７のいずれかを組み合わせて形成された液晶表示装置を適応することが可能である。
【０１７０】
【発明の効果】
本発明のように、非晶質半導体膜に触媒元素および希ガス元素を添加して加熱処理を行うことにより、結晶核の発生を抑制し結晶核の発生密度を低くすることができるため、触媒元素の作用により配向がそろい、希ガス元素の作用により粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得ることができる。
【０１７１】
さらに、結晶化の加熱処理を行った後、レーザ光を照射して結晶質半導体膜中に残存した非晶質領域をなくし、結晶粒径が大きく、結晶化率の高い結晶質半導体膜を得ることができる。
【０１７２】
また、結晶質半導体膜に残留する触媒元素をゲッタリング領域に移動させて、素子領域となる領域の触媒元素濃度を低減しているため、このような結晶質半導体膜を用いて作製されたＴＦＴは、高い電界効果移動度や低いオフ電流等、動作特性が高く、信頼性の高いＴＦＴを実現することができる。さらにこのＴＦＴを駆動回路やスイッチング素子に用いることにより、優れた表示能を有する半導体装置（液晶表示装置）を実現することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 本発明を用いてＴＦＴを作製する工程を示す図。
【図３】 本発明を用いてＴＦＴを作製する工程を示す図。
【図４】 本発明を用いてＴＦＴを作製する工程を示す図。
【図５】 本発明の実施の一例を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明を用いて形成された結晶質シリコン膜をＥＢＳＰにより観察した結果を示す図。
【図８】 従来技術を用いて形成された結晶質シリコン膜をＥＢＳＰにより観察した結果を示す図。
【図９】 （Ａ）結晶核の発生密度と加熱処理温度との関係を示す図（Ｂ）結晶化率と加熱処理温度との関係を示す図
【図１０】 発明の実施の一例を示す図。
【図１１】 発明の実施の一例を示す図。
【図１２】 発明の実施の一例を示す図。
【図１３】 発明の実施の一例を示す図。
【図１４】 発光装置の一例を示す図。
【図１５】 発光装置の一例を示す図。
【図１６】 電気器具の一例を示す図。
【図１７】 電気器具の一例を示す図。
【図１８】 電気器具の一例を示す図。
【図１９】 結晶核が発生した様子を観察した結果を示す図。
Claims (5)
- 絶縁表面上にプラズマＣＶＤ法により希ガス元素を含む成膜ガスを用いて希ガス元素を含む非晶質半導体膜を形成し、
前記非晶質半導体膜に触媒元素を添加し、
前記触媒元素が添加された前記非晶質半導体膜を結晶化して、結晶質半導体膜を形成し、
前記結晶質半導体膜に選択的にゲッタリング領域を形成し、
加熱処理により、前記結晶質半導体膜中の前記触媒元素を前記ゲッタリング領域に移動させる半導体装置の作製方法であって、
前記非晶質半導体膜に含まれる前記希ガス元素の濃度は１×１０ １８ 以上１×１０ ２２ ／ｃｍ ３ であることを特徴とする半導体装置の作製方法。 - 請求項１において、
前記半導体膜はシリコン、前記希ガス元素はアルゴン、前記触媒元素はニッケルであることを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記結晶化は、加熱処理であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項３のいずれか一項において、
前記結晶質半導体膜形成後であって、前記ゲッタリング領域形成前に、前記結晶質半導体膜にレーザ光を照射することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記触媒元素を移動させたのち、前記ゲッタリング領域を除去することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197383A JP5127101B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197383A JP5127101B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003017407A JP2003017407A (ja) | 2003-01-17 |
| JP2003017407A5 JP2003017407A5 (ja) | 2008-08-14 |
| JP5127101B2 true JP5127101B2 (ja) | 2013-01-23 |
Family
ID=19034997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197383A Expired - Fee Related JP5127101B2 (ja) | 2001-06-28 | 2001-06-28 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5127101B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4734944B2 (ja) * | 2005-02-02 | 2011-07-27 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0144643B1 (ko) * | 1994-12-28 | 1998-08-17 | 심상철 | 금속흡착법에 의한 다결정 규소박막의 제조방법 |
| JP3291149B2 (ja) * | 1995-01-31 | 2002-06-10 | トヨタ自動車株式会社 | 結晶質薄膜の製造方法 |
| JP3544280B2 (ja) * | 1997-03-27 | 2004-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3844566B2 (ja) * | 1997-07-30 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH11102861A (ja) * | 1997-09-25 | 1999-04-13 | Toshiba Corp | 多結晶シリコン薄膜の製造方法 |
| JPH11283922A (ja) * | 1998-03-27 | 1999-10-15 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
| JP2001085701A (ja) * | 1999-04-06 | 2001-03-30 | Matsushita Electric Ind Co Ltd | 多層構造を有する素子、その素子の製造装置、及びその素子の製造方法 |
-
2001
- 2001-06-28 JP JP2001197383A patent/JP5127101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003017407A (ja) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4267266B2 (ja) | 半導体装置の作製方法 | |
| JP6062497B2 (ja) | 液晶表示装置 | |
| JP4926329B2 (ja) | 半導体装置およびその作製方法、電気器具 | |
| US7501653B2 (en) | Method of manufacturing semiconductor device having a circuit including thin film transistors | |
| US20050054181A1 (en) | Method of manufacturing a semiconductor device | |
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| US7470621B2 (en) | Method for manufacturing semiconductor device | |
| US6756608B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4841740B2 (ja) | 半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP5127101B2 (ja) | 半導体装置の作製方法 | |
| JP4712156B2 (ja) | 半導体装置の作製方法 | |
| JP2003142402A (ja) | 半導体装置の作製方法 | |
| JP5019677B2 (ja) | 半導体装置およびその作製方法 | |
| JP4044360B2 (ja) | 半導体装置およびその作製方法 | |
| JP4968996B2 (ja) | 半導体装置の作製方法 | |
| JP4954387B2 (ja) | 半導体装置の作製方法 | |
| JP4326734B2 (ja) | 半導体装置の作製方法 | |
| JP4302357B2 (ja) | 半導体装置の作製方法 | |
| JP4137555B2 (ja) | 半導体装置の作製方法 | |
| JP4641598B2 (ja) | 半導体装置の作製方法 | |
| JP4342843B2 (ja) | 半導体装置の作製方法 | |
| JP4357811B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080626 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121030 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |