JP4137555B2 - 半導体装置の作製方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、結晶質半導体膜を半導体層に用いる薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴという）および該ＴＦＴを駆動回路や画素部においてスイッチング用の素子に用いる半導体装置（特に、液晶表示装置）に関する。特に、本発明は、結晶化を促進する作用を有する触媒元素を用いて結晶質半導体膜を形成し、その結晶質半導体膜を用いたＴＦＴ、および半導体装置に関する。
【０００２】
【従来技術】
非晶質半導体膜（代表的には、アモルファスシリコン膜）を用いたＴＦＴに代わって、電界効果移動度が高くキャリアの移動が早いため、高速動作が行える結晶質半導体膜（代表的には、結晶質シリコン膜）を用いたＴＦＴを画素部におけるスイッチング素子とする液晶表示装置（液晶パネルともいう）、特に駆動回路および画素部が同一基板上に形成された液晶表示装置に関する研究がさかんに行われ、実際にそのような液晶表示装置が販売されるようになってきた。
【０００３】
結晶質シリコン膜の作製方法としては、レーザ光を照射する方法、加熱による熱結晶化法、触媒元素を用いる方法等があげられる。
【０００４】
触媒元素を用いた結晶質半導体膜をＴＦＴの半導体層に用いる場合、半導体装置の特性を向上させるために、半導体膜の結晶化に用いられた触媒元素をＴＦＴの素子領域（特にチャネル形成領域）からゲッタリング領域に移動させるため、ゲッタリング作用を有する元素を添加し、ゲッタリング領域を形成した後、加熱処理を行っている。
【０００５】
ゲッタリング工程としては、結晶質半導体膜を形成した後、半導体層に一導電型（ｎ型）を付与し且つゲッタリング作用を有する不純物元素をソース領域またはドレイン領域に添加して、加熱処理することにより、不純物元素の活性化と触媒元素のゲッタリングとを同一工程で行う方法や、結晶質半導体膜を形成した後、連続的に半導体膜の素子領域以外の領域にゲッタリング作用を有する不純物元素を添加したゲッタリング領域を形成して、加熱処理することにより触媒元素をゲッタリングする方法などが考えられ、用いられている。
【０００６】
前者の方法の場合、これまでｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのゲッタリング領域（後のソース領域またはドレイン領域となる領域）には、一様にｎ型不純物元素（代表的には、リン）が高濃度に添加されていた。そのため、ｐチャネル型ＴＦＴのソース領域またはドレイン領域は、ｎ型からｐ型に反転させるためにｎ型不純物元素の２〜３倍の濃度のｐ型不純物元素を添加しなければならず、不純物添加のための工程が長時間化し、スループットに問題があった。さらに、アクセプターとなるイオンを過剰に添加することは、製造コストの面や、半導体膜の結晶性が破壊されてしまい再結晶化しにくくなり抵抗が上がってしまいオン電流が低下するという問題も引き起こしている。
【０００７】
そこで、本発明者らは、ｐチャネル型ＴＦＴにおけるゲッタリング領域となるソース領域またはドレイン領域に過剰な不純物元素を添加しなくても十分に触媒元素をゲッタリングする方法を探すため、以下の表１に示すようないくつかの試料について、ゲッタリング効率の評価を行った。図２〜５において、エッチピットを観察した様子を示している。なお、図２〜５は、図上部から、チャネル形成領域のサイズが、５、１０、１５、２０、３０、５０μｍとなっており、どのチャネル形成領域のサイズまで、ゲッタリングが十分に行えるかという評価も行っている。
【０００８】
【表１】

【０００９】
本発明者らは、ゲッタリングのための加熱処理の後に、ゲッタリング効率を確認するため、ＮｉＳｉ_xを選択的に除去して、除去した後に発生する孔の数でゲッタリングの効率を評価している。この孔のことをエッチピットと称しており、また、チャネル形成領域にエッチピットが観察されない場合には、チャネル形成領域に残留していた触媒元素をゲッタリング領域に移動することができたという評価をしている。
【００１０】
触媒元素（Ｎｉ）は、チャネル形成領域からゲッタリング領域に移動する過程で、Ｓｉと結合してＮｉＳｉ_x化すると考えられているためである。まずはじめに、ＮｉＳｉ_xは、酸化シリコン膜をフッ化水素アンモニウム（ＮＨ₄ＨＦ₂）を７．１３％とフッ化アンモニウム（ＮＨ₄Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）にて除去する。次にし、のフッ酸濃度０．５％、過酸化水素濃度０．５％を含む水溶液（以下、ＦＰＭ液という）を液温１５〜３０℃に保ち、３０〜６０分間、本実施例では４０分間試料基板を浸しておくことによりＮｉＳｉ_xを選択的に除去することができ、ＮｉＳｉ_xが除去された後が孔となる。ＮｉＳｉ_xが除去された後の孔は、試料を光学顕微鏡の透過モードで黒点として観察することができる。なお、本明細書において、この黒点をエッチピットと称している。
【００１１】
エッチピットは、エッチングの処理時間や処理薬液によってシリコン膜の基板側に形成された下地絶縁膜（酸化シリコン膜）まで除去されてしまい、もとのＮｉＳｉ_xの大きさよりも若干大きくなってしまうが、析出したＮｉＳｉ_xを除去しているため概略ＮｉＳｉ_xの大きさと考えられている。
【００１２】
ここで本発明者らは、ゲッタリング効率が十分高いと判断された（チャネル形成領域のサイズが１５μｍでもエッチピットがみられない）試料Ａ、Ｂ、Ｄにおいて、エッチング後の状態に大きな差があることに着目した。試料Ｂには大きな穴状になったエッチピットが確認できるのに対して、試料Ａと試料Ｄではエッチピットが確認できない。なお、試料Ｄで点状に見られるのは不純物元素を添加した際に、シリコン膜表面にできたキズと思われる。本発明者らは、試料Ａ、試料ＤではＮｉＳｉ_xの偏析が起こりにくい、言い換えるとＮｉが単体でシリコンの格子間に存在（固溶）しているのではないかと推測した。また、試料Ｄに関しては、高濃度にｐ型不純物元素が添加され強いｐ型の導電型が付与されたことにより、ボロン（Ｂ）とニッケル（Ｎｉ）とが容易に結合する状態となり、ＮｉＳｉ_xが生成しにくくなったのではないか、さらに、ゲッタリング領域にリン（Ｐ）およびアルゴン（Ａｒ）が存在すると、ＮｉＳｉ_xが偏析し易くなってしまうと考えた。
【００１３】
これまで、触媒元素を用いて作製された結晶質半導体膜を用いたＴＦＴには、オフ電流が突発的に上昇してしまうという問題があった。本発明者らは、触媒元素を用いて作製された結晶質半導体膜には、ＮｉＳｉ_xが半導体層の欠陥に偏析してしまい、特に、チャネル形成領域とソース領域またはドレイン領域との接合部とにＮｉＳｉ_xが偏析してしまい、これが原因でオフ電流値が突発的に上昇してしまうのではないかと考えている。
【００１４】
そこで、本発明者らは、ｎチャネル型ＴＦＴのゲッタリング領域にはＰのみを添加し、ｐチャネル型ＴＦＴのゲッタリング領域にはＢおよびＡｒを添加してゲッタリングすれば、ＮｉＳｉ_xの偏析を抑えながら、触媒元素（ニッケル）をシリコンの格子中に単独で存在（固溶）した状態で、触媒元素（Ｎｉ）を素子に用いられる領域からゲッタリングすることができるのではないかと考えた。
【００１５】
【発明が解決しようとする課題】
半導体膜の素子となる領域全域において、ＮｉＳｉ_xの析出を抑えて触媒元素のゲッタリングを行うことにより良質な結晶質半導体層を形成し、このような結晶質半導体層を用いてＴＦＴを作製することで、特性のよいＴＦＴを実現することを課題とする。
【００１６】
さらに、このＴＦＴを用いて作製された回路を含む特性のよい半導体装置を実現することを課題とする。
【００１７】
【課題を解決するための手段】
本発明は、後にｎチャネル型ＴＦＴとなる領域の半導体層のゲッタリング領域（リン（Ｐ）が添加される領域）には、アルゴン（Ａｒ）等の希ガス元素を添加せず、ゲッタリング作用を有するｎ型不純物元素、代表的にはリン（Ｐ）のみを添加し、ｐチャネル型ＴＦＴとなる領域のゲッタリング領域（ボロン（Ｂ）が添加される領域）には、ゲッタリング作用を有するｐ型不純物元素、代表的にはボロン（Ｂ）に加えて、ゲッタリング効果を高める作用を有するアルゴン（Ａｒ）等希ガス元素を添加してゲッタリングを行うことにより、ＮｉＳｉ_xを偏析させないように、ニッケル（Ｎｉ）が、単体でシリコンの格子中に存在する（固溶した）状態になるように触媒元素（ニッケル）のゲッタリングを行っており、半導体層のソース領域またはドレイン領域において、特に、チャネル形成領域とソース領域またはドレイン領域との接合部にＮｉＳｉ_xの偏析が少なくなるように触媒元素のゲッタリングを行って形成された半導体装置である。前記ｎチャネル型ＴＦＴのソース領域またはドレイン領域における前記ｎ型不純物元素の濃度は、５×１０¹⁹〜５×１０²¹/cm³である。また、前記ｐチャネル型ＴＦＴのソース領域またはドレイン領域における前記ｐ型不純物元素の濃度は、１×１０^１９〜５×１０²¹/cm³である。さらには、前記ｐチャネル型ＴＦＴのソース領域またはドレイン領域における前記希ガス元素の濃度は、１×１０¹⁹〜１×１０²²/cm³である。
【００１８】
本発明により、ＴＦＴの導電性に応じてゲッタリング領域に添加する不純物元素を変えることにより、半導体層（チャネル形成領域）からゲッタリング領域へ十分に触媒元素を移動させることができ、ＴＦＴの特性に悪影響を及ぼすと考えられるＮｉＳｉ_xの偏析を抑えられ、スループットを向上させることができ、さらに信頼性が向上した半導体装置を実現することができる。
【００１９】
【発明の実施の形態】
本発明の実施の形態を図１を用いて説明する。基板上に下地絶縁膜を形成し、該下地絶縁膜上に非晶質シリコン膜を形成する。基板は、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスあるいは石英などを用いることができる。基板１０の表面には、下地絶縁膜１１として無機絶縁膜を１０〜２００nmの厚さで形成する。下地絶縁膜の例としては、プラズマＣＶＤ法で作製される酸化窒化シリコン膜を用いればよい。本実施形態では、ＳｉＨ₄、ＮＨ₃、Ｎ₂Ｏから形成される酸化窒化シリコン膜１１ａを５０ｎｍの膜厚で、ＳｉＨ₄、Ｎ₂Ｏから形成される酸化窒化シリコン膜１１ｂを１０ｎｍの膜厚で積層したものを下地絶縁膜１１として用いる。なお、下地絶縁膜１１は、ガラス基板中に含まれるアルカリ金属が半導体層中に拡散しないように形成するものであるため、石英を用いる場合にはこの工程を省略することもできる。続いて、下地絶縁膜１１上に非晶質半導体膜１２を形成する。代表的には、シリコンやシリコンゲルマニウムを用いればよく、本実施形態では、プラズマＣＶＤ法、減圧ＣＶＤ法もしくはスパッタ法を用いて、１０〜１００ｎｍの膜厚で形成する。良質な結晶質半導体膜を得るために、非晶質シリコン膜１２に含まれる酸素、窒素、炭素などの不純物元素濃度をできるだけ低減しておく必要がある。このため、高純度の材料ガスを用いたり、超高真空対応のＣＶＤ装置を用いることが望ましい。また、下地絶縁膜１１から非晶質シリコン膜１２を大気解放せずに連続的に成膜することで不純物元素濃度を低減することもできる。
【００２０】
続いて、非晶質シリコン膜１０２表面に結晶化を促進する作用を有する金属元素（以下、触媒元素という）を添加する。触媒元素の例としては、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐａ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などがあり、これらから選ばれた一種または複数種を用いることができる。代表的には、ニッケル（Ｎｉ）を用いる。重量換算で１〜１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布（スピンコート法）して触媒元素含有層１３を形成する。この他にも、プラズマ処理による添加や、蒸着法やスパッタ法により触媒元素含有層を形成してもよい。なお、スピンコート法でニッケルを塗布する場合、シリコン膜等半導体膜の表面は、疎水性であるため、ニッケル含有溶液との馴染みを良好にするために、非晶質シリコン膜の表面にオゾン含有水溶液を塗布して極薄い酸化膜を形成して、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成し、再度オゾン含有水溶液で処理して極薄い酸化膜を形成する。このようにして、均一に酢酸ニッケル塩溶液を塗布することができる。
【００２１】
次いで、５００℃で１時間の加熱処理を行い、非晶質シリコン膜が含有する水素を放出させる。そして、５８０℃で４時間の加熱処理を行って結晶質半導体膜（結晶質シリコン膜）１４を形成する。
【００２２】
このあと、結晶質シリコン膜１４にレーザ光を照射して結晶粒内に残る欠陥を補修して結晶性を高める工程を行ってもよい。なお、レーザ光には、波長４００ｎｍ以下のエキシマレーザやＹＡＧレーザの第２高調波、第３高調波の光を用いる。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜４００mJ/cm²に集光し、９０〜９５％のオーバーラップ率をもって結晶質半導体膜に対してレーザ光照射を行えばよい。
【００２３】
以上の工程により得られる結晶質シリコン膜１４中には、高濃度の触媒元素が残留している。シリコン膜中に残留した触媒元素は、不規則に偏析することも確認されており、特に結晶粒界にこの偏析がみられる。このため、触媒元素がシリコン膜中に残留したままＴＦＴ素子を形成すると、この偏析が微弱な電流の逃げ道（リークパス）となり、オフ電流（ＴＦＴがオフ状態にある時の電流）の突発的な増加の原因となり、特性のバラツキが問題になる。そこで、結晶質シリコン膜、特にＴＦＴのチャネル形成領域となる領域の触媒元素濃度を低減させる必要がある。
【００２４】
そこで、触媒元素を移動する領域（以下、ゲッタリング領域という）を形成する。結晶質シリコン膜１４上に酸化シリコン膜からなるマスク１５を形成する。マスク１５には、第１のゲッタリング領域を形成するための開口部１６が形成されており、開口部１６から露出した結晶質シリコン膜に不純物元素を添加して、第１のゲッタリング領域１７を形成する。なお、第１のゲッタリング領域１７は、ｎ型を付与する不純物元素（代表的には、リン）が添加されている。
【００２５】
第１のゲッタリング領域１７には、イオンドープ法により水素で希釈されたフォスフィン（ＰＨ₃）を用いて、リン（Ｐ）が添加される。添加されたリン（Ｐ）の濃度は、５×１０¹⁹〜５×１０²¹/cm³好ましくは、５×１０¹⁹〜１×１０²¹/cm³である。
【００２６】
次いで、第２のゲッタリング領域を形成するために、酸化シリコン膜からなるマスク１８を形成する。マスク１８には、第２のゲッタリング領域を形成するための開口部１９が形成されており、開口部１９から露出した結晶質シリコン膜に不純物元素を添加して第２のゲッタリング領域２０を形成する。なお、第２のゲッタリング領域２０には、ｐ型を付与する不純物元素（代表的にボロン）および希ガス元素（代表的にはアルゴン）が添加されている。
【００２７】
なお、希ガス元素としては、アルゴンの他にヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いることができる。
【００２８】
第２のゲッタリング領域２０は、イオンドープ法により水素または希ガスで希釈されたジボラン（Ｂ₂Ｈ₆）を用いて、ボロン（Ｂ）が添加される。また、イオンドープ法により、アルゴン（Ａｒ）が添加される。添加されたボロン（Ｂ）の濃度は１×１０¹⁹〜５×１０^２１/cm³、好ましくは１×１０¹⁹〜５×１０²⁰/cm³、アルゴン（Ａｒ）の濃度は１×１０¹⁹〜１×１０²²/cm³である。
【００２９】
次いで、ゲッタリングのための加熱処理を行う。加熱処理は、炉を用いた加熱方法やごく短時間で加熱処理を行うＲＴＡ（Rapid Thermal Anneal）法等いずれかの方法を用いて、４５０〜８００℃で１分〜２４時間行えばよい。本実施形態では、６１０℃に加熱した気体を５分間、処理基板に噴射することにより加熱処理を行い、チャネル形成領域の触媒元素をゲッタリング領域に移動させている。なお、ゲッタリング工程の後は、エッチングによりゲッタリング領域を除去してもよい。また、ゲッタリング領域１７とゲッタリング領域２０とでは、添加される不純物元素が付与する導電性が異なっており、添加される濃度も高いため、後にゲッタリング領域をＴＦＴのソース領域またはドレイン領域として用いることができる。なお、ゲッタリングのための加熱処理後は、ゲッタリング領域に触媒元素が移動するため、触媒元素の濃度は、チャネル形成領域より、ゲッタリング領域として用いたソース領域またはドレイン領域の方が高くなっていると考えられる。
【００３０】
触媒元素を用いて得られた結晶質半導体膜は、棒状または針状の結晶が集合しており、得られた結晶質半導体膜を巨視的にみればある特定の方向性をもって成長している良好な結晶質半導体膜である。
【００３１】
また、このような良好な結晶性を有する半導体膜に残留する触媒元素の濃度を十分に低減することにより、この半導体膜を用いて作製された半導体装置の特性を向上させることができる。
【００３２】
【実施例】
（実施例１）
本発明の一実施例を、以下に図６〜９を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００３３】
図６（Ａ）において、基板１００はアルミノホウケイ酸ガラスを用いる。この基板１００上に下地絶縁膜１０１を形成する。本実施例では、ＳｉＨ₄、ＮＨ₃及びＮ₂Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１０１ａを５０nm、ＳｉＨ₄及びＮ₂Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１０１ｂを１００nmの厚さに積層形成する。
【００３４】
半導体層１０３〜１０６（本実施例では、便宜上、第１の半導体層１０３、第２の半導体層１０４、第３の半導体層１０５および第４の半導体層１０６とする）は結晶構造を有する半導体膜１０２から形成する。下地絶縁膜１０１上に非晶質半導体膜を形成した後、触媒元素（本実施例では、Ｎｉ）を用いて６１０℃に加熱した不活性気体（ここでは窒素ガス）を処理基板に５分間吹き付けることにより加熱処理を行い、結晶質半導体膜を得る。
【００３５】
加熱処理の後、さらに結晶性を高めるために、レーザ光を照射してもよい。レーザ光には波長４００nm以下のエキシマレーザ光やＹＡＧレーザの第２高調波または第３高調波の光を用いればよい。いずれにしても、繰り返し周波数１０〜１０００Ｈｚ程度のパルスレーザ光を用い、当該レーザ光を光学系にて１００〜４００mJ/cm²に集光し、９０〜９５％のオーバーラップ率をもって結晶質半導体膜に対してレーザ光照射を行えばよい。
【００３６】
結晶化後、ＴＦＴのしきい値電圧を制御するために、アクセプタ型の不純物としてボロンをイオンドープ法により半導体膜に添加する。添加する濃度は実施者は適宣決定すれば良い。なお、非晶質半導体膜の状態でボロンを添加してもよい。
【００３７】
こうして形成された多結晶シリコン膜をエッチング処理により分割して、半導体層１０３〜１０６を形成する。その上に、ゲート絶縁膜１０７として、ＳｉＨ₄、Ｎ₂Ｏを用いプラズマＣＶＤ法により作製される酸化窒化シリコン膜を１１０nmの厚さに形成する（図６（Ｂ））。
【００３８】
さらに、ゲート絶縁膜１０７上に第１の導電膜１０８として窒化タンタル膜をスパッタ法で３０nmの厚さに形成し、さらに第２の導電膜１０９としてタングステンを３００nmの厚さに形成する（図６（Ｃ））。
【００３９】
次に、図７（Ａ）に示すように光感光性のレジスト材料を用い、マスク１１０〜１１３を形成する。そして、第１の導電膜１０８及び第２の導電膜１０９に対する第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスに限定はないがＷ膜や窒化タンタル膜のエッチングにはＣＦ₄とＣｌ₂とＯ₂とを用いる。それぞれのガス流量を２５：２５：１０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してエッチングを行う。この場合、基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件により主にＷ膜を所定の形状にエッチングする。
【００４０】
この後、エッチング用ガスをＣＦ₄とＣｌ₂に変更し、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂との混合ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチングする。こうして、端部にテーパーを有する第１の電極１１４ａ〜１１７ａおよび第２の電極１１４ｂ〜１１７ｂからなる第１の形状のゲート電極１１４〜１１７を形成する。テーパーは４５〜７５°で形成する。尚、第２の絶縁膜上に残渣を残すことなくエッチングするためには１０〜２０％程度の割合でエッチング時間を増加させると良い。なお、ゲート絶縁膜１０７の第１の形状のゲート電極１１４〜１１７で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００４１】
次に、マスク１１１１１０〜１１４１１３を除去せずに図７（Ｂ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２０：２０：２０とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件により第２の導電膜として用いたＷ膜をエッチングする。こうして第３の電極１１８ａ〜１２１ａと第４の電極１１８ｂ〜１２１ｂからなる第２の形状のゲート電極１１８〜１２１を形成する。ゲート絶縁膜１０７の第２の形状のゲート電極１１８〜１２１で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなる。なお、本明細書では、第３の電極、第４の電極を便宜上電極（Ａ）、電極（Ｂ）とも称することとする。
【００４２】
続いてｎ型を付与する不純物元素（ｎ型不純物元素）を半導体層に添加する第２のドーピング処理を行う。第１のドーピング処理は、質量分離をしないでイオンを注入するイオンドープ法により行う。ドーピングは第１第２形状の電極１１８〜１２１をマスクとして用い、水素希釈のフォスフィン（ＰＨ₃）ガスを用い、半導体膜１０３〜１０６に第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２２〜１２５を形成する。このドーピングにより形成する第１の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０¹⁶〜１×１０¹⁷/cm³となるようにする。
【００４３】
その後、第２の半導体層１０４、第４の半導体層１０６の全体を覆う第１のマスク１２６、１２８と第３の半導体層１０５の一部および第３の半導体層１０５上の第２の形状のゲート電極１２０を覆う第２のマスク１２７を形成し、第２のドーピング処理を行う。第２のドーピング処理では、第３の電極（電極（Ａ））１１８ａを通して第１の半導体層１０３に第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９を形成する。このドーピングにより形成する第２の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は１×１０¹⁷〜１×１０¹⁹/cm³となるようにする。
【００４４】
続いて、マスク１２６〜１２８をそのままに第３のドーピング処理を行う。第１の半導体層１０３、第３の半導体層１０５にゲート絶縁膜１０７を通してｎ型不純物元素を添加を行い、第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１、１３２を形成する。このドーピングにより形成する第３の濃度のｎ型不純物元素を含むｎ型不純物領域のリン濃度は５×１０¹⁹〜５×１０²¹/cm³となるようにする。
【００４５】
なお、本実施例では、以上のように複数回にわけて不純物元素を添加しているが、ゲート絶縁膜およびゲート電極を形成する第３の電極の膜厚を制御したり、ドーピングの際の加速電圧を調整したりすることにより、１回のドーピング工程で、第２の濃度のｎ型不純物元素を含むｎ型不純物領域および第３の濃度のｎ型不純物元素を含むｎ型不純物領域を形成することもできる。
【００４６】
次いで、図８（Ａ）で示すように第１の半導体層１０３および第３の半導体層１０５を覆うマスク１３３、１３４を形成し第４のドーピング処理を行う。ドーピングは水素希釈のジボラン（Ｂ₂Ｈ₆）ガスまたは希ガスで希釈したジボランガスを用い、第２の半導体層１０４に第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５を形成する。また、画素部において保持容量を形成する第４の半導体層１０６には、第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３８及び第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３７が形成される。第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６、１３８は電極（Ａ）１１９ａ、１２１ａと重なる領域に形成されるものであり、１×１０¹⁸〜１×１０²⁰/cm³の濃度範囲でボロンが添加され、第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５、１３７には、１×１０¹⁹〜５×１０^２１/cm³、好ましくは１×１０¹⁹〜５×１０²⁰/cm³の濃度範囲でボロンが添加されるようにする。
【００４７】
なお、本実施例では、高濃度（５×１０¹⁹〜５×１０²¹/cm³）のｎ型不純物元素（リン）の添加の後にｐ型不純物元素（ボロン）の添加を行っているが、先にｎチャネル型ＴＦＴとなる領域をマスクで覆い、ｐ型不純物元素の添加（本実施例における第４のドーピング工程）を行った後、高濃度ｎ型不純物元素の添加（本実施例における第２のドーピング工程および第３のドーピング工程）をおこなってもよい。
【００４８】
次いで、マスク１３３、１３４をそのままにして、希ガス元素（本実施例ではＡｒ）を添加する。希ガス元素が添加された領域の半導体層の結晶構造が破壊されて非晶質化する。なお、希ガス元素は、シリコンとは結合せずに存在する。このように結晶構造を破壊することにより触媒元素がチャネル形成領域からゲッタリング領域に移動しやすい状態になる。
【００４９】
以上までの工程でそれぞれの半導体膜にリン又はボロンおよびアルゴンが添加された領域が形成される。第２の形状のゲート電極１１８〜１２０はゲート電極となる。また、第２の形状の電極１２１は画素部において保持容量を形成する一方の容量電極となる。
【００５０】
次いで、図８（Ｂ）に示すように、それぞれの半導体膜に添加された不純物元素を活性化処理するために、加熱した不活性気体中において加熱処理する。本実施例では、６１０℃に加熱された窒素ガス中において、５分間の加熱処理を行った。なお、この加熱処理と同一工程で、半導体膜の結晶化工程で用いた触媒元素をＴＦＴのチャネル形成領域からゲッタリング領域（ここでは、高濃度にリンが添加されたｎチャネル型ＴＦＴのソース領域またはドレイン領域と、高濃度のボロンおよびアルゴンが添加されたｐチャネル型ＴＦＴのソース領域またはドレイン領域）に移動させる工程も行う。
【００５１】
ｎチャネル型ＴＦＴのゲッタリング領域に添加されたゲッタリング作用を有する元素は、リン（Ｐ）のみであり、ＮｉＳｉ_xが偏析しにくいため、十分にゲッタリングを行うことができる。また、ｐチャネル型ＴＦＴのゲッタリング領域に添加されたゲッタリング作用を有する元素は、ボロン（Ｂ）とアルゴン（Ａｒ）であって、アルゴン（Ａｒ）がボロン（Ｂ）のゲッタリング効率を補っているため、やはり十分にゲッタリングを行うことができる。したがって、上記のような加熱処理により、触媒元素がゲッタリング領域に移動し、チャネル形成領域に残留する触媒元素（Ｎｉ）の濃度を１×１０¹⁷/cm³以下、好ましくは１×１０¹⁶/cm³以下にまで低減することができる。なお、ｐチャネル型ＴＦＴのゲッタリング領域には、ｎ型不純物元素が１×１０¹⁶〜１×１０¹⁷/cm³の濃度で添加されているが、この濃度では、ゲッタリング作用を有さないため、ｎ型不純物元素がｐチャネル型ＴＦＴのゲッタリング領域において悪影響を及ぼすことはない。
【００５２】
その後、図８（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコン膜または窒化酸化シリコン膜から成る第１の層間絶縁膜１３９を５０nmの厚さに形成し、クリーンオーブンを用いて４１０℃の加熱処理を行い、窒化シリコン膜または窒化酸化シリコン膜から放出される水素で半導体層の水素化を行う。
【００５３】
次いで、第１の層間絶縁膜１３９上に第２の層間絶縁膜１４０をアクリルで形成する。そしてコンタクトホールを形成する。このエッチング処理においては外部入力端子部の第１の層間絶縁膜及び第２の層間絶縁膜も除去する。そして、チタン膜とアルミニウム膜を積層して形成される配線１４２〜１４９を形成する。
【００５４】
以上のようにして、同一基板上にｎチャネル型ＴＦＴ２０１、ｐチャネル型ＴＦＴ２０２を有する駆動回路２０５と、画素ＴＦＴ２０３と保持容量２０４を有する画素部２０６を形成することができる。保持容量２０４は半導体１０６、ゲート絶縁膜１０７、容量配線１２１で形成されている。
【００５５】
駆動回路２０５のｎチャネル型ＴＦＴ２０１はチャネル形成領域１５０、ゲート電極を形成する電極（Ａ）１１８ａと重なる第２の濃度のｎ型不純物元素を含むｎ型不純物領域１２９（Ｌ_ov領域）と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３１を有している。Ｌ_ov領域のチャネル長方向の長さは０．５〜２．５μm、好ましくは１．５μmで形成する。このようなＬ_ov領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。これらｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０１の構造が適している。
【００５６】
駆動回路２０５のｐチャネル型ＴＦＴ２０２にはチャネル形成領域１５１、ゲート電極を形成する電極（Ａ）１１９ａの外側に第２の濃度のｐ型不純物元素を含むｐ型不純物領域１３５（ソース領域またはドレイン領域として機能する領域）と、電極（Ａ）１１９ａと重なる第１の濃度のｐ型不純物元素を含むｐ型不純物領域１３６を有している。
【００５７】
画素部２０６のＴＦＴ（画素ＴＦＴ）２０３にはチャネル形成領域１５２、の外側に形成される第１の濃度のｎ型不純物元素を含むｎ型不純物領域１２４と、ソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物元素を含むｎ型不純物領域１３２を有している。また、保持容量２０４の一方の電極として機能する半導体層１０６にはｐ型不純物領域１３７、１３８が形成されている。
【００５８】
以上のように、本発明は駆動回路部と画素部というように動作条件の異なる回路に対応して適宣配置を決めることができる。
【００５９】
図９はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。ＴＦＴを組み込まれて形成される画素部６０１、データ信号線駆動回路６０２、走査信号線駆動回路６０６、６０７が形成されている。
【００６０】
データ信号線駆動回路６０２は、シフトレジスタ６０３、ラッチ６０４、６０５、その他バッファ回路などから構成される。シフトレジスタ６０３にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路６０６もシフトレジスタ、バッファ回路などから構成されている。画素部６０１の画素数は任意なものとするが、ＸＧＡならば１０２４×７６８個の画素が設けられる。
【００６１】
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
【００６２】
（実施例２）
本実施例では、半導体装置の作製方法の他の実施例について図１０を用いて説明する。なお、実施例１と図７（Ａ）に示した第１のエッチング工程までは同一工程である。図７（Ａ）に示した第１のエッチング工程まで済んだ素子が形成途中の基板の様子を図１０（Ａ）に示している。
【００６３】
図１０（Ａ）において、基板１００、下地絶縁膜１０１（酸化窒化シリコン膜からなる下地絶縁膜１０１ａ、窒化酸化シリコン膜からなる下地絶縁膜１０１ｂ）、第１乃至４の半導体層１０３〜１０６、ゲート絶縁膜１０７、第１の形状のゲート電極１１４〜１１７である。
【００６４】
ここで、第１のドーピング工程を行う。第１乃至４の半導体層１０３〜１０６にｎ型不純物元素を添加して、ｎ型不純物元素を１×１０¹⁵〜１×１０¹⁷/cm³の低濃度に含む第１の濃度のｎ型不純物元素を含むｎ型不純物領域３０１〜３０４を形成する。
【００６５】
次いで、第２のエッチング工程を行う。第１の形状のゲート電極１１４〜１１７（第１の電極１１４ａ〜１１７ａおよび第２の電極１１４ｂ〜１１７ｂからなる）をエッチングして、第２の形状のゲート電極３０５〜３０８（電極（Ａ）３０５ａ〜３０８ａおよび電極（Ｂ）３０５ｂ〜３０８ｂからなる）を形成する。
【００６６】
ここまでの工程が終了した後は、実施例１の図７（Ｃ）で示した第２のドーピング工程から同様に作製工程を進め、図８（Ｃ）に示したようなアクティブマトリクス基板を作製することができる。
【００６７】
（実施例３）
本実施例では、ボトムゲート型ＴＦＴの作製工程に本発明を適応することも可能である。図１６、１７を用いてボトムゲート型ＴＦＴの作製工程について説明する。
【００６８】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１を得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい。
【００６９】
次いで、ゲート絶縁膜５２を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい。
【００７０】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる。
【００７１】
次いで、アモルファスシリコン膜５３に結晶化を助長する触媒元素を塗布して、触媒元素含有層５４を形成する。この後、加熱処理を行い、結晶性シリコン膜を形成する。
【００７２】
結晶化工程が終わったら、後の不純物添加工程において結晶性シリコン膜（チャネル形成領域）を保護する絶縁膜５５を１００〜４００nm厚で形成する。
【００７３】
次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結晶性シリコン膜にｎ型を付与する不純物元素を５×１０¹⁹〜５×１０²¹/cm³好ましくは、１×１０²⁰〜１×１０²¹/cm³の濃度で、後のｐチャネル型ＴＦＴの活性層となる結晶性シリコン膜にｐ型不純物元素を１×１０¹⁹〜５×１０^２１/cm³、好ましくは１×１０²⁰〜５×１０²¹/cm³の濃度で、希ガス元素を１×１０¹⁹〜１×１０²²/cm³の濃度で添加して、ソース領域、ドレイン領域、ＬＤＤ領域を形成する。
【００７４】
次いで、結晶性シリコン膜に添加された不純物元素を活性化する工程を行う。活性化と同時に、結晶化工程でシリコン膜に塗布した触媒元素の捕獲（ゲッタリング）も行う。この加熱処理により、高濃度にｎ型不純物元素が添加された領域、高濃度にｐ型不純物元素および希ガス元素が添加された領域をゲッタリング領域として、触媒元素がゲッタリング領域に移動する。
【００７５】
次いで、結晶性シリコン膜上の絶縁膜を除去し、結晶性シリコン膜を所望の形状にパターニングした後、層間絶縁膜５６を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm厚で形成する。
【００７６】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線５７を形成する。
【００７７】
以上のように本発明は、いずれの形状のＴＦＴにも適応して用いることができる。
【００７８】
（実施例４）
本実施例では、実施例１〜３を用いて作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【００７９】
まず、実施例１に従い、図８（Ｃ）の状態のアクティブマトリクス基板を作製した後、図１５に示すようにアクティブマトリクス基板上に配向膜１８０を形成してラビング処理を行う。
【００８０】
次いで、対向基板１８１を用意し、対向基板１８１上に着色層１８２、１８３、平坦化膜１８４を形成する。赤色着色層１８２と青色着色層１８３とを一部重ねることにより、遮光膜として機能させている。なお、図１５では図示しないが、赤色着色層と緑色着色層とを重ねて遮光膜として機能させている領域もある。
【００８１】
次いで、対向電極１８５を画素部に形成した後、全面に配向膜１８６を形成してラビング処理を行う。
【００８２】
そして、画素部と駆動回路とが形成されたアクティブマトリクス基板と着色層と対向電極とが形成された対向基板とをシール材１８７で貼り合わせる。シール材１８７には、フィラーが混入されていて、このフィラーと柱状スペーサとによって均一な間隔をもって２枚の基板を貼り合わせることができる。その後、貼り合わせた基板間に液晶材料１８８を注入して、封止材（図示せず）によって完全に封止する。液晶材料１８８には、公知の液晶材料を用いればよい。このようにして図１５に示すアクティブマトリクス型液晶表示装置が完成する。
【００８３】
（実施例５）
本発明を用いてゲッタリングを行った試料に関して、シート抵抗を測定した結果を図１１に示す。
【００８４】
シート抵抗のアルゴンの添加濃度依存性を比較するために、ｎ型不純物元素（リン）の濃度を一定にして、アルゴンの添加濃度を変化させた試料１〜４、ｐ型不純物元素（ボロン）の濃度を一定にして、アルゴンの添加濃度を変化させた試料５〜７に関して測定した。測定した試料の詳細な不純物濃度は、表２に示す。
【００８５】
【表２】

【００８６】
なお、図１１には表２に示した試料１〜７をそれぞれ加熱処理温度が５７０℃、６１０℃、６５０℃、６９０℃のいずれかで５分間の加熱処理を行った後、シート抵抗値を測定した結果を示している。
【００８７】
リン（Ｐ）が添加された試料１〜４に関して、本発明のアルゴン（Ａｒ）を添加しない試料１が最も低いシート抵抗を得ることができた。
【００８８】
また、ボロン（Ｂ）が添加された試料５〜８に関して、ボロン（Ｂ）とアルゴン（Ａｒ）とを添加してもそれほどシート抵抗が上昇してしまうということはない。
【００８９】
従って、本発明を適応することにより、触媒元素で良好な結晶性を有する半導体膜を形成することができ、さらに、半導体層中にＮｉＳｉ_xを生成させることなく触媒元素を十分にゲッタリングすることができ、ゲッタリング領域となるソース領域またはドレイン領域に添加された不純物元素によるシート抵抗値の悪化もない、良好な半導体装置を実現することができる。
【００９０】
（実施例６）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。
【００９１】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１２、図１３及び図１４に示す。
【００９２】
図１２（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
【００９３】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
【００９４】
図１２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
【００９５】
図１２（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
【００９６】
図１２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【００９７】
図１２（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
【００９８】
図１３（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【００９９】
図１３（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１００】
なお、図１３（Ｃ）は、図１３（Ａ）及び図１３（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１３（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０１】
また、図１３（Ｄ）は、図１３（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１３（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１０２】
ただし、図１３に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１０３】
図１４（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。
さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。
【０１０４】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。
【０１０５】
図１４（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１０６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。
【０１０７】
【発明の効果】
ｎチャネル型ＴＦＴのゲッタリング領域には、ｎ型不純物元素を添加し、ｐチャネル型ＴＦＴのゲッタリング領域には、ｐ型不純物元素および希ガス元素を添加して加熱することにより半導体層に残留する触媒元素（Ｎｉ）をＮｉＳｉ_xに偏析させることなくゲッタリングすることができる。本発明を用いることにより、信頼性の高いＴＦＴを作製することができる。
【０１０８】
また、本発明を用いると、ｐチャネル型ＴＦＴのソース領域またはドレイン領域に高濃度のｎ型不純物元素を添加することがないため、ｎ型不純物元素を反転させるために従来過剰に添加していたｐ型不純物元素の添加量（濃度）を必要最低限に抑えることができ、スループットが向上する。また、過剰に不純物元素が添加されることがないため、ひどく結晶性が破壊されることがなく、良好に再結晶化される。またこれにより、ソース領域またはドレイン領域の抵抗が上がってしまうこともない。それに伴い、オン電流が低下してしまうことも改善することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 エッチピットを観察した結果を示す図。
【図３】 エッチピットを観察した結果を示す図。
【図４】 エッチピットを観察した結果を示す図。
【図５】 エッチピットを観察した結果を示す図。
【図６】 本発明の実施の一例を示す図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 シート抵抗値を測定した結果を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。
【図１４】 電気器具の一例を示す図。
【図１５】 本発明の実施の一例を示す図。
【図１６】 本発明の実施の一例を示す図。
【図１７】 本発明の実施の一例を示す図。

Claims (9)

1. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   第１の加熱処理を行って結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に開口部を有する第１のマスクを形成し、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   前記結晶質シリコン膜上に開口部を有する第２のマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   第２の加熱処理を行って前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
2. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   第１の加熱処理を行って結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に開口部を有する第１のマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   前記結晶質シリコン膜上に開口部を有する第２のマスクを形成し、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   第２の加熱処理を行って前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
3. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   加熱した不活性気体雰囲気中において第１の加熱処理を行って結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に開口部を有する第１のマスクを形成し、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   前記結晶質シリコン膜上に開口部を有する第２のマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   加熱した不活性気体雰囲気中において第２の加熱処理を行い、前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
4. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   加熱した不活性気体雰囲気中において第１の加熱処理を行って結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に開口部を有する第１のマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   前記結晶質シリコン膜上に開口部を有する第２のマスクを形成し、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   加熱した不活性気体雰囲気中において第２の加熱処理を行い、前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
5. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   加熱した不活性気体雰囲気中において第１の加熱処理を行って結晶質シリコン膜からなるシリコン層を形成し、
   前記シリコン層上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に第１の導電膜、前記第１の導電膜上に第２の導電膜を形成し、
   前記第１の導電膜および前記第２の導電膜に第１のエッチング処理を行ってテーパーを有する第１の形状の導電層を形成し、
   前記第１の形状の導電層に第２のエッチング処理を行ってテーパーを有する第２の形状の導電層を形成し、
   ｐチャネル型ＴＦＴとなる領域上に第１のマスクを形成し、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   前記ｎチャネル型ＴＦＴとなる領域上に第２のマスクを形成し、前記ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   加熱した不活性気体雰囲気中において第２の加熱処理を行い、前記シリコン層に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
6. 絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   加熱した不活性気体雰囲気中において第１の加熱処理を行って結晶質シリコン膜からなるシリコン層を形成し、
   前記シリコン層上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に第１の導電膜、前記第１の導電膜上に第２の導電膜を形成し、
   前記第１の導電膜および前記第２の導電膜に第１のエッチング処理を行ってテーパーを有する第１の形状の導電層を形成し、
   前記第１の形状の導電層に第２のエッチング処理を行ってテーパーを有する第２の形状の導電層を形成し、
   ｎチャネル型ＴＦＴとなる領域上に第１のマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   前記ｐチャネル型ＴＦＴとなる領域上に第２のマスクを形成し、前記ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   加熱した不活性気体雰囲気中において第２の加熱処理を行い、前記シリコン層に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
7. 請求項５または請求項６において、
   前記第２の加熱処理を行う前に、前記第２の形状の導電層上に第１層間絶縁膜を形成することを特徴とする半導体装置の作製方法。
8. 絶縁表面上にゲート電極を形成し、
   前記ゲート電極上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   第１の加熱処理を行い結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に保護膜を形成し、
   前記結晶質シリコン膜のうち、ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に、５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   前記ｎチャネル型ＴＦＴとなる領域上にマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   第２の加熱処理を行って前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。
9. 絶縁表面上にゲート電極を形成し、
   前記ゲート電極上にゲート絶縁膜を形成し、
   前記ゲート絶縁膜上に非晶質シリコン膜を形成し、
   前記非晶質シリコン膜にニッケルを添加し、
   第１の加熱処理を行い結晶質シリコン膜を形成し、
   前記結晶質シリコン膜上に保護膜を形成し、
   前記結晶質シリコン膜のうち、ｎチャネル型ＴＦＴとなる領域上にマスクを形成し、ｐチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に１×１０^１９〜５×１０^２１／ｃｍ^３の濃度のボロンおよび１×１０^１９〜１×１０^２２／ｃｍ^３の濃度のアルゴンを添加し、
   前記ｎチャネル型ＴＦＴのソース領域またはドレイン領域となる領域に、５×１０^１９〜５×１０^２１／ｃｍ^３の濃度のリンのみを添加し、
   第２の加熱処理を行って前記結晶質シリコン膜に含まれるリンおよびボロンの活性化および前記ニッケルのゲッタリングを行うことを特徴とする半導体装置の作製方法。

Images