JP2002016257A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 同一の層間膜上に画素電極と、ゲート配線を
形成した半導体装置において、マスク枚数を追加するこ
となく、液晶の焼きつきや特性劣化を低減する。 【解決手段】 ゲート配線上に絶縁膜を設けることで、
ゲート配線が非選択の期間に液晶にかかるゲート電圧の
絶対値を減少させることができる。絶縁膜は遮光性樹脂
膜、柱状スペーサーで形成すると、マスク枚数の増加を
抑えることができる。また、絶縁膜上に画素電極を形成
し、ゲート配線と画素電極が重なり合うようにすること
で、画素電極の電界遮蔽効果によって、液晶にかかるゲ
ート電圧を減少させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。

【０００３】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に液晶表示装置のスイッ
チング素子として開発が急がれている。

【０００４】液晶表示装置において、高品位な画像を得
るために、画素電極をマトリクス状に配置し、画素電極
の各々に接続するスイッチング素子としてＴＦＴを用い
たアクティブマトリクス型液晶表示装置が注目を集めて
いる。

【０００５】また、アクティブマトリクス型液晶表示装
置において、マスク数の増加を抑え、コストを低減する
ことが求められている。

【０００６】液晶の駆動させるためには、直流駆動の際
には焼き付きが問題となるため、交流駆動を行う必要が
ある。

【０００７】

【発明が解決しようとする課題】画素開口率を向上させ
る一手段として、ゲート配線が露出した半導体装置の構
成が考案され、試作されている。しかしながら、この半
導体装置の構成では、ゲート配線が非選択の期間はゲー
ト電圧で、-８V〜-１１Vもの電圧が液晶にかかってしま
っていた。これでは、ゲート配線が選択されている期間
を除いて同極性の電圧が液晶層に印加されてしまうで、
液晶の焼き付き、特性劣化という課題を有していた。焼
き付きとは、同一パターンを長時間表示し続けたとき、
画面を切りかえても前の表示パターンが残る現象をい
う。

【０００８】そこで、開口率を向上させる一手段とし
て、同一の層間膜上に画素電極と、ゲート配線を形成し
た場合に、さらに液晶の焼き付き、特性劣化という課題
を解決する必要がでてくる。

【０００９】以上のように、少ないマスク数で液晶表示
装置を実現するためには、従来にない全く新しい画素構
成が求められている。

【００１０】本願発明は、そのような要求に答えるもの
であり、マスク数及び工程数を増加させることなく、液
晶の焼き付き、特性劣化という課題を減少させる画素構
造を有する液晶表示装置を提供することを課題とする。

【００１１】

【課題を解決するための手段】上述した従来技術の課題
を解決するために以下の手段を講じた。

【００１２】本発明は、ゲート配線が非選択の期間に液
晶にかかる同極性のゲート電圧の絶対値を減少させるた
めに、ゲート配線上に絶縁膜を設けることを特徴とす
る。絶縁膜としては、遮光性樹脂膜を用いてもよいし、
絶縁膜をセルギャップを維持する機能を有する柱状スペ
ーサとしてよい。

【００１３】さらに、画素電極の電界遮蔽効果によっ
て、液晶にかかるゲート電圧を減少させるために、絶縁
膜上に画素電極を形成し、ゲート配線と画素電極が重な
り合うようにすることを特徴とする。

【００１４】前記絶縁膜は比誘電率が４．５以下、膜厚
を０．５〜４．０μｍの厚さとすることが好ましい。液
晶にかかるゲート電圧を減少させるために、前記絶縁膜
の比誘電率は低いことが好ましい。

【００１５】また、アクティブマトリクス基板側に絶縁
膜として遮光性樹脂膜を用いた場合、対向基板側に遮光
性樹脂膜を形成する工程が不要になる。液晶表示装置の
作製工程数を増やすことがない。

【００１６】前記絶縁膜を柱状スペーサとした場合、マ
スク枚数を増やすことなく、ゲート配線上に絶縁膜を形
成することができる。

【００１７】本発明で開示する発明の構成は、同一の絶
縁表面にゲート配線と画素電極とが形成された半導体装
置において、前記ゲート配線を選択的に覆う絶縁膜を有
することを特徴とする半導体装置である。

【００１８】また、他の発明の構成は、同一の絶縁表面
にゲート配線と画素電極とが形成された半導体装置にお
いて、前記ゲート配線を選択的に覆う絶縁膜を有し、前
記画素電極の一部が前記絶縁膜と重なることを特徴とす
る半導体装置である。

【００１９】また、他の発明の構成は、一対の基板間に
保持された液晶と、前記一対の基板の一方の基板には画
素部が形成され、前記画素部において、同一の絶縁表面
にゲート配線と画素電極とが形成され、前記ゲート配線
を選択的に覆う絶縁膜を有することを特徴とする半導体
装置である。

【００２０】また、他の発明の構成は、一対の基板間に
保持された液晶と、前記一対の基板の一方の基板には画
素部が形成され、前記画素部において、同一の絶縁表面
にゲート配線と画素電極とが形成され、前記ゲート配線
を選択的に覆う絶縁膜を有し、前記画素電極の一部が前
記絶縁膜と重なることを特徴とする半導体装置である。

【００２１】また、上記各構成において、前記第２絶縁
膜の比誘電率が４．５以下であることを特徴としてい
る。

【００２２】また、上記各構成において、前記第２絶縁
膜の比誘電率が４．５以下であることを特徴としてい
る。

【００２３】また、上記各構成において、前記第２絶縁
膜が０．５μm〜５．０μmの厚さであることを特徴とし
ている。

【００２４】また、上記各構成において、前記第２絶縁
膜の光学濃度が２以上であることを特徴としている。

【００２５】

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。

【００２６】図１、図３と図７により本発明の構成示
す。ただし、ここでは透過型の液晶表示装置の例にと
り、以下に説明する。図1の上面図を鎖線Ａ―Ａ’、鎖
線Ｂ―Ｂ’、鎖線Ｃ―Ｃ’で切断し断面を図３に示す。
図７は、図３の一部を抽出したものである。図１、図３
と図７において同じ要素は同じ数字で示す。

【００２７】図３は透過型の液晶表示装置の画素部を示
すものである。図３において、基板上に半導体層４０５
〜４０６、ゲート絶縁膜４８３、ゲート電極４３２ｂ、
ソース配線４３３ｂ、第１の層間膜４６１、第二の層間
膜４６２が形成されている。さらに、第二の層間膜４６
２上に接続電極４６８、ゲート配線４６９、ドレイン電
極４７０、容量接続電極４７１が同一の材料で形成され
ている。図示してはいないが、ゲート配線はゲート電極
と接続している。そして、少なくともゲート配線上に絶
縁膜が形成され、画素電極４７３とゲート配線４６９が
絶縁膜を挟んで重なることである。本発明では絶縁膜を
遮光性樹脂膜４７２としている。

【００２８】本実施形態では、図３及び図７のように、
基板（図示しない）に設けられたゲート配線４６９上
に、絶縁膜として、感光性樹脂膜、例えば、遮光性樹脂
膜４７２を形成し、さらに遮光性樹脂膜４７２上に画素
電極４７３及び画素電極４７４を形成し、配向膜４７５
を形成したものアクティブマトリクス基板という。

【００２９】一方、対向基板とは、基板に着色層４７
７、着色層４７８、平坦化膜４７９を形成し、さらに、
対向電極４８０、配向膜４８１を形成したものを指す。
通常、遮光のために、対向基板側に遮光性樹脂膜を設け
るが、本実施形態ではアクティブマトリクス基板に遮光
性樹脂膜を設けているので、対向基板側には遮光性樹脂
膜を設ける必要がない。

【００３０】画素電極のない場合には、液晶表示装置を
駆動した場合、アクティブマトリクス基板のゲート配線
から対向電極へとほぼ垂直方向に電気力線が発生する
が、本実施形態の液晶表示装置を駆動した場合、ゲート
配線から、対向電極の方へ発生した電気力線が画素電極
により遮蔽される。

【００３１】電気力線とは、各場所での電場の方向を表
したものである。液晶は電場との相互作用で配向状態を
変え、液晶の誘電異方性が正の時は、液晶分子長軸が電
場に対し平行に、また、負の場合には電界に対して垂直
に配向するようになる。

【００３２】画素電極（ＩＴＯ）がゲート配線の上方に
あることによる電界遮蔽効果により、ゲート配線から画
素電極により電気力線が遮蔽される。また、感光性樹脂
膜例えば、遮光性樹脂膜４７２により、ゲート電圧が分
圧され、液晶にかかる実効電圧を低減できる。

【００３３】以上のように、図３及び図７に示す画素構
造とした場合、液晶の焼き付き、特性劣化という課題を
減少させる透過型の液晶表示装置を実現することができ
る。

【００３４】図８〜９に本実施形態の他の構成を示す。
なお、図８〜９において図３、図７と同じ要素は同じ数
字で示している。図９は図８の一部を抽出して示してい
る。図３及び図７の液晶表示装置では、ゲート配線４６
９を絶縁膜で覆い、さらに、画素電極４７３〜４７４で
選択的に絶縁膜を覆ったが、図８〜９のように、ゲート
配線４６９を絶縁膜４８４で覆っておくのみでもよい。
このような構成でも、ゲート配線が非選択の期間に、液
晶に印加される同極性の電圧の絶対値を低減し、液晶の
焼き付きを防ぐことができる。また、アクティブマトリ
クス基板側に絶縁膜４８４として遮光性樹脂膜を用いた
場合、対向基板側に遮光性樹脂膜を形成する工程が不要
になる。液晶表示装置の作製工程数は、絶縁膜４８４を
ゲート配線４６９上に形成しても、増えることはない。
また、絶縁膜４８４を液晶層の厚さと同等の厚さにし
て、柱状スペーサの役割をもたせてもよい。

【００３５】図１０〜１１のように、ゲート配線４６９
の表面を、絶縁膜４８５で覆っておくのみでもよい。絶
縁膜４８５を遮光性樹脂膜とすると、対向基板側に遮光
性樹脂膜を形成する工程が不要になる。図１０のよう
に、絶縁膜をゲート配線のエッジに対しせり出した形に
しても良い。

【００３６】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００３７】

【実施例】[実施例１]本実施例では同一基板上に画素部
と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する
方法について図４〜図６を用いて説明する。本実施例で
は、透過型の表示装置を形成することを特徴としてい
る。

【００３８】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板４００を用いる。なお、基板
４００としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００３９】次いで、基板４００上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜４０１を形成する。本実施例では下地膜
４０１として２層構造を用いるが、前記絶縁膜の単層膜
または２層以上積層させた構造を用いても良い。下地膜
４０１の一層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される
酸化窒化シリコン膜４０１ａを１０〜２００nm（好まし
くは５０〜１００nm）形成する。本実施例では、膜厚５
０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３
２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成し
た。次いで、下地膜４０１のニ層目としては、プラズマ
ＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして
成膜される酸化窒化シリコン膜４０１ｂを５０〜２００
ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成
する。本実施例では、膜厚１００ｎｍの酸化窒化シリコ
ン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）を形成した。

【００４０】次いで、下地膜上に半導体層４０２〜４０
６を形成する。半導体層４０２〜４０６は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜した後、
公知の結晶化処理（レーザー結晶化法、熱結晶化法、ま
たはニッケルなどの触媒を用いた熱結晶化法等）を行っ
て得られた結晶質半導体膜を所望の形状にパターニング
して形成する。この半導体層４０２〜４０６の厚さは２
５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形
成する。結晶質半導体膜の材料に限定はないが、好まし
くはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）
合金などで形成すると良い。本実施例では、プラズマＣ
ＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した
後、ニッケルを含む溶液を非晶質シリコン膜上に保持さ
せた。この非晶質シリコン膜に脱水素化（５００℃、１
時間）を行った後、熱結晶化（５５０℃、４時間）を行
い、さらに結晶化を改善するためのレーザーアニ―ル処
理を行って結晶質シリコン膜を形成した。そして、この
結晶質シリコン膜をフォトリソグラフィ法を用いたパタ
ーニング処理によって、半導体層４０２〜４０６を形成
した。

【００４１】また、半導体層４０２〜４０６を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行ってもよい。

【００４２】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３０Ｈｚとし、レーザーエネルギー密度を１００〜４０
０mJ/cm²(代表的には２００〜３００mJ/cm²)とする。ま
た、ＹＡＧレーザーを用いる場合にはその第２高調波を
用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエ
ネルギー密度を３００〜６００mJ/cm²(代表的には３５
０〜５００mJ/cm²)とすると良い。そして幅１００〜１
０００μｍ、例えば４００μｍで線状に集光したレーザ
ー光を基板全面に渡って照射し、この時の線状レーザー
光の重ね合わせ率（オーバーラップ率）を８０〜９８％
として行えばよい。

【００４３】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶
縁膜は酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。

【００４４】また、酸化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilica
te）とＯ₂とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm²で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。

【００４５】次いで、図４（Ａ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００４６】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリ
コン膜に代表される半導体膜を用いてもよい。また、Ａ
ｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜を
タンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜
で形成し、第２の導電膜をＷ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜
とする組み合わせとしてもよい。

【００４７】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。第
１のエッチング処理では第１及び第２のエッチング条件
で行う。本実施例では第１のエッチング条件として、Ｉ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズ
マ）エッチング法を用い、エッチング用ガスにＣＦ₄と
Ｃｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電
極に５００WのＲＦ（13.56MHz）電力を投入してプラズ
マを生成してエッチングを行った。ここでは、松下電器
産業（株）製のＩＣＰを用いたドライエッチング装置
（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試
料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投
入し、実質的に負の自己バイアス電圧を印加する。この
第１のエッチング条件によりＷ膜をエッチングして第１
の導電層の端部をテーパー形状とする。

【００４８】この後、レジストからなるマスク４１０〜
４１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００４９】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２２（第１の導
電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２
２ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２２で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００５０】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図４（Ｂ））ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜１００
ｋｅＶとして行う。本実施例ではドーズ量を１．５×１
０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとして行っ
た。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いた。この場合、導電層４
１７〜４２１がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に高濃度不純物領域４２３〜４２
７が形成される。高濃度不純物領域４２３〜４２７には
１×１０²⁰〜１×１０²¹atoms/cm ³の濃度範囲でｎ型を
付与する不純物元素を添加する。

【００５１】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的に
エッチングする。この時、第２のエッチング処理により
第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第
２の導電層４１７ａ〜４２２ａは、ほとんどエッチング
されず、第２の導電層４２８ａ〜４３３ａを形成する。
次いで、第２のドーピング処理を行って図４（Ｃ）の状
態を得る。ドーピングは第２の導電層４１７ａ〜４２２
ａを不純物元素に対するマスクとして用い、第１の導電
層のテーパー部下方の半導体層に不純物元素が添加され
るようにドーピングする。こうして、第１の導電層と重
なる不純物領域４３４〜４３８を形成する。この不純物
領域へ添加されたリン（Ｐ）の濃度は、第１の導電層の
テーパー部の膜厚に従って緩やかな濃度勾配を有してい
る。なお、第１の導電層のテーパー部と重なる半導体層
において、第１の導電層のテーパー部の端部から内側に
向かって若干、不純物濃度が低くなっているものの、ほ
ぼ同程度の濃度である。また、第１の不純物領域４２３
〜４２７にも不純物元素が添加され、不純物領域４３９
〜４４３を形成する。

【００５２】次いで、図５（Ａ）に示すように、レジス
トからなるマスクを除去せずに第３のエッチング処理を
行う。この第３のエッチング処理では第１の導電層のテ
ーパー部を部分的にエッチングして、半導体層と重なる
領域を縮小するために行われる。第３のエッチングは、
エッチングガスにＣＨＦ₃を用い、反応性イオンエッチ
ング法（ＲＩＥ法）を用いて行う。第３のエッチングに
より、第１の導電層４４４〜４４９が形成される。この
時、同時に絶縁膜４１６もエッチングされて、絶縁膜４
５０ａ〜ｄ、４５１が形成される。

【００５３】上記第３のエッチングによって、第１の導
電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領
域）４３４ａ〜４３８ａが形成される。なお、不純物領
域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電
層４４４〜４４８と重なったままである。

【００５４】このようにすることで、本実施例は、第１
の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ
領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１
の導電層４４４〜４４８と重ならない不純物領域（ＬＤ
Ｄ領域）４３４ａ〜４３８ａにおける不純物濃度との差
を小さくすることができ、信頼性を向上させることがで
きる。

【００５５】次いで、レジストからなるマスクを除去し
た後、図５（Ｂ）に示すように、新たにレジストからな
るマスク４５２〜４５４を形成して第３のドーピング処
理を行う。この第３のドーピング処理により、ｐチャネ
ル型ＴＦＴの活性層となる半導体層に前記一導電型とは
逆の導電型を付与する不純物元素が添加された不純物領
域４５５〜４６０を形成する。第２の導電層４２８ａ〜
４３２ａを不純物元素に対するマスクとして用い、ｐ型
を付与する不純物元素を添加して自己整合的に不純物領
域を形成する。本実施例では、不純物領域４５５〜４６
０はジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成
する。この第３のドーピング処理の際には、ｎチャネル
型ＴＦＴを形成する半導体層はレジストからなるマスク
４５２〜４５４で覆われている。第１のドーピング処理
及び第２のドーピング処理によって、不純物領域４５５
〜４６０にはそれぞれ異なる濃度でリンが添加されてい
るが、そのいずれの領域においてもｐ型を付与する不純
物元素の濃度を２×１０²⁰〜２×１０²¹atoms/cm³とな
るようにドーピング処理することにより、ｐチャネル型
ＴＦＴのソース領域およびドレイン領域として機能する
ために何ら問題は生じない。本実施例では、ｐチャネル
型ＴＦＴの活性層となる半導体層の一部が露呈している
ため、不純物元素（ボロン）を添加しやすい利点を有し
ている。

【００５６】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。

【００５７】次いで、レジストからなるマスク４５２〜
４５４を除去して第１の層間絶縁膜４６１を形成する。
この第１の層間絶縁膜４６１としては、プラズマＣＶＤ
法またはスパッタ法を用い、厚さを１００〜２００ｎｍ
としてシリコンを含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
シリコン膜を形成した。勿論、第１の層間絶縁膜４６１
は酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。

【００５８】次いで、図５（Ｃ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はファーネスアニール炉を
用いる熱アニール法で行う。熱アニール法としては、酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
５５０℃で行えばよく、本実施例では５５０℃、４時間
の熱処理で活性化処理を行った。なお、熱アニール法の
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。

【００５９】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域４３９、４４１、４４２、４
５５、４５８にゲッタリングされ、主にチャネル形成領
域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するＴＦＴは
オフ電流値が下がり、結晶性が良いことから高い電界効
果移動度が得られ、良好な特性を達成することができ
る。

【００６０】また、第１の層間絶縁膜を形成する前に活
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（シリコンを主成分とする絶縁膜、例えば
窒化珪素膜）を形成した後で活性化処理を行うことが好
ましい。

【００６１】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化（プラズ
マにより励起された水素を用いる）を行っても良い。

【００６２】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００６３】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成した。

【００６４】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）を形成し、さらにＴｉ膜または窒化チタン（Ｔｉ
Ｎ）膜を１００〜２００ｎｍの厚さで形成して３層構造
とする。

【００６５】また、画素部５０７においては、ドレイン
電極４７０、ゲート配線４６９、接続電極４６８を形成
する。（図６）この接続電極４６８によりソース配線
（４３３ｂと４４９の積層）は、画素ＴＦＴと電気的な
接続が形成される。また、ゲート配線４６９は、画素Ｔ
ＦＴのゲート電極と電気的な接続が形成される。また、
ドレイン電極４７０は、画素ＴＦＴのドレイン領域と電
気的な接続が形成される。さらに、容量接続電極４７１
は、保持容量を形成する一方の電極として機能する半導
体層と電気的な接続が形成される。

【００６６】その後、遮光性樹脂膜４７２を全面に形成
し、フォトマスクを用いたパターニング処理により、少
なくとも、ゲート配線４６９と重なるように、遮光性樹
脂膜は、設けられる。その後、透明導電膜を全面に形成
し、フォトマスクを用いたパターニング処理により、画
素電極４７３を、少なくとも、ドレイン電極４７０と接
続電極４７１と重なるように設けられる。

【００６７】透明導電膜の材料は、酸化インジウム（Ｉ
ｎ₂Ｏ₃）や酸化インジウム酸化スズ合金（Ｉｎ₂Ｏ₃―Ｓ
ｎＯ₂；ＩＴＯ膜）などをスパッタ法や真空蒸着法など
を用いて形成して用いることができる。このような材料
のエッチング処理は塩酸系の溶液により行う。しかし、
特にＩＴＯ膜のエッチングは残渣が発生しやすいので、
エッチング加工性を改善するために酸化インジウム酸化
亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）を用いても良い。酸化イ
ンジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に
対して熱安定性にも優れているので、ドレイン配線の端
面で、Ａｌ膜が画素電極と接触して腐蝕反応をすること
を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材
料であり、さらに可視光の透過率や導電率を高めるため
にガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇ
ａ）などを用いることができる。

【００６８】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００６９】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域６００、ゲート電極の一部を構成
する第１の導電層４４４と重なる低濃度不純物領域４３
４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する高濃度不純物領域４
３９を有している。このｎチャネル型ＴＦＴ５０１と電
極４６６で接続してＣＭＯＳ回路を形成するｐチャネル
型ＴＦＴ５０２にはチャネル形成領域６０１、ゲート電
極と重なる不純物領域４５７、ゲート電極の外側に形成
される不純物領域４５８、ソース領域またはドレイン領
域として機能する高濃度不純物領域４５５を有してい
る。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成
領域６０２、ゲート電極の一部を構成する第１の導電層
４４６と重なる低濃度不純物領域４３６ｂ（ＧＯＬＤ領
域）、ゲート電極の外側に形成される低濃度不純物領域
４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領
域として機能する高濃度不純物領域４４１を有してい
る。

【００７０】画素部の画素ＴＦＴ５０４にはチャネル形
成領域６０３、ゲート電極の一部を構成する第１の導電
層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ
領域）、ゲート電極の外側に形成される低濃度不純物領
域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン
領域として機能する高濃度不純物領域４４３を有してい
る。また、保持容量５０５の一方の電極として機能する
半導体層４５８〜４６０には、それぞれｐ型を付与する
不純物元素が添加されている。保持容量５０５は、絶縁
膜４５１を誘電体として、電極（４４８と４３２ｂの積
層）と、半導体層４５８〜４６０とで形成している。

【００７１】本実施例で作製するアクティブマトリクス
基板の画素部の上面図を図１に示す。なお、図６に対応
する部分には同じ符号を用いている。図６中の鎖線Ａ−
Ａ’は図１中の鎖線Ａ―Ａ’で切断した断面図に対応し
ている。また、図６中の鎖線Ｂ−Ｂ’は図１中の鎖線Ｂ
―Ｂ’で切断した断面図に対応している。図６中の鎖線
Ｃ−Ｃ’は図１中の鎖線Ｃ―Ｃ’で切断した断面図に対
応している。

【００７２】また、本実施例で示す工程に従えば、アク
ティブマトリクス基板の作製に必要なフォトマスクの数
を７枚とすることができ、対向基板に遮光性樹脂膜を形
成する工程が不要になる。

【００７３】[実施例２]本実施例では、実施例１で作製
したアクティブマトリクス基板から、透過型の液晶表示
装置を作製する工程を以下に説明する。説明には図２〜
図３を用いる。

【００７４】まず、実施例１に従い、図２の状態のアク
ティブマトリクス基板を得た後、図３のアクティブマト
リクス基板に形成された絶縁膜からなる遮光性樹脂膜４
７２と画素電極４７３上及び画素電極４７４上に配向膜
４７５を形成し、その後、ラビング処理を行う。なお、
本実施例では配向膜４７５を形成する前に、アクリル樹
脂膜等の有機樹脂膜をパターニングすることによって基
板間隔を保持するための柱状のスペーサ（図示しない）
を所望の位置に形成した。また、柱状のスペーサに代え
て、球状のスペーサを基板全面に散布してもよい。

【００７５】次いで、対向基板４７６を用意する。次い
で、対向基板４７６上に第一の着色層４７７、第二の着
色層４７８、平坦化膜４７９を形成する。図示はしてい
ないが、第三の着色層も対向基板４７６上に設けられて
いる。通常、遮光のために、対向基板側に遮光性樹脂膜
を設けるが、本実施例ではアクティブマトリクス基板に
遮光性樹脂膜を設けているので、対向基板側には遮光性
樹脂膜を設ける必要がない。

【００７６】次いで、平坦化膜４７９上に透明導電膜か
らなる対向電極４８０を少なくとも画素部に形成し、対
向基板の全面に配向膜４８１を形成し、ラビング処理を
施した。

【００７７】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材（図示
せず）で貼り合わせる。シール材にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料４８２を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料４８２には公知
の液晶材料を用いれば良い。このようにして図３に示す
透過型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、アクティブマトリクス基板及
び対向基板に偏光板（図示しない）を貼りつけた。そし
て、公知の技術を用いてＦＰＣを貼りつけた。

【００７８】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【００７９】また、本実施例では、アクティブマトリク
ス基板側に絶縁膜として遮光性樹脂膜を設けるので、対
向基板に遮光性樹脂膜を形成する工程が不要になる。結
果として、液晶表示装置の作製工程数を増やすことな
く、液晶の焼きつきや特性劣化を低減した液晶表示装置
を完成させることができる。

【００８０】なお、本実施例は、実施例１または実施例
３のいずれか一と自由に組み合わせることが可能であ
る。 [実施例３]本実施例では、実施例１で示したアクティブ
マトリクス基板のＴＦＴの半導体層を形成する結晶質半
導体層の他の作製方法について示す。本実施例では特開
平７−１３０６５２号公報で開示されている触媒元素を
用いる結晶化法を適用することもできる。以下に、その
場合の例を説明する。

【００８１】実施例１と同様にして、ガラス基板上に下
地膜、非晶質半導体層を２５〜８０nmの厚さで形成す
る。例えば、非晶質シリコン膜を５５nmの厚さで形成す
る。そして、重量換算で１０ｐｐｍの触媒元素を含む水
溶液をスピンコート法で塗布して触媒元素を含有する層
を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニ
ウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ
（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐ
ｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元
素を含有する層１７０は、スピンコート法の他にスパッ
タ法や真空蒸着法によって上記触媒元素の層を１〜５nm
の厚さに形成しても良い。

【００８２】そして、結晶化の工程では、まず４００〜
５００℃で１時間程度の熱処理を行い、非晶質シリコン
膜の含有水素量を５atom％以下にする。そして、ファー
ネスアニール炉を用い、窒素雰囲気中で５５０〜６００
℃で１〜８時間の熱アニールを行う。以上の工程により
結晶質シリコン膜から成る結晶質半導体層を得ることが
できる。

【００８３】このようにして作製された結晶質半導体層
から島状半導体層を作製すれば、実施例１と同様にして
アクティブマトリクス基板を完成させることができる。
しかし、結晶化の工程においてシリコンの結晶化を助長
する触媒元素を使用した場合、島状半導体層中には微量
（１×１０¹⁷〜１×１０¹⁹atoms/cm³程度）の触媒元素
が残留する。勿論、そのような状態でもＴＦＴを完成さ
せることが可能であるが、残留する触媒元素を少なくと
もチャネル形成領域から除去する方がより好ましかっ
た。この触媒元素を除去する手段の一つにリン（Ｐ）に
よるゲッタリング作用を利用する手段がある。

【００８４】この目的におけるリン（Ｐ）によるゲッタ
リング処理は、図５（Ｃ）で説明した活性化工程で同時
に行うことができる。ゲッタリングに必要なリン（Ｐ）
の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度で
よく、活性化工程の熱アニールにより、ｎチャネル型Ｔ
ＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から
触媒元素をその濃度でリン（Ｐ）を含有する不純物領域
へ偏析させることができる。その結果その不純物領域に
は１×１０¹⁷〜１×１０¹⁹atoms/cm³程度の触媒元素が
偏析した。このようにして作製したＴＦＴはオフ電流値
が下がり、結晶性が良いことから高い電界効果移動度が
得られ、良好な特性を達成することができる。

【００８５】[実施例４]本願発明を実施して形成された
画素部は様々な電気光学装置（アクティブマトリクス型
液晶ディスプレイ）に用いることができる。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
願発明を実施できる。

【００８６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１２、図１３及び図１４に示す。

【００８７】図１２（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。

【００８８】図１２（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。

【００８９】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。

【００９０】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。

【００９１】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。

【００９２】図１２（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２に適用することができる。

【００９３】図１３（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の信号制御回路に適用すること
ができる。

【００９４】図１３（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の信号制御回路に適用することができる。

【００９５】なお、図１３（Ｃ）は、図１３（Ａ）及び
図１３（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
形態は三板式の例を示したが、特に限定されず、例えば
単板式であってもよい。また、図１３（Ｃ）中において
矢印で示した光路に実施者が適宜、光学レンズや、偏光
機能を有するフィルムや、位相差を調節するためのフィ
ルム、ＩＲフィルム等の光学系を設けてもよい。

【００９６】また、図１３（Ｄ）は、図１３（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施形態では、光源光学系２８０１は、リフレク
ター２８１１、光源２８１２、レンズアレイ２８１３、
２８１４、偏光変換素子２８１５、集光レンズ２８１６
で構成される。なお、図１３（Ｄ）に示した光源光学系
は一例であって特に限定されない。例えば、光源光学系
に実施者が適宜、光学レンズや、偏光機能を有するフィ
ルムや、位相差を調節するフィルム、ＩＲフィルム等の
光学系を設けてもよい。

【００９７】ただし、図１３に示したプロジェクターに
おいては、透過型の液晶表示装置を用いた場合を示して
おり、反射型の液晶表示装置での適用例は図示していな
い。

【００９８】図１４（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を表示部２９０４に適用することが
できる。

【００９９】図１４（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２に適用することがで
きる。

【０１００】図１４（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１０１】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜３のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１０２】

【発明の効果】ゲート配線上に絶縁膜を設けることで、
ゲート配線が非選択の期間に液晶にかかるゲート電圧の
絶対値を減少させることができる。

【０１０３】さらに、本発明による液晶表示装置の作製
方法は、総マスク数及び工程数を増加させることなく、
液晶の焼き付きや特性劣化を低減した液晶表示装置を提
供することができる。

【図面の簡単な説明】

【図１】 本発明の液晶表示装置の上面図。

【図２】 本発明のアクティブマトリクス基板の断面
図。

【図３】 本発明の液晶表示装置の断面図。

【図４】 アクティブマトリクス基板の作製工程を示
す図。

【図５】 アクティブマトリクス基板の作製工程を示
す図。

【図６】 アクティブマトリクス基板の作製工程を示
す図。

【図７】 本発明の液晶表示装置の断面を示す簡略
図。

【図８】 本発明の液晶表示装置の断面図。

【図９】 本発明の液晶表示装置の断面を示す簡略
図。

【図１０】 本発明の液晶表示装置の断面図。

【図１１】 本発明の液晶表示装置の断面を示す簡略
図。

【図１２】 電子機器の一例を示す図。

【図１３】 電子機器の一例を示す図。

【図１４】 電子機器の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小山 潤 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H090 HA02 LA02 MA01 MA02 2H092 JA24 JA37 JA41 JB51 JB56 MA05 MA13 MA19 MA27 MA30 NA07 NA25 NA27 PA01 PA03 RA05 5F110 AA14 AA16 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE09 EE14 EE23 EE37 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL04 HL06 HL12 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 PP03 PP05 PP06 PP10 PP29 PP34 PP35 QQ04 QQ11 QQ24 QQ25 QQ28

Claims (9)

【特許請求の範囲】
1. 【請求項１】同一の絶縁表面にゲート配線と画素電極と
   が形成された半導体装置において、前記ゲート配線を選
   択的に覆う絶縁膜を有することを特徴とする半導体装
   置。
2. 【請求項２】同一の絶縁表面にゲート配線と画素電極と
   が形成された半導体装置において、前記ゲート配線を選
   択的に覆う絶縁膜を有し、前記画素電極の一部が前記絶
   縁膜と重なることを特徴とする半導体装置。
3. 【請求項３】一対の基板間に保持された液晶と、前記一
   対の基板の一方の基板には画素部が形成され、前記画素
   部において、同一の絶縁表面にゲート配線と画素電極と
   が形成され、前記ゲート配線を選択的に覆う絶縁膜を有
   することを特徴とする半導体装置。
4. 【請求項４】一対の基板間に保持された液晶と、前記一
   対の基板の一方の基板には画素部が形成され、前記画素
   部において、同一の絶縁表面にゲート配線と画素電極と
   が形成され、前記ゲート配線を選択的に覆う絶縁膜を有
   し、前記画素電極の一部が前記絶縁膜と重なることを特
   徴とする半導体装置。
5. 【請求項５】請求項１乃至４のいずれか一において、前
   記絶縁膜の比誘電率が４．５以下であることを特徴とす
   る半導体装置。
6. 【請求項６】請求項１乃至４のいずれか一において、前
   記絶縁膜が０．５μm〜５．０μmの厚さであることを特
   徴とする半導体装置。
7. 【請求項７】請求項１乃至４のいずれか一において、前
   記絶縁膜の光学濃度が２以上であることを特徴とする半
   導体装置。
8. 【請求項８】半導体層上に層間絶縁膜を形成し、 前記層間絶縁膜上にゲート配線を形成する半導体装置の
   作製方法において、 前記ゲート配線を選択的に覆うように絶縁膜を形成する
   第一の工程と、 前記絶縁膜及び前記層間絶縁膜上に透明導電膜を形成す
   る第二の工程と、 前記絶縁膜が露出するように、前記透明導電膜の一部を
   剥離する第三の工程とを少なくとも有する半導体装置の
   作製方法。
9. 【請求項９】半導体層上に層間絶縁膜を形成し、 前記層間絶縁膜上にゲート配線を形成する半導体装置の
   作製方法において、 前記ゲート配線を選択的に覆うように遮光性樹脂膜を形
   成する第一の工程と、 前記遮光性樹脂膜及び前記層間絶縁膜上に透明導電膜を
   形成する第二の工程と、 前記遮光性樹脂膜が露出するように、前記透明導電膜の
   一部を剥離する第三の工程とを少なくとも有する半導体
   装置の作製方法。