JP4916620B2 - 液晶表示装置及び電気光学装置 - Google Patents
液晶表示装置及び電気光学装置 Download PDFInfo
- Publication number
- JP4916620B2 JP4916620B2 JP2001138293A JP2001138293A JP4916620B2 JP 4916620 B2 JP4916620 B2 JP 4916620B2 JP 2001138293 A JP2001138293 A JP 2001138293A JP 2001138293 A JP2001138293 A JP 2001138293A JP 4916620 B2 JP4916620 B2 JP 4916620B2
- Authority
- JP
- Japan
- Prior art keywords
- colored layer
- film
- region
- liquid crystal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Optical Filters (AREA)
- Optical Elements Other Than Lenses (AREA)
Description
【０００１】
【発明の属する技術分野】
本明細書の発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその製造方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。本明細書では、電気光学装置は表示装置と同義語である。
【０００４】
液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
【０００６】
透過型の液晶表示装置は、バックライトを用い液晶の後方から光を発して、液晶の複屈折性や旋光性を利用して、光の通り具合を調整し表示を行っている。また、透過型の液晶表示装置は、モバイルコンピュータやビデオカメラ用の表示ディスプレイとしての需要がますます高まっている。
【０００７】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲート線とがそれぞれ形成されたアクティブマトリクス基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板に貼りつけられている。そして、アクティブマトリクス基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。
【０００８】
このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを覆う遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。遮光マスクは、画面をくっきりと見せるためのものである。この遮光マスクは、一般的に金属膜（クロム等）または黒色顔料を含有した有機膜で構成されている。このカラーフィルタは、画素に対応する位置に形成され、これにより画素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電極と一致する位置を指す。
【０００９】
【発明が解決しようとする課題】
カラーフィルタの遮光マスクとして金属膜を用いた従来の液晶表示装置では、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、環境を配慮して非クロム系材料が注目されている。さらに、カラーフィルタの遮光マスクとして黒色顔料を含有した有機膜を用いた場合には、製造工程が増加するという問題が生じていた。
【００１０】
【課題を解決するための手段】
本発明は、遮光マスク（ブラックマトリクス）を用いることなく、ＴＦＴ及び画素間を遮光する画素構造を特徴としている。遮光する手段の一つとして、対向基板上に遮光部として２層の着色層を積層した膜（赤色の着色層と青色の着色層との積層膜）を素子基板のＴＦＴと重なるよう形成することを特徴としている。
【００１１】
本明細書では、「赤色の着色層」とは、着色層に照射された光の一部を吸収し、赤色の光を抽出するものである。また、同様に「青色の着色層」とは、着色層に照射された光の一部を吸収し、青色の光を抽出するものであり、「緑色の着色層」とは、着色層に照射された光の一部を吸収し、緑色の光を抽出するものである。
【００１２】
本明細書で開示する発明の構成は、
ＴＦＴと、
第１の着色層と第２の着色層の積層からなる遮光部を有し、
前記遮光部は、少なくとも前記ＴＦＴのチャネル形成領域と重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。
【００１３】
また、他の発明の構成は、
複数の画素電極と、
第１の着色層と第２の着色層の積層からなる遮光部を有し、
前記遮光部は、任意の画素電極と、該画素電極と隣り合う画素電極との間に重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。
【００１４】
また、上記各構成において、前記第１の着色層は青色であることを特徴としている。また、前記第２の着色層は赤色である。
【００１５】
前記遮光部は、スイッチング素子が形成された基板に設けられていることを特徴とする電気光学装置である。
【００１６】
また、上記各構成において、前記遮光部は、対向基板に設けられている。
【００１７】
また、上記各構成において、前記電気光学装置は、画素電極が透明導電膜からなる透過型の液晶表示装置であることを特徴とする電気光学装置である。
【００１８】
【発明の実施の形態】
本明細書の発明の実施形態について、以下に説明する。
【００１９】
図１に本発明の構成を示す。ここでは透過型の液晶表示装置を例にとり、以下に説明する。
【００２０】
図１（Ａ）は、適宜、３色の着色層１１〜１３を形成して、遮光部１５及び画素開口部１７〜１９を構成した一例を示している。一般に、着色層は顔料を分散した有機感光材料からなるカラーレジストを用いて形成される。
【００２１】
遮光部１５は、画素と該画素に近接した各画素の間隙を遮光するように形成する。従って、入射光は遮光部１５により吸収され観察者には、ほぼ黒色として認識される。また、遮光部１５は、素子基板の画素ＴＦＴと重なるよう形成され、画素ＴＦＴを外部の光から遮断する役目を果たしている。
【００２２】
遮光部１５は、青色の着色層１１と赤色の着色層１２とを積層して形成する。青色の着色層は、着色層（Ｂ）１１および遮光部１５（Ｒ+Ｂ）に同時にパターニングする。また、赤色の着色層は、着色層（Ｒ）１２および遮光部１５（Ｒ+Ｂ）に同時にパターニングする。
【００２３】
なお、図１（Ｂ）は、図１（Ａ）中における遮光部及び画素開口部を鎖線（Ａ１−Ａ１’）で切断した断面構造を示している。図１（Ｂ）は対向基板１０上に着色層（Ｇ）１３を形成した後、着色層（Ｂ）１１と着色層（Ｒ）１２とを積層することにより、遮光部１５（Ｒ＋Ｂ）と画素開口部（Ｂ）１７と画素開口部（Ｒ）１８と画素開口部（Ｇ）１９とを形成した例である。よって、図１（Ｃ）では、対向基板１０上に着色層（Ｂ）１１が形成された後、着色層（Ｒ）１２が形成される。さらに、平坦化膜１４で着色層を覆っている。
【００２４】
また、青色の着色層（Ｂ）１１と赤色の着色層（Ｒ）１２との積層膜（遮光部１５）について、それぞれの透過率をある測定条件（白色光源（Ｄ６５）、視野角２°、対物レンズ５倍）で測定した。その測定結果を表１に示す。
【００２５】
【表１】
【００２６】
また、表１をグラフにしたものが図３である。
【００２７】
表１及び図３で示されるように、Ｒ＋Ｂ（遮光部１５に相当）は可視光領域（４００〜７００ｎｍの波長域）で７％以下の透過率となり、十分に遮光マスクとして機能する。
【００２８】
また、着色層を３層重ねれば遮光性は増すが、３層重ねた分、凹凸が大きくなるため、基板の平坦性が失われ、液晶層に乱れが生じてしまう。特に、強誘電性液晶のように、下地の平坦性が配向の影響を及ぼす液晶材料には重要な問題である。しかし、本発明のように着色層を２層重ねる程度であれば、基板の平坦性に液晶層にもほとんど影響ないレベルである。
【００２９】
このように本発明では２層の着色層からなる積層膜（Ｒ＋Ｂ）で遮光マスクを形成することを特徴としている。結果として、ブラックマトリクスを形成する工程を省略することができ、工程数が低減した。
【００３０】
ただし、図１（Ｂ）〜図１（Ｃ）に示した断面図は一例であって、特に限定されず、例えば、図２（Ｂ）〜図２（Ｃ）に示す構造を取ってもよい。図２（Ｂ）は対向基板２０上に着色層（Ｇ）２３を形成した後、着色層（Ｒ）２２と着色層（Ｂ）２１とを積層することにより、遮光部２５（Ｒ＋Ｂ）と画素開口部（Ｂ）２７と画素開口部（Ｒ）２８と画素開口部（Ｇ）２９とを形成した例である。よって、図２（Ｃ）では、対向基板２０上に着色層（Ｒ）２２が形成された後、着色層（Ｂ）２１が積層され、遮光部(Ｂ+Ｒ) ２５が形成される。さらに、平坦化膜２４で着色層を覆っている。
【００３１】
また、画素電極間における配線と画素電極と着色層との位置関係を図４に示す。図４（Ａ）は、図１に対応している。図４（Ａ）は、画素電極５１と画素電極５２との間を遮光するように、ソース配線５０上方で着色層（Ｂ）５８の端部と一部が重なるように着色層（Ｒ）５９を形成している例である。着色層（Ｂ）５８と着色層（Ｒ）５９との重なり部がソース配線５０の上方に設けられればよい。なお、図４（Ａ）中において５３と５５は配向膜、５４は液晶、５６は対向電極、５７は平坦化膜である。
【００３２】
図４（Ｂ）に示すような構造としてもよい。図４（Ｂ）は、図２に対応している。図４（Ｂ）は、画素電極６１と画素電極６２との間を遮光するように、ソース配線６０上方で着色層（Ｒ）６９の端部と一部が重なるように着色層（Ｂ）６８を形成している例である。
【００３３】
なお、図４（Ａ）（Ｂ）に示した例に限定されることなく、２層の着色層のパターニングにより形成される遮光部（重ね合わせ部）を拡大して、ソース配線の周辺部にも遮光部を設けてもよい。この遮光部を用いることにより、ソースライン反転駆動時に生じる光漏れが隠され、コントラストが向上する。
【００３４】
また、画素開口部１７〜１９を通過した光は、単層の着色層１１〜１３によりそれぞれ対応する色に着色されて観測者に認識される。なお、図１（Ｂ）は、図１（Ａ）中における画素開口部を鎖線（Ａ１−Ａ１’）で切断した断面構造を示している。図１（Ｃ）に示すように、対向基板１０上に単層の着色層１１〜１２が順次形成されており、さらに、これらの着色層１１〜１２を覆う平坦化膜１４が形成されている。
【００３５】
画素開口部においては、図１７に示した従来の単層の透過率の結果のように、青色の着色層は４５０ｎｍ付近で８５％を越える透過率を示している。また、緑色の着色層は５３０ｎｍ付近で８０％を越える透過率を示している。また、赤色の着色層は６００〜８００ｎｍで９０％を越える透過率を示している。
【００３６】
ここでは透過型の液晶表示装置の例であるので、画素開口部１７〜１９に入射した光は、画素電極と液晶層とを通過して、単層の着色層１１〜１３をそれぞれ通過した後、それぞれの色の光が抽出され、観察者に認識される。
【００３７】
また、着色層１１〜１３には、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを用いることができる。
【００３８】
以上の構成でなる本明細書の発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３９】
【実施例】
［実施例１］
以下、本発明の一実施例をアクティブマトリクス型液晶表示装置に用いる対向基板の製造を例にとって説明する。図１は本発明に従って形成された着色層を備えた対向基板を模式的に示す図である。
【００４０】
まず、透光性を有する対向基板１０にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用意する。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００４１】
次いで、対向基板１０上に有機感光材料（ＣＲＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示すように格子状にパターニングして緑色の着色層（Ｇ）１３を形成する。なお、緑色の着色層（Ｇ）１３については、この領域が緑色の画素開口部１９となる。
【００４２】
次いで、所定の位置に有機感光材料（ＣＧＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示すようにパターニングして青色の着色層（Ｂ）１１を所定の位置に形成する。
【００４３】
次いで、所定の位置に有機感光材料（ＣＭ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示した形状にパターニングして青色の着色層（Ｂ）１１を形成する。図１に示すように、この青色の着色層（Ｂ）１１が、赤色の着色層（Ｒ）１２と一部重なり遮光部１５を形成する。この遮光部１５が少なくとも、画素TFT及び、ゲート配線（図示は省略）、ソース配線（図示は省略）と重なるようにマスクの設計が行わている。一方、図１（Ｂ）に示すように、青色の着色層（Ｂ）１１のうち、赤色の着色層（Ｒ）１２と重なっていない領域が青色の画素開口部（Ｂ）１７となる。また、赤色の着色層（Ｒ）１２のうち、青色の着色層（Ｂ）１１と重なっていない領域が赤色の画素開口部（Ｒ）１８となる。
【００４４】
なお、遮光部１５は、ＴＦＴが設けられた素子基板と貼り合わせた時にＴＦＴのチャネル形成領域と重なるように形成する。
【００４５】
こうして３回のフォトリソグラフィ法で画素開口部１７〜１９と、遮光部１５とを形成することができる。
【００４６】
次いで、各着色層を覆う平坦化膜１４を形成する。着色層が単層である領域と着色層が２層重なっている領域とで１〜１．５μｍ程度の段差が生じるため、この平坦化膜１４としては１μｍ以上、好ましくは２μｍの膜厚を必要とする。この平坦化膜１４としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。
【００４７】
なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターニングして各着色層１１〜１３を形成したが、特に上記製造方法に限定されないことは言うまでもない。
【００４８】
この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶材料を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。
【００４９】
こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。
【００５０】
［実施例２］
実施例１では、緑色の着色層（Ｇ）１３、青色の着色層（Ｂ）１１、赤色の着色層（Ｒ）１２と順次形成した例を示したが、本実施例は実施例１と異なる順序で着色層を形成する例を以下に示す。
【００５１】
図２（Ａ）は、まず、着色層（Ｇ）２３を形成し、着色層（Ｒ）２２と着色層（Ｂ）２１とを積層した例である。なお、図２（Ｂ）は図２（Ａ）中の鎖線Ａ３−Ａ３’で切断した断面図に対応し、図２（Ｃ）は図２（Ａ）中の鎖線Ａ４−Ａ４’で切断した断面図に対応している。
【００５２】
対向基板２０には実施例１で用いた基板を使用する。
【００５３】
まず、対向基板２０上に有機感光材料（ＣＲＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示すように格子状にパターニングして緑色の着色層（Ｒ）２３を形成する。なお、緑色の着色層（Ｇ）２３については、この領域が緑色の画素開口部２９となる。
【００５４】
次いで、所定の位置に有機感光材料（ＣＧＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示すようにパターニングして赤色の着色層（Ｒ）２２を所定の位置に形成する。
【００５５】
次いで、所定の位置に有機感光材料（ＣＭ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示した形状にパターニングして青色の着色層（Ｂ）２１を形成する。図２（Ｂ）及び図２（Ａ）に示すように、この赤色の着色層（Ｒ）２２は、青色の着色層（Ｂ）２１と一部重なり遮光部２５を形成する。一方、図２（Ｂ）に示すように、青色の着色層（Ｂ）２１のうち、赤色の着色層（Ｒ）２２と重なっていない領域が青色の画素開口部（Ｂ）２７となる。また、赤色の着色層（Ｒ）２２のうち、青色の着色層（Ｒ）２１と重なっていない領域が赤色の画素開口部（Ｒ）２８となる。
【００５６】
なお、遮光部２５は、ＴＦＴが設けられたアクティブマトリクス基板と貼り合わせた時にＴＦＴのチャネル形成領域と重なるように形成する。
【００５７】
こうして３回のフォトリソグラフィ法で画素開口部２７〜２９と、遮光部２５とを形成することができる。
【００５８】
次いで、各着色層を覆う平坦化膜２４を形成する。着色層が単層である領域と着色層が２層重なっている領域とで１〜１．５μｍ程度の段差が生じるため、この平坦化膜２４としては１μｍ以上、好ましくは２μｍの膜厚を必要とする。この平坦化膜２４としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。
【００５９】
なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターニングして各着色層２１〜２３を形成したが、特に上記製造方法に限定されないことは言うまでもない。
【００６０】
この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。
【００６１】
こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。
【００６２】
[実施例３]
本実施例ではアクティブマトリクス基板の製造方法について図５〜図１１を用いて説明する。
【００６３】
本実施例では実施例１または実施例２で得られた対向基板と貼り合わせるアクティブマトリクス基板（素子基板とも言う）を製造する方法について説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に製造する方法について詳細に説明する。
【００６４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。透明性を有する基板であれば特に限定されない。
【００６５】
次いで、図５（Ａ）に示すように、基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００６６】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層４０２〜４０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００６７】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００６８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００６９】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００７０】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７１】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に六フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７２】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７４】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７５】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００７６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図５（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２７が形成される。高濃度不純物領域４２３〜４２７には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００７７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う（図５（Ｃ））。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図５（Ｃ）の状態を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。この不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、第１の不純物領域４２３〜４２７にも不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【００７８】
次いで、レジストからなるマスクを除去せずに、図６（Ａ）のように第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜ｄ、４５１が形成される。
【００７９】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【００８０】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
【００８１】
次いで、図６（Ｂ）のようにレジストからなるマスクを除去した後、新たにレジストからなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５５〜４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００８２】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００８３】
次いで、レジストからなるマスク４５２〜４５４を除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００８４】
次いで、図６（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８５】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８６】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００８７】
また、上記活性化処理後での画素部における上面図を図７に示す。なお、図５及び図６に対応する部分には同じ符号を用いている。図６中の鎖線Ｃ−Ｃ’は図７中の鎖線Ｃ―Ｃ’で切断した断面図に対応している。また、図６中の鎖線Ｄ−Ｄ’は図７中の鎖線Ｄ―Ｄ’で切断した断面図に対応している。
【００８８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８９】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００９０】
有機樹脂からなる第２の層間絶縁膜４６２、各半導体層に接続される配線４６３〜４７１、４７９を形成し、その後、フォトマスクを用いたパターニング処理により、透明導電膜４７２を全面に形成し、図８の状態を得ることができる。
【００９１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ膜）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯ膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に対して熱安定性にも優れているので、ドレイン配線と容量接続配線にＡｌを用いても、表面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００９２】
以上の様にして、ｎチャネル型ＴＦＴ３０１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保持容量３０５とを有する画素部３０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００９３】
駆動回路３０６のｎチャネル型ＴＦＴ３０１はチャネル形成領域４７２、ゲート電極を形成する第２の形状の導電層４２８と重なる不純物領域４３４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３４ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４３９を有している。ｐチャネル型ＴＦＴ３０２にはチャネル形成領域４７３、ゲート電極を形成する第２の形状の導電層４２９と重なる不純物領域４５７、ゲート電極の外側に形成される不純物領域４５６、ソース領域またはドレイン領域として機能する不純物領域４５５を有している。ｎチャネル型ＴＦＴ３０３にはチャネル形成領域４７４、ゲート電極を形成する第２の形状の導電層４３０と重なる不純物領域４３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３６ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４４１を有している。
【００９４】
画素部の画素ＴＦＴ３０４にはチャネル形成領域４７５、ゲート電極を形成する第２の形状の導電層４３１と重なる不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４４２を有している。また、保持容量３０５の一方の電極として機能する半導体層４５８〜４６０には不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量３０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、電極４３２ｂ，４４８と、半導体層４５８〜４６０とで形成している。
【００９５】
本実施例で製造するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図５〜図８に対応する部分には同じ符号を用いている。図９中の鎖線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９６】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす電極４３１ｂ，４４７とゲート配線４７０とを異なる層に形成し、ゲート配線４７０で半導体層を遮光することを特徴としている。
【００９７】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように形成する。
【００９８】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の製造に必要なフォトマスクの数を６枚（半導体層パターンマスク、第１配線パターンマスク（電極４３１ｂ，４４７、電極４３２ｂ，４４８、ソース配線４３３ｂ，４４９を含む）、ｐ型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（接続電極４６７、接続電極４６９、ゲート配線４７０、接続電極４７１、接続電極４７９を含む）、画素電極パターンマスク）とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００９９】
また、本実施例で製造したアクティブマトリクス基板を用いて実施例１、実施例２、実施例４〜８の工程に従えば、液晶表示装置が得られる。
【０１００】
[実施例４]
本実施例では、実施例３で製造したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を製造する工程を以下に説明する。説明には図１０を用いる。
【０１０１】
まず、実施例３に従い、図８の状態のアクティブマトリクス基板を得た後、図９に示すようにアクティブマトリクス基板上に配向膜１０１を形成し配向処理を行う。なお、本実施例では配向膜１０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ１０２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０２】
次いで、対向基板１０３を用意する。対向基板１０３上に第１の着色層１０４、第２の着色層１０５、平坦化膜１０６を形成した。実施例１に従い、第１の着色層１０４として着色層（Ｂ）、第２の着色層１０５として着色層（Ｒ）を用いた。第１の着色層１０４と第２の着色層１０５とを一部重ねて、遮光部を形成した。
【０１０３】
次いで、対向電極１０７を画素部に形成し、対向基板の全面に配向膜１０８を形成し、配向処理を施した。
【０１０４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１０９で貼り合わせる。シール剤１０９にはフィラーが混入されていて、このフィラーと柱状スペーサ１０２によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層１１０を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０５】
本実施例では、実施例３に示す基板を用いている。従って、実施例３の画素部の上面図を示す図９では、少なくともゲート配線４７０と画素電極４７２の間隙（ゲート配線４７０と接続電極４６９の間隙と、接続電極４７９とゲート配線４７０の間隙と、画素電極４７２と接続電極４６９の間隙とを含む）、ソース配線４３３ｂ，４４９と半導体層４７４の間隙（ゲート配線４７０とソース配線４３３ｂ，４４９の間隙を含む）と、ソース配線４７３と半導体層４７４の間隙とを遮光する必要がある。本実施例では、それらの遮光すべき位置に遮光部が重なるように対向基板を貼り合わせた。
【０１０６】
なお、図１１に完成した液晶表示装置の画素部の一部を示す簡略図を示す。図１１では、鎖線で示した画素電極４７２上に着色層（Ｒ）１２が重なるように形成されている。なお、図１１において、図１（Ａ）に対応する部分は同じ符号を用いた。また、画素電極４７２と隣り合う画素電極４７５との間は、遮光部１５で遮光されている。この遮光部１５は着色層（Ｂ）１１と着色層（Ｒ）１２とを重ねて形成されている。また、この遮光部１５は隣りの画素（Ｇ）の画素ＴＦＴも遮光している。同時に、ソース配線４３３ｂ，４４９も重なる着色層（Ｂ）１１と着色層（Ｒ）１２とが重なるようにパターニングを行い、遮光部１５が形成されている。
【０１０７】
このように、ブラックマスクを形成することなく、各画素間の隙間を遮光部１５で遮光することによって工程数の低減を可能とした。
【０１０８】
本実施例では、第１の着色層１０４として着色層（Ｂ）、第２の着色層１０５として着色層（Ｒ）を用いたが、第１の着色層１０４として着色層（Ｒ）、第２の着色層１０５として着色層（Ｂ）を用いてもよい。
【０１０９】
[実施例５]
実施例４を用いて得られたアクティブマトリクス型液晶表示装置（図１０）の構成を図１２の上面図を用いて説明する。なお、図１０と対応する部分には同じ符号を用いた。
【０１１０】
図１２で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２０３、外部入力端子と各回路の入力部までを接続する配線２０４などが形成されたアクティブマトリクス基板２０１と、着色層などが形成された対向基板２０２とがシール剤１０８を介して貼り合わされている。
【０１１１】
ゲート配線側駆動回路２０５とソース配線側駆動回路２０６の上面には対向基板側に赤色のカラーフィルタまたは赤色と青色の着色層を積層させた遮光部２０７が形成されている。また、画素部３０７上の対向基板側に形成された着色層２０８は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【０１１２】
図１３（Ａ）は、図１２で示す外部入力端子２０３のＥ−Ｅ'線に対する断面図を示している。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を低減し、断線による不良を防止するために配線２０９によって層間絶縁膜２１０を介してゲート配線と同じ層で形成される配線２１１と接続する。配線２０９上には実施例４中の透明導電膜のパターニングよって形成された透明導電膜２１７が設けられている。
【０１１３】
また、外部入力端子にはベースフィルム２１２と配線２１３から成るＦＰＣが異方性導電性樹脂２１４で貼り合わされている。さらに補強板２１５で機械的強度を高めている。
【０１１４】
図１３（Ｂ）はその詳細図を示し、図１３（Ａ）で示す外部入力端子の断面図を示している。アクティブマトリクス基板側に設けられる外部入力端子が第１の電極及びソース配線と同じ層で形成される配線２１１と、画素電極と同じ層で形成される配線２０９とから形成されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみで形成しても良い。例えば、第１の電極及びソース配線と同じ層で形成される配線２１１で形成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。配線２０９は、Ｔｉ膜２０９ａ、合金膜（ＡｌとＴｉとの合金膜）２０９ｂ、Ｔｉ膜２０９ｃの３層構造で形成されている。さらに、Ｔｉ膜２０９ａ上には、電気伝導性を高めるために透明導電膜２１７が設けられている。ＦＰＣはベースフィルム２１２と配線２１３から形成され、この配線２１３と透明導電膜２１７とは、熱硬化型の接着剤２１４とその中に分散している導電性粒子２１６とから成る異方性導電性接着剤で貼り合わされ、電気的な接続構造を形成している。
【０１１５】
以上のようにして製造されるアクティブマトリクス型の液晶表示装置は各種電子機器の表示部として用いることができる。
【０１１６】
[実施例６]
アクティブマトリクス型液晶表示装置の他の例の構成を図１４の断面図を用いて説明する。
【０１１７】
アクティブマトリクス基板８００は、ゲート配線８０１と、ソース配線８０２と電気的に接続した接続配線８０３とが層間絶縁膜８０４上、すなわち、同一の層にあることを特徴とする。また、アクティブマトリクス基板８００は、ゲート電極８０５及びソース配線８０２をタングステンで同時に形成し、ゲート配線８０１及び接続配線８０３をアルミニウムで同時に製造されている。さらに、アクティブマトリクス基板８００は、ｐチャネル型ＴＦＴ５０１、ｎチャネル型ＴＦＴ５０２、ｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成している。
【０１１８】
駆動回路５０１のｐチャネル型ＴＦＴ５０１にはチャネル形成領域８０６、高濃度ｐ型不純物領域からなるソース領域８０７、ドレイン領域８０８を有したシングルドレインの構造が形成されている。第１のｎチャネル型ＴＦＴ５０２は、島状半導体層にチャネル形成領域８０９、ＬＤＤ領域８１０、ドレイン領域８１１、ソース領域８１２を有している。駆動回路５０６の第２のｎチャネル型ＴＦＴ５０３は、島状半導体層にチャネル形成領域８１３、ゲート電極８１４と一部が重なるＬＤＤ領域８１５を有している。画素ＴＦＴ５０４には、島状半導体層にチャネル形成領域８１６、ＬＤＤ領域８１７、ソースまたはドレイン領域８１８が形成されており、このソースまたはドレイン領域８１８が画素電極８２０と電気的な接続を形成する。また、保持容量５０５は、画素電極８２０と不純物領域８１９と電気的な接続を形成する。
【０１１９】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板８００と呼ぶ。
【０１２０】
次いで、アクティブマトリクス基板８００上に配向膜８２１を形成し配向処理を行う。なお、本実施例では配向膜８２１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ８２２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２１】
次いで、対向基板８２３を用意する。対向基板８２３上に第１の着色層８２４、第２の着色層８２５、平坦化膜８２６を形成する。実施例１に従い、第１の着色層８２４として着色層（Ｂ）、第２の着色層８２５として着色層（Ｒ）を用いる。第１の着色層８２４と第２の着色層８２５とを一部重ねて、遮光部を形成する。画素電極上方以外の領域には、第１の着色層８２４と第２の着色層８２５とを一部重ねて、遮光部を形成する。
【０１２２】
次いで、対向電極８２７を画素部に形成し、対向基板の全面に配向膜８２８を形成し、配向処理を施す。
【０１２３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤８２９で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層８３０を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１２４】
このようにして、図１４に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２５】
[実施例７]
本実施例では、逆スタガ型ＴＦＴを有する液晶表示装置について図１５を用いて説明する。
【０１２６】
基板表面上に画素ＴＦＴのゲート電極９０１が形成され、第１の絶縁層９０２及び第２の絶縁層９０３を介して半導体層が形成されている。ソース配線９０４は、ゲート電極９０１と同じ基板表面上に形成されている。ゲート配線９０５と接続配線（接続電極）９０６は、半導体層上に形成された第４の絶縁層（平坦膜）９０７の上に形成されている。そして、ゲート配線９０５及び接続配線（接続電極）９０８は、それぞれコンタクトホールを介してゲート電極９０１及び半導体層と接続している。また、ソース配線９０４と半導体層は、ゲート配線９０５と同じ層に形成された接続配線９０６により接続されている。さらに、保護膜９０９（第３の絶縁層）が形成されている。
【０１２７】
同一の基板上にｐチャネル型ＴＦＴ６０１とｎチャネル型ＴＦＴ６０２を有する駆動回路６０５と、画素ＴＦＴ６０３と保持容量６０４を有する画素部６０６が形成されている。駆動回路６０５のｐチャネル型ＴＦＴ６０１には、チャネル形成領域９１０、ソースまたはドレイン領域９１１が形成されている。ｎチャネル型ＴＦＴ６０２には、チャネル形成領域９１２、ＬＤＤ領域９１３、ソースまたはドレイン領域９１４が形成されている。画素部６０６の画素ＴＦＴ６０３には、マルチゲート構造であり、チャネル形成領域９１５、ソースまたはドレイン領域９１６、ＬＤＤ領域９１７、ソースまたはドレイン領域９２０が形成されている。保持容量６０４は、容量配線９１８と半導体層９１９とその間に形成される第３の絶縁層９０９及び第４の絶縁層９０７とから形成されている。
【０１２８】
ソースまたはドレイン領域９２０は、画素電極９２１と電気的な接続が形成される。また、画素電極９２１は、保持容量６０４の半導体層９１９と接続している。
【０１２９】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板９００と呼ぶ。
【０１３０】
次いで、アクティブマトリクス基板９００上に配向膜９２２を形成し配向処理を行う。なお、本実施例では配向膜９２２を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ９２３を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１３１】
次いで、対向基板９２４を用意する。対向基板９２４上に第１の着色層９２５、第２の着色層９２６、平坦化膜９２７を形成する。実施例１に従い、第１の着色層９２５として着色層（Ｂ）、第２の着色層９２６として着色層（Ｒ）を用いる。画素電極上方には、第１の着色層９２５が形成されている。画素電極９２１上方以外の領域には、第１の着色層９２５と第２の着色層９２６とを一部重ねて、遮光部を形成する。
【０１３２】
次いで、対向電極９２８を画素部に形成し、対向基板の全面に配向膜９２９を形成し、配向処理を施す。
【０１３３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤９３０で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層９３１を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１３４】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【０１３５】
[実施例８]
本実施例では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用した液晶表示装置の製造方法について図１６を用いて説明する。このＴＦＴは、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行うことを特徴としている。
【０１３６】
本実施例で用いるアクティブマトリクス基板１０００の構成は、絶縁表面上に形成されたゲート配線１００１と、ゲート配線１００１上に形成された絶縁膜１００２と、絶縁膜１００２上に形成された非晶質半導体膜１００３と、非晶質半導体膜１００３上に形成されたソース領域１００４及びドレイン領域１００５と、ソース領域１００４またはドレイン領域１００５上に形成されたソース配線１００６または電極（ドレイン電極）１００７と、電極１００７上に形成された画素電極１００８とを有し、ドレイン領域１００５またはソース領域１００４の一つの端面は、非晶質半導体膜１００３の端面及び電極１００７の端面と概略一致することを特徴としている。７００、７０１は、それぞれ、画素ＴＦＴ部、容量部を示している。
【０１３７】
次いで、アクティブマトリクス基板１０００上に配向膜１００９を形成し配向処理を行う。なお、本実施例では図示していないが、配向膜１００９上に柱状のスペーサや球状のスペーサを形成してもよい。
【０１３８】
次いで、対向基板１０１０を用意する。対向基板１０１０上に第１の着色層１０１１、第２の着色層１０１２、平坦化膜１０１３を形成する。実施例１に従い、第１の着色層１０１１として着色層（Ｂ）、第２の着色層１０１２として着色層（Ｒ）を用いる。第１の着色層１０１１と第２の着色層１０１２とを一部重ねて、遮光部を形成する。
【０１３９】
次いで、対向電極１０１４を形成し、対向基板１０１０の全面に配向膜１０１５を形成し、配向処理を施す。
【０１４０】
そして、画素ＴＦＴ部７００と容量部７０１が形成されたアクティブマトリクス基板１０００と対向基板１０１０とをシール剤（図示しない）で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層１０１６を形成する。次いで、封止剤（図示せず）によって封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１４１】
次に、端子部の入力端子１０１７にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１０１８に銅配線１０１９が形成されていて、異方性導電性接着剤で入力端子を覆う透明導電膜と接続する。異方性導電性接着剤は接着剤１０２０と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１０２１により構成され、この粒子１０２１が入力端子１０１７上の透明導電膜と銅配線１０１９とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１０２２を設ける。このようにして、図１６に示すようなアクティブマトリクス型液晶表示装置が完成する。
【０１４２】
アクティブマトリクス型液晶表示装置は、ソース配線１００６は画素電極と同じ材料である導電膜１０２３で覆い、基板全体を外部の静電気等から保護する構造とする。また、この導電膜１０２３を用いて画素ＴＦＴ部７００以外の領域に保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
[実施例９]
上記各実施例１乃至８のいずれか一項を実施して形成されたＴＦＴは様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本明細書の発明を実施できる。
【０１４３】
その様な電子機器としては、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ＤＶＤプレーヤー（電子遊技機器）、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、カーナビゲーション、カーステレオ、デジタルカメラなどが挙げられる。それらの一例を図１８及び図１９に示す。
【０１４４】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明は表示部２００３に適用することができる。
【０１４５】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明は表示部２１０２に適用することができる。
【０１４６】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用することができる。
【０１４７】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１４８】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１４９】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明は表示部２５０２に適用することができる。
【０１５０】
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明は表示部２９０４に適用することができる。
【０１５１】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、表示部３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、表示部３００３に適用することができる。
【０１５２】
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１５３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５４】
【発明の効果】
本発明では２層の着色層からなる積層膜（Ｒ＋Ｂ）で遮光部を形成する。結果として、ブラックマトリクスを形成する工程を省略することができる。
【図面の簡単な説明】
【図１】 着色層の配置を示す上面図及び断面図。
【図２】 着色層の配置を示す上面図及び断面図。
【図３】 積層した着色層の透過率を示す図。
【図４】 配線と着色層の重なりを示す図。
【図５】 ＡＭ（アクティブマトリクス型）−ＬＣＤの製造工程を示す図。
【図６】 ＡＭ−ＬＣＤの製造工程を示す図。
【図７】 画素の上面図を示す図。
【図８】 ＡＭ−ＬＣＤの製造工程を示す図。
【図９】 画素の上面図を示す図。
【図１０】 アクティブマトリクス型液晶表示装置の断面図。
【図１１】 着色層の配置を示す図。
【図１２】 ＡＭ−ＬＣＤの外観を示す図。
【図１３】 ＡＭ−ＬＣＤの端子部を示す図。
【図１４】 アクティブマトリクス型液晶表示装置の断面図。
【図１５】 アクティブマトリクス型液晶表示装置の断面図。
【図１６】 アクティブマトリクス型液晶表示装置の断面図。
【図１７】 着色層の単層での透過率を示す図。
【図１８】 電子機器の一例を示す図。
【図１９】 電子機器の一例を示す図。
【発明の属する技術分野】
本明細書の発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその製造方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（以下、ＴＦＴと呼ぶ）を構成する技術が注目されている。ＴＦＴはＩＣや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。本明細書では、電気光学装置は表示装置と同義語である。
【０００４】
液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
【０００５】
アクティブマトリクス型液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
【０００６】
透過型の液晶表示装置は、バックライトを用い液晶の後方から光を発して、液晶の複屈折性や旋光性を利用して、光の通り具合を調整し表示を行っている。また、透過型の液晶表示装置は、モバイルコンピュータやビデオカメラ用の表示ディスプレイとしての需要がますます高まっている。
【０００７】
また、液晶表示装置においては、アモルファスシリコンまたはポリシリコンを半導体としたＴＦＴをマトリクス状に配置して、各ＴＦＴに接続された画素電極とソース線とゲート線とがそれぞれ形成されたアクティブマトリクス基板と、これに対向配置された対向電極を有する対向基板との間に液晶材料が挟持されている。また、カラー表示するためのカラーフィルタは対向基板に貼りつけられている。そして、アクティブマトリクス基板と対向基板にそれぞれ光シャッタとして偏光板を配置し、カラー画像を表示している。
【０００８】
このカラーフィルタは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の着色層と、画素の間隙だけを覆う遮光マスクとを有し、光を透過させることによって赤色、緑色、青色の光を抽出する。遮光マスクは、画面をくっきりと見せるためのものである。この遮光マスクは、一般的に金属膜（クロム等）または黒色顔料を含有した有機膜で構成されている。このカラーフィルタは、画素に対応する位置に形成され、これにより画素ごとに取り出す光の色を変えることができる。なお、画素に対応した位置とは、画素電極と一致する位置を指す。
【０００９】
【発明が解決しようとする課題】
カラーフィルタの遮光マスクとして金属膜を用いた従来の液晶表示装置では、他の配線との寄生容量が形成され信号の遅延が生じやすいという問題が生じていた。また、環境を配慮して非クロム系材料が注目されている。さらに、カラーフィルタの遮光マスクとして黒色顔料を含有した有機膜を用いた場合には、製造工程が増加するという問題が生じていた。
【００１０】
【課題を解決するための手段】
本発明は、遮光マスク（ブラックマトリクス）を用いることなく、ＴＦＴ及び画素間を遮光する画素構造を特徴としている。遮光する手段の一つとして、対向基板上に遮光部として２層の着色層を積層した膜（赤色の着色層と青色の着色層との積層膜）を素子基板のＴＦＴと重なるよう形成することを特徴としている。
【００１１】
本明細書では、「赤色の着色層」とは、着色層に照射された光の一部を吸収し、赤色の光を抽出するものである。また、同様に「青色の着色層」とは、着色層に照射された光の一部を吸収し、青色の光を抽出するものであり、「緑色の着色層」とは、着色層に照射された光の一部を吸収し、緑色の光を抽出するものである。
【００１２】
本明細書で開示する発明の構成は、
ＴＦＴと、
第１の着色層と第２の着色層の積層からなる遮光部を有し、
前記遮光部は、少なくとも前記ＴＦＴのチャネル形成領域と重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。
【００１３】
また、他の発明の構成は、
複数の画素電極と、
第１の着色層と第２の着色層の積層からなる遮光部を有し、
前記遮光部は、任意の画素電極と、該画素電極と隣り合う画素電極との間に重なって形成されていることを特徴とする電気光学装置である。結果として、ブラックマトリクスを形成する工程を省略することができる。
【００１４】
また、上記各構成において、前記第１の着色層は青色であることを特徴としている。また、前記第２の着色層は赤色である。
【００１５】
前記遮光部は、スイッチング素子が形成された基板に設けられていることを特徴とする電気光学装置である。
【００１６】
また、上記各構成において、前記遮光部は、対向基板に設けられている。
【００１７】
また、上記各構成において、前記電気光学装置は、画素電極が透明導電膜からなる透過型の液晶表示装置であることを特徴とする電気光学装置である。
【００１８】
【発明の実施の形態】
本明細書の発明の実施形態について、以下に説明する。
【００１９】
図１に本発明の構成を示す。ここでは透過型の液晶表示装置を例にとり、以下に説明する。
【００２０】
図１（Ａ）は、適宜、３色の着色層１１〜１３を形成して、遮光部１５及び画素開口部１７〜１９を構成した一例を示している。一般に、着色層は顔料を分散した有機感光材料からなるカラーレジストを用いて形成される。
【００２１】
遮光部１５は、画素と該画素に近接した各画素の間隙を遮光するように形成する。従って、入射光は遮光部１５により吸収され観察者には、ほぼ黒色として認識される。また、遮光部１５は、素子基板の画素ＴＦＴと重なるよう形成され、画素ＴＦＴを外部の光から遮断する役目を果たしている。
【００２２】
遮光部１５は、青色の着色層１１と赤色の着色層１２とを積層して形成する。青色の着色層は、着色層（Ｂ）１１および遮光部１５（Ｒ+Ｂ）に同時にパターニングする。また、赤色の着色層は、着色層（Ｒ）１２および遮光部１５（Ｒ+Ｂ）に同時にパターニングする。
【００２３】
なお、図１（Ｂ）は、図１（Ａ）中における遮光部及び画素開口部を鎖線（Ａ１−Ａ１’）で切断した断面構造を示している。図１（Ｂ）は対向基板１０上に着色層（Ｇ）１３を形成した後、着色層（Ｂ）１１と着色層（Ｒ）１２とを積層することにより、遮光部１５（Ｒ＋Ｂ）と画素開口部（Ｂ）１７と画素開口部（Ｒ）１８と画素開口部（Ｇ）１９とを形成した例である。よって、図１（Ｃ）では、対向基板１０上に着色層（Ｂ）１１が形成された後、着色層（Ｒ）１２が形成される。さらに、平坦化膜１４で着色層を覆っている。
【００２４】
また、青色の着色層（Ｂ）１１と赤色の着色層（Ｒ）１２との積層膜（遮光部１５）について、それぞれの透過率をある測定条件（白色光源（Ｄ６５）、視野角２°、対物レンズ５倍）で測定した。その測定結果を表１に示す。
【００２５】
【表１】
また、表１をグラフにしたものが図３である。
【００２７】
表１及び図３で示されるように、Ｒ＋Ｂ（遮光部１５に相当）は可視光領域（４００〜７００ｎｍの波長域）で７％以下の透過率となり、十分に遮光マスクとして機能する。
【００２８】
また、着色層を３層重ねれば遮光性は増すが、３層重ねた分、凹凸が大きくなるため、基板の平坦性が失われ、液晶層に乱れが生じてしまう。特に、強誘電性液晶のように、下地の平坦性が配向の影響を及ぼす液晶材料には重要な問題である。しかし、本発明のように着色層を２層重ねる程度であれば、基板の平坦性に液晶層にもほとんど影響ないレベルである。
【００２９】
このように本発明では２層の着色層からなる積層膜（Ｒ＋Ｂ）で遮光マスクを形成することを特徴としている。結果として、ブラックマトリクスを形成する工程を省略することができ、工程数が低減した。
【００３０】
ただし、図１（Ｂ）〜図１（Ｃ）に示した断面図は一例であって、特に限定されず、例えば、図２（Ｂ）〜図２（Ｃ）に示す構造を取ってもよい。図２（Ｂ）は対向基板２０上に着色層（Ｇ）２３を形成した後、着色層（Ｒ）２２と着色層（Ｂ）２１とを積層することにより、遮光部２５（Ｒ＋Ｂ）と画素開口部（Ｂ）２７と画素開口部（Ｒ）２８と画素開口部（Ｇ）２９とを形成した例である。よって、図２（Ｃ）では、対向基板２０上に着色層（Ｒ）２２が形成された後、着色層（Ｂ）２１が積層され、遮光部(Ｂ+Ｒ) ２５が形成される。さらに、平坦化膜２４で着色層を覆っている。
【００３１】
また、画素電極間における配線と画素電極と着色層との位置関係を図４に示す。図４（Ａ）は、図１に対応している。図４（Ａ）は、画素電極５１と画素電極５２との間を遮光するように、ソース配線５０上方で着色層（Ｂ）５８の端部と一部が重なるように着色層（Ｒ）５９を形成している例である。着色層（Ｂ）５８と着色層（Ｒ）５９との重なり部がソース配線５０の上方に設けられればよい。なお、図４（Ａ）中において５３と５５は配向膜、５４は液晶、５６は対向電極、５７は平坦化膜である。
【００３２】
図４（Ｂ）に示すような構造としてもよい。図４（Ｂ）は、図２に対応している。図４（Ｂ）は、画素電極６１と画素電極６２との間を遮光するように、ソース配線６０上方で着色層（Ｒ）６９の端部と一部が重なるように着色層（Ｂ）６８を形成している例である。
【００３３】
なお、図４（Ａ）（Ｂ）に示した例に限定されることなく、２層の着色層のパターニングにより形成される遮光部（重ね合わせ部）を拡大して、ソース配線の周辺部にも遮光部を設けてもよい。この遮光部を用いることにより、ソースライン反転駆動時に生じる光漏れが隠され、コントラストが向上する。
【００３４】
また、画素開口部１７〜１９を通過した光は、単層の着色層１１〜１３によりそれぞれ対応する色に着色されて観測者に認識される。なお、図１（Ｂ）は、図１（Ａ）中における画素開口部を鎖線（Ａ１−Ａ１’）で切断した断面構造を示している。図１（Ｃ）に示すように、対向基板１０上に単層の着色層１１〜１２が順次形成されており、さらに、これらの着色層１１〜１２を覆う平坦化膜１４が形成されている。
【００３５】
画素開口部においては、図１７に示した従来の単層の透過率の結果のように、青色の着色層は４５０ｎｍ付近で８５％を越える透過率を示している。また、緑色の着色層は５３０ｎｍ付近で８０％を越える透過率を示している。また、赤色の着色層は６００〜８００ｎｍで９０％を越える透過率を示している。
【００３６】
ここでは透過型の液晶表示装置の例であるので、画素開口部１７〜１９に入射した光は、画素電極と液晶層とを通過して、単層の着色層１１〜１３をそれぞれ通過した後、それぞれの色の光が抽出され、観察者に認識される。
【００３７】
また、着色層１１〜１３には、最も単純なストライプパターンをはじめとして、斜めモザイク配列、三角モザイク配列、ＲＧＢＧ四画素配列、もしくはＲＧＢＷ四画素配列などを用いることができる。
【００３８】
以上の構成でなる本明細書の発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３９】
【実施例】
［実施例１］
以下、本発明の一実施例をアクティブマトリクス型液晶表示装置に用いる対向基板の製造を例にとって説明する。図１は本発明に従って形成された着色層を備えた対向基板を模式的に示す図である。
【００４０】
まず、透光性を有する対向基板１０にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用意する。その他に、石英基板、プラスチック基板などの透光性基板を使用することもできる。
【００４１】
次いで、対向基板１０上に有機感光材料（ＣＲＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示すように格子状にパターニングして緑色の着色層（Ｇ）１３を形成する。なお、緑色の着色層（Ｇ）１３については、この領域が緑色の画素開口部１９となる。
【００４２】
次いで、所定の位置に有機感光材料（ＣＧＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示すようにパターニングして青色の着色層（Ｂ）１１を所定の位置に形成する。
【００４３】
次いで、所定の位置に有機感光材料（ＣＭ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図１（Ａ）に示した形状にパターニングして青色の着色層（Ｂ）１１を形成する。図１に示すように、この青色の着色層（Ｂ）１１が、赤色の着色層（Ｒ）１２と一部重なり遮光部１５を形成する。この遮光部１５が少なくとも、画素TFT及び、ゲート配線（図示は省略）、ソース配線（図示は省略）と重なるようにマスクの設計が行わている。一方、図１（Ｂ）に示すように、青色の着色層（Ｂ）１１のうち、赤色の着色層（Ｒ）１２と重なっていない領域が青色の画素開口部（Ｂ）１７となる。また、赤色の着色層（Ｒ）１２のうち、青色の着色層（Ｂ）１１と重なっていない領域が赤色の画素開口部（Ｒ）１８となる。
【００４４】
なお、遮光部１５は、ＴＦＴが設けられた素子基板と貼り合わせた時にＴＦＴのチャネル形成領域と重なるように形成する。
【００４５】
こうして３回のフォトリソグラフィ法で画素開口部１７〜１９と、遮光部１５とを形成することができる。
【００４６】
次いで、各着色層を覆う平坦化膜１４を形成する。着色層が単層である領域と着色層が２層重なっている領域とで１〜１．５μｍ程度の段差が生じるため、この平坦化膜１４としては１μｍ以上、好ましくは２μｍの膜厚を必要とする。この平坦化膜１４としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。
【００４７】
なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターニングして各着色層１１〜１３を形成したが、特に上記製造方法に限定されないことは言うまでもない。
【００４８】
この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶材料を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。
【００４９】
こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。
【００５０】
［実施例２］
実施例１では、緑色の着色層（Ｇ）１３、青色の着色層（Ｂ）１１、赤色の着色層（Ｒ）１２と順次形成した例を示したが、本実施例は実施例１と異なる順序で着色層を形成する例を以下に示す。
【００５１】
図２（Ａ）は、まず、着色層（Ｇ）２３を形成し、着色層（Ｒ）２２と着色層（Ｂ）２１とを積層した例である。なお、図２（Ｂ）は図２（Ａ）中の鎖線Ａ３−Ａ３’で切断した断面図に対応し、図２（Ｃ）は図２（Ａ）中の鎖線Ａ４−Ａ４’で切断した断面図に対応している。
【００５２】
対向基板２０には実施例１で用いた基板を使用する。
【００５３】
まず、対向基板２０上に有機感光材料（ＣＲＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示すように格子状にパターニングして緑色の着色層（Ｒ）２３を形成する。なお、緑色の着色層（Ｇ）２３については、この領域が緑色の画素開口部２９となる。
【００５４】
次いで、所定の位置に有機感光材料（ＣＧＹ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示すようにパターニングして赤色の着色層（Ｒ）２２を所定の位置に形成する。
【００５５】
次いで、所定の位置に有機感光材料（ＣＭ−８０００：富士フィルムオーリン社製のCOLOR MOSAIC）を塗布して、フォトリソグラフィ法により、この有機感光材料を図２（Ａ）に示した形状にパターニングして青色の着色層（Ｂ）２１を形成する。図２（Ｂ）及び図２（Ａ）に示すように、この赤色の着色層（Ｒ）２２は、青色の着色層（Ｂ）２１と一部重なり遮光部２５を形成する。一方、図２（Ｂ）に示すように、青色の着色層（Ｂ）２１のうち、赤色の着色層（Ｒ）２２と重なっていない領域が青色の画素開口部（Ｂ）２７となる。また、赤色の着色層（Ｒ）２２のうち、青色の着色層（Ｒ）２１と重なっていない領域が赤色の画素開口部（Ｒ）２８となる。
【００５６】
なお、遮光部２５は、ＴＦＴが設けられたアクティブマトリクス基板と貼り合わせた時にＴＦＴのチャネル形成領域と重なるように形成する。
【００５７】
こうして３回のフォトリソグラフィ法で画素開口部２７〜２９と、遮光部２５とを形成することができる。
【００５８】
次いで、各着色層を覆う平坦化膜２４を形成する。着色層が単層である領域と着色層が２層重なっている領域とで１〜１．５μｍ程度の段差が生じるため、この平坦化膜２４としては１μｍ以上、好ましくは２μｍの膜厚を必要とする。この平坦化膜２４としては透光性を有する有機物、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂材料を用いることができる。ただし、平坦性が問題にならないのであれば、この平坦化膜を設ける必要はない。
【００５９】
なお、本実施例では有機感光材料を塗布して、フォトリソグラフィ法により、所望の形状にパターニングして各着色層２１〜２３を形成したが、特に上記製造方法に限定されないことは言うまでもない。
【００６０】
この後、図示しないが、平坦化膜上に透明導電膜からなる対向電極を形成し、さらにその上に液晶を配向させるための配向膜を形成し、さらに必要があれば配向処理を施す。
【００６１】
こうして得られた対向基板を用いて、アクティブマトリクス型の液晶表示装置を製造する。
【００６２】
[実施例３]
本実施例ではアクティブマトリクス基板の製造方法について図５〜図１１を用いて説明する。
【００６３】
本実施例では実施例１または実施例２で得られた対向基板と貼り合わせるアクティブマトリクス基板（素子基板とも言う）を製造する方法について説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に製造する方法について詳細に説明する。
【００６４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板４００を用いる。なお、基板４００としては、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。透明性を有する基板であれば特に限定されない。
【００６５】
次いで、図５（Ａ）に示すように、基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。本実施例では下地膜４０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜４０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜４０１の２層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化シリコン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００６６】
次いで、下地膜上に半導体層４０２〜４０６を形成する。半導体層４０２〜４０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層４０２〜４０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質シリコン膜を成膜した後、ニッケルを含む溶液を非晶質シリコン膜上に保持させた。この非晶質シリコン膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質シリコン膜を形成した。そして、この結晶質シリコン膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００６７】
また、半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００６８】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行えばよい。
【００６９】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００７０】
また、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７１】
次いで、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に六フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００７２】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７４】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７５】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００７６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図５（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域４２３〜４２７が形成される。高濃度不純物領域４２３〜４２７には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００７７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行う（図５（Ｃ））。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第２の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の導電層４２８ａ〜４３３ａを形成する。次いで、第２のドーピング処理を行って図５（Ｃ）の状態を得る。ドーピングは第２の導電層４１７ａ〜４２２ａを不純物元素に対するマスクとして用い、第１の導電層のテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。こうして、第１の導電層と重なる不純物領域４３４〜４３８を形成する。この不純物領域へ添加されたリン（Ｐ）の濃度は、第１の導電層のテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層のテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、第１の不純物領域４２３〜４２７にも不純物元素が添加され、不純物領域４３９〜４４３を形成する。
【００７８】
次いで、レジストからなるマスクを除去せずに、図６（Ａ）のように第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、半導体層と重なる領域を縮小するために行われる。第３のエッチングは、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチングにより、第１の導電層４４４〜４４９が形成される。この時、同時に絶縁膜４１６もエッチングされて、絶縁膜４５０ａ〜ｄ、４５１が形成される。
【００７９】
上記第３のエッチングによって、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａが形成される。なお、不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂは、第１の導電層４４４〜４４８と重なったままである。
【００８０】
このようにすることで、本実施例は、第１の導電層４４４〜４４８と重なる不純物領域（ＧＯＬＤ領域）４３４ｂ〜４３８ｂにおける不純物濃度と、第１の導電層４４４〜４４８と重ならない不純物領域（ＬＤＤ領域）４３４ａ〜４３８ａにおける不純物濃度との差を小さくすることができ、信頼性を向上させることができる。
【００８１】
次いで、図６（Ｂ）のようにレジストからなるマスクを除去した後、新たにレジストからなるマスク４５２〜４５４を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４５５〜４６０を形成する。第２の導電層４２８ａ〜４３２ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域４５５〜４６０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４５２〜４５４で覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４５５〜４６０にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【００８２】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００８３】
次いで、レジストからなるマスク４５２〜４５４を除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化シリコン膜を形成した。勿論、第１の層間絶縁膜４６１は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００８４】
次いで、図６（Ｃ）に示すように、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８５】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４３９、４４１、４４２、４５５、４５８にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８６】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００８７】
また、上記活性化処理後での画素部における上面図を図７に示す。なお、図５及び図６に対応する部分には同じ符号を用いている。図６中の鎖線Ｃ−Ｃ’は図７中の鎖線Ｃ―Ｃ’で切断した断面図に対応している。また、図６中の鎖線Ｄ−Ｄ’は図７中の鎖線Ｄ―Ｄ’で切断した断面図に対応している。
【００８８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８９】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００９０】
有機樹脂からなる第２の層間絶縁膜４６２、各半導体層に接続される配線４６３〜４７１、４７９を形成し、その後、フォトマスクを用いたパターニング処理により、透明導電膜４７２を全面に形成し、図８の状態を得ることができる。
【００９１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ膜）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯ膜のエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯ膜に対して熱安定性にも優れているので、ドレイン配線と容量接続配線にＡｌを用いても、表面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００９２】
以上の様にして、ｎチャネル型ＴＦＴ３０１、ｐチャネル型ＴＦＴ３０２、ｎチャネル型ＴＦＴ３０３を有する駆動回路３０６と、画素ＴＦＴ３０４、保持容量３０５とを有する画素部３０７を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００９３】
駆動回路３０６のｎチャネル型ＴＦＴ３０１はチャネル形成領域４７２、ゲート電極を形成する第２の形状の導電層４２８と重なる不純物領域４３４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３４ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４３９を有している。ｐチャネル型ＴＦＴ３０２にはチャネル形成領域４７３、ゲート電極を形成する第２の形状の導電層４２９と重なる不純物領域４５７、ゲート電極の外側に形成される不純物領域４５６、ソース領域またはドレイン領域として機能する不純物領域４５５を有している。ｎチャネル型ＴＦＴ３０３にはチャネル形成領域４７４、ゲート電極を形成する第２の形状の導電層４３０と重なる不純物領域４３６ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３６ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４４１を有している。
【００９４】
画素部の画素ＴＦＴ３０４にはチャネル形成領域４７５、ゲート電極を形成する第２の形状の導電層４３１と重なる不純物領域４３７ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される不純物領域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する不純物領域４４２を有している。また、保持容量３０５の一方の電極として機能する半導体層４５８〜４６０には不純物領域と同じ濃度で、それぞれｐ型を付与する不純物元素が添加されている。保持容量３０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、電極４３２ｂ，４４８と、半導体層４５８〜４６０とで形成している。
【００９５】
本実施例で製造するアクティブマトリクス基板の画素部の上面図を図９に示す。なお、図５〜図８に対応する部分には同じ符号を用いている。図９中の鎖線Ａ−Ａ’は図８中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図９中の鎖線Ｂ−Ｂ’は図８中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【００９６】
このように、本実施例の画素構造を有するアクティブマトリクス基板は、一部がゲート電極の機能を果たす電極４３１ｂ，４４７とゲート配線４７０とを異なる層に形成し、ゲート配線４７０で半導体層を遮光することを特徴としている。
【００９７】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように形成する。
【００９８】
また、本実施例で示す工程に従えば、アクティブマトリクス基板の製造に必要なフォトマスクの数を６枚（半導体層パターンマスク、第１配線パターンマスク（電極４３１ｂ，４４７、電極４３２ｂ，４４８、ソース配線４３３ｂ，４４９を含む）、ｐ型ＴＦＴのソース領域及びドレイン領域形成のパターンマスク、コンタクトホール形成のパターンマスク、第２配線パターンマスク（接続電極４６７、接続電極４６９、ゲート配線４７０、接続電極４７１、接続電極４７９を含む）、画素電極パターンマスク）とすることができる。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することができる。
【００９９】
また、本実施例で製造したアクティブマトリクス基板を用いて実施例１、実施例２、実施例４〜８の工程に従えば、液晶表示装置が得られる。
【０１００】
[実施例４]
本実施例では、実施例３で製造したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を製造する工程を以下に説明する。説明には図１０を用いる。
【０１０１】
まず、実施例３に従い、図８の状態のアクティブマトリクス基板を得た後、図９に示すようにアクティブマトリクス基板上に配向膜１０１を形成し配向処理を行う。なお、本実施例では配向膜１０１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ１０２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０２】
次いで、対向基板１０３を用意する。対向基板１０３上に第１の着色層１０４、第２の着色層１０５、平坦化膜１０６を形成した。実施例１に従い、第１の着色層１０４として着色層（Ｂ）、第２の着色層１０５として着色層（Ｒ）を用いた。第１の着色層１０４と第２の着色層１０５とを一部重ねて、遮光部を形成した。
【０１０３】
次いで、対向電極１０７を画素部に形成し、対向基板の全面に配向膜１０８を形成し、配向処理を施した。
【０１０４】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤１０９で貼り合わせる。シール剤１０９にはフィラーが混入されていて、このフィラーと柱状スペーサ１０２によって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層１１０を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型液晶表示装置が完成する。
【０１０５】
本実施例では、実施例３に示す基板を用いている。従って、実施例３の画素部の上面図を示す図９では、少なくともゲート配線４７０と画素電極４７２の間隙（ゲート配線４７０と接続電極４６９の間隙と、接続電極４７９とゲート配線４７０の間隙と、画素電極４７２と接続電極４６９の間隙とを含む）、ソース配線４３３ｂ，４４９と半導体層４７４の間隙（ゲート配線４７０とソース配線４３３ｂ，４４９の間隙を含む）と、ソース配線４７３と半導体層４７４の間隙とを遮光する必要がある。本実施例では、それらの遮光すべき位置に遮光部が重なるように対向基板を貼り合わせた。
【０１０６】
なお、図１１に完成した液晶表示装置の画素部の一部を示す簡略図を示す。図１１では、鎖線で示した画素電極４７２上に着色層（Ｒ）１２が重なるように形成されている。なお、図１１において、図１（Ａ）に対応する部分は同じ符号を用いた。また、画素電極４７２と隣り合う画素電極４７５との間は、遮光部１５で遮光されている。この遮光部１５は着色層（Ｂ）１１と着色層（Ｒ）１２とを重ねて形成されている。また、この遮光部１５は隣りの画素（Ｇ）の画素ＴＦＴも遮光している。同時に、ソース配線４３３ｂ，４４９も重なる着色層（Ｂ）１１と着色層（Ｒ）１２とが重なるようにパターニングを行い、遮光部１５が形成されている。
【０１０７】
このように、ブラックマスクを形成することなく、各画素間の隙間を遮光部１５で遮光することによって工程数の低減を可能とした。
【０１０８】
本実施例では、第１の着色層１０４として着色層（Ｂ）、第２の着色層１０５として着色層（Ｒ）を用いたが、第１の着色層１０４として着色層（Ｒ）、第２の着色層１０５として着色層（Ｂ）を用いてもよい。
【０１０９】
[実施例５]
実施例４を用いて得られたアクティブマトリクス型液晶表示装置（図１０）の構成を図１２の上面図を用いて説明する。なお、図１０と対応する部分には同じ符号を用いた。
【０１１０】
図１２で示す上面図は、画素部、駆動回路、ＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）を貼り付ける外部入力端子２０３、外部入力端子と各回路の入力部までを接続する配線２０４などが形成されたアクティブマトリクス基板２０１と、着色層などが形成された対向基板２０２とがシール剤１０８を介して貼り合わされている。
【０１１１】
ゲート配線側駆動回路２０５とソース配線側駆動回路２０６の上面には対向基板側に赤色のカラーフィルタまたは赤色と青色の着色層を積層させた遮光部２０７が形成されている。また、画素部３０７上の対向基板側に形成された着色層２０８は赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層が各画素に対応して設けられている。実際の表示に際しては、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【０１１２】
図１３（Ａ）は、図１２で示す外部入力端子２０３のＥ−Ｅ'線に対する断面図を示している。外部入力端子はアクティブマトリクス基板側に形成され、層間容量や配線抵抗を低減し、断線による不良を防止するために配線２０９によって層間絶縁膜２１０を介してゲート配線と同じ層で形成される配線２１１と接続する。配線２０９上には実施例４中の透明導電膜のパターニングよって形成された透明導電膜２１７が設けられている。
【０１１３】
また、外部入力端子にはベースフィルム２１２と配線２１３から成るＦＰＣが異方性導電性樹脂２１４で貼り合わされている。さらに補強板２１５で機械的強度を高めている。
【０１１４】
図１３（Ｂ）はその詳細図を示し、図１３（Ａ）で示す外部入力端子の断面図を示している。アクティブマトリクス基板側に設けられる外部入力端子が第１の電極及びソース配線と同じ層で形成される配線２１１と、画素電極と同じ層で形成される配線２０９とから形成されている。勿論、これは端子部の構成を示す一例であり、どちらか一方の配線のみで形成しても良い。例えば、第１の電極及びソース配線と同じ層で形成される配線２１１で形成する場合にはその上に形成されている層間絶縁膜を除去する必要がある。配線２０９は、Ｔｉ膜２０９ａ、合金膜（ＡｌとＴｉとの合金膜）２０９ｂ、Ｔｉ膜２０９ｃの３層構造で形成されている。さらに、Ｔｉ膜２０９ａ上には、電気伝導性を高めるために透明導電膜２１７が設けられている。ＦＰＣはベースフィルム２１２と配線２１３から形成され、この配線２１３と透明導電膜２１７とは、熱硬化型の接着剤２１４とその中に分散している導電性粒子２１６とから成る異方性導電性接着剤で貼り合わされ、電気的な接続構造を形成している。
【０１１５】
以上のようにして製造されるアクティブマトリクス型の液晶表示装置は各種電子機器の表示部として用いることができる。
【０１１６】
[実施例６]
アクティブマトリクス型液晶表示装置の他の例の構成を図１４の断面図を用いて説明する。
【０１１７】
アクティブマトリクス基板８００は、ゲート配線８０１と、ソース配線８０２と電気的に接続した接続配線８０３とが層間絶縁膜８０４上、すなわち、同一の層にあることを特徴とする。また、アクティブマトリクス基板８００は、ゲート電極８０５及びソース配線８０２をタングステンで同時に形成し、ゲート配線８０１及び接続配線８０３をアルミニウムで同時に製造されている。さらに、アクティブマトリクス基板８００は、ｐチャネル型ＴＦＴ５０１、ｎチャネル型ＴＦＴ５０２、ｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成している。
【０１１８】
駆動回路５０１のｐチャネル型ＴＦＴ５０１にはチャネル形成領域８０６、高濃度ｐ型不純物領域からなるソース領域８０７、ドレイン領域８０８を有したシングルドレインの構造が形成されている。第１のｎチャネル型ＴＦＴ５０２は、島状半導体層にチャネル形成領域８０９、ＬＤＤ領域８１０、ドレイン領域８１１、ソース領域８１２を有している。駆動回路５０６の第２のｎチャネル型ＴＦＴ５０３は、島状半導体層にチャネル形成領域８１３、ゲート電極８１４と一部が重なるＬＤＤ領域８１５を有している。画素ＴＦＴ５０４には、島状半導体層にチャネル形成領域８１６、ＬＤＤ領域８１７、ソースまたはドレイン領域８１８が形成されており、このソースまたはドレイン領域８１８が画素電極８２０と電気的な接続を形成する。また、保持容量５０５は、画素電極８２０と不純物領域８１９と電気的な接続を形成する。
【０１１９】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板８００と呼ぶ。
【０１２０】
次いで、アクティブマトリクス基板８００上に配向膜８２１を形成し配向処理を行う。なお、本実施例では配向膜８２１を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ８２２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２１】
次いで、対向基板８２３を用意する。対向基板８２３上に第１の着色層８２４、第２の着色層８２５、平坦化膜８２６を形成する。実施例１に従い、第１の着色層８２４として着色層（Ｂ）、第２の着色層８２５として着色層（Ｒ）を用いる。第１の着色層８２４と第２の着色層８２５とを一部重ねて、遮光部を形成する。画素電極上方以外の領域には、第１の着色層８２４と第２の着色層８２５とを一部重ねて、遮光部を形成する。
【０１２２】
次いで、対向電極８２７を画素部に形成し、対向基板の全面に配向膜８２８を形成し、配向処理を施す。
【０１２３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤８２９で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層８３０を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１２４】
このようにして、図１４に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２５】
[実施例７]
本実施例では、逆スタガ型ＴＦＴを有する液晶表示装置について図１５を用いて説明する。
【０１２６】
基板表面上に画素ＴＦＴのゲート電極９０１が形成され、第１の絶縁層９０２及び第２の絶縁層９０３を介して半導体層が形成されている。ソース配線９０４は、ゲート電極９０１と同じ基板表面上に形成されている。ゲート配線９０５と接続配線（接続電極）９０６は、半導体層上に形成された第４の絶縁層（平坦膜）９０７の上に形成されている。そして、ゲート配線９０５及び接続配線（接続電極）９０８は、それぞれコンタクトホールを介してゲート電極９０１及び半導体層と接続している。また、ソース配線９０４と半導体層は、ゲート配線９０５と同じ層に形成された接続配線９０６により接続されている。さらに、保護膜９０９（第３の絶縁層）が形成されている。
【０１２７】
同一の基板上にｐチャネル型ＴＦＴ６０１とｎチャネル型ＴＦＴ６０２を有する駆動回路６０５と、画素ＴＦＴ６０３と保持容量６０４を有する画素部６０６が形成されている。駆動回路６０５のｐチャネル型ＴＦＴ６０１には、チャネル形成領域９１０、ソースまたはドレイン領域９１１が形成されている。ｎチャネル型ＴＦＴ６０２には、チャネル形成領域９１２、ＬＤＤ領域９１３、ソースまたはドレイン領域９１４が形成されている。画素部６０６の画素ＴＦＴ６０３には、マルチゲート構造であり、チャネル形成領域９１５、ソースまたはドレイン領域９１６、ＬＤＤ領域９１７、ソースまたはドレイン領域９２０が形成されている。保持容量６０４は、容量配線９１８と半導体層９１９とその間に形成される第３の絶縁層９０９及び第４の絶縁層９０７とから形成されている。
【０１２８】
ソースまたはドレイン領域９２０は、画素電極９２１と電気的な接続が形成される。また、画素電極９２１は、保持容量６０４の半導体層９１９と接続している。
【０１２９】
本明細書中ではこのような基板を便宜上アクティブマトリクス基板９００と呼ぶ。
【０１３０】
次いで、アクティブマトリクス基板９００上に配向膜９２２を形成し配向処理を行う。なお、本実施例では配向膜９２２を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ９２３を所望の位置に形成する。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１３１】
次いで、対向基板９２４を用意する。対向基板９２４上に第１の着色層９２５、第２の着色層９２６、平坦化膜９２７を形成する。実施例１に従い、第１の着色層９２５として着色層（Ｂ）、第２の着色層９２６として着色層（Ｒ）を用いる。画素電極上方には、第１の着色層９２５が形成されている。画素電極９２１上方以外の領域には、第１の着色層９２５と第２の着色層９２６とを一部重ねて、遮光部を形成する。
【０１３２】
次いで、対向電極９２８を画素部に形成し、対向基板の全面に配向膜９２９を形成し、配向処理を施す。
【０１３３】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤９３０で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層９３１を形成する。次いで、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１３４】
ＴＦＴを逆スタガ型で形成することの利点の一つは、ｎチャネル型ＴＦＴにおいてゲート電極とオーバーラップするＬＤＤ領域を裏面露光のプロセスにより自己整合的に形成できることにあり、ゲート絶縁膜と半導体層を連続形成できる特徴と相まってＴＦＴの特性ばらつきを小さくすることができる。
【０１３５】
[実施例８]
本実施例では、チャネル・エッチ型のボトムゲートＴＦＴ構造を採用した液晶表示装置の製造方法について図１６を用いて説明する。このＴＦＴは、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同じフォトマスクで行うことを特徴としている。
【０１３６】
本実施例で用いるアクティブマトリクス基板１０００の構成は、絶縁表面上に形成されたゲート配線１００１と、ゲート配線１００１上に形成された絶縁膜１００２と、絶縁膜１００２上に形成された非晶質半導体膜１００３と、非晶質半導体膜１００３上に形成されたソース領域１００４及びドレイン領域１００５と、ソース領域１００４またはドレイン領域１００５上に形成されたソース配線１００６または電極（ドレイン電極）１００７と、電極１００７上に形成された画素電極１００８とを有し、ドレイン領域１００５またはソース領域１００４の一つの端面は、非晶質半導体膜１００３の端面及び電極１００７の端面と概略一致することを特徴としている。７００、７０１は、それぞれ、画素ＴＦＴ部、容量部を示している。
【０１３７】
次いで、アクティブマトリクス基板１０００上に配向膜１００９を形成し配向処理を行う。なお、本実施例では図示していないが、配向膜１００９上に柱状のスペーサや球状のスペーサを形成してもよい。
【０１３８】
次いで、対向基板１０１０を用意する。対向基板１０１０上に第１の着色層１０１１、第２の着色層１０１２、平坦化膜１０１３を形成する。実施例１に従い、第１の着色層１０１１として着色層（Ｂ）、第２の着色層１０１２として着色層（Ｒ）を用いる。第１の着色層１０１１と第２の着色層１０１２とを一部重ねて、遮光部を形成する。
【０１３９】
次いで、対向電極１０１４を形成し、対向基板１０１０の全面に配向膜１０１５を形成し、配向処理を施す。
【０１４０】
そして、画素ＴＦＴ部７００と容量部７０１が形成されたアクティブマトリクス基板１０００と対向基板１０１０とをシール剤（図示しない）で貼り合わせる。その後、両基板の間に液晶材料を注入し、２枚の基板にはさまれた液晶層１０１６を形成する。次いで、封止剤（図示せず）によって封止する。液晶材料には公知の液晶材料を用いれば良い。
【０１４１】
次に、端子部の入力端子１０１７にフレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１０１８に銅配線１０１９が形成されていて、異方性導電性接着剤で入力端子を覆う透明導電膜と接続する。異方性導電性接着剤は接着剤１０２０と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表面を有する粒子１０２１により構成され、この粒子１０２１が入力端子１０１７上の透明導電膜と銅配線１０１９とに接触することによりこの部分で電気的な接触が形成される。さらに、この部分の機械的強度を高めるために樹脂層１０２２を設ける。このようにして、図１６に示すようなアクティブマトリクス型液晶表示装置が完成する。
【０１４２】
アクティブマトリクス型液晶表示装置は、ソース配線１００６は画素電極と同じ材料である導電膜１０２３で覆い、基板全体を外部の静電気等から保護する構造とする。また、この導電膜１０２３を用いて画素ＴＦＴ部７００以外の領域に保護回路を形成する構造としてもよい。このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による静電気の発生を防止することができる。特に、製造工程で行われる配向処理のラビング時に発生する静電気からＴＦＴ等を保護することができる。
[実施例９]
上記各実施例１乃至８のいずれか一項を実施して形成されたＴＦＴは様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本明細書の発明を実施できる。
【０１４３】
その様な電子機器としては、パーソナルコンピュータ、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ＤＶＤプレーヤー（電子遊技機器）、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、カーナビゲーション、カーステレオ、デジタルカメラなどが挙げられる。それらの一例を図１８及び図１９に示す。
【０１４４】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明は表示部２００３に適用することができる。
【０１４５】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明は表示部２１０２に適用することができる。
【０１４６】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用することができる。
【０１４７】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１４８】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１４９】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明は表示部２５０２に適用することができる。
【０１５０】
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明は表示部２９０４に適用することができる。
【０１５１】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、表示部３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、表示部３００３に適用することができる。
【０１５２】
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１５３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜８のどのような組み合わせからなる構成を用いても実現することができる。
【０１５４】
【発明の効果】
本発明では２層の着色層からなる積層膜（Ｒ＋Ｂ）で遮光部を形成する。結果として、ブラックマトリクスを形成する工程を省略することができる。
【図面の簡単な説明】
【図１】 着色層の配置を示す上面図及び断面図。
【図２】 着色層の配置を示す上面図及び断面図。
【図３】 積層した着色層の透過率を示す図。
【図４】 配線と着色層の重なりを示す図。
【図５】 ＡＭ（アクティブマトリクス型）−ＬＣＤの製造工程を示す図。
【図６】 ＡＭ−ＬＣＤの製造工程を示す図。
【図７】 画素の上面図を示す図。
【図８】 ＡＭ−ＬＣＤの製造工程を示す図。
【図９】 画素の上面図を示す図。
【図１０】 アクティブマトリクス型液晶表示装置の断面図。
【図１１】 着色層の配置を示す図。
【図１２】 ＡＭ−ＬＣＤの外観を示す図。
【図１３】 ＡＭ−ＬＣＤの端子部を示す図。
【図１４】 アクティブマトリクス型液晶表示装置の断面図。
【図１５】 アクティブマトリクス型液晶表示装置の断面図。
【図１６】 アクティブマトリクス型液晶表示装置の断面図。
【図１７】 着色層の単層での透過率を示す図。
【図１８】 電子機器の一例を示す図。
【図１９】 電子機器の一例を示す図。
Claims (12)
- 第１の着色層と、第２の着色層と、平坦化膜と、透明導電膜と、を有する液晶表示装置であって、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記平坦化膜は、前記第１の着色層の上と、前記第２の着色層の上と、前記第１の領域の上に設けられ、
前記透明導電膜は、前記平坦化膜の上に設けられることを特徴とする液晶表示装置。 - 第１の着色層と、第２の着色層と、平坦化膜と、透明導電膜と、画素部と、を有する液晶表示装置であって、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記平坦化膜は、前記第１の着色層の上と、前記第２の着色層の上と、前記第１の領域の上に設けられ、
前記透明導電膜は、前記平坦化膜の上に設けられ、
前記画素部は、薄膜トランジスタと、ソース線と、を有し、
前記ソース線は、前記薄膜トランジスタと電気的に接続され、
前記ソース線の少なくとも一部は、前記第１の領域と重なる第２の領域を有することを特徴とする液晶表示装置。 - 請求項２において、
前記画素部は、保持容量を有し、
前記保持容量は、前記第１の領域と重なる第３の領域を有することを特徴とする液晶表示装置。 - 請求項１乃至３のいずれか一項において、
配向膜を有し、
前記配向膜は、前記透明導電膜の上に設けられることを特徴とする液晶表示装置。 - 請求項１乃至４のいずれか一項において、
前記液晶表示装置は、駆動回路部を有し、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第４の領域を有し、
前記駆動回路部は、前記第４の領域と重なる第５の領域を有することを特徴とする液晶表示装置。 - 請求項１乃至５のいずれか一項において、
前記平坦化膜は、ポリイミドまたはアクリルまたはポリアミドまたはポリイミドアミドまたはＢＣＢのいずれかを用いることを特徴とする液晶表示装置。 - 第１の着色層と、第２の着色層と、平坦化膜と、透明導電膜と、を有する電気光学装置であって、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記平坦化膜は、前記第１の着色層の上と、前記第２の着色層の上と、前記第１の領域の上に設けられ、
前記透明導電膜は、前記平坦化膜の上に設けられることを特徴とする電気光学装置。 - 第１の着色層と、第２の着色層と、平坦化膜と、透明導電膜と、画素部と、を有する電気光学装置であって、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第１の領域を有し、
前記平坦化膜は、前記第１の着色層の上と、前記第２の着色層の上と、前記第１の領域の上に設けられ、
前記透明導電膜は、前記平坦化膜の上に設けられ、
前記画素部は、薄膜トランジスタと、ソース線と、を有し、
前記ソース線は、前記薄膜トランジスタと電気的に接続され、
前記ソース線の少なくとも一部は、前記第１の領域と重なる第２の領域を有することを特徴とする電気光学装置。 - 請求項８において、
前記画素部は、保持容量を有し、
前記保持容量は、前記第１の領域と重なる第３の領域を有することを特徴とする電気光学装置。 - 請求項７乃至９のいずれか一項において、
配向膜を有し、
前記配向膜は、前記透明導電膜の上に設けられることを特徴とする電気光学装置。 - 請求項７乃至１０のいずれか一項において、
前記液晶表示装置は、駆動回路部を有し、
前記第１の着色層は、前記第２の着色層の少なくとも一部と重なる第４の領域を有し、
前記駆動回路部は、前記第４の領域と重なる第５の領域を有することを特徴とする電気光学装置。 - 請求項７乃至１１のいずれか一項において、
前記平坦化膜は、ポリイミドまたはアクリルまたはポリアミドまたはポリイミドアミドまたはＢＣＢのいずれかを用いることを特徴とする電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001138293A JP4916620B2 (ja) | 2000-05-12 | 2001-05-09 | 液晶表示装置及び電気光学装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000140960 | 2000-05-12 | ||
| JP2000-140960 | 2000-05-12 | ||
| JP2000140960 | 2000-05-12 | ||
| JP2001138293A JP4916620B2 (ja) | 2000-05-12 | 2001-05-09 | 液晶表示装置及び電気光学装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002082630A JP2002082630A (ja) | 2002-03-22 |
| JP2002082630A5 JP2002082630A5 (ja) | 2008-06-19 |
| JP4916620B2 true JP4916620B2 (ja) | 2012-04-18 |
Family
ID=26591831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001138293A Expired - Lifetime JP4916620B2 (ja) | 2000-05-12 | 2001-05-09 | 液晶表示装置及び電気光学装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4916620B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI272556B (en) | 2002-05-13 | 2007-02-01 | Semiconductor Energy Lab | Display device |
| KR100885017B1 (ko) * | 2002-09-03 | 2009-02-20 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2004177592A (ja) * | 2002-11-26 | 2004-06-24 | Seiko Epson Corp | 着色層材料、カラーフィルタ基板、電気光学装置、及び電子機器 |
| JP2004258367A (ja) * | 2003-02-26 | 2004-09-16 | Seiko Epson Corp | カラーフィルタ基板、電気光学装置及び電子機器 |
| JP2007256371A (ja) * | 2006-03-20 | 2007-10-04 | Nec Lcd Technologies Ltd | カラーフィルタ及びその製造方法並びに液晶表示装置 |
| US8906490B2 (en) * | 2006-05-19 | 2014-12-09 | Eastman Kodak Company | Multicolor mask |
| US8129098B2 (en) * | 2007-11-20 | 2012-03-06 | Eastman Kodak Company | Colored mask combined with selective area deposition |
| US7876387B2 (en) | 2008-01-18 | 2011-01-25 | Nec Lcd Technologies, Ltd. | Lateral electric field type liquid crystal display device |
| CN102577610B (zh) | 2009-11-10 | 2015-04-08 | 松下电器产业株式会社 | 有机电致发光显示装置 |
| JP5035454B2 (ja) * | 2011-07-19 | 2012-09-26 | 日本電気株式会社 | カラーフィルタ及びその製造方法並びに液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250416A (ja) * | 1986-04-23 | 1987-10-31 | Stanley Electric Co Ltd | Ｔｆｔ組込型カラ−液晶表示素子 |
| JP2684361B2 (ja) * | 1986-06-13 | 1997-12-03 | セイコーエプソン株式会社 | 液晶表示体 |
| JPH02287303A (ja) * | 1989-04-28 | 1990-11-27 | Ube Ind Ltd | 多層カラーフィルター |
| JP2797532B2 (ja) * | 1989-10-20 | 1998-09-17 | 富士通株式会社 | カラー液晶パネルの製造方法 |
| JPH04313729A (ja) * | 1991-04-09 | 1992-11-05 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2556252B2 (ja) * | 1993-05-14 | 1996-11-20 | 日本電気株式会社 | 薄膜電界効果型トランジスタアレイ |
| JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
| JP3896624B2 (ja) * | 1997-02-14 | 2007-03-22 | ソニー株式会社 | 薄膜半導体装置及びそれを用いた表示装置 |
| JPH1138439A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
| JPH11340471A (ja) * | 1998-05-25 | 1999-12-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2001
- 2001-05-09 JP JP2001138293A patent/JP4916620B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002082630A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804552B2 (en) | Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same | |
| US9869907B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
| JP5521070B2 (ja) | 表示装置 | |
| JP5422757B2 (ja) | 液晶表示装置 | |
| JP5873623B2 (ja) | 表示装置 | |
| JP2001311964A (ja) | 半導体装置 | |
| JP4993802B2 (ja) | 半導体装置 | |
| JP5955920B2 (ja) | 半導体装置 | |
| JP5256336B2 (ja) | 液晶表示装置 | |
| JP2012163983A (ja) | 半導体装置 | |
| JP2018194851A (ja) | 表示装置 | |
| JP2017198993A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110615 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120125 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4916620 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |