JPH1138439A - アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置Info
- Publication number
- JPH1138439A JPH1138439A JP19144397A JP19144397A JPH1138439A JP H1138439 A JPH1138439 A JP H1138439A JP 19144397 A JP19144397 A JP 19144397A JP 19144397 A JP19144397 A JP 19144397A JP H1138439 A JPH1138439 A JP H1138439A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- active matrix
- silicon thin
- amorphous silicon
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】画素電極の面積を拡大することが可能であると
ともに、蓄積容量電極の面積を拡大することなく所望の
蓄積容量を形成することが可能であり、且つ広開口率化
が可能なアクティブマトリクス基板及びその製造方法並
びにアクティブマトリクス型液晶表示装置を提供するこ
とを目的とする。 【解決手段】画素電極１１１は、ＴＦＴ１００の上に積
層された表面保護膜１１０上に形成されている。ＴＦＴ
１００と同一の層には、ヴィアホール１１４を介して画
素電極１１１と電気的に接続された容量形成用電極１１
２が形成されている。ガラス基板１０１上に形成された
蓄積容量電極１０３と、ゲート絶縁膜１０４を介して形
成された容量形成用電極１１２との間で蓄積容量を形成
する。
ともに、蓄積容量電極の面積を拡大することなく所望の
蓄積容量を形成することが可能であり、且つ広開口率化
が可能なアクティブマトリクス基板及びその製造方法並
びにアクティブマトリクス型液晶表示装置を提供するこ
とを目的とする。 【解決手段】画素電極１１１は、ＴＦＴ１００の上に積
層された表面保護膜１１０上に形成されている。ＴＦＴ
１００と同一の層には、ヴィアホール１１４を介して画
素電極１１１と電気的に接続された容量形成用電極１１
２が形成されている。ガラス基板１０１上に形成された
蓄積容量電極１０３と、ゲート絶縁膜１０４を介して形
成された容量形成用電極１１２との間で蓄積容量を形成
する。
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブ素子
としてたとえば薄膜トランジスタを用いたアクティブマ
トリクス型液晶表示装置に係り、特にこのアクティブマ
トリクス型液晶表示装置のアレイ基板の構造及びその製
造方法に関する。
としてたとえば薄膜トランジスタを用いたアクティブマ
トリクス型液晶表示装置に係り、特にこのアクティブマ
トリクス型液晶表示装置のアレイ基板の構造及びその製
造方法に関する。
【０００２】
【従来の技術】近年、大画面化、及び高精細化が可能な
表示装置として、透明な絶縁基板上に形成した非晶質硅
素薄膜トランジスタをアクティブ素子すなわちスイッチ
ング素子として利用したアクティブマトリクス型液晶表
示装置の開発が進められている。この非晶質硅素薄膜ト
ランジスタの一例としての逆スタガード型の非晶質硅素
薄膜トランジスタ（以下、ＴＦＴと称する）は、例えば
図５及び図６に示したような構造に形成される。すなわ
ち、図５に示すように、ＴＦＴは、各画素毎における行
選択線すなわち走査線５０２と列選択線すなわち信号線
５０９との交差部付近に配置される。
表示装置として、透明な絶縁基板上に形成した非晶質硅
素薄膜トランジスタをアクティブ素子すなわちスイッチ
ング素子として利用したアクティブマトリクス型液晶表
示装置の開発が進められている。この非晶質硅素薄膜ト
ランジスタの一例としての逆スタガード型の非晶質硅素
薄膜トランジスタ（以下、ＴＦＴと称する）は、例えば
図５及び図６に示したような構造に形成される。すなわ
ち、図５に示すように、ＴＦＴは、各画素毎における行
選択線すなわち走査線５０２と列選択線すなわち信号線
５０９との交差部付近に配置される。
【０００３】このＴＦＴを備えるアクティブマトリクス
型液晶表示装置のアレイ基板は、図６に示すように、絶
縁基板５０１上に配置された走査線の一部をなすゲート
電極５０２と、遮光性の導電性部材によって形成された
蓄積容量電極５０３と、ゲート絶縁膜５０４を介して形
成された非晶質硅素薄膜５０５と、この非晶質珪素薄膜
５０５上にゲート電極５０２に対して自己整合的に形成
されているとともに窒化硅素からなる無機保護膜５０６
とを有している。このアレイ基板に備えられるＴＦＴの
ソース電極及びドレイン電極は、無機保護膜５０６に自
己整合的に形成された低抵抗半導体層としてのオーミッ
クコンタクト層５０７、及びこのオーミックコンタクト
層５０７表面に形成された金属反応層５０８により形成
される。
型液晶表示装置のアレイ基板は、図６に示すように、絶
縁基板５０１上に配置された走査線の一部をなすゲート
電極５０２と、遮光性の導電性部材によって形成された
蓄積容量電極５０３と、ゲート絶縁膜５０４を介して形
成された非晶質硅素薄膜５０５と、この非晶質珪素薄膜
５０５上にゲート電極５０２に対して自己整合的に形成
されているとともに窒化硅素からなる無機保護膜５０６
とを有している。このアレイ基板に備えられるＴＦＴの
ソース電極及びドレイン電極は、無機保護膜５０６に自
己整合的に形成された低抵抗半導体層としてのオーミッ
クコンタクト層５０７、及びこのオーミックコンタクト
層５０７表面に形成された金属反応層５０８により形成
される。
【０００４】このような構造のＴＦＴすなわち非晶質硅
素薄膜トランジスタは、トランジスタ自体を非常に小さ
くできるとともに、トランジスタの高性能化を図ること
が可能である。
素薄膜トランジスタは、トランジスタ自体を非常に小さ
くできるとともに、トランジスタの高性能化を図ること
が可能である。
【０００５】一方、表示開口部を決定する透明電極とし
ての画素電極５１１が、例えば図６に示すように、ＴＦ
Ｔ上に形成された絶縁性の表面保護膜５１０上に形成さ
れることにより、ＴＦＴ及び各選択線との電気的接触が
無い構成とすることが可能となるとともに、高開口率化
が図られている。これは、画素電極がゲート絶縁膜上に
形成される場合、すなわちＴＦＴを構成するゲート電
極、ドレイン電極、半導体層、信号線、走査線といった
配線のいずれかと同一な層上に形成される場合、画素電
極がリソグラフィ重ね合わせ制度を考慮して２μｍ乃至
４μｍ程度のマージンをとって同層に位置するパターン
から内側に配置されなければならないためである。
ての画素電極５１１が、例えば図６に示すように、ＴＦ
Ｔ上に形成された絶縁性の表面保護膜５１０上に形成さ
れることにより、ＴＦＴ及び各選択線との電気的接触が
無い構成とすることが可能となるとともに、高開口率化
が図られている。これは、画素電極がゲート絶縁膜上に
形成される場合、すなわちＴＦＴを構成するゲート電
極、ドレイン電極、半導体層、信号線、走査線といった
配線のいずれかと同一な層上に形成される場合、画素電
極がリソグラフィ重ね合わせ制度を考慮して２μｍ乃至
４μｍ程度のマージンをとって同層に位置するパターン
から内側に配置されなければならないためである。
【０００６】
【発明が解決しようとする課題】ところで、ゲート絶縁
膜上に画素電極を配置した場合には、ゲート絶縁膜を介
して画素電極と蓄積容量電極との間で蓄積容量を形成し
ていたが、図５及び図６に示したような構造の場合に
は、ゲート絶縁膜５０４及び表面保護膜５１０を介して
画素電極５１１と蓄積容量電極５０３との間で蓄積容量
が形成される。すなわち、図５及び図６に示したような
構造では、画素電極５１１と蓄積容量電極５０３との間
隔が広がるため、蓄積容量が減少する。したがって、所
望の蓄積容量を形成するためには、蓄積容量電極５０３
の面積を大きくする必要がある。蓄積容量電極５０３
は、遮光性の導電性部材によって形成されるため、蓄積
容量電極５０３の面積が大きくなると、結果的に開口率
を低下させてしまう問題が発生する。
膜上に画素電極を配置した場合には、ゲート絶縁膜を介
して画素電極と蓄積容量電極との間で蓄積容量を形成し
ていたが、図５及び図６に示したような構造の場合に
は、ゲート絶縁膜５０４及び表面保護膜５１０を介して
画素電極５１１と蓄積容量電極５０３との間で蓄積容量
が形成される。すなわち、図５及び図６に示したような
構造では、画素電極５１１と蓄積容量電極５０３との間
隔が広がるため、蓄積容量が減少する。したがって、所
望の蓄積容量を形成するためには、蓄積容量電極５０３
の面積を大きくする必要がある。蓄積容量電極５０３
は、遮光性の導電性部材によって形成されるため、蓄積
容量電極５０３の面積が大きくなると、結果的に開口率
を低下させてしまう問題が発生する。
【０００７】そこで、この発明は、上述した事情に基づ
きなされたものであって、画素電極の面積を拡大するこ
とが可能であるとともに、蓄積容量電極の面積を拡大す
ることなく所望の蓄積容量を形成することが可能であ
り、且つ広開口率化が可能なアクティブマトリクス基板
及びその製造方法並びにアクティブマトリクス型液晶表
示装置を提供することを目的とする。
きなされたものであって、画素電極の面積を拡大するこ
とが可能であるとともに、蓄積容量電極の面積を拡大す
ることなく所望の蓄積容量を形成することが可能であ
り、且つ広開口率化が可能なアクティブマトリクス基板
及びその製造方法並びにアクティブマトリクス型液晶表
示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明は、上記問題点
に基づきなされたもので、請求項１によれば、絶縁基板
上に、少なくとも行選択線と列選択線とが形成され、各
々の選択線が交わる領域に非晶質硅素薄膜トランジスタ
が形成されたアクティブマトリクス基板において、絶縁
基板上に配置された蓄積容量電極と、前記蓄積容量電極
上に積層されたゲート絶縁膜を介して対向配置されてい
るとともに、前記蓄積容量電極との間で蓄積容量を形成
する容量形成用電極と、前記ゲート絶縁膜上に少なくと
もドレイン領域とソース領域とを有するとともに、前記
ソース領域が前記列選択線に電気的に接続された非晶質
珪素薄膜トランジスタと、前記非晶質珪素薄膜トランジ
スタ及び前記容量形成用電極を覆うとともに、前記非晶
質珪素薄膜トランジスタのドレイン領域に通じる第１ヴ
ィアホールと、前記容量形成用電極に通じる第２ヴィア
ホールとを有する絶縁性の表面保護膜と、前記表面保護
膜上に形成されているとともに、前記第１及び第２ヴィ
アホールを介して前記ドレイン領域及び前記容量形成用
電極に電気的に接続された透明な導電性部材によって形
成された画素電極と、を備えたことを特徴とするアクテ
ィブマトリクス基板が提供される。
に基づきなされたもので、請求項１によれば、絶縁基板
上に、少なくとも行選択線と列選択線とが形成され、各
々の選択線が交わる領域に非晶質硅素薄膜トランジスタ
が形成されたアクティブマトリクス基板において、絶縁
基板上に配置された蓄積容量電極と、前記蓄積容量電極
上に積層されたゲート絶縁膜を介して対向配置されてい
るとともに、前記蓄積容量電極との間で蓄積容量を形成
する容量形成用電極と、前記ゲート絶縁膜上に少なくと
もドレイン領域とソース領域とを有するとともに、前記
ソース領域が前記列選択線に電気的に接続された非晶質
珪素薄膜トランジスタと、前記非晶質珪素薄膜トランジ
スタ及び前記容量形成用電極を覆うとともに、前記非晶
質珪素薄膜トランジスタのドレイン領域に通じる第１ヴ
ィアホールと、前記容量形成用電極に通じる第２ヴィア
ホールとを有する絶縁性の表面保護膜と、前記表面保護
膜上に形成されているとともに、前記第１及び第２ヴィ
アホールを介して前記ドレイン領域及び前記容量形成用
電極に電気的に接続された透明な導電性部材によって形
成された画素電極と、を備えたことを特徴とするアクテ
ィブマトリクス基板が提供される。
【０００９】請求項７によれば、絶縁基板上に、少なく
とも行選択線と列選択線とが形成され、各々の選択線が
交わる領域に非晶質硅素薄膜トランジスタが形成された
アクティブマトリクス基板において、絶縁基板上に蓄積
容量電極を形成し、前記蓄積容量電極上にゲート絶縁膜
を積層し、前記ゲート絶縁膜を介して前記蓄積容量電極
に対向する位置に容量形成用電極を形成するとともに、
前記非晶質珪素薄膜トランジスタのドレイン領域とソー
ス領域と形成し、前記非晶質珪素薄膜トランジスタ及び
前記容量形成用電極を絶縁性の表面保護膜で覆い、前記
表面保護膜に対して前記非晶質珪素薄膜トランジスタの
ドレイン領域に通じる第１ヴィアホールと、前記容量形
成用電極に通じる第２ヴィアホールとを形成し、前記表
面保護膜上に透明な導電性部材からなる画素電極を形成
するとともに、前記第１及び第２ヴィアホールを介して
前記ドレイン領域及び前記容量形成用電極に電気的に接
続することを特徴とするアクティブマトリクス基板の製
造方法が提供される。
とも行選択線と列選択線とが形成され、各々の選択線が
交わる領域に非晶質硅素薄膜トランジスタが形成された
アクティブマトリクス基板において、絶縁基板上に蓄積
容量電極を形成し、前記蓄積容量電極上にゲート絶縁膜
を積層し、前記ゲート絶縁膜を介して前記蓄積容量電極
に対向する位置に容量形成用電極を形成するとともに、
前記非晶質珪素薄膜トランジスタのドレイン領域とソー
ス領域と形成し、前記非晶質珪素薄膜トランジスタ及び
前記容量形成用電極を絶縁性の表面保護膜で覆い、前記
表面保護膜に対して前記非晶質珪素薄膜トランジスタの
ドレイン領域に通じる第１ヴィアホールと、前記容量形
成用電極に通じる第２ヴィアホールとを形成し、前記表
面保護膜上に透明な導電性部材からなる画素電極を形成
するとともに、前記第１及び第２ヴィアホールを介して
前記ドレイン領域及び前記容量形成用電極に電気的に接
続することを特徴とするアクティブマトリクス基板の製
造方法が提供される。
【００１０】請求項８によれば、絶縁基板上に、少なく
とも行選択線と列選択線とが形成され、各々の選択線が
交わる領域に非晶質硅素薄膜トランジスタが形成された
アクティブマトリクス基板であって、絶縁基板上に配置
された蓄積容量電極と、前記蓄積容量電極上に積層され
たゲート絶縁膜を介して対向配置されているとともに、
前記蓄積容量電極との間で蓄積容量を形成する容量形成
用電極と、前記ゲート絶縁膜上に少なくともドレイン領
域とソース領域とを有するとともに、前記ソース領域が
前記列選択線に電気的に接続された非晶質珪素薄膜トラ
ンジスタと、前記非晶質珪素薄膜トランジスタ及び前記
容量形成用電極を覆うとともに、前記非晶質珪素薄膜ト
ランジスタのドレイン領域に通じる第１ヴィアホール
と、前記容量形成用電極に通じる第２ヴィアホールとを
有する絶縁性の表面保護膜と、前記表面保護膜上に形成
されているとともに、前記第１及び第２ヴィアホールを
介して前記ドレイン領域及び前記容量形成用電極に電気
的に接続された透明な導電性部材によって形成された画
素電極と、を有するアクティブマトリクス基板と、前記
画素電極に対向配置された透明な導電性部材からなる対
向電極を有する対向基板と、前記アクティブマトリクス
基板と前記対向基板との間に挟持された液晶組成物と、
を備えたことを特徴とするアクティブマトリクス型液晶
表示装置が提供される。
とも行選択線と列選択線とが形成され、各々の選択線が
交わる領域に非晶質硅素薄膜トランジスタが形成された
アクティブマトリクス基板であって、絶縁基板上に配置
された蓄積容量電極と、前記蓄積容量電極上に積層され
たゲート絶縁膜を介して対向配置されているとともに、
前記蓄積容量電極との間で蓄積容量を形成する容量形成
用電極と、前記ゲート絶縁膜上に少なくともドレイン領
域とソース領域とを有するとともに、前記ソース領域が
前記列選択線に電気的に接続された非晶質珪素薄膜トラ
ンジスタと、前記非晶質珪素薄膜トランジスタ及び前記
容量形成用電極を覆うとともに、前記非晶質珪素薄膜ト
ランジスタのドレイン領域に通じる第１ヴィアホール
と、前記容量形成用電極に通じる第２ヴィアホールとを
有する絶縁性の表面保護膜と、前記表面保護膜上に形成
されているとともに、前記第１及び第２ヴィアホールを
介して前記ドレイン領域及び前記容量形成用電極に電気
的に接続された透明な導電性部材によって形成された画
素電極と、を有するアクティブマトリクス基板と、前記
画素電極に対向配置された透明な導電性部材からなる対
向電極を有する対向基板と、前記アクティブマトリクス
基板と前記対向基板との間に挟持された液晶組成物と、
を備えたことを特徴とするアクティブマトリクス型液晶
表示装置が提供される。
【００１１】この発明のアクティブマトリクス基板及び
その製造方法並びにアクティブマトリクス型液晶表示装
置によれば、画素電極を非晶質珪素薄膜トランジスタが
形成されている層とは異なる層に形成し、非晶質薄膜ト
ランジスタと同一の層には、容量形成用電極を配置し、
第２ヴィアホールを介して容量形成用電極と画素電極と
を電気的に接続している。このため、非晶質珪素薄膜ト
ランジスタと画素電極とのショートを防止するととも
に、従来と比較して画素電極を広く形成することが可能
となり、また、容量形成用電極及び蓄積容量電極の面積
を大きくすることなく所望の蓄積容量を形成しつつ、開
口率を向上することが可能となる。
その製造方法並びにアクティブマトリクス型液晶表示装
置によれば、画素電極を非晶質珪素薄膜トランジスタが
形成されている層とは異なる層に形成し、非晶質薄膜ト
ランジスタと同一の層には、容量形成用電極を配置し、
第２ヴィアホールを介して容量形成用電極と画素電極と
を電気的に接続している。このため、非晶質珪素薄膜ト
ランジスタと画素電極とのショートを防止するととも
に、従来と比較して画素電極を広く形成することが可能
となり、また、容量形成用電極及び蓄積容量電極の面積
を大きくすることなく所望の蓄積容量を形成しつつ、開
口率を向上することが可能となる。
【００１２】また、容量形成用電極は、非晶質珪素薄膜
トランジスタのソース領域及びドレイン領域を形成する
工程で同時に形成することが可能であるため、上述した
ような構造のアクティブマトリクス基板を作製するため
の工程数が増えることを防止できる。
トランジスタのソース領域及びドレイン領域を形成する
工程で同時に形成することが可能であるため、上述した
ような構造のアクティブマトリクス基板を作製するため
の工程数が増えることを防止できる。
【００１３】
【発明の実施の形態】以下、図面を参照してこの発明に
係るアクティブマトリクス基盤及びその製造方法並びに
アクティブマトリクス型液晶表示装置の実施の形態につ
いて詳細に説明する。
係るアクティブマトリクス基盤及びその製造方法並びに
アクティブマトリクス型液晶表示装置の実施の形態につ
いて詳細に説明する。
【００１４】図１は、この発明の一実施の形態に係るア
クティブマトリクス基板における一画素部分の平面図で
あり、図２は、図１に示したアクティブマトリクス基板
におけるＡ−Ａ′線で破断した部分の断面図であり、図
７は、図１及び図２に示したアクティブマトリクス基板
を利用したアクティブマトリクス型液晶表示装置の構造
の一例を示す断面図である。
クティブマトリクス基板における一画素部分の平面図で
あり、図２は、図１に示したアクティブマトリクス基板
におけるＡ−Ａ′線で破断した部分の断面図であり、図
７は、図１及び図２に示したアクティブマトリクス基板
を利用したアクティブマトリクス型液晶表示装置の構造
の一例を示す断面図である。
【００１５】すなわち、図１及び図２に示したアクティ
ブマトリクス基板は、アクティブ素子すなわちスイッチ
ング素子として、例えば逆スタガード型の非晶質硅素薄
膜トランジスタ（以下、ＴＦＴと称する）１００を備え
ている。図１に示したように、ＴＦＴ１００は、各画素
毎における行選択線すなわち走査線１０２と列選択線す
なわち信号線１０９との交差部付近に配置される。
ブマトリクス基板は、アクティブ素子すなわちスイッチ
ング素子として、例えば逆スタガード型の非晶質硅素薄
膜トランジスタ（以下、ＴＦＴと称する）１００を備え
ている。図１に示したように、ＴＦＴ１００は、各画素
毎における行選択線すなわち走査線１０２と列選択線す
なわち信号線１０９との交差部付近に配置される。
【００１６】このＴＦＴ１００を備えるアクティブマト
リクス基板すなわちアクティブマトリクス型液晶表示装
置のアレイ基板１は、図２に示したように、絶縁基板１
０１上に配置された走査線の一部をなす遮光性の導電性
部材によって形成されたゲート電極１０２と、走査線及
びゲート電極１０２と同一の遮光性の導電性部材によっ
て形成された蓄積容量電極１０３と、ゲート絶縁膜１０
４を介して形成された非晶質硅素薄膜１０５と、この非
晶質珪素薄膜１０５上にゲート電極１０２に対して自己
整合的に形成されているとともに窒化硅素からなる無機
保護膜１０６とを有している。
リクス基板すなわちアクティブマトリクス型液晶表示装
置のアレイ基板１は、図２に示したように、絶縁基板１
０１上に配置された走査線の一部をなす遮光性の導電性
部材によって形成されたゲート電極１０２と、走査線及
びゲート電極１０２と同一の遮光性の導電性部材によっ
て形成された蓄積容量電極１０３と、ゲート絶縁膜１０
４を介して形成された非晶質硅素薄膜１０５と、この非
晶質珪素薄膜１０５上にゲート電極１０２に対して自己
整合的に形成されているとともに窒化硅素からなる無機
保護膜１０６とを有している。
【００１７】このアレイ基板１に備えられるＴＦＴ１０
０のソース電極１００Ｓ及びドレイン電極１００Ｄは、
ゲート絶縁膜１０４上に堆積されているとともに無機保
護膜１０６に自己整合的に形成された低抵抗半導体層と
してのオーミックコンタクト層１０７、及びこのオーミ
ックコンタクト層１０７表面に被覆された金属反応層１
０８により形成される。ＴＦＴ１００のソース電極１０
０Ｓは、信号線１０９に電気的に接続されている。
０のソース電極１００Ｓ及びドレイン電極１００Ｄは、
ゲート絶縁膜１０４上に堆積されているとともに無機保
護膜１０６に自己整合的に形成された低抵抗半導体層と
してのオーミックコンタクト層１０７、及びこのオーミ
ックコンタクト層１０７表面に被覆された金属反応層１
０８により形成される。ＴＦＴ１００のソース電極１０
０Ｓは、信号線１０９に電気的に接続されている。
【００１８】また、蓄積容量電極１０３の直上に位置す
るとともに、ゲート絶縁膜１０４上に堆積されたオーミ
ックコンタクト層１０７とオーミックコンタクト層１０
７上に被覆された金属反応層１０８により、容量形成用
電極１１２が形成されている。すなわち、この容量形成
用電極１１２は、ゲート絶縁膜１０４を介して蓄積容量
電極１０３との間で蓄積容量を形成する。
るとともに、ゲート絶縁膜１０４上に堆積されたオーミ
ックコンタクト層１０７とオーミックコンタクト層１０
７上に被覆された金属反応層１０８により、容量形成用
電極１１２が形成されている。すなわち、この容量形成
用電極１１２は、ゲート絶縁膜１０４を介して蓄積容量
電極１０３との間で蓄積容量を形成する。
【００１９】ＴＦＴ１００及び信号線１０９の上には、
表面保護膜１１０が積層されている。さらに、この表面
保護膜１１０上には、透明導電性膜によって形成された
画素電極１１１が配置されている。
表面保護膜１１０が積層されている。さらに、この表面
保護膜１１０上には、透明導電性膜によって形成された
画素電極１１１が配置されている。
【００２０】ＴＦＴ１００のドレイン電極１００Ｄは、
ドレイン電極１００Ｄ上の表面保護膜１１０を貫通する
ヴィアホール１１３を介して画素電極１１１にコンタク
トされている。また、容量形成用電極１１２は、容量形
成用電極１１２の上の表面保護膜１１０を貫通するヴィ
アホール１１４を介して画素電極１１１にコンタクトさ
れている。すなわち、容量形成用電極１１２に電気的に
接続された画素電極１１１は、ゲート絶縁膜１０４を介
して蓄積容量電極１０３に対向して配置されていること
に相当し、容量形成用電極１１２と蓄積容量電極１０３
との間で形成した蓄積容量は、画素電極１１１と蓄積容
量電極１０３との間で形成される蓄積容量に相当する。
ドレイン電極１００Ｄ上の表面保護膜１１０を貫通する
ヴィアホール１１３を介して画素電極１１１にコンタク
トされている。また、容量形成用電極１１２は、容量形
成用電極１１２の上の表面保護膜１１０を貫通するヴィ
アホール１１４を介して画素電極１１１にコンタクトさ
れている。すなわち、容量形成用電極１１２に電気的に
接続された画素電極１１１は、ゲート絶縁膜１０４を介
して蓄積容量電極１０３に対向して配置されていること
に相当し、容量形成用電極１１２と蓄積容量電極１０３
との間で形成した蓄積容量は、画素電極１１１と蓄積容
量電極１０３との間で形成される蓄積容量に相当する。
【００２１】画素電極１１１と容量形成用電極１１２と
を電気的に接続するためのヴィアホール１１４は、容量
形成用電極１１２上のいずれの位置であってもよく、図
１及び図２に示したアレイ基板では、ヴィアホール１１
４は、開口部すなわちアレイ基板１に形成された画素電
極１１１を光が透過する領域内における容量形成用電極
１１２上、すなわち蓄積容量電極１０３の直上に相当す
る位置から外れる位置に形成されている。
を電気的に接続するためのヴィアホール１１４は、容量
形成用電極１１２上のいずれの位置であってもよく、図
１及び図２に示したアレイ基板では、ヴィアホール１１
４は、開口部すなわちアレイ基板１に形成された画素電
極１１１を光が透過する領域内における容量形成用電極
１１２上、すなわち蓄積容量電極１０３の直上に相当す
る位置から外れる位置に形成されている。
【００２２】上述したような構造のアレイ基板１を備え
たアクティブマトリクス型液晶表示装置は、図７に示し
たように、アレイ基板１に対向する位置に配置された対
向基板２、及びアレイ基板１と対向基板２との間に挟持
された液晶組成物３を備えている。
たアクティブマトリクス型液晶表示装置は、図７に示し
たように、アレイ基板１に対向する位置に配置された対
向基板２、及びアレイ基板１と対向基板２との間に挟持
された液晶組成物３を備えている。
【００２３】対向基板２は、透明な絶縁性基板、例えば
ガラス基板４、ガラス基板４上に配置されたカラーフィ
ルタ５及び遮光膜６、及びカラーフィルタ５及び遮光膜
６上に配置された透明導電性部材によって形成された対
向電極７を有している。カラーフィルタ５は、アレイ基
板１と対向基板２とが対向配置された際に、アレイ基板
１の開口部すなわち画素電極１１１に対向する位置に配
置され、各画素毎にそれぞれ赤（Ｒ）、緑（Ｇ）、青
（Ｂ）のフィルターが配置されている。また、遮光膜６
は、アレイ基板１と対向基板２とが対向配置された際
に、アレイ基板１の配線部すなわち走査線１０２、信号
線１０９及びＴＦＴ１００に対向する位置に配置され
る。
ガラス基板４、ガラス基板４上に配置されたカラーフィ
ルタ５及び遮光膜６、及びカラーフィルタ５及び遮光膜
６上に配置された透明導電性部材によって形成された対
向電極７を有している。カラーフィルタ５は、アレイ基
板１と対向基板２とが対向配置された際に、アレイ基板
１の開口部すなわち画素電極１１１に対向する位置に配
置され、各画素毎にそれぞれ赤（Ｒ）、緑（Ｇ）、青
（Ｂ）のフィルターが配置されている。また、遮光膜６
は、アレイ基板１と対向基板２とが対向配置された際
に、アレイ基板１の配線部すなわち走査線１０２、信号
線１０９及びＴＦＴ１００に対向する位置に配置され
る。
【００２４】ところで、上述したようなアレイ基板、す
なわちアクティブマトリクス基板１は、以下に示すよう
な製造工程に従って形成される。まず、絶縁基板１０１
上に行選択線すなわち走査線及びゲート電極１０２、及
び蓄積容量電極１０３を形成する。この実施の形態で
は、ゲート電極１０２及び蓄積容量電極１０３として、
例えばタンタル（Ｔａ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、チタン（Ｔｉ）、クリプトン（Ｃｒ）、
アルミニウム（Ａｌ）といった金属材料、或いはその合
金の単層膜、或いは積層膜を使用することが可能であ
る。すなわち、これらの金属材料を主成分とする遮光性
の導電膜を絶縁基板１０１上に成膜した後、パターニン
グすることにより、走査線、ゲート線、及び蓄積容量電
極を形成する。このパターニングの際には、例えばエッ
チング断面に傾斜をつけるテーパーエッチング技術を用
いても良い。
なわちアクティブマトリクス基板１は、以下に示すよう
な製造工程に従って形成される。まず、絶縁基板１０１
上に行選択線すなわち走査線及びゲート電極１０２、及
び蓄積容量電極１０３を形成する。この実施の形態で
は、ゲート電極１０２及び蓄積容量電極１０３として、
例えばタンタル（Ｔａ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、チタン（Ｔｉ）、クリプトン（Ｃｒ）、
アルミニウム（Ａｌ）といった金属材料、或いはその合
金の単層膜、或いは積層膜を使用することが可能であ
る。すなわち、これらの金属材料を主成分とする遮光性
の導電膜を絶縁基板１０１上に成膜した後、パターニン
グすることにより、走査線、ゲート線、及び蓄積容量電
極を形成する。このパターニングの際には、例えばエッ
チング断面に傾斜をつけるテーパーエッチング技術を用
いても良い。
【００２５】続いて、これらを覆うように例えば窒化硅
素からなるゲート絶縁膜１０４、非晶質硅素薄膜１０
５、及び、例えば窒化硅素からなる無機保護膜１０６を
連続的に成膜し、積層膜を形成する。この積層膜は、例
えばプラズマＣＶＤ、常圧ＣＶＤ、あるいは減圧ＣＶＤ
などの各種ＣＶＤ法を用いて成膜する。なお、この実施
の形態では、ゲート絶縁膜１０４の膜厚を４０００オン
グストローム、非晶質珪素薄膜の膜厚を５００オングス
トローム、無機保護膜１０６の膜厚を２０００オングス
トロームに設定している。また、この実施の形態では、
積層膜の各層を単一材料の単層膜で形成したが、例えば
それぞれが異なる材料からなる積層膜で構成されてもよ
い。
素からなるゲート絶縁膜１０４、非晶質硅素薄膜１０
５、及び、例えば窒化硅素からなる無機保護膜１０６を
連続的に成膜し、積層膜を形成する。この積層膜は、例
えばプラズマＣＶＤ、常圧ＣＶＤ、あるいは減圧ＣＶＤ
などの各種ＣＶＤ法を用いて成膜する。なお、この実施
の形態では、ゲート絶縁膜１０４の膜厚を４０００オン
グストローム、非晶質珪素薄膜の膜厚を５００オングス
トローム、無機保護膜１０６の膜厚を２０００オングス
トロームに設定している。また、この実施の形態では、
積層膜の各層を単一材料の単層膜で形成したが、例えば
それぞれが異なる材料からなる積層膜で構成されてもよ
い。
【００２６】続いて、絶縁基板１０１の背面から露光す
る裏面露光技術を用いて、無機保護膜１０６のパターニ
ングをゲート電極１０２に対して自己整合的に行う。こ
れにより、ゲート電極１０２と無機保護膜１０６とのオ
フセット量を減少させることができ、ＴＦＴ１００が持
つ寄生容量（Ｃｇｓ）を低減させることができる。
る裏面露光技術を用いて、無機保護膜１０６のパターニ
ングをゲート電極１０２に対して自己整合的に行う。こ
れにより、ゲート電極１０２と無機保護膜１０６とのオ
フセット量を減少させることができ、ＴＦＴ１００が持
つ寄生容量（Ｃｇｓ）を低減させることができる。
【００２７】続いて、無機保護膜１０６をマスクにし
て、例えば燐イオンを非晶質硅素薄膜１０５表面に注入
し、オーミックコンタクト層１０７を形成する。この実
施の形態では、燐イオンの注入条件として加速電圧（Ｖ
ｉ）を３０ｋＶ、ドーズ量（Ｃｉ）を５×１０15／ｃｍ
2 とした。また、ここでは、燐イオンのみを選択的に注
入したが、例えば水素イオン等と同時に燐イオンを注入
するような非質量分離型のイオン注入法を用いてもよ
い。
て、例えば燐イオンを非晶質硅素薄膜１０５表面に注入
し、オーミックコンタクト層１０７を形成する。この実
施の形態では、燐イオンの注入条件として加速電圧（Ｖ
ｉ）を３０ｋＶ、ドーズ量（Ｃｉ）を５×１０15／ｃｍ
2 とした。また、ここでは、燐イオンのみを選択的に注
入したが、例えば水素イオン等と同時に燐イオンを注入
するような非質量分離型のイオン注入法を用いてもよ
い。
【００２８】そして、オーミックコンタクト層１０７、
及び非晶質硅素薄膜１０５をパターニングする。そし
て、少なくともオーミックコンタクト層１０７を含む基
板上に例えばＴａ、Ｍｏ、Ｗ、Ｔｉ、Ｃｒ、Ａｌといっ
た高融点金属材料、或いはその合金を被覆し、例えば２
００℃で２時間といった熱処理を施した後、この金属膜
を剥離することで、オーミックコンタクト層１０７表面
に金属との反応層１０８を形成する。そして、このオー
ミックコンタクト層１０７及び金属反応層１０８をパタ
ーニングすることにより、ＴＦＴ１００のソース領域１
００Ｓ及びドレイン領域１００Ｄと、容量形成用電極１
１２を形成する。容量形成用電極１１２は、蓄積容量電
極１０３のほぼ直上の位置に形成される。
及び非晶質硅素薄膜１０５をパターニングする。そし
て、少なくともオーミックコンタクト層１０７を含む基
板上に例えばＴａ、Ｍｏ、Ｗ、Ｔｉ、Ｃｒ、Ａｌといっ
た高融点金属材料、或いはその合金を被覆し、例えば２
００℃で２時間といった熱処理を施した後、この金属膜
を剥離することで、オーミックコンタクト層１０７表面
に金属との反応層１０８を形成する。そして、このオー
ミックコンタクト層１０７及び金属反応層１０８をパタ
ーニングすることにより、ＴＦＴ１００のソース領域１
００Ｓ及びドレイン領域１００Ｄと、容量形成用電極１
１２を形成する。容量形成用電極１１２は、蓄積容量電
極１０３のほぼ直上の位置に形成される。
【００２９】続いて、ゲート絶縁膜１０９上に信号線１
０９を形成し、ＴＦＴ１００のソース電極１００Ｓに電
気的に接続する。この信号線１０９は、例えば金属反応
層を形成する金属材料と同一の高融点金属材料によって
形成される。
０９を形成し、ＴＦＴ１００のソース電極１００Ｓに電
気的に接続する。この信号線１０９は、例えば金属反応
層を形成する金属材料と同一の高融点金属材料によって
形成される。
【００３０】続いて、表面保護膜１１０として例えば窒
化硅素膜をＴＦＴ１００付近の凹凸が概略平坦になる程
度の膜厚をもって形成する。続いて、ＴＦＴ１００のド
レイン領域１００Ｄ、及び容量形成用電極１１２の直上
に相当する表面保護膜１１０にそれぞれヴィアホール１
１３、１１４を形成する。
化硅素膜をＴＦＴ１００付近の凹凸が概略平坦になる程
度の膜厚をもって形成する。続いて、ＴＦＴ１００のド
レイン領域１００Ｄ、及び容量形成用電極１１２の直上
に相当する表面保護膜１１０にそれぞれヴィアホール１
１３、１１４を形成する。
【００３１】続いて、表面保護膜１１０の上に透明導電
性膜として例えばＩＴＯ膜を例えばスパッタ法により成
膜する。この時、ヴィアホール１１３、及び１１４に
も、ＩＴＯ膜が成膜される。そして、このＩＴＯ膜の上
にネガ型レジストを塗布し、信号線１０９、走査線（ゲ
ート線）１０２、蓄積容量電極１０３、非晶質硅素薄膜
トランジスタ１００をマスクにして、絶縁基板１０１の
裏面から露光し、かつ、蓄積容量電極１０３上等の必要
な領域には、再度通常のマスク露光を行って、パターニ
ングすることにより画素電極１１１を形成する。
性膜として例えばＩＴＯ膜を例えばスパッタ法により成
膜する。この時、ヴィアホール１１３、及び１１４に
も、ＩＴＯ膜が成膜される。そして、このＩＴＯ膜の上
にネガ型レジストを塗布し、信号線１０９、走査線（ゲ
ート線）１０２、蓄積容量電極１０３、非晶質硅素薄膜
トランジスタ１００をマスクにして、絶縁基板１０１の
裏面から露光し、かつ、蓄積容量電極１０３上等の必要
な領域には、再度通常のマスク露光を行って、パターニ
ングすることにより画素電極１１１を形成する。
【００３２】この実施の形態では、画素電極１１１の面
積が従来の約１．３倍となり、ソース領域１００Ｓと画
素電極１１１、及び容量形成用電極１１２が充分低低抗
でありながら、それ自体そして画素電極１１１とのコン
タクト部分が光透過性を有するため、開口率を低下させ
ずに充分な蓄積容量を保ちつつ画素を構成することが可
能となる。
積が従来の約１．３倍となり、ソース領域１００Ｓと画
素電極１１１、及び容量形成用電極１１２が充分低低抗
でありながら、それ自体そして画素電極１１１とのコン
タクト部分が光透過性を有するため、開口率を低下させ
ずに充分な蓄積容量を保ちつつ画素を構成することが可
能となる。
【００３３】また、図２に示すように、信号線１０９と
画素電極１１１とが表面保護膜１１０を挟んで別の層に
形成されているため、信号線１０９と画素電極１１１と
の間のショートを防止することができる。このような構
造のアレイ基板を用いて、図７に示したような液晶表示
装置を構成し、画像を表示させたところ、明るくかつ表
面保護膜が充分厚いため信号線１０９と画素電極１１１
とのカップリング容量が減少し、クロストークの無い均
一な表示が得られた。
画素電極１１１とが表面保護膜１１０を挟んで別の層に
形成されているため、信号線１０９と画素電極１１１と
の間のショートを防止することができる。このような構
造のアレイ基板を用いて、図７に示したような液晶表示
装置を構成し、画像を表示させたところ、明るくかつ表
面保護膜が充分厚いため信号線１０９と画素電極１１１
とのカップリング容量が減少し、クロストークの無い均
一な表示が得られた。
【００３４】この実施の形態では、ＴＦＴ１００を走査
線１０２から突き出したゲート電極１０２上に設けた
が、ＴＦＴ１００を直接走査線上に設けてもよく、この
場合は開口率をより高めることができる。また、この実
施の形態では、表面保護膜１１０の材料として窒化硅素
膜を用いたが、この他に例えば有機材料を用いても良
い。
線１０２から突き出したゲート電極１０２上に設けた
が、ＴＦＴ１００を直接走査線上に設けてもよく、この
場合は開口率をより高めることができる。また、この実
施の形態では、表面保護膜１１０の材料として窒化硅素
膜を用いたが、この他に例えば有機材料を用いても良
い。
【００３５】上述した構造のアクティブマトリクス基板
では、画素電極と容量形成用電極とを接続するヴィアホ
ールを開口部に形成したが、図３及び図４に示したアク
ティブマトリクス基板の例のように、容量形成電極３１
２と画素電極３１１との接続用ヴィアホール３１４の位
置を蓄積容量電極３０３上に変更してもよい。このよう
な構造のアクティブマトリクス基板の場合、その他の構
造、及び製造プロセスは、図１及び図２に示した例と変
更はない。蓄積容量電極３０３上にヴィアホール３１４
を形成することにより開口部の面積をさらに拡大するこ
とが可能となり、所望の蓄積容量を確保しつつ画素電極
の開口率を向上することができる。
では、画素電極と容量形成用電極とを接続するヴィアホ
ールを開口部に形成したが、図３及び図４に示したアク
ティブマトリクス基板の例のように、容量形成電極３１
２と画素電極３１１との接続用ヴィアホール３１４の位
置を蓄積容量電極３０３上に変更してもよい。このよう
な構造のアクティブマトリクス基板の場合、その他の構
造、及び製造プロセスは、図１及び図２に示した例と変
更はない。蓄積容量電極３０３上にヴィアホール３１４
を形成することにより開口部の面積をさらに拡大するこ
とが可能となり、所望の蓄積容量を確保しつつ画素電極
の開口率を向上することができる。
【００３６】上述したように、この発明のアクティブマ
トリクス基板及びその製造方法並びにアクティブマトリ
クス型液晶表示装置によれば、画素電極をＴＦＴが形成
されている層とは異なる層に形成し、ＴＦＴと同一の層
には、容量形成用電極を配置し、ヴィアホールを介して
容量形成用電極と画素電極とを電気的に接続している。
このため、ＴＦＴと画素電極とのショートを防止すると
ともに、従来と比較して画素電極を広く形成することが
可能となり、また、容量形成用電極及び蓄積容量電極の
面積を大きくすることなく所望の蓄積容量を形成しつ
つ、開口率を向上することが可能となる。
トリクス基板及びその製造方法並びにアクティブマトリ
クス型液晶表示装置によれば、画素電極をＴＦＴが形成
されている層とは異なる層に形成し、ＴＦＴと同一の層
には、容量形成用電極を配置し、ヴィアホールを介して
容量形成用電極と画素電極とを電気的に接続している。
このため、ＴＦＴと画素電極とのショートを防止すると
ともに、従来と比較して画素電極を広く形成することが
可能となり、また、容量形成用電極及び蓄積容量電極の
面積を大きくすることなく所望の蓄積容量を形成しつ
つ、開口率を向上することが可能となる。
【００３７】また、容量形成用電極は、ＴＦＴのソース
領域及びドレイン領域を形成する工程で同時に形成する
ことが可能であるため、上述したような構造のアクティ
ブマトリクス基板を作製する際に工程数が増えることも
ない。
領域及びドレイン領域を形成する工程で同時に形成する
ことが可能であるため、上述したような構造のアクティ
ブマトリクス基板を作製する際に工程数が増えることも
ない。
【００３８】
【発明の効果】以上説明したように、この発明によれ
ば、画素電極の面積を拡大することが可能であるととも
に、蓄積容量電極の面積を拡大することなく所望の蓄積
容量を形成することが可能であり、且つ広開口率化が可
能なアクティブマトリクス基板及びその製造方法並びに
アクティブマトリクス型液晶表示装置を提供することが
できる。
ば、画素電極の面積を拡大することが可能であるととも
に、蓄積容量電極の面積を拡大することなく所望の蓄積
容量を形成することが可能であり、且つ広開口率化が可
能なアクティブマトリクス基板及びその製造方法並びに
アクティブマトリクス型液晶表示装置を提供することが
できる。
【図１】図１は、この発明の一実施の形態に係るアクテ
ィブマトリクス基板における一画素部分の平面図であ
る。
ィブマトリクス基板における一画素部分の平面図であ
る。
【図２】図２は、図１に示したアクティブマトリクス基
板におけるＡ−Ａ′線で破断した部分の断面図である。
板におけるＡ−Ａ′線で破断した部分の断面図である。
【図３】図３は、この発明の他の実施の形態に係るアク
ティブマトリクス基板における一画素部分の平面図であ
る。
ティブマトリクス基板における一画素部分の平面図であ
る。
【図４】図４は、図３に示したアクティブマトリクス基
板におけるＢ−Ｂ′線で破断した部分の断面図である。
板におけるＢ−Ｂ′線で破断した部分の断面図である。
【図５】図５は、従来の非晶質硅素薄膜トランジスタア
レイ基板を概略的に示す平面図である。
レイ基板を概略的に示す平面図である。
【図６】図６は、図５に示した従来の非晶質硅素薄膜ト
ランジスタアレイ基板におけるＣ−Ｃ′線で破断した部
分の断面図である。
ランジスタアレイ基板におけるＣ−Ｃ′線で破断した部
分の断面図である。
【図７】図７は、図１及び図２に示したアクティブマト
リクス基板を利用したアクティブマトリクス型液晶表示
装置の構造の一例を示す断面図である。
リクス基板を利用したアクティブマトリクス型液晶表示
装置の構造の一例を示す断面図である。
１…アクティブマトリクス基板（アレイ基板） ２…対向基板 ３…液晶組成物 １００…ＴＦＴ １０１…絶縁基板 １０２…走査線、ゲート電極 １０３…蓄積容量電極 １０４…ゲート絶縁膜 １０５…非晶質硅素薄膜 １０６…無機保護膜 １０７…オーミックコンタクト層 １０８…金属反応層 １０９…信号線 １１０…表面保護膜 １１１…画素電極 １１２…容量形成用電極 １１３…ヴィアホール １１４…ヴィアホール
Claims (8)
- 【請求項１】絶縁基板上に、少なくとも行選択線と列選
択線とが形成され、各々の選択線が交わる領域に非晶質
硅素薄膜トランジスタが形成されたアクティブマトリク
ス基板において、 絶縁基板上に配置された蓄積容量電極と、 前記蓄積容量電極上に積層されたゲート絶縁膜を介して
対向配置されているとともに、前記蓄積容量電極との間
で蓄積容量を形成する容量形成用電極と、 前記ゲート絶縁膜上に少なくともドレイン領域とソース
領域とを有するとともに、前記ソース領域が前記列選択
線に電気的に接続された非晶質珪素薄膜トランジスタ
と、 前記非晶質珪素薄膜トランジスタ及び前記容量形成用電
極を覆うとともに、前記非晶質珪素薄膜トランジスタの
ドレイン領域に通じる第１ヴィアホールと、前記容量形
成用電極に通じる第２ヴィアホールとを有する絶縁性の
表面保護膜と、 前記表面保護膜上に形成されているとともに、前記第１
及び第２ヴィアホールを介して前記ドレイン領域及び前
記容量形成用電極に電気的に接続された透明な導電性部
材によって形成された画素電極と、 を備えたことを特徴とするアクティブマトリクス基板。 - 【請求項２】前記非晶質珪素薄膜トランジスタのソース
領域及びドレイン領域と、前記容量形成用電極とは、オ
ーミックコンタクト層と、このオーミックコンタクト層
上に形成された金属反応層とを有することを特徴とする
請求項１に記載のアクティブマトリクス基板。 - 【請求項３】絶縁基板上に、少なくとも行選択線と列選
択線とが形成され、各々の選択線が交わる領域には非晶
質硅素薄膜トランジスタが形成され、前記非晶質硅素薄
膜トランジスタは、前記絶縁基板側から少なくともゲー
ト電極、ゲート絶縁膜、非晶質硅素薄膜が順次形成され
てなり、前記非晶質硅素薄膜上には、無機保護膜が前記
ゲート電極に対して自己整合的に形状加工されてなり、
前記非晶質硅素薄膜の一部は、前記無機保護膜に対して
自己整合的に形成されてなるオーミックコンタクト層と
なり、かつ前記オーミックコンタクト層上には、前記オ
ーミックコンタクト層と金属との反応層が形成されてな
り、前記金属反応層からなるソース領域、及びドレイン
領域にはそれぞれ透明電極からなる画素電極、及び列選
択線が接続されているアクティブマトリクス基板におい
て、 前記画素電極は、非晶質硅素薄膜トランジスタ上に形成
された絶縁性の表面保護膜上に位置し、前記表面保護膜
に形成された第１ヴィアホールを通じてドレイン領域に
接続され、かつ、前記表面保護膜に形成された第２ヴィ
アホールを通じて前記オーミックコンタクト層及び金属
反応層からなる容量形成用電極に接続され、この容量形
成用電極が前記ゲート絶縁膜の少なくとも一部を介して
蓄積容量電極との間に蓄積容量を形成して成ることを特
徴とするアクティブマトリクス基板。 - 【請求項４】前記容量形成用電極と画素電極とを接続す
る前記第２ヴィアホールは、前記蓄積容量電極上から外
れる領域に形成されていることを特徴とする請求項１ま
たは３に記載のアクティブマトリクス基板。 - 【請求項５】前記容量形成用電極と画素電極とを接続す
る前記第２ヴィアホールは、前記蓄積容量電極上の領域
に形成されていることを特徴とする請求項１または３に
記載のアクティブマトリクス基板。 - 【請求項６】前記非晶質珪素薄膜トランジスタのソース
領域及びドレイン領域と、前記容量形成用電極に含まれ
る前記金属反応層は、少なくとも前記オーミックコンタ
クト層と高融点金属との反応層であることを特徴とする
請求項２または３に記載のアクティブマトリクス基板。 - 【請求項７】絶縁基板上に、少なくとも行選択線と列選
択線とが形成され、各々の選択線が交わる領域に非晶質
硅素薄膜トランジスタが形成されたアクティブマトリク
ス基板において、 絶縁基板上に蓄積容量電極を形成し、 前記蓄積容量電極上にゲート絶縁膜を積層し、 前記ゲート絶縁膜を介して前記蓄積容量電極に対向する
位置に容量形成用電極を形成するとともに、前記非晶質
珪素薄膜トランジスタのドレイン領域とソース領域と形
成し、 前記非晶質珪素薄膜トランジスタ及び前記容量形成用電
極を絶縁性の表面保護膜で覆い、 前記表面保護膜に対して前記非晶質珪素薄膜トランジス
タのドレイン領域に通じる第１ヴィアホールと、前記容
量形成用電極に通じる第２ヴィアホールとを形成し、 前記表面保護膜上に透明な導電性部材からなる画素電極
を形成するとともに、前記第１及び第２ヴィアホールを
介して前記ドレイン領域及び前記容量形成用電極に電気
的に接続することを特徴とするアクティブマトリクス基
板の製造方法。 - 【請求項８】絶縁基板上に、少なくとも行選択線と列選
択線とが形成され、各々の選択線が交わる領域に非晶質
硅素薄膜トランジスタが形成されたアクティブマトリク
ス基板であって、 絶縁基板上に配置された蓄積容量電極と、 前記蓄積容量電極上に積層されたゲート絶縁膜を介して
対向配置されているとともに、前記蓄積容量電極との間
で蓄積容量を形成する容量形成用電極と、 前記ゲート絶縁膜上に少なくともドレイン領域とソース
領域とを有するとともに、前記ソース領域が前記列選択
線に電気的に接続された非晶質珪素薄膜トランジスタ
と、 前記非晶質珪素薄膜トランジスタ及び前記容量形成用電
極を覆うとともに、前記非晶質珪素薄膜トランジスタの
ドレイン領域に通じる第１ヴィアホールと、前記容量形
成用電極に通じる第２ヴィアホールとを有する絶縁性の
表面保護膜と、 前記表面保護膜上に形成されているとともに、前記第１
及び第２ヴィアホールを介して前記ドレイン領域及び前
記容量形成用電極に電気的に接続された透明な導電性部
材によって形成された画素電極と、 を有するアクティブマトリクス基板と、 前記画素電極に対向配置された透明な導電性部材からな
る対向電極を有する対向基板と、 前記アクティブマトリクス基板と前記対向基板との間に
挟持された液晶組成物と、 を備えたことを特徴とするアクティブマトリクス型液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19144397A JPH1138439A (ja) | 1997-07-16 | 1997-07-16 | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19144397A JPH1138439A (ja) | 1997-07-16 | 1997-07-16 | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138439A true JPH1138439A (ja) | 1999-02-12 |
Family
ID=16274716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19144397A Pending JPH1138439A (ja) | 1997-07-16 | 1997-07-16 | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138439A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002082630A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2003157027A (ja) * | 2001-07-27 | 2003-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び発光装置 |
| JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP2004157543A (ja) * | 2002-11-07 | 2004-06-03 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
| US7483090B2 (en) | 2004-07-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto |
| US7754541B2 (en) * | 2006-12-07 | 2010-07-13 | Mitsubishi Electric Corporation | Display device and method of producing the same |
| US7977680B2 (en) | 2000-09-06 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors on a metal substrate |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| CN109727539A (zh) * | 2018-12-17 | 2019-05-07 | 维沃移动通信有限公司 | 一种显示模组和电子设备 |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
-
1997
- 1997-07-16 JP JP19144397A patent/JPH1138439A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7088401B1 (en) | 1999-06-30 | 2006-08-08 | Nec Lcd Technologies, Ltd. | Liquid crystal display device with less pixel error and method of manufacturing the same |
| JP2002082630A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 電気光学装置 |
| JP2002189429A (ja) * | 2000-09-06 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012089839A (ja) * | 2000-09-06 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7977680B2 (en) | 2000-09-06 | 2011-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors on a metal substrate |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| JP2004061825A (ja) * | 2001-07-27 | 2004-02-26 | Semiconductor Energy Lab Co Ltd | 半導体装置及び発光装置の作製方法 |
| US6929986B2 (en) | 2001-07-27 | 2005-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and method of manufacturing the same |
| JP2003157027A (ja) * | 2001-07-27 | 2003-05-30 | Semiconductor Energy Lab Co Ltd | 半導体装置及び発光装置 |
| JP2003330390A (ja) * | 2002-05-16 | 2003-11-19 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
| JP2004157543A (ja) * | 2002-11-07 | 2004-06-03 | Lg Philips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| US7483090B2 (en) | 2004-07-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Liquid crystal display having first and second subpixel electrodes connected to coupling electrode through respective contact holes and third subpixel electrode separated from the first two but capacitively coupled thereto |
| KR101108369B1 (ko) * | 2004-12-31 | 2012-01-30 | 엘지디스플레이 주식회사 | 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법 |
| US7754541B2 (en) * | 2006-12-07 | 2010-07-13 | Mitsubishi Electric Corporation | Display device and method of producing the same |
| CN109727539A (zh) * | 2018-12-17 | 2019-05-07 | 维沃移动通信有限公司 | 一种显示模组和电子设备 |
| WO2020125271A1 (zh) * | 2018-12-17 | 2020-06-25 | 维沃移动通信有限公司 | 显示模组和电子设备 |
| CN109727539B (zh) * | 2018-12-17 | 2020-10-30 | 维沃移动通信有限公司 | 一种显示模组和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650379B2 (en) | Thin film transistor array panel | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP5466665B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2001196595A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002246607A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JP2000267140A (ja) | 液晶表示装置の製造方法 | |
| JP4632617B2 (ja) | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 | |
| JP2776378B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| JPH11133455A (ja) | 液晶表示装置の製造方法 | |
| JPH1138439A (ja) | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 | |
| KR20010102117A (ko) | 능동 매트릭스 디바이스를 제작하는 방법 | |
| KR100635943B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20020074056A (ko) | 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법 | |
| KR100740927B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| KR100623983B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판, 그를 포함하는 액정 표시 장치 및 그의 제조 방법 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| KR20000067259A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JP3322978B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100333984B1 (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ |