JP2910656B2 - アクティブマトリクス液晶表示パネル及びその製造方法 - Google Patents
アクティブマトリクス液晶表示パネル及びその製造方法Info
- Publication number
- JP2910656B2 JP2910656B2 JP2182796A JP2182796A JP2910656B2 JP 2910656 B2 JP2910656 B2 JP 2910656B2 JP 2182796 A JP2182796 A JP 2182796A JP 2182796 A JP2182796 A JP 2182796A JP 2910656 B2 JP2910656 B2 JP 2910656B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- layer
- liquid crystal
- transparent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示パネル及び
その製造方法に関し、特に薄膜電界効果型トランジスタ
および電極をもつ透明絶縁性基板で液晶を挟んだ構造の
液晶表示パネル及びその製造方法に関する。
その製造方法に関し、特に薄膜電界効果型トランジスタ
および電極をもつ透明絶縁性基板で液晶を挟んだ構造の
液晶表示パネル及びその製造方法に関する。
【０００２】
【従来の技術】薄膜電界効果型トランジスタ（thin fil
m transistor；以下「ＴＦＴ」という）を画素のスイッ
チング素子として用いるアクティブマトリクス液晶表示
パネル（active matrix liquid crystal display;以
下、単に「ＡＭＬＣＤ」ともいう）は高品位の画質を有
し、携帯型コンピュータの表示デバイスや投射型表示デ
バイスのライトバルブなどに幅広く応用されている。
m transistor；以下「ＴＦＴ」という）を画素のスイッ
チング素子として用いるアクティブマトリクス液晶表示
パネル（active matrix liquid crystal display;以
下、単に「ＡＭＬＣＤ」ともいう）は高品位の画質を有
し、携帯型コンピュータの表示デバイスや投射型表示デ
バイスのライトバルブなどに幅広く応用されている。
【０００３】ＡＭＬＣＤは、一般に走査線、信号線、お
よび走査線と信号線の交差点近傍に配した薄膜トランジ
スタに接続した画素電極を設けた構造のＴＦＴ基板と、
透明電極を全面に形成した対向基板との間に液晶を挟み
込み、制御された画素電極と対向電極との間に所定の電
圧を印加することにより、対応する画素における光の透
過光量を制御する。
よび走査線と信号線の交差点近傍に配した薄膜トランジ
スタに接続した画素電極を設けた構造のＴＦＴ基板と、
透明電極を全面に形成した対向基板との間に液晶を挟み
込み、制御された画素電極と対向電極との間に所定の電
圧を印加することにより、対応する画素における光の透
過光量を制御する。
【０００４】このようにして構成されたアクティブマト
リクス液晶表示装置では、単純マトリクス型の液晶表示
装置に比べて、液晶を挟む電極間の電位を制御しやす
く、コントラストや視野角に優れた高品位の表示が得ら
れる点に最大の特徴がある。
リクス液晶表示装置では、単純マトリクス型の液晶表示
装置に比べて、液晶を挟む電極間の電位を制御しやす
く、コントラストや視野角に優れた高品位の表示が得ら
れる点に最大の特徴がある。
【０００５】しかしながら、アクティブマトリクス液晶
表示装置を構成していく上で、マトリクス状にＴＦＴア
レイを作製する必要がある。この製造工程は、通常半導
体の製造で行われる工程とよく似ているが、しかし、Ｔ
ＦＴアレイの場合には、表示装置の表示領域と同じ面積
で１つのデバイスを作製せざるをえず、半導体装置のよ
うに、デバイスを縮小させて、１つの基板から多量の素
子を得ることにより低コスト化を図っていくことができ
ないという点で、半導体装置の製造とは本質的に相違し
ている。
表示装置を構成していく上で、マトリクス状にＴＦＴア
レイを作製する必要がある。この製造工程は、通常半導
体の製造で行われる工程とよく似ているが、しかし、Ｔ
ＦＴアレイの場合には、表示装置の表示領域と同じ面積
で１つのデバイスを作製せざるをえず、半導体装置のよ
うに、デバイスを縮小させて、１つの基板から多量の素
子を得ることにより低コスト化を図っていくことができ
ないという点で、半導体装置の製造とは本質的に相違し
ている。
【０００６】しかも、一方で、今後さらにアクティブマ
トリクス液晶表示装置の普及を図っていく上で、その価
格が大きな問題点の一つとなっており、ＴＦＴアレイ作
製におけるコスト低減の要求は大きい。
トリクス液晶表示装置の普及を図っていく上で、その価
格が大きな問題点の一つとなっており、ＴＦＴアレイ作
製におけるコスト低減の要求は大きい。
【０００７】ＴＦＴアレイ製造に関わるコストの低減を
図っていく上で、フォトリソグラフィ（photo rithogra
phy；「ＰＲ」ともいう）を用いたパタン形成の回数
（以下「ＰＲ回数」という）を削減することが、大きな
効果を生むことが知られている。
図っていく上で、フォトリソグラフィ（photo rithogra
phy；「ＰＲ」ともいう）を用いたパタン形成の回数
（以下「ＰＲ回数」という）を削減することが、大きな
効果を生むことが知られている。
【０００８】この観点から、ＰＲ回数の少ない工程が従
来よりいくつか提案されている。
来よりいくつか提案されている。
【０００９】例えば、文献（1982 SID International S
ymposium Digest of Technical Papers、第44頁）で
は、ＰＲ回数を２回で作製する方法が提案されている。
この方法では、まず透明電極とｎ型非晶質シリコン層を
堆積し、信号線、ＴＦＴのソース／ドレイン電極、画素
電極のパタンによりＰＲを行ってパターニングし、しか
る後にノンドープ非晶質シリコン層、ゲート絶縁膜、金
属層を堆積し、走査線のパタンで堆積した金属層、ゲー
ト絶縁膜、ノンドープ非晶質シリコン層、およびｎ型非
晶質シリコン層をエッチングする。
ymposium Digest of Technical Papers、第44頁）で
は、ＰＲ回数を２回で作製する方法が提案されている。
この方法では、まず透明電極とｎ型非晶質シリコン層を
堆積し、信号線、ＴＦＴのソース／ドレイン電極、画素
電極のパタンによりＰＲを行ってパターニングし、しか
る後にノンドープ非晶質シリコン層、ゲート絶縁膜、金
属層を堆積し、走査線のパタンで堆積した金属層、ゲー
ト絶縁膜、ノンドープ非晶質シリコン層、およびｎ型非
晶質シリコン層をエッチングする。
【００１０】
【発明が解決しようとする課題】しかしながら、上記文
献に記載の従来の方法では、ＰＲ回数が２回と非常に少
なくて済むものの、信号線を透明電極で形成するため
に、電気抵抗が大きく、大面積では遅延が発生してしま
うので実際上は使うことができない。
献に記載の従来の方法では、ＰＲ回数が２回と非常に少
なくて済むものの、信号線を透明電極で形成するため
に、電気抵抗が大きく、大面積では遅延が発生してしま
うので実際上は使うことができない。
【００１１】信号線を別の金属層で構成すれば、確かに
電気抵抗を減ずることはできるが、これを形成するため
のＰＲ工程が別途必要とされることになる。
電気抵抗を減ずることはできるが、これを形成するため
のＰＲ工程が別途必要とされることになる。
【００１２】さらに、基板側から光が入射すると、直接
ＴＦＴのチャネルに入射し、ＴＦＴのオフ抵抗が減少
し、画素の電荷保持ができなくなってしまうという問題
がある。そして、この問題を避けるためには、遮光作用
を有する不透明層を、ＴＦＴの下層に配する必要があ
る。
ＴＦＴのチャネルに入射し、ＴＦＴのオフ抵抗が減少
し、画素の電荷保持ができなくなってしまうという問題
がある。そして、この問題を避けるためには、遮光作用
を有する不透明層を、ＴＦＴの下層に配する必要があ
る。
【００１３】そして、このような不透明層を構成するた
めには、１回ＰＲを追加する必要がある。
めには、１回ＰＲを追加する必要がある。
【００１４】このため、大面積において安定な高品位の
表示が得られるＴＦＴアレイを、プロセス的に無理なく
得ようとすると、結局、少なくとも４ＰＲ（４回のＰＲ
工程）が必要とされることになる。
表示が得られるＴＦＴアレイを、プロセス的に無理なく
得ようとすると、結局、少なくとも４ＰＲ（４回のＰＲ
工程）が必要とされることになる。
【００１５】従って、本発明は上記事情に鑑みて為され
たものであって、その目的は、低抵抗な金属層で形成さ
れた信号線を有し、かつ基板側からの入射光に対して遮
光効果を有し、より少ないＰＲ回数で作製することので
きる構造を有するＴＦＴアレイからなるアクティブマト
リクス液晶表示パネルを提供することにある。
たものであって、その目的は、低抵抗な金属層で形成さ
れた信号線を有し、かつ基板側からの入射光に対して遮
光効果を有し、より少ないＰＲ回数で作製することので
きる構造を有するＴＦＴアレイからなるアクティブマト
リクス液晶表示パネルを提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、格子状に配置して交差させた平行な複数
の走査線および平行な複数の信号線と共に、前記走査線
と信号線の各交点の近傍に設けられ、前記走査線と同一
層で形成されこれに接続するゲート電極と、ゲート絶縁
膜を介して設けた薄膜半導体層と、前記信号線と接続す
るソース電極（またはドレイン電極）と、画素電極と接
続するドレイン電極（またはソース電極）と、からなる
薄膜トランジスタを有する透明絶縁性基板と、透明電極
を有する他の透明絶縁性基板と、を液晶層を介して貼り
合わせてなる液晶表示パネルにおいて、前記信号線、お
よび前記薄膜トランジスタと前記画素電極とを接続する
前記ドレイン電極が、透明導電膜および不透明金属層が
この順に前記透明絶縁性基板上に積層された構造からな
り、これらを覆うように絶縁膜が堆積されると共に、該
絶縁膜は、前記薄膜トランジスタの前記ソース・ドレイ
ン電極上の領域および前記画素電極上の表示領域におい
て除去されており、前記不透明金属層は前記絶縁膜が除
去された領域において除去されており、さらにこの上に
非晶質シリコン層、ゲート絶縁膜および走査線がこの順
に積層されてパタン化されてなることを特徴とする液晶
表示パネルを提供する。
に、本発明は、格子状に配置して交差させた平行な複数
の走査線および平行な複数の信号線と共に、前記走査線
と信号線の各交点の近傍に設けられ、前記走査線と同一
層で形成されこれに接続するゲート電極と、ゲート絶縁
膜を介して設けた薄膜半導体層と、前記信号線と接続す
るソース電極（またはドレイン電極）と、画素電極と接
続するドレイン電極（またはソース電極）と、からなる
薄膜トランジスタを有する透明絶縁性基板と、透明電極
を有する他の透明絶縁性基板と、を液晶層を介して貼り
合わせてなる液晶表示パネルにおいて、前記信号線、お
よび前記薄膜トランジスタと前記画素電極とを接続する
前記ドレイン電極が、透明導電膜および不透明金属層が
この順に前記透明絶縁性基板上に積層された構造からな
り、これらを覆うように絶縁膜が堆積されると共に、該
絶縁膜は、前記薄膜トランジスタの前記ソース・ドレイ
ン電極上の領域および前記画素電極上の表示領域におい
て除去されており、前記不透明金属層は前記絶縁膜が除
去された領域において除去されており、さらにこの上に
非晶質シリコン層、ゲート絶縁膜および走査線がこの順
に積層されてパタン化されてなることを特徴とする液晶
表示パネルを提供する。
【００１７】本発明に係るアクティブマトリクス液晶表
示パネルは、好ましくい態様において、非晶質シリコン
層、ゲート絶縁膜および走査線が同一パタンで形成され
る。このようにすると露光回数を減ずることができる。
示パネルは、好ましくい態様において、非晶質シリコン
層、ゲート絶縁膜および走査線が同一パタンで形成され
る。このようにすると露光回数を減ずることができる。
【００１８】また、本発明は、アクティブマトリクス型
の液晶表示パネルの製造方法において、(a)透明絶縁性
基板上に透明導電層及び不透明金属層を積層させ、(b)
前記積層体を信号線および画素電極の形状でパタン形成
し、(c)第１の絶縁膜で被覆した後、ソース及びドレイ
ン電極領域において前記第１の絶縁膜にコンタクトホー
ルを設けると共に表示領域上の前記第１の絶縁膜を除去
し、(d)さらに、非晶質シリコン層、ゲート絶縁膜、走
査線となる金属層をこの順に形成した後に、これら３層
を一括でエッチングしてパタン形成する、ことを特徴と
する液晶表示パネルの製造方法を提供する。
の液晶表示パネルの製造方法において、(a)透明絶縁性
基板上に透明導電層及び不透明金属層を積層させ、(b)
前記積層体を信号線および画素電極の形状でパタン形成
し、(c)第１の絶縁膜で被覆した後、ソース及びドレイ
ン電極領域において前記第１の絶縁膜にコンタクトホー
ルを設けると共に表示領域上の前記第１の絶縁膜を除去
し、(d)さらに、非晶質シリコン層、ゲート絶縁膜、走
査線となる金属層をこの順に形成した後に、これら３層
を一括でエッチングしてパタン形成する、ことを特徴と
する液晶表示パネルの製造方法を提供する。
【００１９】本発明の液晶表示パネルの製造方法におい
ては、前記ソース及びドレイン電極のコンタクトホール
形成領域で前記不透明金属がエッチング除去されること
を特徴とする。
ては、前記ソース及びドレイン電極のコンタクトホール
形成領域で前記不透明金属がエッチング除去されること
を特徴とする。
【００２０】
【作用】本発明の原理・作用を以下に説明する。本発明
のアクティブマトリクス液晶表示パネルのＴＦＴアレイ
の構造は、信号線および画素電極となる透明導電膜およ
び不透明金属層を積層してパタン化した後、この上に絶
縁膜を被覆させ、画素電極の表示領域およびＴＦＴのソ
ース・ドレイン電極の一部で、この絶縁膜および不透明
金属層を除去する。
のアクティブマトリクス液晶表示パネルのＴＦＴアレイ
の構造は、信号線および画素電極となる透明導電膜およ
び不透明金属層を積層してパタン化した後、この上に絶
縁膜を被覆させ、画素電極の表示領域およびＴＦＴのソ
ース・ドレイン電極の一部で、この絶縁膜および不透明
金属層を除去する。
【００２１】しかる後に、非晶質シリコン層、窒化シリ
コン層、さらに走査線となる不透明金属層を積層し、こ
れを走査線のパタンで一括でパターニングを行う。
コン層、さらに走査線となる不透明金属層を積層し、こ
れを走査線のパタンで一括でパターニングを行う。
【００２２】このようにして、本発明によれば、ＴＦＴ
アレイは高々３回以下のＰＲ工程により作製することが
できる。
アレイは高々３回以下のＰＲ工程により作製することが
できる。
【００２３】そして、このＴＦＴアレイにおいては、信
号線が透明金属層および不透明金属層の２層で形成され
ており、低抵抗な配線を非常に低い断線確率で形成する
ことができるという利点を有している。
号線が透明金属層および不透明金属層の２層で形成され
ており、低抵抗な配線を非常に低い断線確率で形成する
ことができるという利点を有している。
【００２４】また、図１に示すように、ＴＦＴのソース
・ドレイン電極が順スタガ型ＴＦＴのチャネルを覆うよ
うな構造とされているため、基板側から入射する光をか
なりの割合で遮蔽することができ、光オフ電流を抑制す
ることができる。
・ドレイン電極が順スタガ型ＴＦＴのチャネルを覆うよ
うな構造とされているため、基板側から入射する光をか
なりの割合で遮蔽することができ、光オフ電流を抑制す
ることができる。
【００２５】
【発明の実施の形態】本発明の実施の形態について図面
を参照して以下に詳細に説明する。
を参照して以下に詳細に説明する。
【００２６】図１は、本発明の一実施形態の構成を模式
的に示す断面図であり、請求項１に係る発明に基づいて
作製したアクティブマトリクス液晶表示パネルのＴＦＴ
の断面図を示している。また、図２（ａ）は、本発明の
一実施形態のＴＦＴアレイの画素部を示す平面図を示
し、図２（ｂ）は図２（ａ）のＡ−Ａ′線に沿った断面
を示す図である。
的に示す断面図であり、請求項１に係る発明に基づいて
作製したアクティブマトリクス液晶表示パネルのＴＦＴ
の断面図を示している。また、図２（ａ）は、本発明の
一実施形態のＴＦＴアレイの画素部を示す平面図を示
し、図２（ｂ）は図２（ａ）のＡ−Ａ′線に沿った断面
を示す図である。
【００２７】図１及び図２を参照して、ガラス板などの
透光性絶縁基板１の上に複数の走査線８と複数の信号線
９とを交差させて格子状に配置する。各格子内には、走
査線８と信号線９の交点近傍に配置されるＴＦＴと、こ
のＴＦＴから駆動される画素電極１０とから構成される
１組のアクティブ画素エレメントがそれぞれ配置され
る。
透光性絶縁基板１の上に複数の走査線８と複数の信号線
９とを交差させて格子状に配置する。各格子内には、走
査線８と信号線９の交点近傍に配置されるＴＦＴと、こ
のＴＦＴから駆動される画素電極１０とから構成される
１組のアクティブ画素エレメントがそれぞれ配置され
る。
【００２８】また、走査線８の下には、異なる信号線間
に生ずるリーク電流を抑制するために、信号線９と同層
で遮光層１３が設けられている。
に生ずるリーク電流を抑制するために、信号線９と同層
で遮光層１３が設けられている。
【００２９】ＴＦＴは走査線８をゲート電極７とし、ゲ
ート電極７の下に絶縁膜（ゲート絶縁膜）６を介して設
けられた非晶質シリコン膜４からなるチャネル部と、第
１の絶縁膜５を挟んで、コンタクトホール１１を介して
接続されたソース・ドレイン電極からなる。
ート電極７の下に絶縁膜（ゲート絶縁膜）６を介して設
けられた非晶質シリコン膜４からなるチャネル部と、第
１の絶縁膜５を挟んで、コンタクトホール１１を介して
接続されたソース・ドレイン電極からなる。
【００３０】ソース・ドレイン電極は、透明金属層２と
不透明金属層３とが積層されてなり、ソース・ドレイン
電極においてコンタクトホール１１が形成されている領
域では、不透明金属層３は除去されている（この領域は
透明金属層２のみからなる）。
不透明金属層３とが積層されてなり、ソース・ドレイン
電極においてコンタクトホール１１が形成されている領
域では、不透明金属層３は除去されている（この領域は
透明金属層２のみからなる）。
【００３１】以下、本実施形態に係るＴＦＴの製造方法
を順を追って説明する。
を順を追って説明する。
【００３２】まず、透光性の絶縁基板の上にスパッタ法
でＴＦＴのソース・ドレイン電極および信号線となる透
明金属層２としてＩＴＯ（Indium-Tin-Oxide）を略５０
ｎｍ堆積し、これに続いて、ｎ型非晶質シリコン層を略
５ｎｍ堆積し、さらに不透明金属層３としてＣｒを略１
００ｎｍ堆積する。
でＴＦＴのソース・ドレイン電極および信号線となる透
明金属層２としてＩＴＯ（Indium-Tin-Oxide）を略５０
ｎｍ堆積し、これに続いて、ｎ型非晶質シリコン層を略
５ｎｍ堆積し、さらに不透明金属層３としてＣｒを略１
００ｎｍ堆積する。
【００３３】この積層膜を、図２に示す信号線９および
画素電極１０および遮光層１３からなる形状でパターニ
ングを行う。
画素電極１０および遮光層１３からなる形状でパターニ
ングを行う。
【００３４】さらに、第１の絶縁膜５として、酸化シリ
コン膜を略２００ｎｍ堆積する。この酸化シリコン膜に
コンタクトホール１１を形成する。
コン膜を略２００ｎｍ堆積する。この酸化シリコン膜に
コンタクトホール１１を形成する。
【００３５】この際、同時に、表示領域１２上に堆積さ
れた酸化膜（第１の絶縁膜５）も除去する。
れた酸化膜（第１の絶縁膜５）も除去する。
【００３６】これに続き、コンタクトホール１１を形成
した領域の不透明金属層３をエッチング除去する。
した領域の不透明金属層３をエッチング除去する。
【００３７】しかる後に、真空成長室中で、非晶質シリ
コン膜を略５０ｎｍ堆積し及び非晶質窒化シリコン膜を
連続的に堆積する。
コン膜を略５０ｎｍ堆積し及び非晶質窒化シリコン膜を
連続的に堆積する。
【００３８】この上に、走査線となる金属層としてＣｒ
を略１００ｎｍ堆積する。この積層膜を走査線８のパタ
ンでエッチングする。
を略１００ｎｍ堆積する。この積層膜を走査線８のパタ
ンでエッチングする。
【００３９】この際、同時に、このパタンで覆われてい
ないｎ型非晶質シリコン層４をエッチング除去する。
ないｎ型非晶質シリコン層４をエッチング除去する。
【００４０】以上のようにして、図２に示す構造のＴＦ
Ｔアレイは、３回の露光工程により作製することができ
る。
Ｔアレイは、３回の露光工程により作製することができ
る。
【００４１】以上の例では、ソース・ドレイン電極のコ
ンタクトを形成する際に、薄いｎ型層を作製している
が、これを設けずに、代わりに非晶質シリコン膜４を堆
積する直前に、フォスフィン放電処理を行っても良好な
ＴＦＴ特性を得ることができる。
ンタクトを形成する際に、薄いｎ型層を作製している
が、これを設けずに、代わりに非晶質シリコン膜４を堆
積する直前に、フォスフィン放電処理を行っても良好な
ＴＦＴ特性を得ることができる。
【００４２】この時、走査線８の下には、全て非晶質シ
リコン層が残るので、入射光１５が照射された場合、こ
の非晶質シリコン層４が低抵抗化し、隣の信号線から画
素電極等へリーク電流が生じ、表示が劣化する可能性が
ある。
リコン層が残るので、入射光１５が照射された場合、こ
の非晶質シリコン層４が低抵抗化し、隣の信号線から画
素電極等へリーク電流が生じ、表示が劣化する可能性が
ある。
【００４３】遮光層１３はこの現象を防止するために設
けたものである。
けたものである。
【００４４】このようにして作製したＴＦＴの場合、ソ
ース・ドレイン電極となる不透明金属層３が、チャネル
部の非晶質シリコン層４の下に潜り込むようにせりだし
ているので、遮光効果が全くない構造の、ＴＦＴに比べ
て、光オフ電流を顕著に減少させることができる。
ース・ドレイン電極となる不透明金属層３が、チャネル
部の非晶質シリコン層４の下に潜り込むようにせりだし
ているので、遮光効果が全くない構造の、ＴＦＴに比べ
て、光オフ電流を顕著に減少させることができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
基板側からの入射光に対して十分な遮光効果を有するＴ
ＦＴからなるアクティブマトリクス液晶ディスプレイの
ＴＦＴアレイを３回以下のＰＲ回数で作製することがで
き、低コストの液晶パネルを得ることができる。
基板側からの入射光に対して十分な遮光効果を有するＴ
ＦＴからなるアクティブマトリクス液晶ディスプレイの
ＴＦＴアレイを３回以下のＰＲ回数で作製することがで
き、低コストの液晶パネルを得ることができる。
【図１】本発明の一実施形態に係るＴＦＴの構成を示す
断面図である。
断面図である。
【図２】（ａ）は本発明の一実施形態に従い作製したＴ
ＦＴアレイの１画素の平面図を示したものである。
（ｂ）は（ａ）のＡ−Ａ′断面図を示したものである。
ＦＴアレイの１画素の平面図を示したものである。
（ｂ）は（ａ）のＡ−Ａ′断面図を示したものである。
１ 絶縁性基板 ２ 透明金属ドレイン電極 ３ 不透明金属層 ４ 非晶質シリコン層 ５ 第１の絶縁膜 ６ ゲート絶縁膜 ７ ゲート電極 ８ 走査線 ９ 信号線 １０ 一体で形成されたソース電極および画素電極 １１ コンタクトホール １２ 表示領域 １３ 信号線と同層で形成された遮光層 １４ 透明金属画素電極 １５ 入射光
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 G02F 1/1343 G09F 9/30 H01L 29/78
Claims (6)
- 【請求項１】格子状に配置して交差させた平行な複数の
走査線および平行な複数の信号線と共に、 前記走査線と信号線の各交点の近傍に設けられ、前記走
査線と同一層で形成されこれに接続するゲート電極と、
ゲート絶縁膜を介して設けた薄膜半導体層と、前記信号
線と接続するソース電極（またはドレイン電極）と、画
素電極と接続するドレイン電極（またはソース電極）
と、からなる薄膜トランジスタを有する透明絶縁性基板
と、 透明電極を有する他の透明絶縁性基板と、を液晶層を介
して貼り合わせてなる液晶表示パネルにおいて、 前記信号線、および前記薄膜トランジスタと前記画素電
極とを接続する前記ドレイン電極が、透明導電膜および
不透明金属層がこの順に前記透明絶縁性基板上に積層さ
れた構造からなり、 これらを覆うように絶縁膜が堆積されると共に、該絶縁
膜は、前記薄膜トランジスタの前記ソース・ドレイン電
極上の領域および前記画素電極上の表示領域において除
去されており、 前記不透明金属層は前記絶縁膜が除去された領域におい
て除去されており、 さらにこの上に非晶質シリコン層、ゲート絶縁膜および
走査線がこの順に積層されてパタン化されてなることを
特徴とする液晶表示パネル。 - 【請求項２】前記非晶質シリコン層、前記ゲート絶縁
膜、および前記走査線が同一パタンで形成されているこ
とを特徴とする請求項１記載の液晶表示パネル。 - 【請求項３】前記信号線と同層で前記走査線の下に遮光
層が形成されていることを特徴とする請求項１記載の液
晶表示パネル。 - 【請求項４】ソース及びドレイン電極を構成する前記不
透明金属層が、前記薄膜トランジスタのチャネル部を形
成する前記非晶質シリコン層下部に所定長延在されてな
ることを特徴とする請求項１記載の液晶表示パネル。 - 【請求項５】格子状に配置して交差させた平行な複数の
走査線および平行な複数の信号線と共に、 前記走査線と信号線の各交点の近傍に設けられ、前記走
査線と同一層で形成されこれに接続するゲート電極と、
ゲート絶縁膜を介して設けた薄膜半導体層と、前記信号
線と接続するソース電極（またはドレイン電極）と、画
素電極と接続するドレイン電極（またはソース電極）
と、からなる薄膜トランジスタを有する透明絶縁性基板
と、 透明電極を有する他の透明絶縁性基板と、 を液晶層を介して貼り合わせてなる液晶表示パネルの製
造方法において、 (a)透明絶縁性基板上に透明導電層及び不透明金属層を
積層させ、 (b)前記積層体を信号線および画素電極の形状でパタン
形成し、 (c)第１の絶縁膜で被覆した後、ソース及びドレイン電
極領域において前記第１の絶縁膜にコンタクトホールを
設けると共に表示領域上の前記第１の絶縁膜を除去し、 (d)さらに、非晶質シリコン層、ゲート絶縁膜、走査線
となる金属層をこの順に形成した後に、これら３層を一
括でエッチングしてパタン形成する、 ことを特徴とする液晶表示パネルの製造方法。 - 【請求項６】前記ソース及びドレイン電極のコンタクト
ホール形成領域で前記不透明金属がエッチング除去され
ることを特徴とする請求項５記載の液晶表示パネルの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182796A JP2910656B2 (ja) | 1996-01-12 | 1996-01-12 | アクティブマトリクス液晶表示パネル及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2182796A JP2910656B2 (ja) | 1996-01-12 | 1996-01-12 | アクティブマトリクス液晶表示パネル及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09197438A JPH09197438A (ja) | 1997-07-31 |
| JP2910656B2 true JP2910656B2 (ja) | 1999-06-23 |
Family
ID=12065908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2182796A Expired - Lifetime JP2910656B2 (ja) | 1996-01-12 | 1996-01-12 | アクティブマトリクス液晶表示パネル及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910656B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101102642B1 (ko) | 2003-11-18 | 2012-01-04 | 가부시키가이샤 니콘 | 표시 디바이스 제조 방법 및 표시 디바이스 |
| CN100412672C (zh) * | 2005-09-14 | 2008-08-20 | 友达光电股份有限公司 | 薄膜二极管液晶显示器面板 |
-
1996
- 1996-01-12 JP JP2182796A patent/JP2910656B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09197438A (ja) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP3844913B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3708637B2 (ja) | 液晶表示装置 | |
| JP4607418B2 (ja) | 液晶ディスプレイ装置用アレー基板及びその製造方法 | |
| US6855954B1 (en) | Thin film transistor, fabrication method thereof and liquid crystal display having the thin film transistor | |
| US6208390B1 (en) | Electrode substrate resistant to wire breakage for an active matrix display device | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP2001311965A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JP2803713B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP2780681B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| JPH10290012A (ja) | アクティブマトリクス型液晶表示装置およびその製造方法 | |
| JPH1138439A (ja) | アクティブマトリクス基板及びその製造方法並びにアクティブマトリクス型液晶表示装置 | |
| JP2910656B2 (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| JP2004518173A (ja) | アクティブマトリクス液晶ディスプレイのようなピクセル化されたデバイスおよびその製作方法 | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| KR20020011574A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2859896B2 (ja) | 液晶表示装置 | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2947299B2 (ja) | マトリックス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140409 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |