JP2002189429A

JP2002189429A - 半導体装置およびその作製方法

Info

Publication number: JP2002189429A
Application number: JP2001265021A
Authority: JP
Inventors: Tatsuya Arao; 達也荒尾; Atsuo Isobe; 敦生磯部; Toru Takayama; 徹高山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-09-06
Filing date: 2001-08-31
Publication date: 2002-07-05
Anticipated expiration: 2021-08-31
Also published as: JP4986351B2

Abstract

(57)【要約】【課題】必要十分なキャパシティをもつ保持容量を備
えた半導体装置を提供する。【解決手段】金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置において、前記
画素部は、ＴＦＴと、該ＴＦＴと接続する配線とを有し
ており、保持容量は、前記金属表面を有する基板、前記
絶縁膜および前記配線により構成されている。前記絶縁
膜の膜厚が薄いほど、また、前記絶縁膜と前記配線の接
する領域の面積が大きいほど、大きなキャパシティを得
られるので有利である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。

【０００３】

【従来の技術】薄膜トランジスタ（以下、ＴＦＴとい
う）は透明基板上に形成することができるので、アクテ
ィブマトリクス型液晶ディスプレイ（以下、ＡＭ−ＬＣ
Ｄという）への応用開発が積極的に進められてきた。結
晶質半導体膜（代表的には結晶質珪素膜）を利用したＴ
ＦＴは高移動度が得られるので、同一基板上に機能回路
を集積させて高精細な画像表示を実現することが可能と
されている。

【０００４】近年、絶縁表面を有する基板上に形成され
た半導体薄膜（厚さ数〜数百ｎｍ程度）を用いてＴＦＴ
を構成する技術が注目されている。ＴＦＴはＩＣや電気
光学装置のような電子デバイスに広く応用され、特に画
像表示装置のスイッチング素子として開発が急がれてい
る。

【０００５】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。そのため、可撓性を有
するプラスチックフィルムの上にＴＦＴ素子を形成する
ことが試みられている。

【０００６】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のＴＦＴを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置は実現されていない。

【０００７】また、ＡＭ−ＬＣＤは、基本的には、画像
を表示する画素部と、画素部に配列された各画素のＴＦ
Ｔを駆動するゲートドライバー回路、各ＴＦＴへ画像信
号を送るソースドライバー回路（またはデータドライバ
ー回路）が同一基板上に形成されてなる。

【０００８】近年では、これら画素部とドライバー回路
の他に、信号分割回路やγ補正回路などといった信号処
理回路をも同一基板上に設けたシステム・オン・パネル
が提案されている。

【０００９】

【発明が解決しようとする課題】本発明は、上記問題点
を鑑みてなされたものであり、安価な電気光学装置を提
供することを課題とする。さらに、基板として可撓性を
有する厚さの薄いものを用い、前記基板上に薄膜トラン
ジスタを形成して、軽量化して安価な電気光学装置を提
供することを課題とする。さらに、それを表示部として
有する安価な電子機器を提供することを課題とする。

【００１０】さらに、本発明では、画素部に関する改善
を行なっている。具体的には、開口率を低下させること
なく、大容量を確保しうる保持容量を形成することで、
コントラストの優れた電気光学装置を提供することを課
題とする。

【００１１】

【課題を解決するための手段】本発明は、素子形成基板
（ＴＦＴなどの素子が形成される基板）として金属表面
を有する基板を用い、前記金属表面を有する基板上に必
要な素子を形成して電気光学装置を得ることを特徴とし
ている。前記金属表面を有する基板が厚さの薄いもので
あれば、可撓性を有し、かつ、軽量化した電気光学装置
に代表される半導体装置を得ることができる。

【００１２】なお、前記必要な素子とは、アクティブマ
トリクス型の電気光学装置ならば画素のスイッチング素
子として用いる半導体素子（典型的にはＴＦＴ）を指
す。

【００１３】また、画素部における保持容量は、前記金
属表面を有する基板上の絶縁膜を誘電体として、前記金
属表面を有する基板と、画素ＴＦＴを構成する半導体層
に接続されたドレイン配線によって形成することを特徴
とする。

【００１４】本明細書で開示する発明の構成は、金属表
面を有する基板と、前記金属表面を有する基板上に絶縁
膜と、該絶縁膜上に画素部とを有する半導体装置であっ
て、前記画素部は、ＴＦＴと、該TFTに接続する配線と
を有しており、保持容量は、前記金属表面を有する基
板、前記絶縁膜および前記配線により構成されているこ
とを特徴としている。

【００１５】上記構成において、前記金属表面を有する
基板（本明細書中において金属基板と呼ぶ。）は、ステ
ンレス基板や金属元素が基板表面にコーティングしてあ
る基板であることを特徴としている。

【００１６】また、上記構成において、前記金属表面を
有する基板は、耐熱性金属基板である。また、前記金属
表面を有する基板の表面粗さの最大高さ（Ｒ_MAX）は、
１μｍ以下である。また、前記金属表面を有する基板の
表面に存在する凸部の曲率半径は、１μｍ以上であるこ
とを特徴としている。

【００１７】また、上記構成において、前記ステンレス
基板の厚さは１０μｍ〜３０μｍであることを特徴とし
ている。

【００１８】上記構成において、前記絶縁膜としては珪
素を含むことが望ましく、前記絶縁膜の膜厚は５０〜５
００ｎｍ（好ましくは５０〜３００ｎｍ）であることを
特徴としている。

【００１９】また、上記構成において、前記保持容量
は、前記金属基板と、前記絶縁膜と、前記画素ＴＦＴを
構成する半導体層に接続している配線によって形成する
ことを特徴としている。

【００２０】また、上記構成において、前記配線は、前
記絶縁膜に接して形成し、かつ、画素電極に接続させる
ことを特徴としている。

【００２１】また、上記構造を実現するための発明の構
成は、金属表面を有する基板上に第１の絶縁膜を形成
し、前記第１の絶縁膜上に半導体層を形成し、前記半導
体層上に第２の絶縁膜を形成し、前記第２の絶縁膜上に
ゲート電極を形成し、前記半導体層および前記ゲート電
極を覆って第３の絶縁膜を形成し、前記第３の絶縁膜を
部分的に除去して、前記半導体層の一部および前記第１
の絶縁膜の一部を露呈させ、前記半導体層に電気的に接
続し、かつ、前記第１の絶縁膜の一部に接する配線を形
成することを特徴としている。

【００２２】上記構成において、前記配線は前記半導体
層および前記第１の絶縁膜の一部に接続して形成される
ことを特徴としている。

【００２３】また、上記構成において、前記画素部を構
成する保持容量は、前記金属基板、前記第１の絶縁膜の
一部および配線から形成されることを特徴としている。

【００２４】また、上記構成において、前記第１の絶縁
膜の膜厚が薄いほど、保持容量のキャパシティを大きく
することができる。また、前記第１の絶縁膜と前記配線
との接する面積が大きい場合もキャパシティを大きくす
ることができる。

【００２５】

【発明の実施の形態】本発明の実施形態について、以下
に図１を用いて説明する。図１は画素ＴＦＴと保持容量
の作製工程の断面図を示す。ここでは、画素ＴＦＴとし
て、シングルゲート構造のＴＦＴを作製している。もち
ろん、シングルゲート構造に限らずダブルゲート構造や
トリプルゲート構造などとしても良い。

【００２６】まず、素子形成基板となる金属基板１１を
用意する。例えば金属基板１１として、ＳＵＳ３０４や
ＳＵＳ３１６等のステンレス基板や、導電膜が形成され
た基板等を用いることが出来る。前記導電膜として、代
表的には、導電性を有する珪素膜（例えばリンドープ珪
素膜、ボロンドープ珪素膜等）や金属膜（例えばタング
ステン膜、タンタル膜、モリブデン膜、チタン膜等）で
も良いし、前記金属膜をシリサイド化したシリサイド
膜、窒化した窒化膜（窒化タンタル膜、窒化タングステ
ン膜、窒化チタン膜等）でも良い。また、これらを自由
に組み合わせて積層しても良い。

【００２７】また、金属基板における金属表面の凹凸の
粗さは、１μｍＲ_MAX以下と平坦なものとすることが好
ましい。あるいは、金属基板における金属表面の凹凸の
１ｍｍ平方当りの表面粗さが１μｍとなることが好まし
い。さらに、その凹凸の凸部の曲率半径は、１μｍ以
上、好ましくは１０μｍ以上とする。また、金属基板に
おける金属表面の平坦性を向上させる公知の技術、例え
ばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれ
る研磨工程を用いてもよい。

【００２８】次いで、金属基板１１上に下地絶縁膜１２
を形成する。前記下地絶縁膜１２は、画素部においては
保持容量の誘電体（第１誘電体）としても機能させる。
このとき、膜厚の薄い絶縁膜を用いた方が大きなキャパ
シティを得られるので有利である。

【００２９】前記下地絶縁膜１２上にドライバーＴＦＴ
の活性領域となる半導体層（図示せず）および画素ＴＦ
Ｔの活性領域となる半導体層１３が形成する。

【００３０】そして、半導体層を覆ってゲート絶縁膜１
４が形成される。代表的には、ゲート絶縁膜１４の膜厚
は５〜１５０ｎｍ（好ましくは１０〜２００ｎｍ）とす
れば良い。

【００３１】次に、ゲート絶縁膜１４の上には導電膜１
５が形成される。また、導電膜１５の形成材料として
は、８００〜１１５０℃（好ましくは９００〜１１００
℃）の温度に耐える耐熱性を有する導電膜を用いる。
（図１（Ａ））

【００３２】代表的には、導電性を有する珪素膜（例え
ばリンドープ珪素膜、ボロンドープ珪素膜等）や金属膜
（例えばタングステン膜、タンタル膜、モリブデン膜、
チタン膜等）でも良いし、前記金属膜をシリサイド化し
たシリサイド膜、窒化した窒化膜（窒化タンタル膜、窒
化タングステン膜、窒化チタン膜等）でも良い。また、
これらを自由に組み合わせて積層しても良い。

【００３３】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を、珪素を含む絶縁膜で覆った構造が有効である。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜（または窒化酸化珪素膜ともいう）を用いる
ことができる。なお、酸化窒化珪素膜とは、酸素、窒素
および珪素を所定の割合で含む絶縁膜である。

【００３４】なお、上記材料で導電膜を形成する時、成
膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶
縁膜と上記材料とを一括でエッチングしてゲート配線パ
ターンを形成することもできる。この場合、ゲート配線
の上面のみが珪素を含む絶縁膜で保護された状態とな
る。

【００３５】続いて、パターニングを行なって、ゲート
電極１６を形成する。なお、本明細書中において「電
極」とは、「配線」の一部であり、他の配線との電気的
接続を行なう箇所、または半導体層と交差する箇所を指
す。したがって、説明の便宜上、「配線」と「電極」と
を使い分けるが、「配線」という文言に「電極」は常に
含められているものとする。

【００３６】次に、ドーピング処理を行なって、半導体
層に不純物元素を添加する。（図１（Ｂ））ドーピング
処理はイオンドープ法、若しくはイオン注入法で行なえ
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵／ｃｍ²とし、加速電圧を５〜１００ｋｅ
Ｖとして行なう。この場合、導電層１６が不純物元素に
対するマスクとなり、自己整合的に不純物領域１８、１
９が形成される。

【００３７】なお、前記ドーピング処理を行う前に、前
記ゲート電極をマスクとして前記ゲート絶縁膜を部分的
にエッチングし、前記半導体層を部分的に露呈させても
良い。このようにすることで、前記半導体膜に不純物元
素を添加し易くなり、添加量も少なくて済む。

【００３８】そして、加熱処理により、不純物元素の活
性化を行なう。この加熱処理はファーネスアニール炉を
用いる熱アニール法、ラピッドサーマルアニール法（Ｒ
ＴＡ法）またはレーザアニール法で行なう。

【００３９】次いで、公知の方法（熱ＣＶＤ法、プラズ
マＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）
により作製される窒化珪素膜、窒化酸化珪素膜、または
酸化珪素膜により第１層間絶縁膜２０を形成する。（図
１（Ｃ））

【００４０】次いで、公知の技術を用いてソース領域お
よびドレイン領域に達するコンタクトホールを形成す
る。同時に画素部においては、後工程で形成されるソー
ス配線およびドレイン配線に囲まれた領域で、かつ、画
素ＴＦＴの半導体層と重ならない領域において、第１層
間絶縁膜およびゲート絶縁膜をエッチングして、下地膜
を部分的に露呈させる。このとき、下地膜を露呈させる
領域の面積は、適宜決めることが出来る。露呈させる下
地膜の面積が広い方が、広い配線を形成することがで
き、金属基板、下地膜およびドレイン配線で形成される
保持容量は大きなキャパシティを得られるので有利であ
る。さらに、第１層間絶縁膜およびゲート絶縁膜をエッ
チングする際に、同時に下地膜をエッチングして薄くし
ておけば、保持容量は大きなキャパシティを得られるの
で有利である。

【００４１】続いて、ソース配線またはドレイン配線を
形成しＴＦＴを得る。ただし、画素ＴＦＴのドレイン配
線は、ドレイン領域と露呈した下地膜を接続させて形成
する。（図１（Ｄ））

【００４２】次いで、公知の技術を用いて水素化処理を
行ない、全体を水素化してＴＦＴが完成する。本実施例
では比較的低温で行なうことが可能な水素プラズマを用
いて水素化処理を行った。

【００４３】続いて、第２層間絶縁膜２２を形成する。
（図１（Ｅ））第２層間絶縁膜２２としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシク
ロブテン）膜などを用いることができる。また、平坦化
膜を用いても良い。その後、エッチバックを行なってド
レイン配線の一部を露呈させ、画素ＴＦＴのドレイン配
線２１に接続させて画素電極２４を形成する。（図１
（Ｆ））前記画素電極２４としては、反射型ＡＭ−ＬＣ
Ｄを作製するのであればアルミニウム膜に代表される反
射率の高い金属膜を用いれば良い。

【００４４】以上のように、図１では金属表面を有する
基板、下地膜および画素ＴＦＴのドレイン配線によって
画素ＴＦＴにおける保持容量が形成される。前記金属表
面を有する基板の電位は定電位とするのが望ましい。

【００４５】本発明は、基板として金属表面を有する基
板を用いているため、透過型の電気光学装置に利用する
ことはできない。しかし、保持容量は最大面積で、ゲー
ト配線およびソース配線で囲まれ、かつ、画素ＴＦＴと
重ならない領域を使って形成することができるため、非
常にキャパシティの大きな保持容量を効果的に実現する
ことができる。また、誘電体として機能する下地絶縁膜
を薄い膜厚にすれば、さらにキャパシティを増やすこと
が出来る。

【００４６】以上の構成でなる本発明について、以下に
示す実施例でもってさらに詳細な説明を行なうこととす
る。

【００４７】

【実施例】［実施例１］本発明の実施例について、以下
に図１を用いて説明する。図１は画素ＴＦＴと保持容量
の作製工程の断面図を示す。ここでは、画素ＴＦＴとし
て、シングルゲート構造のＴＦＴを作製している。もち
ろん、シングルゲート構造に限らずダブルゲート構造や
トリプルゲート構造などとしても良い。また、本発明が
本実施例に限定されないことはいうまでもない。

【００４８】まず、素子形成基板となる金属基板１１を
用意する。軽量化を目的として、厚さ１０μｍ〜３０μ
ｍのステンレス基板を用いる場合、ステンレス基板は可
撓性を有することから、ガラス基板や合成石英基板に対
応した装置を使うときに搬送等において支障が生じる。
そのため、例えば、基板ホルダーを用意し、ステンレス
基板を基板ホルダーに固定すれば、前記装置に対応でき
る形状となる。

【００４９】また、金属基板における金属表面の凹凸の
粗さは、１μｍＲ_MAXの１ｍｍ平方当りの表面粗さが１
μｍとなることが好ましい。さらに、その凹凸の凸部の
曲率半径は、１μｍ以上、好ましくは１０μｍ以上とす
る。また、金属基板における金属表面の平坦性を向上さ
せる公知の技術、例えばＣＭＰ（ケミカルメカニカルポ
リッシング）と呼ばれる研磨工程を用いてもよい。

【００５０】次いで、金属基板１１上に下地絶縁膜１２
を形成する。下地絶縁膜１２は、画素部においては保持
容量の誘電体（第１誘電体）としても機能させる。この
とき、膜厚の薄い絶縁膜を用いた方が大きなキャパシテ
ィを得られるので有利である。下地絶縁膜としては、酸
化珪素膜、窒化珪素膜、窒化酸化珪素膜（ＳｉＯxＮ
y）、またはこれらの積層膜等を５０〜５００ｎｍの膜
厚範囲で用いることができ、形成手段としては公知の成
膜方法（熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、スパ
ッタ法、減圧熱ＣＶＤ法等）を用いる。本実施例では、
膜組成において酸素元素より窒素元素を多く含む酸化窒
化珪素膜を１５０ｎｍの膜厚で形成した。

【００５１】前記下地絶縁膜１２上に半導体膜をプラズ
マＣＶＤ法やスパッタ法などの公知の手段で１０〜２０
０ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成す
る。なお、前記半導体膜としては、非晶質半導体膜や微
結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜な
どの非晶質構造を有する化合物半導体膜を適用しても良
い。半導体膜の形成手段としては公知の成膜方法（熱Ｃ
ＶＤ法、プラズマＣＶＤ法、蒸着法、スパッタ法、減圧
熱ＣＶＤ法等）を用いることができ、結晶化方法も公知
の方法（固相成長法、レーザ結晶化法、触媒元素を用い
た固相成長法等）を用いることができる。本実施例で
は、低温で成膜が可能なスパッタ法を用いて非晶質珪素
膜を形成し、レーザ結晶化法により結晶質珪素膜を形成
した。レーザ結晶化法で結晶質半導体膜を作製する場合
には、パルス発振型または連続発光型のエキシマレーザ
やＹＡＧレーザ、ＹＶＯ₄レーザを用いることができ
る。そして、エッチングを行なって所望の形状の半導体
層１３を形成した。

【００５２】そして、プラズマＣＶＤ法またはスパッタ
法を用い、半導体層を覆ってゲート絶縁膜１４が形成さ
れる。代表的には、ゲート絶縁膜１４の膜厚は５〜１５
０nm（好ましくは１０〜２００nm）とすれば良い。本実
施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで
酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ
＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。

【００５３】次に、ゲート絶縁膜１４の上には導電膜１
５が形成される。また、導電膜１５の形成材料として
は、８００〜１１５０℃（好ましくは９００〜１１００
℃）の温度に耐える耐熱性を有する導電膜を用いる。
（図１（Ａ））

【００５４】代表的には、導電性を有する珪素膜（例え
ばリンドープ珪素膜、ボロンドープ珪素膜等）や金属膜
（例えばタングステン膜、タンタル膜、モリブデン膜、
チタン膜等）でも良いし、前記金属膜をシリサイド化し
たシリサイド膜、窒化した窒化膜（窒化タンタル膜、窒
化タングステン膜、窒化チタン膜等）でも良い。また、
これらを自由に組み合わせて積層しても良い。

【００５５】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を、珪素を含む絶縁膜で覆った構造が有効である。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜（または窒化酸化珪素膜ともいう）を用いる
ことができる。なお、酸化窒化珪素膜とは、酸素、窒素
および珪素を所定の割合で含む絶縁膜である。

【００５６】なお、上記材料で導電膜を形成する時、成
膜時の最上層に珪素を含む絶縁膜を設け、珪素を含む絶
縁膜と上記材料とを一括でエッチングしてゲート配線パ
ターンを形成することもできる。この場合、ゲート配線
の上面のみが珪素を含む絶縁膜で保護された状態とな
る。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる導
電膜を形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａ
のターゲットを用い、窒素を含む雰囲気内でスパッタし
た。

【００５７】続いて、パターニングを行なって、ゲート
電極１６を形成する。

【００５８】次に、ドーピング処理を行なって、半導体
層に不純物元素を添加する。（図１（Ｂ））ドーピング
処理はイオンドープ法、若しくはイオン注入法で行なえ
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵／ｃｍ²とし、加速電圧を５〜１００ｋｅ
Ｖとして行なう。この場合、導電層１６が不純物元素に
対するマスクとなり、自己整合的に不純物領域１８、１
９が形成される。本実施例では、ドーピング処理とし
て、ｎ型を付与する不純物元素としてリン（P）を添加
し、不純物領域１８、１９のリン濃度が１×１０²⁰〜５
×１０²¹／ｃｍ³になるようにした。ここでは、画素Ｔ
ＦＴにｎチャネル型ＴＦＴを用いるので、ｎ型を付与す
る不純物元素のドーピング処理のみ図示したが、駆動回
路においてはｐチャネル型ＴＦＴも作製される。ｐ型を
付与する不純物元素をドーピングするときはｎチャネル
型ＴＦＴを形成する半導体層はレジストからなるマスク
で覆う。

【００５９】そして、加熱処理により、不純物元素の活
性化を行なう。この加熱処理はファーネスアニール炉を
用いる熱アニール法、ラピッドサーマルアニール法（Ｒ
ＴＡ法）またはレーザアニール法で行なう。本実施例で
は、温度５５０度で４時間の加熱処理を行なった。

【００６０】次いで、公知の方法（熱ＣＶＤ法、プラズ
マＣＶＤ法、蒸着法、スパッタ法、減圧熱ＣＶＤ法等）
により作製される窒化珪素膜、窒化酸化珪素膜、または
酸化珪素膜により第１層間絶縁膜を形成する。（図１
（Ｃ））本実施例では、膜厚１．６μｍのアクリル樹脂
膜を形成したが、粘度が１０〜１０００ｃｐ、好ましく
は４０〜２００ｃｐのものを用いた。

【００６１】次いで、公知の技術を用いてソース領域お
よびドレイン領域に達するコンタクトホールを形成す
る。同時に画素部においては、後工程で形成されるソー
ス配線およびドレイン配線に囲まれた領域で、かつ、画
素ＴＦＴの半導体層と重ならない領域において、第１層
間絶縁膜およびゲート絶縁膜をエッチングして、下地膜
を部分的に露呈させる。このとき、下地膜を露呈させる
領域の面積は、適宜決めることが出来る。露呈させる下
地膜の面積が広い方が、広い配線を形成することがで
き、金属基板、下地膜およびドレイン配線で形成される
保持容量は大きなキャパシティを得られるので有利であ
る。さらに、第１層間絶縁膜およびゲート絶縁膜をエッ
チングする際に、同時に下地膜をエッチングして薄くし
ておけば、保持容量は大きなキャパシティを得られるの
で有利である。

【００６２】続いて、ソース配線またはドレイン配線を
形成しＴＦＴを得る。ただし、画素ＴＦＴのドレイン配
線は、ドレイン領域と露呈した下地膜を接続させて形成
する。（図１（Ｄ））

【００６３】次いで、公知の技術を用いて水素化処理を
行ない、全体を水素化してＴＦＴが完成する。本実施例
では比較的低温で行なうことが可能な水素プラズマを用
いて水素化処理を行った。

【００６４】続いて、第２層間絶縁膜２２を形成する。
（図１（Ｅ））第２層間絶縁膜２２としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベンゾシク
ロブテン）膜などを用いることができる。また、平坦化
膜を用いても良い。その後、エッチバックを行なうと、
第２層間絶縁膜２２はエッチングされて２３で示す形状
となり、配線の一部が露呈する。そして、画素ＴＦＴの
ドレイン配線２１に接続させて画素電極２４を形成す
る。（図１（Ｆ））前記画素電極２４としては、反射型
ＡＭ−ＬＣＤを作製するのであればアルミニウム膜に代
表される反射率の高い金属膜を用いれば良い。

【００６５】以上のように、図１では金属表面を有する
基板、下地膜および画素ＴＦＴのドレイン配線によって
画素ＴＦＴにおける保持容量が形成される。

【００６６】本発明は、基板として金属表面を有する基
板を用いているため、透過型の電気光学装置に利用する
ことはできない。しかし、保持容量は最大面積で、ゲー
ト配線およびソース配線で囲まれ、かつ、画素ＴＦＴと
重ならない領域を使って形成することができるため、非
常にキャパシティの大きな保持容量を効果的に実現する
ことができる。また、誘電体として機能する下地膜を薄
い膜厚にすれば、さらにキャパシティを増やすことが出
来る。

【００６７】［実施例２］本実施例ではアクティブマト
リクス基板の作製方法について図２〜図７を用いて説明
する。

【００６８】まず、本実施例では金属表面を有する基板
３００を用いる。なお、基板３００としては、ステンレ
ス基板や、ガラス基板上に導電膜を形成したものを用い
ても良い。

【００６９】また、金属基板における金属表面の凹凸の
粗さは、１μｍＲ_MAX以下と平坦なものとすることが好
ましい。あるいは、金属基板における金属表面の凹凸の
１ｍｍ平方当りの表面粗さが１μｍとなることが好まし
い。さらに、その凹凸の凸部の曲率半径は、１μｍ以
上、好ましくは１０μｍ以上とする。また、金属基板に
おける金属表面の平坦性を向上させる公知の技術、例え
ばＣＭＰ（ケミカルメカニカルポリッシング）と呼ばれ
る研磨工程を用いてもよい。

【００７０】次いで、基板３００上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３０１を形成する。本実施例では下地膜３０１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３０１の１層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３０１ａを１０〜２００nm（好ましくは５０〜１０
０nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒
化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜
３０１の２層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化
珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０nm）の厚さに積層形成する。本実施例では、膜
厚１００ｎｍの酸化窒化珪素膜３０１ｂ（組成比Ｓｉ＝
３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し
た。

【００７１】次いで、下地膜上に非晶質構造を有する半
導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、また
はプラズマＣＶＤ法等）により２５〜８０ｎｍ（好まし
くは３０〜６０ｎｍ）の厚さに成膜した後、公知の結晶
化処理（レーザ結晶化法、熱結晶化法、またはニッケル
などの触媒を用いた熱結晶化法等）を行なって結晶質半
導体膜を得る。（図２（Ａ））半導体膜の材料に限定は
ないが、好ましくは珪素または珪素ゲルマニウム（Ｓｉ
Ｇｅ）合金などで形成すると良い。本実施例では、プラ
ズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜し
た後、ニッケルを含む溶液を非晶質珪素膜上に保持させ
た。この非晶質珪素膜に脱水素化（５００℃、１時間）
を行った後、熱結晶化（５５０℃、４時間）を行ない、
さらに結晶化を改善するためのレーザアニ―ル処理を行
なって結晶質珪素膜を形成した。そして、この結晶質半
導体膜を、フォトリソグラフィ法を用いたパターニング
処理によって、半導体層４０２〜４０５を形成した。

【００７２】また、レーザ結晶化法で結晶質半導体膜を
作製する場合には、パルス発振型または連続発光型のエ
キシマレーザ、Ａｒレーザ、Ｋｒレーザ、ＹＡＧレー
ザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、ＹＡｌＯ₃レーザ、
ガラスレーザ、ルビーレーザ、アレキサンドライドレー
ザ、Ｔｉ：サファイアレーザ等を用いることができる。
また、非線形光学素子により変換された高調波を用いて
も良い。これらのレーザを用いる場合には、レーザ発振
器から放射されたレーザビームを光学系で線状に集光し
半導体膜に照射する方法を用いると良い。結晶化の条件
は実施者が適宣選択するものであるが、本発明におい
て、ガラス基板と比べ、熱伝導率の高い金属基板を用い
ているため、レーザビームの照射による熱エネルギーは
逃げやすくなる。そのため、ガラス基板や合成石英基板
を用いたときのレーザ照射条件よりも高いエネルギーで
照射する方が好ましい。

【００７３】例えば、エキシマレーザを用いる場合はパ
ルス発振周波数３００Ｈｚとし、レーザエネルギー密度
を１００〜８００ｍＪ／ｃｍ²(代表的には３００〜７０
０ｍＪ／ｃｍ²)とする。また、ＹＡＧレーザを用いる場
合にはその第２高調波を用いパルス発振周波数１〜３０
０Ｈｚとし、レーザエネルギー密度を３００〜１０００
ｍＪ／ｃｍ² (代表的には３５０〜８００ｍＪ／ｃｍ²)
とすると良い。そして幅１００〜１０００μｍ、例えば
４００μｍで線状に集光したレーザビームを基板全面に
渡って照射し、この時の線状レーザビームの重ね合わせ
率（オーバーラップ率）を５０〜９８％として行なって
もよい。また、連続発振のレーザを用いる場合には、例
えば、出力１０Ｗの連続発振のＹＶＯ₄レーザから射出
されたレーザ光を非線形光学素子により高調波に変換す
る。また、共振器の中にＹＶＯ₄結晶と非線形光学素子
を入れて、高調波を射出する方法もある。そして、好ま
しくは光学系により照射面にて矩形状または楕円形状の
レーザ光に成形して、被処理体に照射する。このときの
エネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度
（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要であ
る。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレ
ーザ光に対して相対的に半導体膜を移動させて照射す
る。

【００７４】また、半導体層４０２〜４０５を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行なってもよ
い。

【００７５】次いで、半導体層４０２〜４０５を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００７６】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００７７】次いで、図２（Ｂ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００７８】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、ＡｇＰ
ｄＣｕ合金を用いてもよい。また、第１の導電膜をタン
タル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形
成し、第２の導電膜をＷ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とす
る組み合わせとしてもよい。

【００７９】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１４を形成し、電極及び
配線を形成するための第１のエッチング処理を行なう。
第１のエッチング処理では第１及び第２のエッチング条
件で行なう。本実施例では第１のエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング
装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側
（試料ステージ）にも１５０ＷのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第１のエッチング条件によりＷ膜をエッチングして
第１の導電層の端部をテーパー形状とする。

【００８０】この後、レジストからなるマスク４１０〜
４１４を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００８１】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２１（第１の導
電層４１７ａ〜４２１ａと第２の導電層４１７ｂ〜４２
１ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２１で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００８２】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行ない、半導体層にｎ型を
付与する不純物元素を添加する。（図３（Ｂ））ドーピ
ング処理はイオンドープ法、若しくはイオン注入法で行
なえば良い。イオンドープ法の条件はドーズ量を１×１
０¹³〜５×１０¹⁵／ｃｍ²とし、加速電圧を６０〜１０
０ｋｅＶとして行なう。本実施例ではドーズ量を１．５
×１０¹⁵／ｃｍ²とし、加速電圧を８０ｋｅＶとして行
った。ｎ型を付与する不純物元素として１５族に属する
元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い
るが、ここではリン（Ｐ）を用いた。この場合、導電層
４１７〜４２１がｎ型を付与する不純物元素に対するマ
スクとなり、自己整合的に第１の高濃度不純物領域３０
６〜３０９が形成される。第１の高濃度不純物領域３０
６〜３０９には１×１０²⁰〜１×１０²¹／ｃｍ²の濃度
範囲でｎ型を付与する不純物元素を添加する。

【００８３】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行なう。ここでは、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的
にエッチングする。この時、第２のエッチング処理によ
り第２の導電層４２８ｂ〜４３２ｂを形成する。一方、
第１の導電層４１７ａ〜４２１ａは、ほとんどエッチン
グされず、第２の形状の導電層４２８〜４３２を形成す
る。

【００８４】次いで、レジストからなるマスクを除去せ
ずに、図３（Ｃ）に示すように、第２のドーピング処理
を行なう。この場合、第１のドーピング処理よりもドー
ズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、
ｎ型を付与する不純物元素を導入する。本実施例ではド
ーズ量を１．５×１０¹⁴／ｃｍ²とし、加速電圧を９０
ｋｅＶとして行ない、図３（Ｂ）で形成された第１の高
濃度不純物領域３０６〜３０９より内側の半導体層に新
たな不純物領域を形成する。第２のドーピング処理は第
２の形状の導電層４２８〜４３２をマスクとして用い、
第２の導電層４２８ｂ〜４３２ｂの下方における半導体
層にも不純物元素が導入され、新たに第２の高濃度不純
物領域４２３ａ〜４２６ａおよび低濃度不純物領域４２
３ｂ〜４２６ｂが形成される。

【００８５】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４３４ａおよび４
３４ｂを形成して、図４（Ａ）に示すように、第３のエ
ッチング処理を行なう。エッチング用ガスにＳＦ₆およ
びＣｌ₂とを用い、ガス流量比を５０：１０（ｓｃｃ
ｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成し、約３０秒のエッチング処理を行なう。基板側
（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的には負の自己バイアス電圧を
印加する。こうして、前記第３のエッチング処理によ
り、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素Ｔ
ＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電
層４３５〜４３７を形成する。

【００８６】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層４２８、４３０および第３の
形状の導電層４３５〜４３７をマスクとして用い、ゲー
ト絶縁膜４１６を選択的に除去して絶縁層４３９〜４４
３を形成する。（図４（Ｂ））

【００８７】次いで、新たにレジストからなるマスク４
４５ａ〜４４５ｃを形成して第３のドーピング処理を行
なう。この第３のドーピング処理により、ｐチャネル型
ＴＦＴの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域４
４６を形成する。第２の導電層４３５ａを不純物元素に
対するマスクとして用い、ｐ型を付与する不純物元素を
添加して自己整合的に不純物領域を形成する。本実施例
では、不純物領域４４６はジボラン（Ｂ₂Ｈ₆）を用いた
イオンドープ法で形成する。（図４（Ｃ））この第３の
ドーピング処理の際には、ｎチャネル型ＴＦＴを形成す
る半導体層はレジストからなるマスク４４５ａ〜４４５
ｃで覆われている。第１のドーピング処理及び第２のド
ーピング処理によって、不純物領域４４６にはそれぞれ
異なる濃度でリンが添加されているが、そのいずれの領
域においてもｐ型を付与する不純物元素の濃度を２×１
０ ²⁰〜２×１０²¹／ｃｍ³となるようにドーピング処理
することにより、ｐチャネル型ＴＦＴのソース領域およ
びドレイン領域として機能するために何ら問題は生じな
い。本実施例では、ｐチャネル型ＴＦＴの活性層となる
半導体層の一部が露呈しているため、不純物元素（ボロ
ン）を添加しやすい利点を有している。

【００８８】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。

【００８９】次いで、レジストからなるマスク４４５ａ
〜４４５ｃを除去して第１の層間絶縁膜４６１を形成す
る。この第１の層間絶縁膜４６１としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１００〜２００
ｎｍとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
珪素膜を形成した。もちろん、第１の層間絶縁膜４６１
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００９０】次いで、図５（Ａ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行なう。この活性化工程はファーネスアニール炉
を用いる熱アニール法で行なう。熱アニール法として
は、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下の窒素雰囲気中で４００〜７００℃、代表的には５
００〜５５０℃で行なえばよく、本実施例では５５０
℃、４時間の熱処理で活性化処理を行った。なお、熱ア
ニール法の他に、レーザアニール法、またはラピッドサ
ーマルアニール法（ＲＴＡ法）を適用することができ
る。

【００９１】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域４２３ａ、４２５ａ、４２６
ａ、４４６ａを結晶化する。そのため、前記不純物領域
に前記金属元素がゲッタリングされ、主にチャネル形成
領域となる半導体層中のニッケル濃度が低減される。こ
のようにして作製したチャネル形成領域を有するＴＦＴ
はオフ電流値が下がり、結晶性が良いことから高い電界
効果移動度が得られ、良好な特性を達成することができ
る。

【００９２】また、第１の層間絶縁膜を形成する前に活
性化処理を行なっても良い。ただし、用いた配線材料が
熱に弱い場合には、本実施例のように配線等を保護する
ため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒
化珪素膜）を形成した後で活性化処理を行なうことが好
ましい。

【００９３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行な
い、半導体層を水素化する工程を行なう。本実施例では
水素を約３％の含む窒素雰囲気中で４１０℃、１時間の
熱処理を行った。この工程は層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化（プラ
ズマにより励起された水素を用いる）を行なっても良
い。

【００９４】また、活性化処理としてレーザアニール法
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやＹＡＧレーザ等のレーザビームを照射することが
望ましい。

【００９５】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。（図５（Ｂ））本実施例では、
膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が
１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのも
のを用い、表面に凸凹が形成されるものを用いた。

【００９６】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第２の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、ＴＦＴの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びＴＦＴ部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。

【００９７】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００９８】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。

【００９９】また、画素部５０７においては、ソース領
域およびドレイン領域に達するコンタクトホールを形成
するときに同時に、後工程で形成されるソース配線およ
びドレイン配線に囲まれた領域で、かつ、画素ＴＦＴの
半導体層と重ならない領域において、第１層間絶縁膜、
第２層間絶縁膜およびゲート絶縁膜をエッチングして、
下地膜を部分的に露呈させる。このとき、下地膜を露呈
させる領域の面積は、適宜決めることが出来る。露呈さ
せる下地膜の面積が広い方が、広い配線を形成すること
ができ、金属基板、下地膜およびドレイン配線で形成さ
れる保持容量は大きなキャパシティを得られるので有利
である。そして、図５（Ｃ）のように、ドレイン配線４
７０、ゲート配線４６９、接続電極４６８を形成する。
この接続電極４６８によりソース配線（４３６ａと４３
６ｂの積層）は、画素ＴＦＴと電気的な接続が形成され
る。また、ゲート配線４６９は、画素ＴＦＴのゲート電
極と電気的な接続が形成される。また、ドレイン配線４
７０は、画素ＴＦＴのドレイン領域４２６ｈと電気的な
接続が形成され、さらに保持容量５０５を形成する一方
の電極として機能する。（図５（Ｃ））

【０１００】続いて、第３層間絶縁膜４７１を形成す
る。（図６（Ａ））第３層間絶縁膜４７１としては、比
誘電率の小さい樹脂膜が好ましい。樹脂膜としては、ポ
リイミド膜、アクリル膜、ポリアミド膜、ＢＣＢ（ベン
ゾシクロブテン）膜などを用いることができる。また、
第３層間絶縁膜として平坦化膜を用いても良い。

【０１０１】その後、エッチバックを行なうと、第３層
間絶縁膜４７１はエッチングされて４７３で示す形状と
なり、配線の一部が露呈する。そして、画素ＴＦＴのド
レイン配線４７０に接続させて画素電極４７３を形成す
る。（図６（Ｂ））前記画素電極４７３としては、反射
型ＡＭ−ＬＣＤを作製するのであればアルミニウム膜に
代表される反射率の高い金属膜を用いれば良い。例え
ば、画素電極４７３としては、ＡｌまたはＡｇを主成分
とする膜、またはそれらの積層膜等の反射性の優れた材
料を用いることが望ましい。

【０１０２】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【０１０３】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４２３ｃ、ゲート電極の一部を構
成する第１の導電層４２８ａと重なる低濃度不純物領域
４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域４２３ａを有し
ている。このｎチャネル型ＴＦＴ５０１と電極４６６で
接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域４４６ｄ、ゲート電極の外側
に形成される不純物領域４４６ｂ、４４６ｃ、ソース領
域またはドレイン領域として機能する高濃度不純物領域
４４６ａを有している。また、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域４２５ｃ、ゲート電極の一部を
構成する第１の導電層４３０ａと重なる低濃度不純物領
域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレ
イン領域として機能する高濃度不純物領域４２５ａを有
している。

【０１０４】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４２６ｃ、ゲート電極の外側に形成される低濃度
不純物領域４２６ｂ（ＬＤＤ領域）とソース領域または
ドレイン領域として機能する高濃度不純物領域４２６ａ
を有している。また、保持容量５０５は、下地膜３０１
を誘電体として、ドレイン配線４７０と、金属基板３０
０とで形成している。

【０１０５】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【０１０６】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図７に示す。なお、図２
〜図６に対応する部分には同じ符号を用いている。図６
中の鎖線Ａ−Ａ’は図７中の鎖線Ａ―Ａ’で切断した断
面図に対応している。

【０１０７】なお、本実施例は実施例１と自由に組み合
わせることが可能である。

【０１０８】［実施例３］本実施例では、実施例２で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図８を
用いる。

【０１０９】まず、実施例２に従い、図６（Ｂ）の状態
のアクティブマトリクス基板を得た後、図６（Ｂ）のア
クティブマトリクス基板上、少なくとも画素電極４７３
上に配向膜５６７を形成しラビング処理を行なう。な
お、本実施例では配向膜５６７を形成する前に、アクリ
ル樹脂膜等の有機樹脂膜をパターニングすることによっ
て基板間隔を保持するための柱状のスペーサ５７２を所
望の位置に形成した。また、柱状のスペーサに代えて、
球状のスペーサを基板全面に散布してもよい。

【０１１０】次いで、対向基板５６９を用意する。次い
で、対向基板５６９上に着色層５７０、５７１、平坦化
膜５７３を形成する。赤色の着色層５７０と青色の着色
層５７２とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。

【０１１１】本実施例では、実施例２に示す基板を用い
ている。従って、実施例２の画素部の上面図を示す図７
では、少なくともゲート配線４６９と画素電極４７３の
間隙と、ゲート配線４６９と接続電極４６８の間隙と、
接続電極４６８と画素電極４７３の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。

【０１１２】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。

【０１１３】次いで、平坦化膜５７３上に透明導電膜か
らなる対向電極５７６を少なくとも画素部に形成し、対
向基板の全面に配向膜５７４を形成し、ラビング処理を
施した。

【０１１４】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５６８
で貼り合わせる。シール材５６８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料５７５には公知
の液晶材料を用いれば良い。このようにして図８に示す
反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【０１１５】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【０１１６】また、本実施例は実施例１または２と自由
に組み合わせることが可能である。

【０１１７】［実施例４］ここでは、本発明を用いて発
光装置の例としてＥＬ（Electro Luminescence：エレク
トロルミネセンス）表示装置を作製した例について説明
する。

【０１１８】本明細書において、発光装置とは、基板上
に形成された発光素子を該基板とカバー材の間に封入し
た表示用パネルおよび該表示用パネルにＩＣを実装した
表示用モジュールを総称したものである。なお、発光素
子は、電場を加えることで発生するルミネッセンスが得
られる有機化合物を含む層（発光層）と陽極層と、陰極
層とを有する。また、有機化合物におけるルミネッセン
スには、一重項励起状態から基底状態に戻る際の発光
（蛍光）と三重項励起状態から基底状態に戻る際の発光
（リン光）があり、これらのうちどちらか、あるいは両
方の発光を含む。

【０１１９】なお、図９は本発明のＥＬ表示装置の断面
図である。同一の絶縁体上に画素部とそれを駆動する駆
動回路を有した発光装置の例（但し封止前の状態）を図
９に示す。なお、駆動回路には基本単位となるＣＭＯＳ
回路を示し、画素部には一つの画素を示す。このＣＭＯ
Ｓ回路は実施例２に従えば得ることができる。

【０１２０】図９において、６００は金属基板であり、
該金属基板上に設けられた下地絶縁膜上にはｎチャネル
型ＴＦＴ５０１およびｐチャネル型ＴＦＴ５０２からな
る駆動回路６１７、ｐチャネル型ＴＦＴからなるスイッ
チングＴＦＴ６０３およびｎチャネル型ＴＦＴ６０４か
らなる電流制御ＴＦＴ６０４とが形成されている。ま
た、本実施例では、ＴＦＴはすべてトップゲート型ＴＦ
Ｔで形成されている。

【０１２１】図９において、ｎチャネル型ＴＦＴおよび
ｐチャネル型ＴＦＴの説明は実施例２を参照すれば良い
ので省略する。また、スイッチングＴＦＴ６０３はソー
ス領域およびドレイン領域の間に二つのチャネル形成領
域を有した構造（ダブルゲート構造）となっているｐチ
ャネル型ＴＦＴである。なお、本実施例はダブルゲート
構造に限定されることなく、チャネル形成領域が一つ形
成されるシングルゲート構造もしくは三つ形成されるト
リプルゲート構造であっても良い。また、電流制御ＴＦ
Ｔ６０４はシングルゲート構造のｎチャネル型ＴＦＴで
ある。なお、本実施例ではシングルゲート構造としてい
るが、ダブルゲート構造もしくはトリプルゲート構造で
あっても良い。

【０１２２】スイッチングＴＦＴ６０３のドレイン領域
は電流制御ＴＦＴのゲート電極と接続しているが（図示
せず）、同時に第１層間絶縁膜６０７および第２層間絶
縁膜６０８をエッチングして下地絶縁膜６０１を部分的
に露呈させる。このとき、下地絶縁膜６０１を露呈させ
る領域の面積は、適宜決めることが出来るが、露呈させ
る下地絶縁膜の面積が広い方が、広い配線を形成するこ
とができ、金属基板６００、下地絶縁膜６０１およびド
レイン配線６１４で形成される保持容量６０５は大きな
キャパシティを得られるので有利である。また、第１層
間絶縁膜６０７および第２層間絶縁膜６０８をエッチン
グする際に、下地絶縁膜６０１をエッチングして薄くす
れば、さらに保持容量６０５は大きなキャパシティを得
られるので有利である。そして、ソース配線およびドレ
イン配線を形成しＴＦＴを得る。ただし、画素部におい
ては、ドレイン領域と露呈した下地絶縁膜６０１を接続
するドレイン配線６１４を形成する。

【０１２３】続いて、第３層間絶縁膜６１３を形成す
る。第３層間絶縁膜６１３として、例えば、樹脂からな
る平坦化膜を用いる。平坦化膜を用いることにより、Ｔ
ＦＴおよび保持容量による段差を平坦化することは非常
に重要である。後に形成されるＥＬ層６１１は非常に薄
いため、段差が存在することによって発光不良を起こす
場合がある。従って、ＥＬ層をできるだけ平坦面に形成
しうるように画素電極を形成する前に平坦化しておくこ
とが望ましい。

【０１２４】続いて、ドレイン配線６１５と接続する画
素電極６０９を設ける。画素電極６０９はＥＬ素子の陰
極として機能する電極であり、周期表の１族もしくは２
族に属する元素を含む導電膜を用いて形成されている。
本実施例では、リチウムとアルミニウムとの化合物から
なる導電膜を用いる。

【０１２５】また、ＥＬ素子６１０は画素電極（陰極）
６０９、ＥＬ層６１１および陽極６１２からなる。陽極
６１２は、仕事関数の大きい導電膜、代表的には酸化物
導電膜が用いられる。酸化物導電膜としては、酸化イン
ジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を
用いれば良い。

【０１２６】なお、本明細書中では発光層（ＥＬ膜）に
対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送
層、電子注入層もしくは電子阻止層を組み合わせた積層
した層の総称をＥＬ層と定義する。但し、ＥＬ層にはＥ
Ｌ膜を単層で用いた場合も含むものとする。

【０１２７】また、発光層としては、ＥＬ材料であれば
特に限定されないが、例えばニ重項励起により発光する
発光材料からなる薄膜、あるいは三重項励起により発光
する発光材料からなる薄膜を用いることができる。

【０１２８】なお、ここでは図示しないが陽極６１２を
形成した後、ＥＬ素子６１０を完全に覆うようにしてパ
ッシベーション膜を設けることは有効である。パッシベ
ーション膜としては、炭素膜、窒化珪素膜もしくは窒化
酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もし
くは組み合わせた積層で用いる。

【０１２９】次いで、ＥＬ素子を保護するための封止
（または封入）工程まで行った後の後のＥＬ表示装置に
ついて図１０（Ａ）、（Ｂ）を用いて説明する。図１０
（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面
図であり、図１０（Ｂ）は図１０（Ａ）をＣ−Ｃ’で切
断した断面図である。点線で示された７０１は画素部、
７０２はソース側駆動回路、７０３はゲート側駆動回路
である。また、７０４はカバー材、７０５は第１シール
材、７０６は第２シール材である。

【０１３０】なお、７０７はソース側駆動回路７０２及
びゲート側駆動回路７０３に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）７０８からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。

【０１３１】次に、断面構造について図１０（Ｂ）を用
いて説明する。絶縁体７００（素子形成基板６００に相
当）の上方には画素部、ソース側駆動回路７０９が形成
されており、画素部は電流制御ＴＦＴ７１０とそのドレ
インに電気的に接続された画素電極７１１を含む複数の
画素により形成される。また、スイッチング用ＴＦＴの
ドレイン配線の一部である７１８、下地絶縁膜およびス
テンレス基板７００によって保持容量を形成している。
また、ソース側駆動回路７０９はｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴとを組み合わせたＣＭＯＳ回路を用
いて形成される。

【０１３２】また、画素電極７１１の両端には第３層間
絶縁膜７１２が形成され、画素電極７１１上にはＥＬ層
７１３およびＥＬ素子の陽極７１４が形成される。陽極
７１４は全画素に共通の配線としても機能し、接続配線
７１５を経由してＦＰＣ７１６に電気的に接続されてい
る。さらに、画素部及びソース側駆動回路７０９に含ま
れる素子は全てパッシベーション膜（図示しない）で覆
われている。

【０１３３】また、第１シール材７０５によりカバー材
７０４が貼り合わされている。なお、カバー材７０４と
ＥＬ素子との間隔を確保するためにスペーサを設けても
良い。そして、第１シール材７０５の内側には空隙７１
７が形成されている。なお、第１シール材７０５は水分
や酸素を透過しない材料であることが望ましい。さら
に、空隙７１７の内部に吸湿効果をもつ物質や酸化防止
効果をもつ物質を設けることは有効である。

【０１３４】なお、カバー材７０４の表面および裏面に
は保護膜として炭素膜（具体的にはダイヤモンドライク
カーボン膜）を２〜３０ｎｍの厚さに設けると良い。こ
のような炭素膜（ここでは図示しない）は、酸素および
水の侵入を防ぐとともにカバー材７０４の表面を機械的
に保護する役割をもつ。また、カバー材７０４には偏光
板（代表的には円偏光板）を貼り付けても良い。

【０１３５】また、カバー材７０４を接着した後、第１
シール材７０５の露呈面を覆うように第２シール材７０
６を設けている。第２シール材７０６は第１シール材７
０５と同じ材料を用いることができる。

【０１３６】以上のような構造でＥＬ素子を封入するこ
とにより、ＥＬ素子を外部から完全に遮断することがで
き、外部から水分や酸素等のＥＬ層の酸化による劣化を
促す物質が侵入することを防ぐことができる。従って、
信頼性の高いＥＬ表示装置が得られる。

【０１３７】なお、本実施例は実施例１乃至３のいずれ
か一と自由に組み合わせることが可能である。

【０１３８】［実施例５］本実施例では、実施例４で得
られるＥＬ表示装置において、画素部のさらに詳細な上
面構造を図１１に示す。なお、図９に対応する部分には
同じ符号を用いている。図９中の鎖線Ｂ−Ｂ’は図１１
中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【０１３９】スイッチング用ＴＦＴ６０３のソースはソ
ース配線８１５に接続され、ドレインはドレイン配線６
１４に接続される。また、ドレイン配線６１４は電流制
御用ＴＦＴ６０４のゲート電極８０７に電気的に接続さ
れる。また、電流制御用ＴＦＴ６０４のソースは電流供
給線８１６に電気的に接続され、ドレインはドレイン配
線６１５に電気的に接続される。また、ドレイン配線６
１５は点線で示される画素電極（陰極）６０９に電気的
に接続される。

【０１４０】このとき、６０５で示される領域には保持
容量が形成される。保持容量６０５は、ドレイン配線６
１４、下地絶縁膜（図示せず）および金属基板（図示せ
ず）との間で形成される。

【０１４１】なお、本実施例は実施例１乃至３のいずれ
か一と自由に組み合わせることが可能である。

【０１４２】［実施例６］上記各実施例１乃至５のいず
れか一を実施して形成されたＴＦＴは様々な電気光学装
置（アクティブマトリクス型液晶ディスプレイ、アクテ
ィブマトリクス型ＥＬディスプレイ、アクティブマトリ
クス型ＥＣディスプレイ）に用いることができる。即
ち、それら電気光学装置を表示部に組み込んだ電子機器
全てに本発明を実施できる。

【０１４３】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末（モバ
イルコンピュータ、携帯電話または電子書籍等）などが
挙げられる。それらの例を図１２および図１３に示す。

【０１４４】図１２（Ａ）はパーソナルコンピュータで
あり、本体３００１、画像入力部３００２、表示部３０
０３、キーボード３００４等を含む。本発明を表示部３
００３に適用することができる。

【０１４５】図１２（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６等を含む。本発明を表示部３１０２に適用することが
できる。

【０１４６】図１２（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示部３２０５等を含む。本発明は表示部３２０５に適用
できる。

【０１４７】図１２（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３等を含む。本発明は表示部３３０２に適用することが
できる。

【０１４８】図１２（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体３４０１、表示部３４０２、スピーカ部３４０
３、記録媒体３４０４、操作スイッチ３４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部３４０２に適
用することができる。

【０１４９】図１２（Ｆ）はデジタルカメラであり、本
体３５０１、表示部３５０２、接眼部３５０３、操作ス
イッチ３５０４、受像部（図示しない）等を含む。本発
明を表示部３５０２に適用することができる。

【０１５０】図１３（Ａ）は携帯電話であり、本体３９
０１、音声出力部３９０２、音声入力部３９０３、表示
部３９０４、操作スイッチ３９０５、アンテナ３９０６
等を含む。本発明を表示部３９０４に適用することがで
きる。

【０１５１】図１３（Ｂ）は携帯書籍（電子書籍）であ
り、本体４００１、表示部４００２、４００３、記憶媒
体４００４、操作スイッチ４００５、アンテナ４００６
等を含む。本発明は表示部４００２、４００３に適用す
ることができる。

【０１５２】図１３（Ｃ）はディスプレイであり、本体
４１０１、支持台４１０２、表示部４１０３等を含む。
本発明は表示部４１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１５３】以上の様に、本発明の適用範囲は極めて広
く、さまざまな分野の電子機器に適用することが可能で
ある。特に軽量化が要求される電子機器にも好適に用い
ることが出来る。また、本実施例の電子機器は実施例１
〜５のどのような組み合わせからなる構成を用いても実
現することができる。

【０１５４】

【発明の効果】本発明の構成を採用することにより、以
下に示すような基本的有意性を得ることが出来る。（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な
構造である。（ｂ）保持容量は、金属表面を有する基板、絶縁膜およ
び配線により形成するが、前記保持容量のキャパシティ
は、誘電体として機能する下地絶縁膜により適宜変更す
ることが可能である。具体的には、前記下地絶縁膜の膜
厚およびエッチングにより露呈させる前記下地絶縁膜の
面積によって、前記保持容量のキャパシティを変更する
ことが出来る。（ｃ）以上の利点を満たした上で、良好な半導体装置を
作製できる方法である。また、前記金属表面を有する基
板が厚さの薄いものであれば、可撓性を有し、かつ、軽
量化した半導体装置を得ることができる。

【図面の簡単な説明】

【図１】本発明が開示する画素ＴＦＴおよび保持容量
の作製方法の例を示す図。

【図２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図３】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図４】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図５】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図７】画素部の構成を示す上面図。

【図８】アクティブマトリクス型液晶表示装置の作製
工程を示す断面図。

【図９】ＥＬ表示装置の駆動回路及び画素部の断面構
造図。

【図１０】（Ａ）ＥＬ表示装置の上面図。（Ｂ）ＥＬ表示装置の駆動回路及び画素部の断面構造
図。

【図１１】ＥＬ表示装置の画素部の上面図。

【図１２】電子機器の例を示す図。

【図１３】電子機器の例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｆ 9/35 Ｇ０９Ｆ 9/35 ５Ｆ０４５Ｈ０１Ｌ 21/205 Ｈ０１Ｌ 21/205 ５Ｆ１１０ 21/28 21/28 Ｆ 21/336 29/78 ６２６Ｃ 21/768 ６１２Ｚ 29/786 21/90 ＡＦターム(参考） 2H088 EA10 HA01 HA08 MA20 2H092 JA24 JA37 JA41 JB57 KA04 KA10 KB24 KB25 MA05 MA07 MA08 MA17 MA27 MA30 NA25 4M104 AA09 BB01 BB02 BB04 BB08 BB13 BB14 BB16 BB17 BB18 BB30 BB32 BB33 BB40 CC05 DD37 DD43 DD65 FF08 GG20 5C094 AA15 AA43 AA44 BA03 BA43 CA19 DA15 EA04 EA07 FB14 FB15 5F033 HH07 HH08 HH10 HH11 HH14 HH17 HH18 HH19 HH20 HH21 HH32 HH33 JJ01 JJ10 JJ18 KK04 MM05 MM19 QQ08 QQ10 QQ12 QQ21 RR08 SS08 SS15 VV15 5F045 AA06 AA08 AA18 AA19 AB01 5F110 AA30 BB02 BB04 CC02 DD01 DD12 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE23 EE28 EE44 EE45 FF04 FF09 FF28 FF30 GG01 GG02 GG03 GG13 GG25 GG32 GG42 GG43 GG45 GG47 HJ01 HJ12 HJ13 HJ23 HL04 HL06 HL11 HM15 NN03 NN22 NN23 NN24 NN27 NN33 NN34 NN35 NN73 PP03 PP05 PP06 PP29 PP34 QQ04 QQ19 QQ24 QQ25 QQ28

Claims

【特許請求の範囲】

【請求項１】金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置であって、前記
画素部は、ＴＦＴと、該ＴＦＴに接続する配線とを有し
ており、保持容量は、前記金属表面を有する基板、前記
絶縁膜および前記配線により構成されていることを特徴
とする半導体装置。
【請求項２】金属表面を有する基板と、前記金属表面
を有する基板上に形成された絶縁膜と、前記絶縁膜上に
形成された画素部とを有する半導体装置であって、前記
画素部は、ＴＦＴと、該ＴＦＴに接続する配線と、該配
線に接続する画素電極とを有しており、保持容量は、前
記金属表面を有する基板、前記絶縁膜および前記配線に
より構成されていることを特徴とする半導体装置。
【請求項３】請求項１または請求項２において、前記
金属表面を有する基板の金属表面の粗さは、１μｍＲ
_MAX以下であることを特徴とする半導体装置。
【請求項４】請求項１乃至３のいずれか一項におい
て、前記金属表面を有する基板の金属表面に存在する凸
部の曲率半径は、１μｍ以上であることを特徴とする半
導体装置。
【請求項５】請求項１乃至４のいずれか一項におい
て、前記半導体装置は、液晶表示装置または発光装置で
あることを特徴とする半導体装置。
【請求項６】請求項１乃至４のいずれか一項におい
て、前記半導体装置は、携帯電話、ビデオカメラ、デジ
タルカメラ、ゴーグル型ディスプレイ、パーソナルコン
ピュータ、ＤＶＤプレーヤー、電子書籍、または携帯型
情報端末であることを特徴とする半導体装置。
【請求項７】金属表面を有する基板上に第１の絶縁膜
を形成し、前記第１の絶縁膜上に半導体層を形成し、前
記半導体層上に第２の絶縁膜を形成し、前記第２の絶縁
膜上にゲート電極を形成し、前記半導体層および前記ゲ
ート電極を覆って第３の絶縁膜を形成し、前記第３の絶
縁膜を部分的に除去して、前記半導体層の一部および前
記第１の絶縁膜の一部を露呈させ、前記半導体層に電気
的に接続し、かつ、前記第１の絶縁膜の一部に接する配
線を形成することを特徴とする半導体装置の作製方法。
【請求項８】金属表面を有する基板上に第１の絶縁膜
を形成し、前記第１の絶縁膜上に半導体層を形成し、前
記半導体層上に第２の絶縁膜を形成し、前記第２の絶縁
膜上にゲート電極を形成し、前記第２の絶縁膜および前
記ゲート電極上に第３の絶縁膜を形成し、前記第３の絶
縁膜および前記第２の絶縁膜を部分的に除去して、前記
半導体層の一部および前記第１の絶縁膜の一部を露呈さ
せ、前記半導体層に電気的に接続し、かつ、前記第１の
絶縁膜の一部と接する配線を形成することを特徴とする
半導体装置の作製方法。
【請求項９】金属表面を有する基板上に第１の絶縁膜
を形成し、前記第１の絶縁膜上に半導体層を形成し、前
記半導体層上に第２の絶縁膜を形成し、前記第２の絶縁
膜上にゲート電極を形成し、前記半導体層および前記ゲ
ート電極を覆って第３の絶縁膜を形成し、前記第３の絶
縁膜を部分的に除去して、前記半導体層の一部および前
記第１の絶縁膜の一部を露呈させ、前記半導体層に電気
的に接続し、かつ、前記第１の絶縁膜の一部に接する第
１の配線を形成し、前記第１の配線を覆って、第４の絶
縁膜を形成し、前記第４の絶縁膜を部分的に除去して、
前記第１の配線の一部を露呈させ、前記第１の配線と電
気的に接続する第２の配線を形成することを特徴とする
半導体装置の作製方法。
【請求項１０】金属表面を有する基板上に第１の絶縁
膜を形成し、前記第１の絶縁膜上に半導体層を形成し、
前記半導体層上に第２の絶縁膜を形成し、前記第２の絶
縁膜上にゲート電極を形成し、前記第２の絶縁膜および
前記ゲート電極上に第３の絶縁膜を形成し、前記第３の
絶縁膜および前記第２の絶縁膜を部分的に除去して、前
記半導体層の一部および前記第１の絶縁膜の一部を露呈
させ、前記半導体層に電気的に接続し、かつ、前記第１
の絶縁膜の一部と接する第１の配線を形成し、前記第１
の配線を覆って、第４の絶縁膜を形成し、前記第４の絶
縁膜を部分的に除去して、前記第１の配線の一部を露呈
させ、前記第１の配線と電気的に接続する第２の配線を
形成することを特徴とする半導体装置の作製方法。
【請求項１１】請求項７乃至９のいずれか一項におい
て、前記金属表面を有する基板の金属表面の粗さは、１
μｍＲ_MAX以下であることを特徴とする半導体装置の作
製方法。
【請求項１２】請求項７乃至１１のいずれか一項にお
いて、前記金属表面を有する基板の金属表面に存在する
凸部の曲率半径は、１μｍ以上であることを特徴とする
半導体装置の作製方法。