JP2002116450A - 液晶表示装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＰＳ方式のアクティブマトリクス型液晶表
示装置の開口率を向上し、視野角が広く、かつ、鮮明で
明るい画像表示を実現することを目的とする。 【解決手段】 画素部には半導体膜と第１の絶縁層上に
形成されたゲート電極とを有するＴＦＴと、第２の絶縁
層を介してゲート配線と交差する共通配線と、第２の絶
縁層上に形成されていて画素部のＴＦＴに接続する画素
電極と、共通配線の下方に形成され第２の絶縁層を介し
て重畳するように配置された信号配線とを有し、画素電
極と共通配線とは基板面と平行な電界が生じるように配
置され、信号配線と半導体膜とは第２の絶縁層上に形成
された接続電極を介して接続した構造を備えた構造を有
することを特徴とする。また、画素部におけるＴＦＴに
おいて、オフ電流値を低減することができる

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリク
ス型の液晶表示装置に関し、特にＩＰＳ(In-Plane Swit
ching)方式（＝横電界方式）のアクティブマトリクス型
の液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ）などの能動
素子を用いたアクティブマトリクス型の液晶表示装置が
知られている。アクティブマトリクス型の液晶表示装置
は画素密度を高くすることが可能であり、小型軽量でし
かも低消費電力であることから、ＣＲＴの代替品として
パーソナルコンピュータのモニタや液晶テレビなどの製
品が開発されている。特に、ＴＦＴの活性層を結晶質珪
素に代表される結晶質半導体膜で形成する技術は、画素
部のスイッチ用ＴＦＴ（以下、画素ＴＦＴと記す）のみ
ならず駆動回路を同一基板上に作り込むことを可能と
し、液晶表示装置の小型軽量化に寄与する技術と位置付
けられている。

【０００３】液晶表示装置は一対の基板間に液晶を封入
し、一方の基板の画素電極（個別電極）と他方の基板の
対向電極（共通電極）との間に印加される基板面にほぼ
垂直な電界により液晶分子を配向させている。しかし、
このような液晶の駆動方法では基板面に対して垂直な方
向なら見たときは正常な表示状態でも、斜めから見ると
色調が変化し不鮮明になってしまうといった視野角が狭
いという欠点があった。

【０００４】この欠点を克服する方法としてＩＰＳ方式
がある。この方式は画素電極と共通配線との両方を一方
の基板に形成し電界を横方向に切り換えることに特徴が
あり、液晶分子が立ち上がることなく基板面にほぼ平行
な方向に配向を制御している。この動作原理により視野
角を広げることが可能となっている。

【０００５】図５は従来のＩＰＳ方式のアクティブマト
リクス型液晶表示装置の画素構造の一例を示す。図５に
おいて、３０１はゲート配線、３０２はＴＦＴの半導体
膜、３０３は共通配線、３０４と３０８は信号配線（ソ
ース配線）、３０５は画素電極、３０７は対向電極、３
０６は保持容量部である。

【０００６】しかし、この画素構造では対向電極３０７
と信号配線３０４、３０８との間に隙間があり、信号配
線３０４、３０８上を含めてこの隙間の部分では画像信
号に従って液晶を駆動することができないので光漏れの
問題が発生する。これを防止するためにこの部分に遮光
膜を形成する必要があるが、その結果画素部の開口率が
低下してしまう。図５で示すような画素構造では、開口
率はせいぜい３０〜４０％程度を確保するのが限度であ
り、明るさを確保するためにはバックライトの輝度を高
くする必要がある。しかし、バックライトの輝度を高く
することは消費電力の増加をもたらすのみでなく、バッ
クライト自体の寿命を短くしてしまう懸念がある。

【０００７】一方、ＴＦＴの電気的特性のひとつにオフ
電流値がある。前記オフ電流値とは、ＴＦＴがオフ動作
時に流れるドレイン電流値のことであり、消費電力を低
く抑えるためにはオフ電流値は充分低いほうが望まし
い。

【０００８】オフ電流値を低減するためのＴＦＴの構造
として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drai
n）構造が知られている。この構造はチャネル形成領域
と、高濃度に不純物元素を導入して形成するソース領域
またはドレイン領域との間に低濃度に不純物元素を導入
した領域を設けたものであり、この領域をＬＤＤ領域と
呼んでいる。また、ホットキャリアによるオン電流値の
劣化を防ぐための手段として、ゲート絶縁膜を介してＬ
ＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧ
ＯＬＤ（Gate-drain Overlapped LDD）構造が知られて
いる。このような構造とすることで、ドレイン領域近傍
の高電界が緩和されてホットキャリアの注入を防ぎ、劣
化現象の防止に有効であることが知られている。

【０００９】なお、ＧＯＬＤ構造は、ＬＡＴＩＤ（Larg
e-tilt-angle implanted drain）構造、またはＩＴＬＤ
Ｄ（Inverse T LDD）構造等としても知られている。そ
して、例えば「Mutsuko Hatano, Hajime Akimoto and T
akeshi Sakai, IEDM97 TECHNICAL DIGEST, p523-526, 1
997」では、珪素で形成したサイドウォールによるＧＯ
ＬＤ構造であるが、他の構造のＴＦＴと比べ、極めて優
れた信頼性が得られていることが確認されている。

【００１０】

【発明が解決しようとする課題】ＩＰＳ方式のアクティ
ブマトリクス型液晶表示装置は視野角を広げることがで
きるが、開口率が低くなってしまうという欠点がある。
本発明はこのような問題点を解決するための手段を提供
し、ＩＰＳ方式のアクティブマトリクス型液晶表示装置
の開口率を向上し、視野角が広く、かつ、鮮明で明るい
画像表示を実現することを目的とする。

【００１１】さらに、ＬＤＤ構造のＴＦＴやＧＯＬＤ構
造のＴＦＴを作製しようとすると、その製造工程は複雑
なものになってしまう。本発明は、ＴＦＴを用いて作製
されるアクティブマトリクス型液晶表示装置に代表され
る半導体装置において、画素部のＴＦＴのオフ電流値を
低減し、駆動回路部のＴＦＴの信頼性を向上させる（ホ
ットキャリアによる劣化を防ぐ）事を出来るだけ少ない
マスク数で実現することを目的とする。

【課題を解決するための手段】画素部にＩＰＳ方式を用
いたアクティブマトリクス型の液晶表示装置においてそ
の開口率を向上させるために、一方の基板には半導体層
と第２の配線と第３の配線と第５の配線とが形成され、
第１の配線と前記第５の配線とは同一絶縁表面上に形成
され、前記半導体層上に第１の絶縁膜が形成され、第２
の配線と第３の配線とは前記第１の絶縁膜上に形成され
た第２の絶縁膜上に形成され、かつ、前記第２の配線と
前記第３の配線とは、基板面と平行な電界が生じるよう
に配置されていて、さらに、前記第１の配線と前記第３
の配線とは第２の絶縁膜を介して重畳するように配置さ
れ、前記第１の配線と前記半導体層とは、第２の絶縁膜
上に形成された第４の配線を介して接続していることを
特徴としている。

【００１２】または、画素部にＩＰＳ方式を用いたアク
ティブマトリクス型の液晶表示装置においてその開口率
を向上させるために、一方の基板には半導体層と画素電
極と共通配線とゲート配線とが形成され、信号配線と前
記ゲート配線とは同一絶縁表面上に形成され、前記半導
体層上に第１の絶縁膜が形成され、前記画素電極と前記
共通電極とは前記第１の絶縁膜上に形成された第２の絶
縁膜上に形成され、かつ、前記画素電極と前記共通配線
とは、基板面と平行な電界が生じるように配置されてい
て、さらに、前記信号配線と前記共通電極とは前記第２
の絶縁膜を介して重畳するように配置され、前記信号配
線と前記半導体層とは、前記第２の絶縁膜上に形成され
た前記接続電極を介して接続していることを特徴として
いる。

【００１３】または、画素部と駆動回路とが設けられた
基板において、画素部には半導体膜と第１の絶縁膜上に
形成されたゲート電極とを有するＴＦＴと、第２の絶縁
膜を介してゲート配線と交差する共通配線と、第２の絶
縁膜上に形成されていて画素部のＴＦＴに接続する画素
電極と、共通配線の下方に形成され第２の絶縁膜を介し
て重畳するように配置された信号配線とを有し、画素部
のＴＦＴは、ゲート配線と共通配線との交点に対応して
設けられ、画素電極と共通配線とは基板面と平行な電界
が生じるように配置され、信号配線と半導体膜とは第２
の絶縁膜上に形成された接続電極を介して接続した構造
を備えた構造を有することを特徴とする。さらに、カラ
ーフィルターが形成される他方の基板には、画素部の各
画素に対応した赤色、青色、緑色のカラーフィルター層
と、画素部のＴＦＴと重畳するように設けられ、赤色カ
ラーフィルター層から成る遮光膜、または赤色カラーフ
ィルター層と青色カラーフィルター層とが積層された遮
光膜とを有することを特徴としている。

【００１４】また、上記課題を解決するために本発明の
液晶表示装置の作製方法は、基板上に半導体層を形成す
る第１の工程と、前記半導体層上に第１の絶縁膜を形成
する第２の工程と、第１の絶縁膜上にゲート電極と第１
の配線を形成する第３の工程と、選択的にマスクを形成
し、前記第１の絶縁膜を所望の形状にエッチングする第
４の工程と、ゲート電極及び前記第１の配線上に第２の
絶縁膜を形成する第５の工程と、前記第２の絶縁膜上に
第２の配線と、前記第２の絶縁膜を介して前記第１の配
線に重畳する第３の配線と、前記第３の配線と前記半導
体層とを接続する第４の配線とを形成する第６の工程と
を有することを特徴としている。

【００１５】または、基板上に半導体層を形成する第１
の工程と、前記半導体層上に第１の絶縁膜を形成する第
２の工程と、前記第１の絶縁膜上にゲート電極と信号配
線を形成する第３の工程と、選択的にマスクを形成し、
前記第１の絶縁膜を所望の形状にエッチングする第４の
工程と、前記ゲート電極及び前記信号配線上に第２の絶
縁膜を形成する第５の工程と、前記第２の絶縁膜上に画
素電極と、前記第２の絶縁膜を介して前記信号配線に重
畳する共通配線と、前記共通配線と前記半導体層とを接
続する接続電極とを形成する第６の工程とを有すること
を特徴としている。

【００１６】或いは、一対の基板の一方の基板上に半導
体層を形成する第１の工程と、前記半導体層上に第１の
絶縁膜を形成する第２の工程と、前記第１の絶縁膜上に
ゲート電極と信号配線を形成する第３の工程と、選択的
にマスクを形成し、前記第１の絶縁膜を所望の形状にエ
ッチングする第４の工程と、前記ゲート電極及び前記信
号配線上に第２の絶縁膜を形成する第５の工程と、前記
第２の絶縁膜上に前記半導体層に接続する画素電極と、
前記第２の絶縁膜を介して前記信号配線に重畳する共通
配線と、前記共通配線と前記半導体層とを接続する接続
電極とを形成する第６の工程と、一対の基板の他方の基
板に、各画素に対応した赤色、青色、緑色のカラーフィ
ルター層を形成する第７の工程と、少なくとも前記半導
体層と重畳するように、赤色カラーフィルター層と青色
カラーフィルター層とを積層して遮光膜を形成する第８
の工程と、他方の基板のカラーフィルター層が形成され
た反対側の面に透光性導電膜を形成する第９の工程とを
有することを特徴としている。

【００１７】

【発明の実施の形態】[実施形態１]ＩＰＳ方式のアクテ
ィブマトリクス型液晶表示装置の画素部はｐチャネル型
ＴＦＴまたはｎチャネル型ＴＦＴから成る画素ＴＦＴ、
画素電極及び保持容量、信号配線、共通配線などから構
成される。本発明は特に信号配線と共通配線の形状に特
徴がある。以下に本発明の画素部の構成を図１〜３を用
いて説明する。

【００１８】図１は画素部のほぼ一画素分を示し、基板
上に半導体層１０１、１０２とゲート電極１０３、ゲー
ト配線１０４、信号配線１０６が形成されている様子を
示す。基板は無アルカリガラス基板や石英基板等が好ま
しく、その他にプラスチック基板を使用することができ
る。半導体層１０１はＴＦＴのチャネル形成領域やソー
ス領域またはドレイン領域、ＬＤＤ領域等を形成し、半
導体層１０２は保持容量を形成するために設ける。図示
していないが、半導体層１０１、１０２上及び少なくと
も画素部を形成する基板上には第１の絶縁膜（ゲート絶
縁膜に相当する膜）が形成され、その上にゲート電極１
０３が形成される。ゲート電極１０３はタングステン
（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）から選ばれた元素または該元素を成分とする
合金材料で形成する。または、結晶質珪素膜や前記元素
のシリサイド膜を組み合わせて形成しても良い。

【００１９】ゲート配線１０４、容量配線１０５はゲー
ト電極と同じ材料で形成しても良いが、上記材料はシー
ト抵抗値が１０Ω／□かそれ以上の値であり、画面サイ
ズが４インチクラスかそれ以上の液晶表示装置を作製す
る場合には必ずしも適切でない。画面サイズの大型化に
伴って配線の長さが増大し、配線抵抗の影響による信号
の遅延時間（配線遅延）を無視することができなくな
る。例えば、１３インチクラスでは対角線の長さが３４
０mmとなり、１８インチクラスでは４６０mmとなる。従
って、ゲート配線１０４や容量配線１０５はシート抵抗
値を低くするアルミニウム（Ａｌ）や銅（Ｃｕ）を主成
分とする材料で形成することが望ましい。

【００２０】ゲート配線１０４をゲート電極１０３と別
な材料で形成する場合には、そのコンタクト部を図１で
示すように半導体層１０１の外側に設ける。Ａｌはエレ
クトロマイグレーションなどでゲート絶縁膜中にしみ出
すことがあるので、Ａｌで形成するゲート配線を直接ゲ
ート絶縁膜に接する形で半導体層上に設けることは適切
でない。ゲート電極とゲート配線のコンタクトはコンタ
クトホールを必要とせず、ゲート電極とゲート配線とを
重ね合わせて形成する。また、信号配線１０６はゲート
配線１０４と同時に形成する。

【００２１】その後、層間絶縁膜（図示せず）を形成
し、図２に示すように画素電極１１２、共通配線１１
３、接続電極１１１を形成する。画素電極１１２は層間
絶縁膜に設けたコンタクト部１０８で半導体層１０１と
接続する。半導体層１０１のこの部分はｎ型またはｐ型
の不純物元素が添加されたソースまたはドレインが形成
されている領域である。画素電極１１２の一方の端は、
コンタクト部１０９で半導体層１０２と接続している。

【００２２】接続電極１１１は、信号配線１０６と半導
体層１０１とをコンタクト部１１０、１０７を介して接
続し、コンタクト部１１４で隣接する画素の信号配線と
接続している。即ち、本発明の実施形態によれば、信号
配線はゲート配線と同じ層上に形成され、その交差は層
間絶縁膜上に形成された接続電極を用いて行っている。

【００２３】図２に示すように、共通配線１１３は層間
絶縁膜上に形成され、かつ、信号配線１０６上に重なる
ように形成する。このように、共通配線と信号配線を重
ね合わせて形成することにより、透過型で形成されるＩ
ＰＳ方式のアクティブマトリクス型液晶表示装置の画素
部の開口率を向上させることが可能となる。

【００２４】こうして、画素ＴＦＴ１１５と保持容量１
１６が形成される。図２において画素ＴＦＴ１１５は一
対のソースまたはドレイン間に二つのゲート電極が設け
られたマルチゲートの構造を示しているが、ゲート電極
の数に限定はなくシングルゲートの構造で形成しても良
い。保持容量１１６は半導体膜１０２とゲート絶縁膜と
同層の絶縁膜（図示せず）と容量配線１０５で形成され
る。図３は画素部の回路図を示し、点線１１７で囲まれ
た部分がほぼ一画素分に相当する。

【００２５】画素電極の幅は基板面と平行な方向への電
界の広がりを考慮して３μm以上であることが望まし
い。また、画素電極と共通配線との間隔は１０〜２０μ
m、好ましくは１２〜１４μmとする。図１と２では本発
明のＩＰＳ方式の基本的な画素構成を示したが、一画素
のサイズや画像の視認性を考慮して画素電極と共通配線
を櫛形に形成しても良い。

【００２６】図１７はその一例を示し、画素ＴＦＴ１０
１５、保持容量１０１６、画素電極１０１２、共通電極
１０１３が設けられている。画素ＴＦＴ１０１５は半導
体層１００１、ゲート電極１００３などから構成され、
コンタクト部１００８で画素電極１０１２と接続してい
る。信号配線１００６はコンタクト部１０１０で接続配
線１０１１と接続し、接続配線１０１１はコンタクト部
１００７で半導体層１００１と、コンタクト部１０１４
で隣接する画素の信号配線と接続している。共通配線１
０１３と層間絶縁膜を介して信号配線１００６と重なる
ように設けられ、くの字型の角度は１２０〜１６０度、
好ましくは１５０度で形成する。

【００２７】図２または図１７で示す画素構造は信号配
線と共通配線とを層間絶縁膜を介して重畳させて設ける
ことにより、これらの配線部分を覆う遮光膜を必ずしも
必要としないで済む。従って、透過型の液晶表示装置に
おいて透過光が遮られる面積を減少させることができ、
開口率を５０〜６０％と向上させることができる。その
結果、従来のＩＰＳ方式の液晶表示装置と比較してバッ
クライトが消費する電力化を低減させることができる。

【００２８】[実施形態２]ＩＰＳ方式では白色調を含め
た視野角を広げる方法としてくの字型の電極構造が知ら
れている。図４は実施形態１で説明した本発明の画素構
造でくの字型の電極構造を採用した例を示す。画素は画
素ＴＦＴ２１５、保持容量２１６、画素電極２１２、共
通電極２１３が設けられている。画素ＴＦＴ２１５は層
２０１、ゲート電極２０３などから構成され、コンタク
ト部２０８で画素電極２１２と接続している。信号配線
２０６はコンタクト部２１０で接続配線２１１と接続
し、接続配線２１１はコンタクト部２０７で半導体層２
０１と、コンタクト部２１４で隣接する画素の信号配線
と接続している。共通配線２１３と層間絶縁膜を介して
信号配線２０６と重なるように設けられ、くの字型の角
度は１２０〜１６０度、好ましくは１５０度で形成す
る。くの字型の電極構造を採用すると、視野角がさらに
広がり、基板面と垂直な方向はもとより、６０〜５０度
程度傾けた角度から見ても色調の変化がなく、コントラ
ストの低下も少なくすることができる。

【００２９】[実施形態３]図１８（Ａ）はＩＰＳ方式の
画素構造の他の一例を示す。画素は画素ＴＦＴ１１１
５、保持容量１１１６、画素電極１１１２、共通電極１
１１３が設けられている。画素ＴＦＴ１１１５は半導体
層１１０１、ゲート電極１１０３などから構成され、コ
ンタクト部１１０８で画素電極１１１２と接続してい
る。信号配線１１０６はコンタクト部１１１０で接続配
線１１１１と接続し、接続配線１１１１はコンタクト部
１１０７で半導体層１１０１と、コンタクト部１１１４
で隣接する画素の信号配線と接続している。共通配線１
１１３と層間絶縁膜を介して信号配線１０６と重なるよ
うに設けられている。このような画素の回路図を図１８
（Ｂ）に示す。

【００３０】保持容量１１１６を形成する半導体膜１１
０２はボロンに代表されるｐ型の不純物元素が添加され
て一方の電極を形成し、ゲート絶縁膜と同じ層で形成さ
れた絶縁膜を介して隣接する画素のゲート配線１１０５
を他方の電極としている。半導体膜１１０２をｐ型の導
電型とするのは、ゲート配線１１０５がＬｏｗレベルの
ときにＯＮ状態とするためである。

【００３１】図１８（Ａ）のような画素構造とすると容
量配線を省略することが可能となり、画素部及び駆動回
路を含めた回路構成を簡略化することができると共に、
開口率をさらに向上させることができる。

【００３２】

【実施例】[実施例１]本実施例ではＩＰＳ方式の画素構
造で形成した画素部と、画素部の周辺に設ける駆動回路
のＴＦＴを同時に作製する方法について図２および図６
〜図８を用いて、詳細に説明する。

【００３３】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板３１０を用いる。なお、基板
３１０としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００３４】次いで、基板３１０上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３１１を形成する。本実施例では下地膜３１１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３１１の一層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３１１ａを１０〜２００nm（好ましくは５０〜１０
０nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒
化珪素膜３１１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜
３１１のニ層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化
珪素膜３１１ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０nm）の厚さに積層形成する。本実施例では、膜
厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝
３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成し
た。

【００３５】次いで、下地膜上に半導体層４０２〜４０
６を形成する。半導体層４０２〜４０６は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜した後、
公知の結晶化処理（レーザ結晶化法、熱結晶化法、また
はニッケルなどの触媒を用いた熱結晶化法等）を行って
得られた結晶質半導体膜を所望の形状にパターニングし
て形成する。この半導体層４０２〜４０６の厚さは２５
〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成
する。結晶質半導体膜の材料に限定はないが、好ましく
は珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで
形成すると良い。本実施例では、プラズマＣＶＤ法を用
い、５５ｎｍの非晶質珪素膜を成膜した後、脱水素化
（５００℃、１時間）を行ない、レーザーアニ―ル処理
を行って結晶質珪素膜を形成した。そして、この結晶質
珪素膜をフォトリソグラフィ法を用いたパターニング処
理によって、半導体層４０２〜４０６を形成した。

【００３６】レーザ結晶化法で結晶質半導体膜を作製す
る場合には、パルス発振型または連続発光型のエキシマ
レーザやＹＡＧレーザ、ＹＶＯ₄レーザ等を用いること
ができる。これらのレーザを用いる場合には、レーザ発
振器から放射されたレーザビームを光学系で線状に集光
し半導体膜に照射する方法を用いると良い。結晶化の条
件は実施者が適宣選択するものであるが、エキシマレー
ザを用いる場合はパルス発振周波数３００Ｈｚとし、レ
ーザーエネルギー密度を１００〜８００mJ/cm²(代表的
には３００〜７００mJ/cm²)とする。また、ＹＡＧレー
ザを用いる場合にはその第２高調波を用いパルス発振周
波数１〜３００Ｈｚとし、レーザーエネルギー密度を３
００〜１０００mJ/cm²(代表的には３５０〜７００mJ/cm
²)とすると良い。そして幅１００〜１０００μｍ、例え
ば４００μｍで線状に集光したレーザビームを基板全面
に渡って照射し、この時の線状ビームの重ね合わせ率
（オーバーラップ率）を５０〜９８％として行なえばよ
い。

【００３７】また、熱結晶化法で結晶質半導体膜を作製
する場合には、ファーネスアニール炉を用いる熱アニー
ル法や、ラピッドサーマルアニール法（ＲＴＡ法）を適
用することができる。

【００３８】また、半導体層４０２〜４０６を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行なってもよ
い。

【００３９】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。

【００４０】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００４１】次いで、図６（Ａ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００４２】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、ＡｇＰ
ｄＣｕ合金を用いてもよい。また、第１の導電膜をタン
タル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形
成し、第２の導電膜をＷ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とす
る組み合わせとしてもよい。

【００４３】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１６を形成し、電極及び
配線を形成するための第１のエッチング処理を行なう。
第１のエッチング処理では第１及び第２のエッチング条
件で行なう。本実施例では第１のエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング
装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側
（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第１のエッチング条件によりＷ膜をエッチングして
第１の導電層の端部をテーパー形状とする。

【００４４】この後、レジストからなるマスク４１０〜
４１６を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００４５】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２３（第１の導
電層４１７ａ〜４２３ａと第２の導電層４１７ｂ〜４２
３ｂ）を形成する。３１３はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２３で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００４６】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図６（Ｃ））ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行な
えば良い。イオンドープ法の条件はドーズ量を１×１０
¹³〜５×１０¹⁵／ｃｍ²とし、加速電圧を６０〜１００
ｋｅＶとして行なう。本実施例ではドーズ量を１．５×
１０¹⁵／ｃｍ²とし、加速電圧を８０ｋｅＶとして行っ
た。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いた。この場合、導電層４
１７〜４２１がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に第１の高濃度不純物領域３１６
〜３２１が形成される。第１の高濃度不純物領域３１６
〜３２１には１×１０²⁰〜１×１０²¹／ｃｍ³の濃度範
囲でｎ型を付与する不純物元素を添加する。

【００４７】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行なう。ここでは、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的
にエッチングする。この時、第２のエッチング処理によ
り第２の導電層４２９ｂ〜４３５ｂを形成する。一方、
第１の導電層４１７ａ〜４２３ａは、ほとんどエッチン
グされず、第２の形状の導電層４２９〜４３５を形成す
る。

【００４８】次いで、レジストからなるマスクを除去せ
ずに、図７（Ａ）に示すように、第２のドーピング処理
を行なう。この場合、第１のドーピング処理よりもドー
ズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、
ｎ型を付与する不純物元素を導入する。本実施例ではド
ーズ量を１．５×１０¹⁴／ｃｍ²とし、加速電圧を９０
ｋｅＶとして行ない、図６（Ｃ）で形成された第１の高
濃度不純物領域３１６〜３２１より内側の半導体層に新
たな不純物領域を形成する。第２のドーピング処理は第
２の形状の導電層４２８〜４３３をマスクとして用い、
第２の導電層４２９ｂ〜４３５ｂの下方における半導体
層にも不純物元素が導入され、新たに第２の高濃度不純
物領域４２４ａ〜４２８ａおよび低濃度不純物領域４２
４ｂ〜４２７ｂが形成される。

【００４９】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４３６ａおよび４
３６ｂを形成して、図７（Ｂ）に示すように、第３のエ
ッチング処理を行なう。エッチング用ガスにＳＦ₆およ
びＣｌ₂とを用い、ガス流量比を５０／１０（ｓｃｃ
ｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成し、約３０秒のエッチング処理を行なう。基板側
（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的には不の自己バイアス電圧を
印加する。こうして、前記大３のエッチング処理によ
り、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素Ｔ
ＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電
層４３７〜４４１を形成する。

【００５０】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層４２９、４３１および第３の
形状の導電層４３７〜４４１をマスクとして用い、ゲー
ト絶縁膜３１３を選択的に除去して絶縁層４４２ａ〜４
４２ｇを形成する。（図７（Ｃ））

【００５１】次いで、新たにレジストからなるマスク４
４５ａ〜４４５ｃを形成して第３のドーピング処理を行
なう。この第３のドーピング処理により、ｐチャネル型
ＴＦＴの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域４
４６、４４７を形成する。第２の導電層４３７ａ、４４
１ａを不純物元素に対するマスクとして用い、ｐ型を付
与する不純物元素を添加して自己整合的に不純物領域を
形成する。本実施例では、不純物領域４４６、４４７は
ジボラン（Ｂ₂Ｈ₆）を用いたイオンドープ法で形成す
る。（図８（Ａ））この第３のドーピング処理の際に
は、ｎチャネル型ＴＦＴを形成する半導体層はレジスト
からなるマスク４４５ａ〜４４５ｃで覆われている。第
１のドーピング処理及び第２のドーピング処理によっ
て、不純物領域４４６、４４７にはそれぞれ異なる濃度
でリンが添加されているが、そのいずれの領域において
もｐ型を付与する不純物元素の濃度を２×１０²⁰〜２×
１０²¹/cm³となるようにドーピング処理することによ
り、ｐチャネル型ＴＦＴのソース領域およびドレイン領
域として機能するために何ら問題は生じない。本実施例
では、ｐチャネル型ＴＦＴの活性層となる半導体層の一
部が露呈しているため、不純物元素（ボロン）を添加し
やすい利点を有している。

【００５２】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。

【００５３】次いで、レジストからなるマスク４４５ａ
〜４４５ｃを除去して第１の層間絶縁膜４６１を形成す
る。この第１の層間絶縁膜４６１としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１００〜２００
ｎｍとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
珪素膜を形成した。もちろん、第１の層間絶縁膜４６１
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００５４】次いで、図８（Ｂ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行なう。この活性化工程はファーネスアニール炉
を用いる熱アニール法で行なう。熱アニール法として
は、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ
以下の窒素雰囲気中で４００〜７００℃、代表的には５
００〜５５０℃で行えばよく、本実施例では５５０℃、
４時間の熱処理で活性化処理を行った。なお、熱アニー
ル法の他に、レーザアニール法、またはラピッドサーマ
ルアニール法（ＲＴＡ法）を適用することができる。

【００５５】なお、結晶化の際に触媒として金属元素を
使用した場合、上記活性化処理と同時に、高濃度のリン
を含む不純物領域４２４ａ、４２６ａ、４２７ａ、４４
６ａ、４４７が結晶化する。そのため、前記不純物領域
に前記金属元素がゲッタリングされ、主にチャネル形成
領域となる半導体層中のニッケル濃度が低減される。こ
のようにして作製したチャネル形成領域を有するＴＦＴ
はオフ電流値が下がり、結晶性が良いことから高い電界
効果移動度が得られ、良好な特性を達成することができ
る。

【００５６】また、第１の層間絶縁膜を形成する前に活
性化処理を行なっても良い。ただし、用いた配線材料が
熱に弱い場合には、本実施例のように配線等を保護する
ため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒
化珪素膜）を形成した後で活性化処理を行なうことが好
ましい。

【００５７】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行なう。本実施例では
水素を約３％の含む窒素雰囲気中で４１０℃、１時間の
熱処理を行った。この工程は層間絶縁膜に含まれる水素
により半導体層のダングリングボンドを終端する工程で
ある。水素化の他の手段として、プラズマ水素化（プラ
ズマにより励起された水素を用いる）を行なっても良
い。

【００５８】また、活性化処理としてレーザアニール法
を用いる場合には、上記水素化を行った後、エキシマレ
ーザやＹＡＧレーザ等のレーザビームを照射することが
望ましい。

【００５９】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成したが、粘度が１０〜１０００
ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面
に凸凹が形成されるものを用いた。

【００６０】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第２の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、ＴＦＴの形成と同じフォトマスクで行なう
ことができるため、工程数の増加なく形成することがで
きる。なお、この凸部は配線及びＴＦＴ部以外の画素部
領域の基板上に適宜設ければよい。こうして、凸部を覆
う絶縁膜の表面に形成された凸凹に沿って画素電極の表
面に凸凹が形成される。

【００６１】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００６２】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。

【００６３】また、画素部５０７においては、画素電極
４７０、４７１、接続電極４６９、共通配線４６８を形
成する。（図８（Ｃ））この接続電極４６９によりソー
ス配線（４３８ｂと４３８ａの積層）は、画素ＴＦＴと
電気的な接続が形成される。また、画素電極は、画素Ｔ
ＦＴのドレイン領域と電気的な接続が形成され、さらに
画素電極の他方では保持容量を形成する一方の電極とし
て機能する半導体層と電気的な接続が形成される。ま
た、画素電極としては、ＡｌまたはＡｇを主成分とする
膜、またはそれらの積層膜等の反射性の優れた材料を用
いることが望ましい。

【００６４】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００６５】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４２３ｃ、ゲート電極の一部を構
成する第１の導電層４２８ａと重なる低濃度不純物領域
４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域４２３ａを有し
ている。このｎチャネル型ＴＦＴ５０１と電極４６６で
接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域４４６ｄ、ゲート電極の外側
に形成される不純物領域４４６ｂ、４４６ｃ、ソース領
域またはドレイン領域として機能する高濃度不純物領域
４４６ａを有している。また、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域４２５ｃ、ゲート電極の一部を
構成する第１の導電層４３０ａと重なる低濃度不純物領
域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレ
イン領域として機能する高濃度不純物領域４２５ａを有
している。

【００６６】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４２７ｃ、ゲート電極の外側に形成される低濃度
不純物領域４２７ｂ（ＬＤＤ領域）とソース領域または
ドレイン領域として機能する高濃度不純物領域４２７ａ
を有している。また、保持容量５０５の一方の電極とし
て機能する半導体層４２８ｂには、それぞれｐ型を付与
する不純物元素が添加されている。保持容量５０５は、
絶縁膜４４２ｇを誘電体として、電極（４４１ａと４４
１ｂの積層）と、半導体層とで形成している。

【００６７】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【００６８】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図２に示す。なお、図８
（Ｃ）中の鎖線Ａ−Ａ’は図２中の鎖線Ａ―Ａ’で切断
した断面図に対応している。

【００６９】このように、本発明のＩＰＳ方式の画素構
造を有するアクティブマトリクス基板は、信号配線と共
通電極を異なる層で形成し、図２で示すような画素構造
とすることにより開口率を向上させることができる。ま
た、ゲート配線を低抵抗導電材料で形成することによ
り、配線抵抗を十分低減でき、画素部（画面サイズ）が
４インチクラス以上の表示装置に適用することができ
る。また、画素部の電極の構成は実施形態１乃至実施形
態３のいずれの形態も適用することができる。

【００７０】[実施例２]本実施例では実施例１で作製し
たアクティブマトリクス基板から、アクティブマトリク
ス型液晶表示装置を作製する工程を説明する。

【００７１】図９はアクティブマトリクス基板と対向基
板５６９とを貼り合わせた状態を示している。最初に、
図８の状態のアクティブマトリクス基板上に配向膜５６
７を形成しラビング処理を行なう。対向基板５６９には
カラーフィルター層５７０、５７１、オーバーコート層
５７３、配向膜５７４を形成する。カラーフィルター層
はＴＦＴの上方で赤色のカラーフィルター層５７０と青
色のカラーフィルター層５７１とを重ねて形成し遮光膜
を兼ねる構成とする。また、接続電極に合わせて赤色の
カラーフィルター層５７０、青色のカラーフィルター層
５７１、緑色のカラーフィルター層５７２とを重ね合わ
せてスペーサを形成する。各色のカラーフィルターはア
クリル樹脂に顔料を混合したもので１〜３μmの厚さで
形成する。これは感光性材料を用い、マスクを用いて所
定のパターンに形成することができる。スペーサの高さ
はオーバーコート層の厚さ１〜４μmを考慮することに
より２〜７μm、好ましくは４〜６μmとすることがで
き、この高さによりアクティブマトリクス基板と対向基
板とを貼り合わせた時のギャップを形成する。オーバー
コート層は光硬化型または熱硬化型の有機樹脂材料で形
成し、例えば、ポリイミドやアクリル樹脂などを用い
る。スペーサの配置は任意に決定すれば良いが、例えば
図９で示すように接続配線上にその位置を合わせて形成
すると良い。その後、アクティブマトリクス基板と対向
基板とを貼り合わせる。

【００７２】図１２はアクティブマトリクス基板と対向
基板とを貼り合わせる様子を模式的に示す。アクティブ
マトリクス基板６５０は、画素部６５３、走査線側駆動
回路６５２、信号配線側駆動回路６５１、外部入力端子
６５４、外部入力端子から各回路の入力部までを接続す
る配線６５９などが形成されている。対向基板６５５に
はアクティブマトリクス基板６５０の画素部及び駆動回
路が形成されている領域に対応してカラーフィルター層
６５６が形成されている。このようなアクティブマトリ
クス基板６５０と対向基板６５５とはシール材６５７を
介して貼り合わせ、液晶を注入してシール材６５７の内
側に液晶層６５８を設ける。さらに、アクティブマトリ
クス基板６５０の外部入力端子６５４にはＦＰＣ（フレ
キシブルプリント配線板：Flexible Printed Circuit）
６６０を貼り付ける。ＦＰＣ６６０の接着強度を高める
ために補強板６５９を設けても良い。

【００７３】図９の画素部におけるＡ−Ａ'の切断線は
図２で示す画素部の上面図のＡ−Ａ'線に対応してい
る。画素ＴＦＴの上面には対向基板側に赤色のカラーフ
ィルターと青色のカラーフィルターとが積層して形成さ
れこれを遮光膜として用いている。

【００７４】図１１はこのようにして作製されたアクテ
ィブマトリクス基板を正面から見た図を示す。図１１
（Ａ）で示す上面図は、画素部、駆動回路、ＦＰＣ（フ
レキシブルプリント配線板：Flexible Printed Circui
t）を貼り付ける外部入力端子７１２、外部入力端子７
１２と各回路の入力部までを接続する配線７１４などが
形成されたアクティブマトリクス基板７１０と、カラー
フィルターなどが形成された対向基板７１１とがシール
材７１３を介して貼り合わされている。

【００７５】走査線側駆動回路７１６と信号配線側駆動
回路７１５の上面には対向基板側に赤色カラーフィルタ
ーまたは赤色と青色のカラーフィルターを積層させた遮
光膜７１８が形成されている。また、画素部７１７上の
対向基板側に形成されたカラーフィルター７１９は赤色
（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色のカラーフィル
ター層が各画素に対応して設けられている。その画素の
一部を拡大した模式図を図１１（Ｂ）に示す。実際の表
示に際しては、赤色（Ｒ）カラーフィルター層７０１、
緑色（Ｇ）カラーフィルター層７０２、青色（Ｂ）カラ
ーフィルター層７０３の３色で一画素を形成するが、こ
れら各色のカラーフィルターの配列は任意なものとす
る。各画素のＴＦＴが形成されている領域７０５、柱状
スペーサ７０６が形成される領域には遮光膜７０４とし
て、赤色（Ｒ）カラーフィルター、または赤色（Ｒ）カ
ラーフィルター層と青色（Ｂ）カラーフィルター層とを
積層して形成している。

【００７６】図１１（Ｂ）で示す画素上に引いたＢ−
Ｂ'線に対応する断面図を図１０で示す。赤（Ｒ）画素
６２６、青（Ｂ）画素６２７、緑（Ｇ）画素６２８が形
成されている。アクティブマトリクス基板側では基板６
０１上に下地膜６０２、ゲート絶縁膜６０３、信号配線
６０４〜６０７、層間絶縁膜６０９、画素電極６１１、
６１３、６１５、共通配線６１０、６１２、６１４、６
１６、配向膜６１４が形成されている。対向基板６１７
側には、赤色（Ｒ）カラーフィルター６１８、青色
（Ｂ）カラーフィルター６１９、緑色（Ｇ）カラーフィ
ルター６２０が順次形成されその上にオーバーコート層
６２１、配向膜６２２が形成されている。そして、その
間に液晶層６２３が形成されている。隣接する画素間
は、信号配線と共通配線が重畳して形成され、遮光部６
２５を形成している。

【００７７】図１３は外部入力端子部の構成を示す図で
ある。外部入力端子はアクティブマトリクス基板側に形
成され、層間容量や配線抵抗を低減し、断線による不良
を防止するために層間絶縁膜７５０を介して共通配線７
５２を形成する。外部入力端子にはベース樹脂７５３と
配線７５４から成るＦＰＣが異方性導電性樹脂７５５で
貼り合わされている。さらに補強板７５６で機械的強度
を高めている。

【００７８】以上のようにして作製されるＩＰＳ方式を
用いたアクティブマトリクス型の液晶表示装置は各種電
子機器の表示装置として用いることができる。

【００７９】[実施例３]本実施例では、アクティブマト
リクス基板のＴＦＴ構造が異なる他の例を図１５および
図１６を用いて説明する。

【００８０】図１５に示すアクティブマトリクス基板
は、ｎチャネル型ＴＦＴ８０１とｐチャネル型ＴＦＴ８
０２を有するＣＭＯＳ回路部とｎチャネル型ＴＦＴ８０
３から成るサンプリング回路とを有する駆動回路８０６
と、画素ＴＦＴ８０４と保持容量８０５を有する画素部
８０７とが形成されている。駆動回路８０６のＣＭＯＳ
回路のＴＦＴはシフトレジスタ回路やバッファ回路など
を形成し、サンプリング回路のＴＦＴは基本的にはアナ
ログスイッチで形成する。

【００８１】これらのＴＦＴは基板８０８に少なくとも
画素部のゲート配線８４９と、容量配線８１０を形成し
たのち、下地膜８０９を形成し、前記下地膜上の半導体
層にチャネル形成領域やソース領域、ドレイン領域及び
ＬＤＤ領域などを設けて形成する。下地膜や半導体層は
実施例１と同様にして形成する。ゲート絶縁膜８１１上
に形成するゲート電極８１２〜８１５は端部がテーパー
形状となるように形成することに特徴があり、この部分
を利用してＬＤＤ領域を形成している。このようなテー
パー形状は実施例１と同様に、ＩＣＰエッチング装置を
用いたＷ膜の異方性エッチング技術により形成すること
ができる。

【００８２】テーパー形状の部分を利用して形成される
ＬＤＤ領域はｎチャネル型ＴＦＴの信頼性を向上させる
ために設け、これによりホットキャリア効果によるオン
電流の劣化を防止する。このＬＤＤ領域はイオンドープ
法により当該不純物元素のイオンを電界で加速して、ゲ
ート電極の端部及び該端部の近傍におけるゲート絶縁膜
を通して半導体膜に添加する。

【００８３】ｎチャネル型ＴＦＴ８０１にはチャネル形
成領域８６３の外側にＬＤＤ領域８３３、ソース領域ま
たはドレイン領域８１９が形成され、ＬＤＤ領域８３３
はゲート電極８１２と重なるように形成されている。ｎ
チャネル型ＴＦＴ８０３も同様な構成とし、チャネル形
成領域８６５、ゲート電極と重なるＬＤＤ領域８３５、
ソース領域またはドレイン領域８２１から成っている。
一方、ｐチャネル型ＴＦＴ８０２は、チャネル形成領域
８６４の外側にｐ型を付与する不純物元素が添加され、
かつ、ゲート電極と重なる第１のＬＤＤ領域８４６、第
２のＬＤＤ領域８４５、ソース領域またはドレイン領域
８４４から成っている。

【００８４】画素部８０７において、ｎチャネル型ＴＦ
Ｔで形成される画素ＴＦＴはオフ電流の低減を目的とし
てマルチゲート構造で形成され、チャネル形成領域８６
６の外側にゲート電極と重ならないＬＤＤ領域８３６、
ソース領域またはドレイン領域８２２が設けられてい
る。また、保持容量８０５は半導体層８２３とゲート絶
縁膜８１１と同じ層で形成される絶縁層と容量配線８１
０とから形成されている。半導体層８２３にはｎ型不純
物が添加されていて、抵抗率が低いことにより容量配線
に印加する電圧を低く抑えることができる。

【００８５】層間絶縁膜は酸化珪素、窒化珪素、または
酸化窒化珪素などの無機材料から成り、５０〜５００nm
の厚さの第１の層間絶縁膜８５１と、ポリイミド、アク
リル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）などの有機絶縁物材料から成る第２の層間絶縁膜８
５２とで形成する。このように、第２の層間絶縁膜を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減することができる。し
かし、吸湿性があり保護膜としては適さないので、第１
の層間絶縁膜８５１と組み合わせて形成することが好ま
しい。

【００８６】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されたソース領域
またはドレイン領域に達するコンタクトホールを形成す
る。コンタクトホールの形成はドライエッチング法によ
り行う。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈｅ
の混合ガスを用い有機樹脂材料から成る第２の層間絶縁
膜８５２をまずエッチングし、その後、続いてエッチン
グガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜８５１をエ
ッチングする。さらに、半導体層との選択比を高めるた
めに、エッチングガスをＣＨＦ₃に切り替えてゲート絶
縁膜８１１をエッチングすることにより、良好にコンタ
クトホールを形成することができる。

【００８７】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによってソース領域及びドレイン配線８５３
〜８５７と、画素電極８６２、共通配線８５９、接続配
線８６０を形成する。このようにして、ＩＰＳ方式の画
素部を有するアクティブマトリクス基板を形成すること
ができる。また、本実施例のアクティブマトリクス基板
を用いても、実施例２で示すアクティブマトリクス型の
液晶表示装置を作製することができる。

【００８８】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図１６に示す。なお、図
１５中の鎖線Ｅ−Ｅ’は図１６中の鎖線Ｅ―Ｅ’で切断
した断面図に対応している。また、本実施例で作製する
アクティブマトリクス基板の画素部の写真を図１４に示
す。図１４は光学顕微鏡の反射モードにて５００倍で観
察した結果である。

【００８９】１４５は画素ＴＦＴ１４５であり、１４６
は保持容量である。保持容量１４６は半導体膜１３２と
ゲート絶縁膜と同層の絶縁膜（図示せず）と、基板上に
ゲート配線と同時に形成した容量配線１３５で形成され
る。一方、画素電極１４２は層間絶縁膜（図示せず）に
設けたコンタクト部１３８で画素ＴＦＴ１４５を構成す
る半導体層１３１と接続する。半導体層１３１のこの部
分はｎ型またはｐ型の不純物元素が添加されたソースま
たはドレインが形成されている領域である。画素電極１
４２の一方の端は、コンタクト部１３９で保持容量を形
成する半導体層１３２と接続している。また、接続電極
１１１は、信号配線１３６と半導体層１３１とをコンタ
クト部１４０、１３７を介して接続している。また、共
通配線１４３は層間絶縁膜上に形成され、かつ、信号配
線１３６上に重なるように形成している。このように、
共通配線と信号配線を重ね合わせて形成することによ
り、透過型で形成されるＩＰＳ方式のアクティブマトリ
クス型液晶表示装置の画素部の開口率を向上させること
が可能となる。

【００９０】画素電極の幅は基板面と平行な方向への電
界の広がりを考慮して３μm以上であることが望まし
い。また、画素電極と共通配線との間隔は１０〜２０μ
m、好ましくは１２〜１４μmとする。図１６では本発明
のＩＰＳ方式の基本的な画素構成を示したが、一画素の
サイズや画像の視認性を考慮して画素電極と共通配線を
櫛形に形成しても良い。

【００９１】また、本実施例で作製するアクティブマト
リクス基板を用い、ＴＦＴの寿命を測定する実験を行な
った。このとき、チャネル長が７μｍ、チャネル幅が８
μｍのｎチャネル型ＴＦＴを用いた。前記実験は駆動電
圧を振り、オン電流の初期値から１０％劣化したときの
経過時間をプロットした。その結果を図２１に示す。図
２１から、駆動電圧が２６．３Ｖ以下であれば、１０年
間保証される事が分かる。

【００９２】図１６で示す画素構造は信号配線と共通配
線とを層間絶縁膜を介して重畳させて設けることによ
り、これらの配線部分を覆う遮光膜を必ずしも必要とし
ないで済む。したがって、透過型の液晶表示装置におい
て透過光が遮られる面積を減少させることができ、開口
率を５０〜６０％と向上させることができる。その結
果、従来のＩＰＳ方式の液晶表示装置と比較してバック
ライトが消費する電力化を低減させることができる。ま
た、ゲート配線を低抵抗導電材料で形成することによ
り、配線抵抗を十分低減でき、画素部（画面サイズ）が
４インチクラス以上の表示装置に適用することができ
る。画素部の電極の構成は実施形態１乃至実施形態３の
いずれの形態も適用することができる。

【００９３】[実施例４]本実施例では、図４で示す本発
明の画素構造でくの字型の電極を用いた実験結果につい
て説明する。

【００９４】１７３７ガラス基板にくの字型の電極を形
成する。前記くの字型の電極の形状として、電極の幅は
４μｍ、電極間隔は１２０μｍ、くの字型の角度は１６
０度として形成した。その後、前記くの字型の電極上に
配向膜を形成しラビング処理を行なう。対向基板にも配
向膜５７４を形成する。そして、前記くの字型の電極が
形成された基板と前記対向基板とをシール材を介して貼
り合わせ、液晶を注入してシール材の内側に液晶層を設
ける。前記液晶には、ＺＬＩ−４７９２（メルクジャパ
ン社製）を用いた。そして、電極に電圧を印加し、液晶
の透過率を測定した。その結果を図２４に示す。

【００９５】図２４より、３．１１〜５．３７Ｖでスイ
ッチング機能を有することが分かる。一方、図２１で示
した１０年保障電圧値は２６．３Ｖであり、これらを組
み合わせからなる液晶表示装置は、信頼性の高い液晶表
示装置となる。

【００９６】[実施例５]本実施例では、アクティブマト
リクス基板のＴＦＴ構造が異なる他の例を図２２および
図２３の画素部の上面図を用いて説明する。

【００９７】図２２は画素部のほぼ一画素分を示し、基
板上に半導体層１６１、１６２とゲート電極１６３、ゲ
ート配線１６４、容量配線１６５、１６５’、信号配線
１６６が形成されている様子を示す。基板は無アルカリ
ガラス基板や石英基板等が好ましく、その他にプラスチ
ック基板を使用することができる。半導体層１６１はＴ
ＦＴのチャネル形成領域やソース領域またはドレイン領
域、ＬＤＤ領域等を形成し、半導体層１６２は保持容量
を形成するために設ける。図示していないが、半導体層
１６１、１６２上及び少なくとも画素部を形成する基板
上には第１の絶縁膜（ゲート絶縁膜に相当する膜）が形
成され、その上にゲート電極１６３が形成される。ゲー
ト電極１６３はタングステン（Ｗ）、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）から選ばれ
た元素または該元素を成分とする合金材料で形成する。
または、結晶質珪素膜や前記元素のシリサイド膜を組み
合わせて形成しても良い。

【００９８】ゲート配線１６４、容量配線１６５はゲー
ト電極１６３と同じ材料で形成しても良いが、上記材料
はシート抵抗値が１０Ω／□かそれ以上の値であり、画
面サイズが４インチクラスかそれ以上の液晶表示装置を
作製する場合には必ずしも適切でない。画面サイズの大
型化に伴って配線の長さが増大し、配線抵抗の影響によ
る信号の遅延時間（配線遅延）を無視することができな
くなる。例えば、１３インチクラスでは対角線の長さが
３４０mmとなり、１８インチクラスでは４６０mmとな
る。従って、ゲート配線１０４や容量配線１０５はシー
ト抵抗値を低くするアルミニウム（Ａｌ）や銅（Ｃｕ）
を主成分とする材料で形成することが望ましい。

【００９９】本実施例では、ゲート配線１６４とゲート
電極１６３とは同一絶縁表面上に形成されていない。そ
のため、そのコンタクト部を図２２で示すように、半導
体層１６１の外側に設ける。また、信号配線１６６はゲ
ート配線１６４および１７４で示す保持容量を構成する
電極と同時に形成する。

【０１００】その後、層間絶縁膜（図示せず）を形成
し、図２３に示すように画素電極１７２、共通配線１７
３、接続電極１７１を形成する。画素電極１７２は層間
絶縁膜に設けたコンタクト部１６８で半導体層１６１と
接続する。半導体層１６１のこの部分はｎ型またはｐ型
の不純物元素が添加されたソース領域またはドレインが
形成されている領域である。画素電極１７２の一方の端
は、コンタクト部１６９で半導体層１６２と接続してい
る。

【０１０１】接続電極１７１は、信号配線１６６と半導
体層１６１とをコンタクト部１７０、１６７を介して接
続している。また、共通配線１７３は層間絶縁膜上に形
成され、かつ、信号配線１６６上に重なるように形成す
る。このように、共通配線と信号配線を重ね合わせて形
成することにより、透過型で形成されるＩＰＳ方式のア
クティブマトリクス型液晶表示装置の画素部の開口率を
向上させることが可能となる。

【０１０２】こうして、画素ＴＦＴ１７５と保持容量１
７６が形成される。図２３において画素ＴＦＴ１７５は
一対のソース領域およびドレイン領域間に二つのゲート
電極が設けられたマルチゲートの構造を示しているが、
ゲート電極の数に限定はなくシングルゲートの構造で形
成しても良い。保持容量１７６は半導体膜１６２とゲー
ト絶縁膜と同層の絶縁膜（図示せず）と容量配線１６５
とで形成され、さらに、半導体層１６２と層間絶縁膜
（図示せず）と電極１７４とで形成される。

【０１０３】画素電極の幅は基板面と平行な方向への電
界の広がりを考慮して３μm以上であることが望まし
い。また、画素電極と共通配線との間隔は１０〜２０μ
m、好ましくは１２〜１４μmとする。図２３では本発明
のＩＰＳ方式の基本的な画素構成を示したが、一画素の
サイズや画像の視認性を考慮して画素電極と共通配線を
櫛形に形成しても良い。

【０１０４】図２３で示す画素構造は信号配線と共通配
線とを層間絶縁膜を介して重畳させて設けることによ
り、これらの配線部分を覆う遮光膜を必ずしも必要とし
ないで済む。したがって、透過型の液晶表示装置におい
て透過光が遮られる面積を減少させることができ、開口
率を５０〜６０％と向上させることができる。その結
果、従来のＩＰＳ方式の液晶表示装置と比較してバック
ライトが消費する電力化を低減させることができる。ま
た、ゲート配線を低抵抗導電材料で形成することによ
り、配線抵抗を十分低減でき、画素部（画面サイズ）が
４インチクラス以上の表示装置に適用することができ
る。画素部の電極の構成は実施形態１乃至実施形態３の
いずれの形態も適用することができる。

【０１０５】[実施例６]本発明を実施して形成されたＣ
ＭＯＳ回路や画素部は様々な電気光学装置に用いること
が出来る。即ち、それら電気光学装置を表示部に組み込
んださまざまな電子機器に本発明を実施出来る。

【０１０６】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター（リア型またはフ
ロント型）、ヘッドマウントディスプレイ（ゴーグル型
ディスプレイ）、カーナビゲーション、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコン
ピュータ、携帯電話または電子書籍等）などが挙げられ
る。それらの一例を図１９及び図２０に示す。

【０１０７】図１９（Ａ）はパーソナルコンピュータで
あり、本体３００１、画像入力部３００２、表示部３０
０３、キーボード３００４等を含む。本発明を画像入力
部３００２、表示部３００３やその他の信号制御回路に
適用することが出来る。

【０１０８】図１９（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６等を含む。本発明を表示部３１０２やその他の信号制
御回路に適用することが出来る。

【０１０９】図１９（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示部３２０５等を含む。本発明は表示部３２０５やその
他の信号制御回路に適用出来る。

【０１１０】図１９（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３等を含む。本発明は表示部３３０２やその他の信号制
御回路に適用することが出来る。

【０１１１】図１９（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体３４０１、表示部３４０２、スピーカ部３４０
３、記録媒体３４０４、操作スイッチ３４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことが出来る。本発明は表示部３４０２やその
他の信号制御回路に適用することが出来る。

【０１１２】図１９（Ｆ）はデジタルカメラであり、本
体３５０１、表示部３５０２、接眼部３５０３、操作ス
イッチ３５０４、受像部（図示しない）等を含む。本発
明を表示部３５０２やその他の信号制御回路に適用する
ことが出来る。

【０１１３】図２０（Ａ）は携帯電話であり、本体３９
０１、音声出力部３９０２、音声入力部３９０３、表示
部３９０４、操作スイッチ３９０５、アンテナ３９０６
等を含む。本発明を音声出力部３９０２、音声入力部３
９０３、表示部３９０４やその他の信号制御回路に適用
することが出来る。

【０１１４】図２０（Ｂ）は携帯書籍（電子書籍）であ
り、本体４００１、表示部４００２、４００３、記憶媒
体４００４、操作スイッチ４００５、アンテナ４００６
等を含む。本発明は表示部４００２、４００３やその他
の信号回路に適用することが出来る。

【０１１５】図２０（Ｃ）はディスプレイであり、本体
４１０１、支持台４１０２、表示部４１０３等を含む。
本発明は表示部４１０３に適用することが出来る。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１１６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
出来る。

【０１１７】

【発明の効果】本発明のＩＰＳ方式の画素構造を有する
アクティブマトリクス基板は、信号配線と共通電極を異
なる層で形成し、図２、４、１７、１８で示すような画
素構造とすることにより開口率を向上させることができ
る。また、ゲート配線を低抵抗導電材料で形成すること
により、配線抵抗を十分低減でき、画素部（画面サイ
ズ）が４インチクラス以上の表示装置に適用することが
できる。画素部の電極の構成は実施形態１乃至実施形態
３のいずれの形態も適用することができる。

【０１１８】また、本実施例で示す工程に従えば、駆動
回路におけるｎチャネル型ＴＦＴの形状と、画素部にお
けるｎチャネル型ＴＦＴの形状が異なっている。画素部
におけるｎチャネル型ＴＦＴにおいて、ゲート絶縁膜を
介して、ゲート電極とＬＤＤ領域の重なる領域を形成し
ないことで、オフ電流値を低減することができる。

【図面の簡単な説明】

【図１】 本発明の一実施形態における画素部の工程を
示す上面図。

【図２】 本発明の一実施形態における画素部の工程を
示す上面図。

【図３】 本発明の一実施形態における画素部の回路
図。

【図４】 本発明の一実施形態における画素部の上面
図。

【図５】 従来のＩＰＳ方式の画素部の構造を説明する
上面図。

【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
説明する断面図。

【図９】 本発明のアクティブマトリクス型液晶表示装
置の断面図。

【図１０】 本発明のアクティブマトリクス型液晶表示
装置の画素部の構造を説明する断面図。

【図１１】 アクティブマトリクス型液晶表示装置の上
面図及び画素の一部を拡大した模式図。

【図１２】 アクティブマトリクス型液晶表示装置の組
立図。

【図１３】 端子部の構成を説明する断面図。

【図１４】 画素ＴＦＴの上面図。

【図１５】 画素ＴＦＴ、駆動回路のＴＦＴの構成を説
明する断面図の一例を示す図。

【図１６】 画素部の上面図の一例を示す図。

【図１７】 本発明の一実施形態における画素部の上面
図。

【図１８】 本発明の一実施形態における画素部の上面
図。

【図１９】 液晶表示装置を用いた電子機器の一例を説
明する図。

【図２０】 液晶表示装置を用いた電子機器の一例を説
明する図。

【図２１】 １０年保証実験の結果を示す図。

【図２２】 画素部の工程の上面図の一例を示す図。

【図２３】 画素部の工程の上面図の一例を示す図。

【図２４】 本発明のＩＰＳ方式のスイッチング電圧の
一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ Ｈ０４Ｎ 5/66 １０２ ６１２Ｃ (72)発明者 小山 潤 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 2H092 GA05 GA14 GA50 HA06 KA05 KA12 KA18 KB23 KB24 KB25 MA08 MA17 MA27 MA30 NA01 NA07 NA22 PA01 PA06 PA08 PA09 PA13 5C058 AA06 AB02 AB06 BA05 BA26 BA35 5C094 AA10 AA12 BA03 BA43 CA19 DA15 EA04 EA05 EA07 EB05 5F033 GG04 HH08 HH14 KK08 KK11 UU04 VV10 VV15 5F110 AA16 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE11 EE14 EE23 EE28 EE38 EE44 EE45 FF02 FF04 FF09 FF12 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG28 GG29 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL06 HL11 HL23 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN73 NN78 PP01 PP03 PP34 PP35 QQ11 QQ24 QQ25 QQ28

Claims (22)

【特許請求の範囲】
1. 【請求項１】 基板上に、半導体層と、第１の配線と、
   第２の配線と、第３の配線と、第４の配線と、第５の配
   線と、第６の配線とが形成され、 前記第５の配線と前記第６の配線は同一絶縁表面上に形
   成され、 前記半導体層上に第１の絶縁膜が形成され、 前記第２の配線と前記第３の配線とは、前記第１の絶縁
   膜上に形成された第２の絶縁膜上に形成され、かつ、前
   記第２の配線と前記第３の配線とは、前記一方の基板面
   と平行な電界が生じるように配置され、 前記第１の配線と前記第３の配線とは、前記第２の絶縁
   膜を介して重畳するように配置され、前記第１の配線と
   前記半導体層とは、前記第２の絶縁膜上に形成された第
   ４の配線を介して接続していることを特徴とする液晶表
   示装置。
2. 【請求項２】 基板上に、半導体層と、信号配線と、画
   素電極と、共通配線と、接続配線と、ゲート配線と、容
   量配線とが形成され、 前記ゲート配線と前記容量配線は同一絶縁表面上に形成
   され、 前記半導体層上に第１の絶縁膜が形成され、 前記画素電極と前記共通配線とは、前記第１の絶縁膜上
   に形成された第２の絶縁膜上に形成され、かつ、前記画
   素電極と前記共通配線とは、前記一方の基板面と平行な
   電界が生じるように配置され、 前記信号配線と前記共通配線とは、前記第２の絶縁膜を
   介して重畳するように配置され、前記信号配線と前記半
   導体層とは、前記第２の絶縁膜上に形成された接続電極
   を介して接続していることを特徴とする液晶表示装置。
3. 【請求項３】 一対の基板と、前記一対の基板間に保持
   された液晶とを備えた液晶表示装置であって、 前記一対の基板の一方の基板には、半導体層と、ゲート
   配線と、信号配線と、容量配線と、画素電極と、共通配
   線とが形成され、 前記ゲート配線と前記容量配線は同一絶縁表面上に形成
   され、 前記半導体層上に第１の絶縁膜が形成され、 前記画素電極と前記共通配線とは、前記第１の絶縁膜上
   に形成された第２の絶縁膜上に形成され、かつ、前記画
   素電極と前記共通配線とは、前記一方の基板面と平行な
   電界が生じるように配置され、 前記共通配線と前記信号配線とは、前記第２の絶縁膜を
   介して重畳するように配置され、前記信号配線と前記半
   導体層とは、前記第２の絶縁膜上に形成された接続電極
   を介して接続していることを特徴とする液晶表示装置。
4. 【請求項４】 基板上に、半導体層と、第１の絶縁膜上
   に形成されたゲート電極とを有する薄膜トランジスタ
   と、 第５の配線と、前記第５の配線と平行に位置する第６の
   配線と、少なくとも第２の絶縁膜を介して前記第５の配
   線と交差する第３の配線と、 前記薄膜トランジスタに接続し、前記第２の絶縁膜上に
   形成された第２の配線と、前記第３の配線の下方に形成
   され、少なくとも前記第２の絶縁膜を介して重畳するよ
   うに配置された第１の配線とを有し、 前記薄膜トランジスタは、前記第３の配線と前記第５の
   配線との交点に対応して設けられ、前記第２の配線と第
   ３の配線とは、前記基板面と平行な電界が生じるように
   配置され、前記第１の配線と前記半導体層とは、前記第
   ２の絶縁膜上に形成された第４の配線を介して接続して
   いることを特徴とする液晶表示装置。
5. 【請求項５】 基板上に、半導体層と、第１の絶縁膜上
   に形成されたゲート電極とを有する薄膜トランジスタ
   と、 ゲート配線と、前記ゲート配線と平行に位置する容量配
   線と、少なくとも第２の絶縁膜を介して前記ゲート配線
   と交差する共通配線と、 前記薄膜トランジスタに接続し、前記第２の絶縁膜上に
   形成された画素電極と、前記共通配線の下方に形成さ
   れ、少なくとも前記第２の絶縁膜を介して重畳するよう
   に配置された信号配線とを有し、 前記薄膜トランジスタは、前記共通配線と前記ゲート配
   線との交点に対応して設けられ、前記画素電極と共通配
   線とは、前記基板面と平行な電界が生じるように配置さ
   れ、前記信号配線と前記半導体層とは、前記第２の絶縁
   膜上に形成された接続電極を介して接続していることを
   特徴とする液晶表示装置。
6. 【請求項６】 一対の基板と、前記一対の基板間に保持
   された液晶とを備えた液晶表示装置であって、 前記一対の基板の一方の基板には、半導体層と第１の絶
   縁膜上に形成されたゲート電極とを有する薄膜トランジ
   スタと、 ゲート配線と、前記ゲート配線と平行に位置する容量配
   線と、少なくとも第２の絶縁膜を介して前記ゲート配線
   と交差する共通配線と、 前記薄膜トランジスタに接続し、前記第２の絶縁膜上に
   形成された画素電極と、前記共通配線の下方に形成さ
   れ、少なくとも前記第２の絶縁膜を介して重畳するよう
   に配置された信号配線とを有し、 前記薄膜トランジスタは、前記共通配線と前記ゲート配
   線との交点に対応して設けられ、前記画素電極と共通配
   線とは、前記一方の基板面と平行な電界が生じるように
   配置され、前記信号配線と前記半導体層とは、前記第２
   の絶縁膜上に形成された接続電極を介して接続している
   ことを特徴とする液晶表示装置。
7. 【請求項７】 一対の基板と、前記一対の基板間に保持
   された液晶とを備えた液晶表示装置であって、 前記一方の基板には画素部と駆動回路とが設けられ、 前記画素部には、半導体層と、第１の絶縁膜上に形成さ
   れたゲート電極とを有する薄膜トランジスタと、 第５の配線と、前記第５の配線と平行に位置する第６の
   配線と、少なくとも第２の絶縁膜を介して前記第５の配
   線と交差する第３の配線と、前記薄膜トランジスタに接
   続し、前記第２の絶縁膜上に形成された第２の配線と、 前記第３の配線の下方に形成され、少なくとも前記第２
   の絶縁膜を介して重畳するように配置された第１の配線
   とを有し、 前記薄膜トランジスタは、前記第３の配線と前記第５の
   配線との交点に対応して設けられ、前記第２の配線と前
   記第３の配線とは、前記一方の基板面と平行な電界が生
   じるように配置され、前記第３の配線と前記半導体層と
   は、前記第２の絶縁膜上に形成された第４の配線を介し
   て接続した構造を備え、 前記一対の基板の他方の基板には、 前記画素部の各画素に対応した赤色、青色、緑色のカラ
   ーフィルター層と、 前記薄膜トランジスタと重畳するように設けられ、赤色
   カラーフィルター層と青色カラーフィルター層とが積層
   された遮光膜と、 前記他方の基板の前記カラーフィルター層が形成された
   反対側の面に形成された透光性導電膜とを有することを
   特徴とする液晶表示装置。
8. 【請求項８】 一対の基板と、前記一対の基板間に保持
   された液晶とを備えた液晶表示装置であって、 前記一方の基板には画素部と駆動回路とが設けられ、 前記画素部には、半導体層と、第１の絶縁膜上に形成さ
   れたゲート電極とを有する薄膜トランジスタと、 ゲート配線と、前記ゲート配線と平行に位置する容量配
   線と、少なくとも第２の絶縁膜を介して前記ゲート配線
   と交差する共通配線と、前記薄膜トランジスタに接続
   し、前記第２の絶縁膜上に形成された画素電極と、 前記共通配線の下方に形成され、少なくとも前記第２の
   絶縁膜を介して重畳するように配置された信号配線とを
   有し、 前記薄膜トランジスタは、前記共通配線と前記ゲート配
   線との交点に対応して設けられ、前記画素電極と前記共
   通配線とは、前記一方の基板面と平行な電界が生じるよ
   うに配置され、前記信号配線と前記半導体層とは、前記
   第２の絶縁膜上に形成された接続電極を介して接続した
   構造を備え、 前記一対の基板の他方の基板には、 前記画素部の各画素に対応した赤色、青色、緑色のカラ
   ーフィルター層と、 前記薄膜トランジスタと重畳するように設けられ、赤色
   カラーフィルター層と青色カラーフィルター層とが積層
   された遮光膜と、 前記他方の基板の前記カラーフィルター層が形成された
   反対側の面に形成された透光性導電膜とを有することを
   特徴とする液晶表示装置。
9. 【請求項９】 請求項７または請求項８において、前記
   画素部のｎチャネル型薄膜トランジスタと、前記駆動回
   路のｎチャネル型薄膜トランジスタの形状が異なってい
   ることを特徴とする液晶表示装置。
10. 【請求項１０】 請求項９において、前記画素部のｎチ
    ャネル型薄膜トランジスタにおいて、ゲート電極と不純
    物領域とが、重ならないことを特徴とする液晶表示装
    置。
11. 【請求項１１】 請求項１乃至請求項１０のいずれか一
    項において、前記第２の絶縁膜は、珪素を成分とする絶
    縁膜と、有機樹脂材料から成る絶縁膜とから成ることを
    特徴とする液晶表示装置。
12. 【請求項１２】 請求項１乃至請求項１０のいずれか一
    項において、前記第２の絶縁膜は、酸化珪素または窒化
    珪素または酸化窒化珪素から成る絶縁膜と、ポリイミド
    またはアクリルまたはポリアミドまたはポリイミドアミ
    ドまたはベンゾシクロブテンから成る絶縁膜とから成る
    ことを特徴とする液晶表示装置。
13. 【請求項１３】 請求項１乃至請求項１２のいずれか一
    項において、前記液晶表示装置は、携帯電話、ビデオカ
    メラ、デジタルカメラ、プロジェクター、ゴーグル型デ
    ィスプレイ、パーソナルコンピュータ、ＤＶＤプレイヤ
    ー、電子書籍、または携帯型情報端末であることを特徴
    とする液晶表示装置。
14. 【請求項１４】 基板上に半導体層を形成する第１の工
    程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁膜上にゲート電極と第１の配線を形成す
    る第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極および前記第１の配線上に第２の絶縁膜
    を形成する第５の工程と、 前記第２の絶縁層上に第２の配線と、前記第２の絶縁膜
    を介して前記第１の配線に重畳する第３の配線と、前記
    第３の配線と前記半導体層とを接続する第４の配線とを
    形成する第６の工程と、を有することを特徴とする液晶
    表示装置の作製方法。
15. 【請求項１５】 基板上に半導体層を形成する第１の工
    程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁膜上にゲート電極と信号配線を形成する
    第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極及び信号配線上に第２の絶縁膜を形成す
    る第５の工程と、 前記第２の絶縁層上に画素電極と、前記第２の絶縁膜を
    介して前記信号配線に重畳する共通配線と、前記共通配
    線と前記半導体層とを接続する接続電極とを形成する第
    ６の工程と、を有することを特徴とする液晶表示装置の
    作製方法。
16. 【請求項１６】 一対の基板間に液晶を挟持した液晶表
    示装置の作製方法であって、 前記一対の基板の一方の基板上に半導体層を形成する第
    １の工程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁膜上にゲート電極と第１の配線を形成す
    る第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極及び第１の配線上に第２の絶縁膜を形成
    する第５の工程と、 前記第２の絶縁膜上に前記半導体層に接続する第２の配
    線と、前記第２の絶縁膜を介して前記第１の配線に重畳
    する第３の配線と、前記第３の配線と前記半導体層とを
    接続する第４の配線とを有することを特徴とする液晶表
    示装置の作製方法。
17. 【請求項１７】 一対の基板間に液晶を挟持した液晶表
    示装置の作製方法であって、 前記一対の基板の一方の基板上に半導体層を形成する第
    １の工程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁膜上にゲート電極と信号配線を形成する
    第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極及び信号配線上に第２の絶縁膜を形成す
    る第５の工程と、 前記第２の絶縁膜上に前記半導体層に接続する画素電極
    と、前記第２の絶縁膜を介して前記信号配線に重畳する
    共通配線と、前記共通配線と前記半導体層とを接続する
    接続電極とを有することを特徴とする液晶表示装置の作
    製方法。
18. 【請求項１８】 一対の基板間に液晶を挟持した液晶表
    示装置の作製方法であって、 前記一対の基板の一方の基板上に半導体層を形成する第
    １の工程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁層上にゲート電極と第１の配線を形成す
    る第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極及び第１の配線に第２の絶縁膜を形成す
    る第５の工程と、 前記第２の絶縁膜上に前記半導体層に接続する第２の配
    線と、前記第２の絶縁膜を介して前記第１の配線に重畳
    する第３の配線と、前記第３の配線と前記半導体層とを
    接続する第４の配線とを形成する第６の工程と、 前記一対の基板の他方の基板に、各画素に対応した赤
    色、青色、緑色のカラーフィルター層を形成する第７の
    工程と、 少なくとも前記半導体層と重畳するように、赤色カラー
    フィルター層と青色カラーフィルター層とを積層して遮
    光膜を形成する第８の工程と、 前記他方の基板の前記カラーフィルター層が形成された
    反対側の面に透光性導電膜を形成する第９の工程と、を
    有することを特徴とする液晶表示装置の作製方法。
19. 【請求項１９】 一対の基板間に液晶を挟持した液晶表
    示装置の作製方法であって、 前記一対の基板の一方の基板上に半導体層を形成する第
    １の工程と、 前記半導体層上に第１の絶縁膜を形成する第２の工程
    と、 前記第１の絶縁層上にゲート電極と信号配線を形成する
    第３の工程と、 選択的にマスクを形成し、前記第１の絶縁膜を所望の形
    状にエッチングする第４の工程と、 前記ゲート電極及び信号配線上に第２の絶縁膜を形成す
    る第５の工程と、 前記第２の絶縁膜上に前記半導体層に接続する画素電極
    と、前記第２の絶縁膜を介して前記信号配線に重畳する
    共通配線と、前記共通配線と前記半導体層とを接続する
    接続電極とを形成する第６の工程と、 前記一対の基板の他方の基板に、各画素に対応した赤
    色、青色、緑色のカラーフィルター層を形成する第７の
    工程と、 少なくとも前記半導体層と重畳するように、赤色カラー
    フィルター層と青色カラーフィルター層とを積層して遮
    光膜を形成する第８の工程と、 前記他方の基板の前記カラーフィルター層が形成された
    反対側の面に透光性導電膜を形成する第９の工程と、を
    有することを特徴とする液晶表示装置の作製方法。
20. 【請求項２０】 請求項１４乃至請求項１９のいずれか
    一項において、前記第２の絶縁膜は、珪素を成分とする
    絶縁膜と、有機樹脂材料から成る絶縁膜とを形成するこ
    とを特徴とする液晶表示装置の作製方法。
21. 【請求項２１】 請求項１４乃至請求項１９いずれか一
    項において、前記第２の絶縁膜は、酸化珪素または窒化
    珪素または酸化窒化珪素から成る絶縁膜と、ポリイミド
    またはアクリルまたはポリアミドまたはポリイミドアミ
    ドまたはベンゾシクロブテンから成る絶縁膜とを形成す
    ることを特徴とする液晶表示装置の作製方法。
22. 【請求項２２】 請求項１４乃至２１のいずれか一項に
    おいて、前記液晶表示装置は、携帯電話、ビデオカメ
    ラ、デジタルカメラ、ゴーグル型ディスプレイ、パーソ
    ナルコンピュータ、ＤＶＤプレイヤー、電子書籍、また
    は携帯型情報端末であることを特徴とする液晶表示装置
    の作製方法。