JP4677546B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4677546B2 JP4677546B2 JP2000308486A JP2000308486A JP4677546B2 JP 4677546 B2 JP4677546 B2 JP 4677546B2 JP 2000308486 A JP2000308486 A JP 2000308486A JP 2000308486 A JP2000308486 A JP 2000308486A JP 4677546 B2 JP4677546 B2 JP 4677546B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- impurity
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【０００３】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜と呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置（一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半導体装置）が作製できる。
【０００４】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行なうには、６００℃以上の加熱温度と１０時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ６００×７２０ｍｍが標準となりつつある。将来的には８００×９５０ｍｍまたは９６０×１１００ｍｍが標準になると考えられる。
【０００５】
合成石英基板をこのような大面積基板に加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング７０５９と呼ばれているものがある。コーニング７０５９は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング７０５９は歪点温度が５９３℃であり、６００℃以上の加熱には問題があった。
【０００６】
ガラス基板の１つに、歪点温度が比較的高いコーニング１７３７というものがある。これの歪点温度は６６７℃とコーニング７０５９の歪点温度に比べて高い。前記コーニング１７３７基板に非晶質半導体膜を成膜し、６００℃、２０時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、２０時間の加熱時間は量産工程としては長過ぎた。
【０００７】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平７−１８３５４０号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。
【０００８】
しかしながら、前記結晶化の方法では、結晶化を助長するために用いた前記金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として局所的に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を局所的に下げることになり、ＴＦＴの特性の安定性および信頼性を損なう原因となる。
【０００９】
この問題を解決するため、結晶質半導体膜から結晶化を助長するための金属元素を除去する技術（ゲッタリング）を開発し、特開平１０−２７０３６３号公報に開示している。ここで、前記ゲッタリングについて簡単に説明する。前記金属元素や、前記金属元素が金属化合物として残留している前記結晶質半導体膜に、１５族に属する元素を選択的に添加した後、加熱処理を行なう。ここで、前記１５族に属する元素が添加された領域をゲッタリング領域、前記１５族に属する元素が添加されていない領域を被ゲッタリング領域と呼ぶ。前記加熱処理により、被ゲッタリング領域の前記金属元素および前記金属化合物は、前記被ゲッタリング領域から、ゲッタリング領域に移動する。その結果、前記被ゲッタリング領域において、前記金属元素および前記金属化合物を除去または低減することができる。ゲッタリングに最適な加熱温度や加熱時間等は、前記金属元素の添加量や前記１５族に属する元素の添加量などによる。また、１５族に属する元素はｎ型を付与する不純物元素であるが、ゲッタリング領域に１５族に属する元素およびｐ型を付与する不純物元素が添加されていても、ゲッタリングが行なわれることは確認されている。
【００１０】
前記ゲッタリングは主に２つの適用の仕方がある。すなわち、ＴＦＴを作製する半導体層となる領域を被ゲッタリング領域とし、ＴＦＴを作製する半導体層となる領域以外の半導体層をゲッタリング領域とするものと、ＴＦＴを作製する半導体層のうち、ソース領域およびドレイン領域をゲッタリング領域とし、チャネル形成領域やオフセット領域を被ゲッタリング領域とするものである。
【００１１】
既に述べたように、１５族に属する元素はｎ型を付与する不純物元素であるが、ゲッタリング領域に１５族に属する元素およびｐ型を付与する不純物元素が添加されていても、ゲッタリングは行なわれる。つまり、ゲッタリングは、ｐチャネル型ＴＦＴを形成する半導体層にも適用することができる。
【００１２】
また、ドーピング処理において、半導体層へ打ち込まれるイオンのエネルギーは、半導体層を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体層へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行なうため、加熱処理を行なうことが多い。
【００１３】
つまり、ドーピング処理後の加熱処理によって、結晶性の回復および金属元素のゲッタリングを行なうことができる。
【００１４】
また、「S. Wolf and R. N. Tauber : Silicon Processing for the VLSI Era Volume 1-Process Technology., p.303」において、不純物元素の添加時の温度に対する半導体膜の非晶質化のための臨界ドーズ量について述べられている。ここでは、ドーピング処理を高温で行なうより、低温で行なう方が半導体膜は非晶質化しやすいことが説明されている。また、高温で行なう方が低温で行なうよりも非晶質状態にするために必要な不純物元素の量を増加することも説明されている。
【００１５】
また、「JPN. J. Appl. Phys. Vol.74, No.12.,p.7114-7117(1993)」において、半導体膜に室温および３００℃でリンを添加したときの、半導体膜の深さ方向に対する濃度プロファイルを示している。添加時の温度によって、半導体膜に添加される不純物元素の濃度プロファイルの形状が変わり、低温で添加する方が、膜の表面近くに多く添加されていることが説明されている。
【００１６】
【本発明が解決しようとする課題】
ソース領域およびドレイン領域をゲッタリング領域としてゲッタリングを行なう場合、次のような問題があった。まず、ｎチャネル型ＴＦＴを作製する半導体層においては、ソース領域およびドレイン領域にｎチャネル型ＴＦＴを作製する際に必要となる１５族に属する元素の量よりも、さらに多くの量を添加する必要があった。そのため、添加による結晶の欠陥が激しく、結晶性の回復を行なうのに、ゲッタリングを行なわない場合より、長時間の加熱処理が必要となった。また、ｐチャネル型ＴＦＴを作製する半導体層においては、ソース領域およびドレイン領域に、１５族に属する元素およびｐ型を付与する不純物元素が添加される。前記ｐ型を付与する不純物元素は、ｎ型を打ち消すために、ｎ型を付与する不純物元素（１５族に属する元素）以上の量が添加される。そのため、不純物元素の添加による結晶欠陥の回復を行なうのに、ｎチャネル型ＴＦＴよりも、さらに長時間の加熱処理が必要となったり、長時間の加熱処理を行なっても、結晶性が回復しないこともあった。長時間の加熱処理を行なうことは、コストや時間が余計に掛かり、量産工程としては、少しでもコストおよびおよび時間の短縮が望まれた。
【００１７】
また、ＴＦＴを作製する半導体層以外の半導体層をゲッタリング領域としてゲッタリングを行なう場合においても、少しでも１５族に属する元素の添加量を減らすことは、スループットの向上を図る上でも重要であった。
【００１８】
本発明はこのような問題点を解決するための技術であり、ゲッタリングの効率を向上させ、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
【００１９】
【課題を解決するための手段】
そこで、本発明者は、まず、効率良くソース領域およびドレイン領域をゲッタリング領域としてゲッタリングを行なう方法を検討する実験を行なった。前記実験の概要を説明する。基板として１７３７基板を用意し、前記基板上に下地膜として酸化窒化珪素膜５０ｎｍ、窒化酸化珪素膜５０ｎｍの２層を積層し、前記下地膜上に非晶質珪素膜５４ｎｍを成膜した。前記非晶質珪素膜の結晶化には、重量換算で１０ｐｐｍの濃度の酢酸ニッケル水溶液を非晶質珪素膜に塗布した後、温度５５０℃で４時間、窒素雰囲気中で加熱して結晶質珪素膜を形成し、さらにＸｅＣｌエキシマレーザを用いて結晶化を行なった。続いて、パターニングを行なって、島状半導体膜を形成し、酸化珪素膜９０ｎｍを形成後、選択的に島状半導体膜へリン（Ｐ）を添加し、窒素雰囲気中、温度５５０℃で４時間の加熱処理を行なった。この加熱処理により、リンが添加されなかった領域（被ゲッタリング領域）からリンが添加された領域（ゲッタリング領域）へ、ニッケルが移動し、ゲッタリングが行なわれる。なお、本明細書中では、組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％の膜を酸化窒化珪素膜とし、組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％の膜を窒化酸化珪素膜とする。
【００２０】
この実験において、半導体膜に珪素膜、金属元素にニッケルを用い、ゲッタリングに用いる１５族に属する元素としてリンを用いた。ただし、金属元素及び１５族に属する元素はこれらに限定するものではない。例えば、半導体膜として、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良いし、ゲッタリングに用いる１５族に属する元素としてリン以外の１５族に属する元素や、１５族に属する元素およびｐ型を付与する不純物元素の両方を適用しても良い。
【００２１】
また、リンを添加する際の条件は、５％水素希釈ＰＨ3ガスを使用し、ガス流量４０ｓｃｃｍ、加速電圧８０ｋＶ、ドーズ量は７．８×１０15／ｃｍ2とし、電流密度は１μＡ／ｃｍ2、３μＡ／ｃｍ2、５μＡ／ｃｍ2と３条件振った。図１は電流密度と添加時の基板最高温度との関係を示している。図１から、電流密度を下げると、添加時の基板の最高温度も下がることは明らかであり、電流密度の条件を振ることは処理中の基板の温度の条件を振ることを意味する。また、電流密度が５μＡ／ｃｍ2のときには１度に全ドーズ量を添加するだけでなく、１回のドーズ量を１．３×１０15／ｃｍ2として６回に分割して添加し、全ドーズ量が７．８×１０15／ｃｍ2となる添加も行なった。このとき、サーモラベルにて添加時の基板の最高温度も測定した。
【００２２】
サーモラベルはある決まった温度に達すると色が変化するので、前記温度に達したか否かを判定することができる。もちろん、前記サーモラベルは不可逆性のものを用いた。今回用いたサーモラベルによって測定できる温度範囲は１２０〜３００℃で、１０℃おきに測定できるようにした。ただし、サーモラベルを基板の表面に付けると、サーモラベルにも不純物元素の添加が行なわれてしまい、正しい温度測定が不可能になるため、基板の裏面に貼った。
【００２３】
基板温度を測定した結果、電流密度が５μＡ／ｃｍ2で、１度に添加を行なったときの最高温度は２８０℃であった。また、分割して添加した場合の最高温度は１２０℃のラベルの色が変化しなかったため、１２０℃以下であることは確認できたが、正確な測定は不可能であった。しかし、１度に添加するより分割して添加した方が明らかに添加時の温度が低いことが分かる。ただし、分割して添加するときは、１回添加するたびに、基板が室温まで下がるまで待ってから、再度添加を行なった。
【００２４】
このようにして作製した試料に対し、ＬＡＬ５００で酸化珪素膜を除去した後、ＦＰＭに４５分間浸し、エッチングを行なった。既に述べたように、加熱処理によって、被ゲッタリング領域に存在するニッケルはゲッタリング領域へ移動する。ＦＰＭは、ニッケルやニッケル化合物を選択的にエッチングしてエッチング領域を下地膜および基板に到達させ、さらに下地膜および基板を大きくエッチングする。光学顕微鏡の透過モードで観察すると、このようなエッチング領域は黒点として観察される。この黒点をエッチピットと呼ぶ。つまり、エッチピットを観察することで、ニッケルやニッケル化合物の残留する様子を観察することが出来る。
【００２５】
図２および図３（Ａ）に、光学顕微鏡の透過モードで２００倍にてＦＰＭに浸した後の表面観察を行なった結果を示す。図２（Ａ）は電流密度５μＡ／ｃｍ2、図２（Ｂ）は電流密度３μＡ／ｃｍ2、図２（Ｃ）は電流密度１μＡ／ｃｍ2で１度に添加したときの表面観察結果であり、図３（Ａ）は電流密度５μＡ／ｃｍ2で６回に分割して添加したときの観察結果である。また、図３（Ｂ）は、図２および図３（Ａ）の模式図である。図３（Ｂ）において、斜線領域はリンが添加されていない被ゲッタリング領域であり、斜線のない領域はリンが添加されたゲッタリング領域を示す。前記被ゲッタリング領域の幅は５μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、５０μｍおよび７５μｍであり、図３（Ｂ）の上部の数値は前記被ゲッタリング領域の幅を示す。また、前記ゲッタリング領域の幅はいずれも５μｍで、前記被ゲッタリング領域の両側に配置してある。
【００２６】
図２より、リンの導入時の電流密度が低いほど、エッチピットは観察されなくなり、また、図２（Ａ）および図３（Ａ）を比較すると、分割して添加した方（図３（Ａ））がエッチピットが少ないことが分かる。また、図４に被ゲッタリング領域の幅が３０μｍの時の電流密度に対するエッチピット密度を示す。図４からも、電流密度が低いほど、エッチピットは少なく、同じ電流密度のときでも１度に添加するより分割して添加した方が、エッチピットが少ないことがわかる。つまり、図２〜図４より電流密度が低いほどゲッタリング効率が高く、また、分割して添加しても、ゲッタリング効率が良くなることが分かった。
【００２７】
既に述べたように、図１より、電流密度が低いほど、ドーピング処理中の基板の温度の上昇を抑えることができる。また、同じ電流密度で、かつ、同じドーズ量を添加する場合、１度に添加するより分割して添加した方がドーピング処理中の基板の温度の上昇を抑えることができる。この場合の異なる条件は、ドーピング処理中の温度であった。そこで、本発明者は、ゲッタリング効率はドーピング処理中の基板の温度に起因していると考えた。
【００２８】
このように、ドーピング処理を低温で行なうと、ゲッタリング効率が向上することが分かった。本発明者は、ドーピング処理中の基板の温度によって、半導体膜の結晶性や添加される不純物元素の濃度プロファイルが異なることに注目し、ドーピング処理中の温度が低温であると、ゲッタリングに適した条件の結晶性および濃度プロファイルが形成されているのではないかと考えた。
【００２９】
まず、半導体膜の結晶性について調べるため、リン添加後と加熱処理後の半導体膜に対してラマンスペクトルの測定を行なった。その結果を図５に示す。珪素膜の場合のラマンスペクトルは、５２０．６／ｃｍにおけるピーク値が高いほど結晶性が良く、低いほど非晶質状態であることが知られている。図５（Ａ）より、電流密度が低いほど、すなわち、ドーピング処理中の基板の温度が低いほど、ピーク値が低く、非晶質状態であることが分かる。また、分割して添加した場合のリン添加後はピーク値が最も低い。一方、加熱処理を行なうと、どの条件も同程度まで結晶性は向上した（図５（Ｂ））。
【００３０】
このように、ラマンスペクトルの測定結果から、リン添加後の結晶状態とゲッタリング効率に相関が見られ、非晶質状態であるほどゲッタリング効率が良いことがわかった。ドーピング処理中の温度が低いほど非晶質化しやすいことは一般的に知られており、「S. Wolf and R. N. Tauber : Silicon Processing for the VLSI Era Volume 1-Process Technology., p.303」においても説明されている。
【００３１】
次に、ドーピング処理中の温度によって濃度プロファイルが異なることについて述べる。ドーピング処理中の温度によって濃度プロファイルが異なることは、「High Temperature Implantation of Polycrystalline Silicon by Ion Shower Doping」において報告されている。ドーピング処理中の温度によって、半導体膜に添加される不純物元素の濃度プロファイルの形状が変わり、低温で添加する方が、膜の表面近くに多く添加されると報告されている。つまり、ドーピング処理時の温度が低温である方が、実効的な半導体膜中への添加量が増加するので、不純物元素を有効に利用することができる。
【００３２】
以上のことから、本発明は、効率良くゲッタリングを行なうために、基板の温度を低温にしてドーピング処理を行なうことを特徴とする。本明細書中において、前記低温とは、図１〜図３から２００℃以下であるとする。上記実験から、低温で添加するための方法として、低電流密度で添加したり、分割して添加することなどが挙げられる。低温でドーピング処理を行なうことで、不純物元素の添加量を減らすことも可能になる。つまり、本発明を適用することで、不純物元素の添加量を減らして、結晶の欠陥を抑えることができ、かつ、ドーピング処理後の加熱処理による結晶性の回復およびゲッタリングが容易にすることができる。また、ゲッタリング効率が向上すると言うことは、被ゲッタリング領域のサイズが拡大できることでもあり、面積効率が向上するため、設計の自由度が向上する。
【００３３】
【発明の実施の形態】
本発明の実施形態について図７の断面図を用いて説明する。
【００３４】
図７（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００３５】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００３６】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、第１の加熱処理を行なって、半導体膜１２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ、これらを組み合わせて加熱処理を行なうこともできる。
【００３７】
続いて、結晶化した半導体膜を所望の形状にパターニングして半導体層１４、１５を形成する。ここで、半導体層１４はｎチャネル型ＴＦＴを、半導体層１５はｐチャネル型ＴＦＴを作製するものとする。
【００３８】
次いで、半導体層１４、１５を覆うゲート絶縁膜１６を形成する。ゲート絶縁膜１６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。もちろん、ゲート絶縁膜は単層または積層構造として用いても良い。
【００３９】
次いで、図７（Ｂ）に示すように、ゲート絶縁膜１６上に膜厚１００〜５００ｎｍの導電膜１７を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００４０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層１８、１９を形成する。
【００４１】
次いで、導電層１８、１９をマスクとして用い、ゲート絶縁膜１６を選択的に除去して絶縁層２０、２１を形成する。（図７（Ｃ））
【００４２】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成され、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるように添加する。本実施形態では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００４３】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施形態では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００４４】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００４５】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００４６】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００４７】
なお、本発明は、実施の形態で示したＴＦＴの作製方法に限らず、ボトムゲートやその他のＴＦＴの構造に対しても適用できる。
【００４８】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
【００４９】
【実施例】
[実施例１]
本発明の実施例について図７の断面図を用いて説明する。
【００５０】
図７（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例においては、１７３７ガラス基板を用いた。
【００５１】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００５２】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、第１の加熱処理を行なって、半導体膜１２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ、これらを組み合わせて加熱処理を行なうこともできる。本実施例では、重量換算で１０ｐｐｍの濃度の酢酸ニッケル水溶液を非晶質珪素膜に塗布し、温度５５０℃で４時間、窒素雰囲気中で加熱して結晶質珪素膜を形成した。
【００５３】
続いて、結晶化した半導体膜を所望の形状にパターニングして半導体層１４、１５を形成する。ここで、半導体層１４はｎチャネル型ＴＦＴを、半導体層１５はｐチャネル型ＴＦＴを作製するものとする。
【００５４】
次いで、半導体層１４、１５を覆うゲート絶縁膜１６を形成する。ゲート絶縁膜１６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
次いで、図７（Ｂ）に示すように、ゲート絶縁膜１６上に膜厚１００〜５００ｎｍの導電膜１７を形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる導電膜を形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００５６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層１８、１９を形成する。
【００５７】
次いで、導電層１８、１９をマスクとして用い、ゲート絶縁膜１６を選択的に除去して絶縁層２０、２１を形成する。（図７（Ｃ））
【００５８】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成される。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００５９】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域２９、３０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６０】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６１】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６２】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６３】
[実施例２]
本実施例では、実施例１とは異なる構成について図７の断面図を用いて説明する。
【００６４】
実施例１にしたがって、図７（Ｃ）に示すエッチング処理まで行なう。
【００６５】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成される。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を５μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を６回に分割して添加し、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１００℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６６】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域２９、３０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６８】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６９】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００７０】
[実施例３]
本実施例では、実施例１および実施例２とは異なる構成について図７の断面図を用いて説明する。図７および図８の断面図を用いて説明する。
【００７１】
実施例１にしたがって、図７（Ａ）に示す半導体膜の結晶化まで行なう。ここで、図７（Ａ）と図８（Ａ）は同じ状態を示し、同じ符号は同じものを意味している。
【００７２】
そして、ＴＦＴを形成する半導体層となる領域にマスク５４、５５を形成する。マスクは珪素を含む絶縁膜で形成するのが好ましい。次に、第１のドーピング処理を行なって、結晶化した半導体膜に選択的に１５族に属する元素を添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、ゲッタリング領域５６〜５８のリン濃度が１×１０20〜５×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。
【００７３】
次に、第１の加熱処理を行ない、前記１５族に属する元素が添加されていない領域（被ゲッタリング領域）６０、６１から前記ゲッタリング領域５６〜５８へ金属元素を移動させる。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。続いて、マスク５４、５５を利用して、金属元素が増加したゲッタリング領域をエッチングし、半導体層５９、６０を形成する。ここで、半導体層５９はｎチャネル型ＴＦＴを、半導体層６０はｐチャネル型ＴＦＴを作製するものとする。
【００７４】
そして、マスクを除去した後、半導体層５９、６０を覆うゲート絶縁膜６１を形成する。ゲート絶縁膜６１はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７５】
次いで、図８（Ｂ）に示すように、ゲート絶縁膜６１上に膜厚１００〜５００ｎｍの導電膜６２を形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる導電膜を形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００７６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層６３、６４を形成する。
【００７７】
次いで、導電層６３、６４をマスクとして用い、ゲート絶縁膜６１を選択的に除去して絶縁層６５、６６を形成する。（図８（Ｄ））
【００７８】
そして、第２のドーピング処理を行ない、半導体層に不純物元素を添加する。
（図８（Ｄ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層６３が不純物元素に対するマスクとなり、自己整合的に不純物領域６８、６９が形成される。この第２のドーピング処理の際には、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク６７で覆われているが、マスクで覆わなくても良い。マスクで覆わなければ、導電層６４が不純物元素に対するマスクとなり、自己整合的に不純物領域が形成される。そして、後工程の第３の加熱処理のときにゲッタリングが行なわれ、チャネル形成領域に残留する金属元素をさらに除去することができ、ＴＦＴを作製したときにその電気的特性の更なる向上が期待されるからである。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、不純物領域２２〜２５のリン濃度が１×１０18〜５×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００７９】
続いて、第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域７２、７３を形成する。第３のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層６４を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域７２、７３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図８（Ｅ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク７１で覆われている。第２のドーピング処理のときにｐチャネル型ＴＦＴを形成する半導体層にマスクを形成せず、不純物元素が導入された場合には、不純物領域７２、７３にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００８０】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００８１】
次いで、図８（Ｆ）に示すように、第３の加熱処理により、半導体層の結晶の回復を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８２】
上記第２の加熱処理では、ｎチャネル型ＴＦＴを形成する半導体層においては、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域６８、６９に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。もちろん、第２のドーピング処理のときにｐチャネル型ＴＦＴを形成する半導体層にも１５族に属する元素が添加された場合には、ゲッタリングが行なわれる。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８３】
[実施例４]
本実施例ではアクティブマトリクス基板の作製方法について図９〜図１３を用いて説明する。
【００８４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００８５】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００８６】
次いで、下地膜上に半導体膜３０２を形成する。半導体膜３０２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。続いて、特開平７−１８３５４０号公報に記載されている結晶化方法にしたがい、結晶化を助長する金属元素を添加したのち加熱処理を行なって半導体膜の結晶化を行なう。半導体膜の結晶化は前記結晶化方法だけでなく、レーザ結晶化法等を組み合わせて行なっても良い。結晶化した半導体膜は所望の形状にパターニングして半導体層４０２〜４０６を形成する。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、加熱処理（５５０℃、４時間）を行ない、結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００８７】
また、半導体膜の結晶化にレーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００８８】
半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）の添加を行なってもよい。
【００８９】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００９０】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９１】
次いで、図９（Ｂ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００９２】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を添加した結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００９３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００９４】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００９５】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００９６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行ない、半導体層にｎ型を付与する不純物元素を添加する。（図１０（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を６０〜１００ｋＶとして行なう。本実施例ではドーズ量を１．５×１０15／ｃｍ2とし、加速電圧を８０ｋＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の高濃度不純物領域３０６〜３１０が形成される。第１の高濃度不純物領域３０６〜３１０には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００９７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００９８】
次いで、レジストからなるマスクを除去せずに、図１０（Ｂ）に示すように、第２のドーピング処理を行なう。この場合、第１のドーピング処理よりもドーズ量を下げて、７０〜１２０ｋＶの高い加速電圧で、ｎ型を付与する不純物元素を導入する。また、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を９０ｋＶとし、電流密度を１μＡ／ｃｍ2として行なった。第２のドーピング処理は第２の形状の導電層４２８〜４３３をマスクとして用い、第２の導電層４２８ｂ〜４３３ｂの下方における半導体層にも不純物元素が導入され、新たに第２の高濃度不純物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜４２７ｂが形成される。
【００９９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａおよび４３４ｂを形成して、図１０（Ｃ）に示すように、第３のエッチング処理を行なう。エッチング用ガスにＳＦ6およびＣｌ2とを用い、ガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒のエッチング処理を行なう。基板側（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的には不の自己バイアス電圧を印加する。こうして、前記大３のエッチング処理により、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素ＴＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電層４３５〜４３８を形成する。
【０１００】
次いで、レジストからなるマスクを除去した後、第２の形状の導電層４２８、４３０および第２の形状の導電層４３５〜４３８をマスクとして用い、ゲート絶縁膜４１６を選択的に除去して絶縁層４３９〜４４４を形成する。（図１１（Ａ））
【０１０１】
次いで、新たにレジストからなるマスク４４５ａ〜４４５ｃを形成して第３のドーピング処理を行なう。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４４６、４４７を形成する。第２の導電層４３５ａ、４３８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。また、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なうのが望ましい。本実施例では、不純物領域４４６、４４７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図１１（Ｂ））この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４４５ａ〜４４５ｃで覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４４６、４４７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【０１０２】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【０１０３】
次いで、レジストからなるマスク４４５ａ〜４４５ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１０４】
次いで、図１１（Ｃ）に示すように、加熱処理を行なって、半導体層の結晶性の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１０５】
なお、ゲッタリングにより、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４２３ａ、４２５ａ、４２６ａ、４４６ａ、４４７ａを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。本実施例では、リンを添加するときに低温で行なったため、ゲッタリング効率が良い。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１０６】
また、第１の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で加熱処理を行なうことが好ましい。
【０１０７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の加熱処理を行ない、半導体層を水素化する工程を行なう。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行なっても良い。
【０１０８】
また、加熱処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやＹＡＧレーザ等のレーザビームを照射することが望ましい。
【０１０９】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
【０１１０】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【０１１１】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【０１１２】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１１３】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１２）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【０１１４】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１１５】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４２３ｃ、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２３ａを有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４６ｄ、ゲート電極の外側に形成される不純物領域４４６ｂ、４４６ｃ、ソース領域またはドレイン領域として機能する高濃度不純物領域４４６ａを有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４２５ｃ、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２５ａを有している。
【０１１６】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４２６ｃ、ゲート電極の外側に形成される低濃度不純物領域４２６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４２６ａを有している。また、保持容量５０５の一方の電極として機能する半導体層４４７ａ、４４７ｂには、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４４４を誘電体として、電極（４３８ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃとで形成している。
【０１１７】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【０１１８】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１３に示す。なお、図９〜図１２に対応する部分には同じ符号を用いている。図１２中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１２中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【０１１９】
[実施例５]
本実施例では、実施例４で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１４を用いる。
【０１２０】
まず、実施例４に従い、図１２の状態のアクティブマトリクス基板を得た後、図１２のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２１】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１２２】
本実施例では、実施例４に示す基板を用いている。従って、実施例４の画素部の上面図を示す図１３では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１２３】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１２４】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１２５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１４に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１２６】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１２７】
また、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１２８】
[実施例６］
本実施例では、画素部に使用するｎチャネル型ＴＦＴの下方に遮光膜を兼ねるゲート配線を設けた液晶表示装置の例を図６に示す。図６（Ａ２）は、画素部の画素の一つを拡大した上面図であり、図６（Ａ２）において、点線Ｅ−Ｅ'で切断した部分が、図６（Ａ１）の画素部の断面構造に相当する。
【０１２９】
図６において、８０１は基板、８０２はゲート配線、８０３ａ、８０３ｂはゲート配線を覆う絶縁膜、８０８はゲート絶縁膜、８１０はゲート電極、８１１は容量配線である。なお、このゲート配線８０２は活性層を光から保護する遮光層としても機能する。また、活性層は、非晶質半導体膜を形成して結晶化を助長する金属元素を添加したのち、加熱処理を行なって結晶質半導体膜を形成した。前記活性層は、８１２〜８１５で示す領域からなり、そのうち８１２は、ＬＤＤ領域となる低濃度不純物領域、８１３は、高濃度にリンが添加されたソース領域またはドレイン領域となる高濃度不純物領域、８１４、８１５はチャネル形成領域である。なお、低濃度不純物領域８１２は、セルフアラインでドーピングされており、ゲート電極９１０とは重なっていない。これらの不純物領域のうち、少なくとも高濃度不純物領域を形成するときは、本発明を適用する。すなわち、不純物元素を添加するときに、基板の温度が低温になるように処理することで、ドーピング処理後の加熱処理によって、効率良く前記金属元素をチャネル形成領域８１４、８１５から除去することが出来る。
【０１３０】
また、図６において、８１６は、パッシベーション膜、８１７は有機樹脂材料からなる層間絶縁膜、８１８は画素電極と高濃度不純物領域を接続する電極、８１９はソース配線、８２０はアクリルからなる層間絶縁膜、８２１は遮光層、８２２は層間絶縁膜、８２３、８２４は透明導電膜からなる画素電極である。
【０１３１】
また、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
【０１３２】
[実施例７]
本実施例では、本発明を用いて発光装置として、ＥＬ（Electro Luminescence；エレクトロルミネセンス）表示装置を作製した例について説明する。ＥＬとは、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層（ＥＬ素子）を光源とする発光装置である。有機化合物におけるＥＬには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）がある。なお、図１５は本発明の発光装置の断面図である。
【０１３３】
図１５において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１５のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【０１３４】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１３５】
基板７００上に設けられた駆動回路は図１５のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１３６】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１３７】
なお、電流制御ＴＦＴ６０４は図１５のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１３８】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１３９】
なお、７１０は、透明導電膜からなる画素電極（ＥＬ素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４０】
配線７０１〜７０７を形成後、図１５に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１４１】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１４２】
画素電極７１０の上にはＥＬ層７１３が形成される。なお、図１５では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機ＥＬ材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１４３】
但し、以上の例はＥＬ層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機ＥＬ材料をＥＬ層として用いる例を示したが、高分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４４】
次に、ＥＬ層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１４５】
この陰極７１４まで形成された時点でＥＬ素子７１５が完成する。なお、ここでいうＥＬ素子７１５は、画素電極（陽極）７１０、ＥＬ層７１３及び陰極７１４で形成されたダイオードを指す。
【０１４６】
ＥＬ素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１４７】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層７１３が酸化するといった問題を防止できる。
【０１４８】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１４９】
こうして図１５に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１５０】
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１５１】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１５２】
さらに、図１５を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１５３】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１５４】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例のＥＬ発光装置について図１６を用いて説明する。なお、必要に応じて図１５で用いた符号を引用する。
【０１５５】
図１６（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図１６（Ｂ）は図１６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１５６】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１５７】
次に、断面構造について図１６（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１５８】
画素電極７１０はＥＬ素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上にはＥＬ層７１３およびＥＬ素子の陰極７１４が形成される。
【０１５９】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１６０】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１６１】
ＥＬ素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１６２】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１６３】
以上のような構造でＥＬ素子を封止材９０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１６４】
また、本実施例は実施例１乃至７と自由に組み合わせることが可能である。
【０１６５】
[実施例８]
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１６６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１７、図１８及び図１９に示す。
【０１６７】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１６８】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１６９】
図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１７０】
図１７（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７１】
図１７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部２４０２に適用することができる。
【０１７２】
図１７（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１７３】
図１８（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１７４】
図１８（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１７５】
なお、図１８（Ｃ）は、図１８（Ａ）及び図１８（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７６】
また、図１８（Ｄ）は、図１８（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７７】
ただし、図１８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１７８】
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１７９】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１８０】
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１８１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１８２】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）工程時間の短縮を図ることができる。
（ｃ）不純物元素の添加量を減らすことができる。
（ｄ）不純物元素の添加による結晶の欠陥の回復が容易になる。
（ｅ）被ゲッタリング領域のサイズが拡大でき、面積効率が向上するため、設計の自由度が向上する。
（ｆ）以上の利点を満たした上で、ゲッタリング能力を向上させ、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 イオン添加時の電流密度と温度の関係を示す図。
【図２】 ゲッタリング後の光学顕微鏡による半導体膜の表面観察を示す図。
【図３】 ゲッタリング後の光学顕微鏡による半導体膜の表面観察を示す図およびその模式図。
【図４】 電流密度とエッチピットの関係を示す図。
【図５】 （Ａ）イオン添加後の電流密度とラマンスペクトルの関係を示す図。
（Ｂ）加熱処理後の電流密度とラマンスペクトルの関係を示す図。
【図６】 画素ＴＦＴの構成の一例を示す断面図および上面図。
【図７】 本発明が開示するゲッタリング技術を説明するための図。
【図８】 本発明が開示するゲッタリング技術を説明するための図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴの構成を示す上面図。
【図１４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１５】 発光装置の駆動回路及び画素部の断面構造図。
【図１６】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１７】 半導体装置の一例を示す図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
【発明の属する分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。また、前記装置の作製方法に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、加熱、またはレーザアニール、または加熱とレーザアニールの両方を行ない、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記半導体膜には珪素膜がよく用いられる。
【０００３】
上記技術により得られた結晶質半導体膜は多くの結晶粒からできているため、多結晶半導体膜と呼ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、非常に高い移動度を有する。このため、結晶質半導体膜を利用すると、例えば、従来の非晶質半導体膜を使って作製した半導体装置では実現できなかったモノリシック型の液晶電気光学装置（一枚の基板上に、画素駆動用と駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半導体装置）が作製できる。
【０００４】
このように、結晶質半導体膜は、非晶質半導体膜と比較し、非常に特性の高い半導体膜である。これが、上記研究の行われる理由である。例えば、加熱による非晶質半導体膜の結晶化を行なうには、６００℃以上の加熱温度と１０時間以上の加熱時間が必要であった。この結晶化条件に耐える基板には、例えば、合成石英基板がある。しかしながら、合成石英基板は高価で加工性に乏しく、特に大面積に加工するのは非常に困難であった。基板の大面積化は特に量産効率を上げるためには必要不可欠な要素である。近年、量産効率の向上のために基板を大面積化する動きが著しく、新しく建設される量産工場のラインは、基板サイズ６００×７２０ｍｍが標準となりつつある。将来的には８００×９５０ｍｍまたは９６０×１１００ｍｍが標準になると考えられる。
【０００５】
合成石英基板をこのような大面積基板に加工することは現在の技術では難しく、たとえできたとしても産業として成り立つ価格までは下がらないと考えられる。大面積基板を容易に作製できる材料に、例えばガラス基板がある。ガラス基板には、例えばコーニング７０５９と呼ばれているものがある。コーニング７０５９は非常に安価で加工性に富み、大面積化も容易である。しかしながら、コーニング７０５９は歪点温度が５９３℃であり、６００℃以上の加熱には問題があった。
【０００６】
ガラス基板の１つに、歪点温度が比較的高いコーニング１７３７というものがある。これの歪点温度は６６７℃とコーニング７０５９の歪点温度に比べて高い。前記コーニング１７３７基板に非晶質半導体膜を成膜し、６００℃、２０時間の雰囲気に置いても、作製工程に影響するほどの基板の変形は見られなかった。しかしながら、２０時間の加熱時間は量産工程としては長過ぎた。
【０００７】
このような問題を解決するため、新しい結晶化の方法が考案された。前記方法の詳細は特開平７−１８３５４０号公報に記載されている。ここで、前記方法を簡単に説明する。まず、非晶質半導体膜にニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加する。添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。前記添加の後、例えば５５０℃の窒素雰囲気に４時間、非晶質半導体膜を置くと、特性の良好な結晶質半導体膜が得られる。結晶化に最適な加熱温度や加熱時間等は、前記金属元素の添加量や、非晶質半導体膜の状態による。
【０００８】
しかしながら、前記結晶化の方法では、結晶化を助長するために用いた前記金属元素が高抵抗領域（チャネル形成領域やオフセット領域）中に金属化合物として局所的に残留すると言う問題がある。前記金属化合物は電流が流れやすいため、高抵抗領域であるべき領域の抵抗を局所的に下げることになり、ＴＦＴの特性の安定性および信頼性を損なう原因となる。
【０００９】
この問題を解決するため、結晶質半導体膜から結晶化を助長するための金属元素を除去する技術（ゲッタリング）を開発し、特開平１０−２７０３６３号公報に開示している。ここで、前記ゲッタリングについて簡単に説明する。前記金属元素や、前記金属元素が金属化合物として残留している前記結晶質半導体膜に、１５族に属する元素を選択的に添加した後、加熱処理を行なう。ここで、前記１５族に属する元素が添加された領域をゲッタリング領域、前記１５族に属する元素が添加されていない領域を被ゲッタリング領域と呼ぶ。前記加熱処理により、被ゲッタリング領域の前記金属元素および前記金属化合物は、前記被ゲッタリング領域から、ゲッタリング領域に移動する。その結果、前記被ゲッタリング領域において、前記金属元素および前記金属化合物を除去または低減することができる。ゲッタリングに最適な加熱温度や加熱時間等は、前記金属元素の添加量や前記１５族に属する元素の添加量などによる。また、１５族に属する元素はｎ型を付与する不純物元素であるが、ゲッタリング領域に１５族に属する元素およびｐ型を付与する不純物元素が添加されていても、ゲッタリングが行なわれることは確認されている。
【００１０】
前記ゲッタリングは主に２つの適用の仕方がある。すなわち、ＴＦＴを作製する半導体層となる領域を被ゲッタリング領域とし、ＴＦＴを作製する半導体層となる領域以外の半導体層をゲッタリング領域とするものと、ＴＦＴを作製する半導体層のうち、ソース領域およびドレイン領域をゲッタリング領域とし、チャネル形成領域やオフセット領域を被ゲッタリング領域とするものである。
【００１１】
既に述べたように、１５族に属する元素はｎ型を付与する不純物元素であるが、ゲッタリング領域に１５族に属する元素およびｐ型を付与する不純物元素が添加されていても、ゲッタリングは行なわれる。つまり、ゲッタリングは、ｐチャネル型ＴＦＴを形成する半導体層にも適用することができる。
【００１２】
また、ドーピング処理において、半導体層へ打ち込まれるイオンのエネルギーは、半導体層を形成する元素の結合エネルギーと比較して非常に大きい。そのため、前記半導体層へ打ち込まれるイオンは前記半導体膜を形成する元素を格子点から弾き飛ばして結晶に欠陥を生じさせる。したがって、ドーピング処理後は前記欠陥の回復を行なうため、加熱処理を行なうことが多い。
【００１３】
つまり、ドーピング処理後の加熱処理によって、結晶性の回復および金属元素のゲッタリングを行なうことができる。
【００１４】
また、「S. Wolf and R. N. Tauber : Silicon Processing for the VLSI Era Volume 1-Process Technology., p.303」において、不純物元素の添加時の温度に対する半導体膜の非晶質化のための臨界ドーズ量について述べられている。ここでは、ドーピング処理を高温で行なうより、低温で行なう方が半導体膜は非晶質化しやすいことが説明されている。また、高温で行なう方が低温で行なうよりも非晶質状態にするために必要な不純物元素の量を増加することも説明されている。
【００１５】
また、「JPN. J. Appl. Phys. Vol.74, No.12.,p.7114-7117(1993)」において、半導体膜に室温および３００℃でリンを添加したときの、半導体膜の深さ方向に対する濃度プロファイルを示している。添加時の温度によって、半導体膜に添加される不純物元素の濃度プロファイルの形状が変わり、低温で添加する方が、膜の表面近くに多く添加されていることが説明されている。
【００１６】
【本発明が解決しようとする課題】
ソース領域およびドレイン領域をゲッタリング領域としてゲッタリングを行なう場合、次のような問題があった。まず、ｎチャネル型ＴＦＴを作製する半導体層においては、ソース領域およびドレイン領域にｎチャネル型ＴＦＴを作製する際に必要となる１５族に属する元素の量よりも、さらに多くの量を添加する必要があった。そのため、添加による結晶の欠陥が激しく、結晶性の回復を行なうのに、ゲッタリングを行なわない場合より、長時間の加熱処理が必要となった。また、ｐチャネル型ＴＦＴを作製する半導体層においては、ソース領域およびドレイン領域に、１５族に属する元素およびｐ型を付与する不純物元素が添加される。前記ｐ型を付与する不純物元素は、ｎ型を打ち消すために、ｎ型を付与する不純物元素（１５族に属する元素）以上の量が添加される。そのため、不純物元素の添加による結晶欠陥の回復を行なうのに、ｎチャネル型ＴＦＴよりも、さらに長時間の加熱処理が必要となったり、長時間の加熱処理を行なっても、結晶性が回復しないこともあった。長時間の加熱処理を行なうことは、コストや時間が余計に掛かり、量産工程としては、少しでもコストおよびおよび時間の短縮が望まれた。
【００１７】
また、ＴＦＴを作製する半導体層以外の半導体層をゲッタリング領域としてゲッタリングを行なう場合においても、少しでも１５族に属する元素の添加量を減らすことは、スループットの向上を図る上でも重要であった。
【００１８】
本発明はこのような問題点を解決するための技術であり、ゲッタリングの効率を向上させ、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性および信頼性の向上を実現することを目的としている。
【００１９】
【課題を解決するための手段】
そこで、本発明者は、まず、効率良くソース領域およびドレイン領域をゲッタリング領域としてゲッタリングを行なう方法を検討する実験を行なった。前記実験の概要を説明する。基板として１７３７基板を用意し、前記基板上に下地膜として酸化窒化珪素膜５０ｎｍ、窒化酸化珪素膜５０ｎｍの２層を積層し、前記下地膜上に非晶質珪素膜５４ｎｍを成膜した。前記非晶質珪素膜の結晶化には、重量換算で１０ｐｐｍの濃度の酢酸ニッケル水溶液を非晶質珪素膜に塗布した後、温度５５０℃で４時間、窒素雰囲気中で加熱して結晶質珪素膜を形成し、さらにＸｅＣｌエキシマレーザを用いて結晶化を行なった。続いて、パターニングを行なって、島状半導体膜を形成し、酸化珪素膜９０ｎｍを形成後、選択的に島状半導体膜へリン（Ｐ）を添加し、窒素雰囲気中、温度５５０℃で４時間の加熱処理を行なった。この加熱処理により、リンが添加されなかった領域（被ゲッタリング領域）からリンが添加された領域（ゲッタリング領域）へ、ニッケルが移動し、ゲッタリングが行なわれる。なお、本明細書中では、組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％の膜を酸化窒化珪素膜とし、組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％の膜を窒化酸化珪素膜とする。
【００２０】
この実験において、半導体膜に珪素膜、金属元素にニッケルを用い、ゲッタリングに用いる１５族に属する元素としてリンを用いた。ただし、金属元素及び１５族に属する元素はこれらに限定するものではない。例えば、半導体膜として、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良いし、ゲッタリングに用いる１５族に属する元素としてリン以外の１５族に属する元素や、１５族に属する元素およびｐ型を付与する不純物元素の両方を適用しても良い。
【００２１】
また、リンを添加する際の条件は、５％水素希釈ＰＨ3ガスを使用し、ガス流量４０ｓｃｃｍ、加速電圧８０ｋＶ、ドーズ量は７．８×１０15／ｃｍ2とし、電流密度は１μＡ／ｃｍ2、３μＡ／ｃｍ2、５μＡ／ｃｍ2と３条件振った。図１は電流密度と添加時の基板最高温度との関係を示している。図１から、電流密度を下げると、添加時の基板の最高温度も下がることは明らかであり、電流密度の条件を振ることは処理中の基板の温度の条件を振ることを意味する。また、電流密度が５μＡ／ｃｍ2のときには１度に全ドーズ量を添加するだけでなく、１回のドーズ量を１．３×１０15／ｃｍ2として６回に分割して添加し、全ドーズ量が７．８×１０15／ｃｍ2となる添加も行なった。このとき、サーモラベルにて添加時の基板の最高温度も測定した。
【００２２】
サーモラベルはある決まった温度に達すると色が変化するので、前記温度に達したか否かを判定することができる。もちろん、前記サーモラベルは不可逆性のものを用いた。今回用いたサーモラベルによって測定できる温度範囲は１２０〜３００℃で、１０℃おきに測定できるようにした。ただし、サーモラベルを基板の表面に付けると、サーモラベルにも不純物元素の添加が行なわれてしまい、正しい温度測定が不可能になるため、基板の裏面に貼った。
【００２３】
基板温度を測定した結果、電流密度が５μＡ／ｃｍ2で、１度に添加を行なったときの最高温度は２８０℃であった。また、分割して添加した場合の最高温度は１２０℃のラベルの色が変化しなかったため、１２０℃以下であることは確認できたが、正確な測定は不可能であった。しかし、１度に添加するより分割して添加した方が明らかに添加時の温度が低いことが分かる。ただし、分割して添加するときは、１回添加するたびに、基板が室温まで下がるまで待ってから、再度添加を行なった。
【００２４】
このようにして作製した試料に対し、ＬＡＬ５００で酸化珪素膜を除去した後、ＦＰＭに４５分間浸し、エッチングを行なった。既に述べたように、加熱処理によって、被ゲッタリング領域に存在するニッケルはゲッタリング領域へ移動する。ＦＰＭは、ニッケルやニッケル化合物を選択的にエッチングしてエッチング領域を下地膜および基板に到達させ、さらに下地膜および基板を大きくエッチングする。光学顕微鏡の透過モードで観察すると、このようなエッチング領域は黒点として観察される。この黒点をエッチピットと呼ぶ。つまり、エッチピットを観察することで、ニッケルやニッケル化合物の残留する様子を観察することが出来る。
【００２５】
図２および図３（Ａ）に、光学顕微鏡の透過モードで２００倍にてＦＰＭに浸した後の表面観察を行なった結果を示す。図２（Ａ）は電流密度５μＡ／ｃｍ2、図２（Ｂ）は電流密度３μＡ／ｃｍ2、図２（Ｃ）は電流密度１μＡ／ｃｍ2で１度に添加したときの表面観察結果であり、図３（Ａ）は電流密度５μＡ／ｃｍ2で６回に分割して添加したときの観察結果である。また、図３（Ｂ）は、図２および図３（Ａ）の模式図である。図３（Ｂ）において、斜線領域はリンが添加されていない被ゲッタリング領域であり、斜線のない領域はリンが添加されたゲッタリング領域を示す。前記被ゲッタリング領域の幅は５μｍ、１０μｍ、１５μｍ、２０μｍ、３０μｍ、５０μｍおよび７５μｍであり、図３（Ｂ）の上部の数値は前記被ゲッタリング領域の幅を示す。また、前記ゲッタリング領域の幅はいずれも５μｍで、前記被ゲッタリング領域の両側に配置してある。
【００２６】
図２より、リンの導入時の電流密度が低いほど、エッチピットは観察されなくなり、また、図２（Ａ）および図３（Ａ）を比較すると、分割して添加した方（図３（Ａ））がエッチピットが少ないことが分かる。また、図４に被ゲッタリング領域の幅が３０μｍの時の電流密度に対するエッチピット密度を示す。図４からも、電流密度が低いほど、エッチピットは少なく、同じ電流密度のときでも１度に添加するより分割して添加した方が、エッチピットが少ないことがわかる。つまり、図２〜図４より電流密度が低いほどゲッタリング効率が高く、また、分割して添加しても、ゲッタリング効率が良くなることが分かった。
【００２７】
既に述べたように、図１より、電流密度が低いほど、ドーピング処理中の基板の温度の上昇を抑えることができる。また、同じ電流密度で、かつ、同じドーズ量を添加する場合、１度に添加するより分割して添加した方がドーピング処理中の基板の温度の上昇を抑えることができる。この場合の異なる条件は、ドーピング処理中の温度であった。そこで、本発明者は、ゲッタリング効率はドーピング処理中の基板の温度に起因していると考えた。
【００２８】
このように、ドーピング処理を低温で行なうと、ゲッタリング効率が向上することが分かった。本発明者は、ドーピング処理中の基板の温度によって、半導体膜の結晶性や添加される不純物元素の濃度プロファイルが異なることに注目し、ドーピング処理中の温度が低温であると、ゲッタリングに適した条件の結晶性および濃度プロファイルが形成されているのではないかと考えた。
【００２９】
まず、半導体膜の結晶性について調べるため、リン添加後と加熱処理後の半導体膜に対してラマンスペクトルの測定を行なった。その結果を図５に示す。珪素膜の場合のラマンスペクトルは、５２０．６／ｃｍにおけるピーク値が高いほど結晶性が良く、低いほど非晶質状態であることが知られている。図５（Ａ）より、電流密度が低いほど、すなわち、ドーピング処理中の基板の温度が低いほど、ピーク値が低く、非晶質状態であることが分かる。また、分割して添加した場合のリン添加後はピーク値が最も低い。一方、加熱処理を行なうと、どの条件も同程度まで結晶性は向上した（図５（Ｂ））。
【００３０】
このように、ラマンスペクトルの測定結果から、リン添加後の結晶状態とゲッタリング効率に相関が見られ、非晶質状態であるほどゲッタリング効率が良いことがわかった。ドーピング処理中の温度が低いほど非晶質化しやすいことは一般的に知られており、「S. Wolf and R. N. Tauber : Silicon Processing for the VLSI Era Volume 1-Process Technology., p.303」においても説明されている。
【００３１】
次に、ドーピング処理中の温度によって濃度プロファイルが異なることについて述べる。ドーピング処理中の温度によって濃度プロファイルが異なることは、「High Temperature Implantation of Polycrystalline Silicon by Ion Shower Doping」において報告されている。ドーピング処理中の温度によって、半導体膜に添加される不純物元素の濃度プロファイルの形状が変わり、低温で添加する方が、膜の表面近くに多く添加されると報告されている。つまり、ドーピング処理時の温度が低温である方が、実効的な半導体膜中への添加量が増加するので、不純物元素を有効に利用することができる。
【００３２】
以上のことから、本発明は、効率良くゲッタリングを行なうために、基板の温度を低温にしてドーピング処理を行なうことを特徴とする。本明細書中において、前記低温とは、図１〜図３から２００℃以下であるとする。上記実験から、低温で添加するための方法として、低電流密度で添加したり、分割して添加することなどが挙げられる。低温でドーピング処理を行なうことで、不純物元素の添加量を減らすことも可能になる。つまり、本発明を適用することで、不純物元素の添加量を減らして、結晶の欠陥を抑えることができ、かつ、ドーピング処理後の加熱処理による結晶性の回復およびゲッタリングが容易にすることができる。また、ゲッタリング効率が向上すると言うことは、被ゲッタリング領域のサイズが拡大できることでもあり、面積効率が向上するため、設計の自由度が向上する。
【００３３】
【発明の実施の形態】
本発明の実施形態について図７の断面図を用いて説明する。
【００３４】
図７（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施形態の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００３５】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。
【００３６】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、第１の加熱処理を行なって、半導体膜１２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ、これらを組み合わせて加熱処理を行なうこともできる。
【００３７】
続いて、結晶化した半導体膜を所望の形状にパターニングして半導体層１４、１５を形成する。ここで、半導体層１４はｎチャネル型ＴＦＴを、半導体層１５はｐチャネル型ＴＦＴを作製するものとする。
【００３８】
次いで、半導体層１４、１５を覆うゲート絶縁膜１６を形成する。ゲート絶縁膜１６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。もちろん、ゲート絶縁膜は単層または積層構造として用いても良い。
【００３９】
次いで、図７（Ｂ）に示すように、ゲート絶縁膜１６上に膜厚１００〜５００ｎｍの導電膜１７を形成する。導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００４０】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層１８、１９を形成する。
【００４１】
次いで、導電層１８、１９をマスクとして用い、ゲート絶縁膜１６を選択的に除去して絶縁層２０、２１を形成する。（図７（Ｃ））
【００４２】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成され、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるように添加する。本実施形態では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００４３】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施形態では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００４４】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００４５】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００４６】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００４７】
なお、本発明は、実施の形態で示したＴＦＴの作製方法に限らず、ボトムゲートやその他のＴＦＴの構造に対しても適用できる。
【００４８】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行なうこととする。
【００４９】
【実施例】
[実施例１]
本発明の実施例について図７の断面図を用いて説明する。
【００５０】
図７（Ａ）において基板１０には、合成石英ガラス基板、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの無アルカリガラスと言ったガラス基板を用いても良い。例えば、コーニング社製の７０５９ガラスや１７３７ガラスなどを好適に用いることが出来る。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。本実施例においては、１７３７ガラス基板を用いた。
【００５１】
前記基板１０の上に下地絶縁膜１１を公知の手段（ＬＰＣＶＤ法、プラズマＣＶＤ法等）により窒化珪素膜、酸化窒化珪素膜または酸化珪素膜などで形成する。本実施例では膜厚５０ｎｍの酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。
【００５２】
次に、半導体膜１２をプラズマＣＶＤ法やスパッタ法などの公知の手段で１０〜２００ｎｍ（好ましくは３０〜１００ｎｍ）の厚さに形成する。前記半導体膜１２としては、非晶質半導体膜や微結晶半導体膜などがあり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した。その後、結晶化を助長するための金属元素を含む層（金属含有層１３）を形成する。前記金属元素としては、ニッケル、またはパラジウム、または鉛等の金属元素があり、添加の方法は、プラズマ処理法や蒸着法、イオン注入法、スパッタ法、溶液塗布法等を利用すればよい。そして、第１の加熱処理を行なって、半導体膜１２の結晶化を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができ、これらを組み合わせて加熱処理を行なうこともできる。本実施例では、重量換算で１０ｐｐｍの濃度の酢酸ニッケル水溶液を非晶質珪素膜に塗布し、温度５５０℃で４時間、窒素雰囲気中で加熱して結晶質珪素膜を形成した。
【００５３】
続いて、結晶化した半導体膜を所望の形状にパターニングして半導体層１４、１５を形成する。ここで、半導体層１４はｎチャネル型ＴＦＴを、半導体層１５はｐチャネル型ＴＦＴを作製するものとする。
【００５４】
次いで、半導体層１４、１５を覆うゲート絶縁膜１６を形成する。ゲート絶縁膜１６はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００５５】
次いで、図７（Ｂ）に示すように、ゲート絶縁膜１６上に膜厚１００〜５００ｎｍの導電膜１７を形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる導電膜を形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００５６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層１８、１９を形成する。
【００５７】
次いで、導電層１８、１９をマスクとして用い、ゲート絶縁膜１６を選択的に除去して絶縁層２０、２１を形成する。（図７（Ｃ））
【００５８】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成される。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００５９】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域２９、３０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６０】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６１】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６２】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００６３】
[実施例２]
本実施例では、実施例１とは異なる構成について図７の断面図を用いて説明する。
【００６４】
実施例１にしたがって、図７（Ｃ）に示すエッチング処理まで行なう。
【００６５】
そして、第１のドーピング処理を行ない、半導体層に不純物元素を添加する。（図７（Ｃ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層１８、１９が不純物元素に対するマスクとなり、自己整合的に不純物領域２２〜２５が形成される。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を５μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を６回に分割して添加し、不純物領域２２〜２５のリン濃度が１×１０18〜１×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１００℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６６】
続いて、第２のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域２９、３０を形成する。第２のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層１９を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域２９、３０はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図７（Ｄ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク２８で覆われている。第１のドーピング処理によって、不純物領域２９、３０にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００６７】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００６８】
次いで、図７（Ｅ）に示すように、第２の加熱処理により、半導体層の結晶の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００６９】
上記第２の加熱処理では、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域２２、２３、２９、２５に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００７０】
[実施例３]
本実施例では、実施例１および実施例２とは異なる構成について図７の断面図を用いて説明する。図７および図８の断面図を用いて説明する。
【００７１】
実施例１にしたがって、図７（Ａ）に示す半導体膜の結晶化まで行なう。ここで、図７（Ａ）と図８（Ａ）は同じ状態を示し、同じ符号は同じものを意味している。
【００７２】
そして、ＴＦＴを形成する半導体層となる領域にマスク５４、５５を形成する。マスクは珪素を含む絶縁膜で形成するのが好ましい。次に、第１のドーピング処理を行なって、結晶化した半導体膜に選択的に１５族に属する元素を添加する。ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、ゲッタリング領域５６〜５８のリン濃度が１×１０20〜５×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。
【００７３】
次に、第１の加熱処理を行ない、前記１５族に属する元素が添加されていない領域（被ゲッタリング領域）６０、６１から前記ゲッタリング領域５６〜５８へ金属元素を移動させる。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよい。また、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。続いて、マスク５４、５５を利用して、金属元素が増加したゲッタリング領域をエッチングし、半導体層５９、６０を形成する。ここで、半導体層５９はｎチャネル型ＴＦＴを、半導体層６０はｐチャネル型ＴＦＴを作製するものとする。
【００７４】
そして、マスクを除去した後、半導体層５９、６０を覆うゲート絶縁膜６１を形成する。ゲート絶縁膜６１はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００７５】
次いで、図８（Ｂ）に示すように、ゲート絶縁膜６１上に膜厚１００〜５００ｎｍの導電膜６２を形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる導電膜を形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、導電膜としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよいし、結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、可視光に対して透明な酸化物導電膜（代表的にはＩＴＯ膜）を用いてもよい。
【００７６】
次に、フォトリソグラフィ法を用いてレジストからなるマスク（図示せず）を形成し、電極および配線を形成するためのエッチング処理を行なって、導電層６３、６４を形成する。
【００７７】
次いで、導電層６３、６４をマスクとして用い、ゲート絶縁膜６１を選択的に除去して絶縁層６５、６６を形成する。（図８（Ｄ））
【００７８】
そして、第２のドーピング処理を行ない、半導体層に不純物元素を添加する。
（図８（Ｄ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を５〜１００ｋＶとして、ドーピング処理時の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。また、ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。第１のドーピング処理は、導電層６３が不純物元素に対するマスクとなり、自己整合的に不純物領域６８、６９が形成される。この第２のドーピング処理の際には、ｐチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク６７で覆われているが、マスクで覆わなくても良い。マスクで覆わなければ、導電層６４が不純物元素に対するマスクとなり、自己整合的に不純物領域が形成される。そして、後工程の第３の加熱処理のときにゲッタリングが行なわれ、チャネル形成領域に残留する金属元素をさらに除去することができ、ＴＦＴを作製したときにその電気的特性の更なる向上が期待されるからである。本実施例では、第１のドーピング処理として、加速電圧を５ｋＶ、電流密度を１μＡ／ｃｍ2、ｎ型を付与する不純物元素としてリン（Ｐ）を添加し、不純物領域２２〜２５のリン濃度が１×１０18〜５×１０21／ｃｍ3になるようにした。このとき、添加時の温度は１５０℃程度であった。本実施例では、ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００７９】
続いて、第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域７２、７３を形成する。第３のドーピング処理においても、ドーピング処理中の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加するのが望ましい。導電層６４を不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。本実施例では、不純物領域７２、７３はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図８（Ｅ））この第２のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク７１で覆われている。第２のドーピング処理のときにｐチャネル型ＴＦＴを形成する半導体層にマスクを形成せず、不純物元素が導入された場合には、不純物領域７２、７３にはリンが添加されているが、ｐ型を付与する不純物元素の濃度を１×１０19〜５×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素を添加しやすい利点を有している。
【００８０】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
【００８１】
次いで、図８（Ｆ）に示すように、第３の加熱処理により、半導体層の結晶の回復を行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行なえばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００８２】
上記第２の加熱処理では、ｎチャネル型ＴＦＴを形成する半導体層においては、ゲッタリングも行なわれ、結晶化の際に触媒として使用したニッケルがリンを含む不純物領域６８、６９に移動し、チャネル形成領域となる半導体層中のニッケル濃度が低減される。もちろん、第２のドーピング処理のときにｐチャネル型ＴＦＴを形成する半導体層にも１５族に属する元素が添加された場合には、ゲッタリングが行なわれる。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００８３】
[実施例４]
本実施例ではアクティブマトリクス基板の作製方法について図９〜図１３を用いて説明する。
【００８４】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本実施例の処理温度に耐えうる耐熱性が有するプラスチック基板を用いてもよい。
【００８５】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００８６】
次いで、下地膜上に半導体膜３０２を形成する。半導体膜３０２は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に限定はないが、好ましくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。続いて、特開平７−１８３５４０号公報に記載されている結晶化方法にしたがい、結晶化を助長する金属元素を添加したのち加熱処理を行なって半導体膜の結晶化を行なう。半導体膜の結晶化は前記結晶化方法だけでなく、レーザ結晶化法等を組み合わせて行なっても良い。結晶化した半導体膜は所望の形状にパターニングして半導体層４０２〜４０６を形成する。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、加熱処理（５５０℃、４時間）を行ない、結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ法を用いたパターニング処理によって、半導体層４０２〜４０６を形成した。
【００８７】
また、半導体膜の結晶化にレーザ結晶化法も適用する場合には、パルス発振型または連続発光型のエキシマレーザやＹＡＧレーザ、ＹＶＯ4レーザ等を用いることができる。これらのレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザを用いる場合にはその第２高調波を用いパルス発振周波数１〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザビームを基板全面に渡って照射し、この時の線状レーザビームの重ね合わせ率（オーバーラップ率）を５０〜９８％として行えばよい。
【００８８】
半導体層４０２〜４０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）の添加を行なってもよい。
【００８９】
次いで、半導体層４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００９０】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００９１】
次いで、図９（Ｂ）に示すように、ゲート絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜４０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができた。
【００９２】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素を添加した結晶質珪素膜に代表される半導体膜を用いてもよい。また、ＡｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００９３】
次に、フォトリソグラフィ法を用いてレジストからなるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行なう。第１のエッチング処理では第１及び第２のエッチング条件で行なう。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００９４】
この後、レジストからなるマスク４１０〜４１５を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００９５】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００９６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行ない、半導体層にｎ型を付与する不純物元素を添加する。（図１０（Ａ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行なえば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15／ｃｍ2とし、加速電圧を６０〜１００ｋＶとして行なう。本実施例ではドーズ量を１．５×１０15／ｃｍ2とし、加速電圧を８０ｋＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。この場合、導電層４１７〜４２１がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の高濃度不純物領域３０６〜３１０が形成される。第１の高濃度不純物領域３０６〜３１０には１×１０20〜１×１０21／ｃｍ3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００９７】
次いで、レジストからなるマスクを除去せずに第２のエッチング処理を行なう。ここでは、エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の導電層４２８ｂ〜４３３ｂを形成する。一方、第１の導電層４１７ａ〜４２２ａは、ほとんどエッチングされず、第２の形状の導電層４２８〜４３３を形成する。
【００９８】
次いで、レジストからなるマスクを除去せずに、図１０（Ｂ）に示すように、第２のドーピング処理を行なう。この場合、第１のドーピング処理よりもドーズ量を下げて、７０〜１２０ｋＶの高い加速電圧で、ｎ型を付与する不純物元素を導入する。また、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なう。本実施例ではドーズ量を１．５×１０14／ｃｍ2とし、加速電圧を９０ｋＶとし、電流密度を１μＡ／ｃｍ2として行なった。第２のドーピング処理は第２の形状の導電層４２８〜４３３をマスクとして用い、第２の導電層４２８ｂ〜４３３ｂの下方における半導体層にも不純物元素が導入され、新たに第２の高濃度不純物領域４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜４２７ｂが形成される。
【００９９】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク４３４ａおよび４３４ｂを形成して、図１０（Ｃ）に示すように、第３のエッチング処理を行なう。エッチング用ガスにＳＦ6およびＣｌ2とを用い、ガス流量比を５０／１０（ｓｃｃｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒のエッチング処理を行なう。基板側（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的には不の自己バイアス電圧を印加する。こうして、前記大３のエッチング処理により、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素ＴＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電層４３５〜４３８を形成する。
【０１００】
次いで、レジストからなるマスクを除去した後、第２の形状の導電層４２８、４３０および第２の形状の導電層４３５〜４３８をマスクとして用い、ゲート絶縁膜４１６を選択的に除去して絶縁層４３９〜４４４を形成する。（図１１（Ａ））
【０１０１】
次いで、新たにレジストからなるマスク４４５ａ〜４４５ｃを形成して第３のドーピング処理を行なう。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型とは逆の導電型を付与する不純物元素が添加された不純物領域４４６、４４７を形成する。第２の導電層４３５ａ、４３８ａを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。また、ドーピング処理時の基板の温度が低温になるように、低電流密度またはドーズ量を分割して添加を行なうのが望ましい。本実施例では、不純物領域４４６、４４７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。（図１１（Ｂ））この第３のドーピング処理の際には、ｎチャネル型ＴＦＴを形成する半導体層はレジストからなるマスク４４５ａ〜４４５ｃで覆われている。第１のドーピング処理及び第２のドーピング処理によって、不純物領域４４６、４４７にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度を２×１０20〜２×１０21／ｃｍ3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。本実施例では、ｐチャネル型ＴＦＴの活性層となる半導体層の一部が露呈しているため、不純物元素（ボロン）を添加しやすい利点を有している。
【０１０２】
以上までの工程で、それぞれの半導体層に不純物領域が形成される。
【０１０３】
次いで、レジストからなるマスク４４５ａ〜４４５ｃを除去して第１の層間絶縁膜４６１を形成する。この第１の層間絶縁膜４６１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。もちろん、第１の層間絶縁膜４６１は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【０１０４】
次いで、図１１（Ｃ）に示すように、加熱処理を行なって、半導体層の結晶性の回復およびゲッタリングを行なう。この加熱処理はファーネスアニール炉を用いる熱アニール法で行なう。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で加熱処理を行った。なお、熱アニール法の他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【０１０５】
なお、ゲッタリングにより、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域４２３ａ、４２５ａ、４２６ａ、４４６ａ、４４７ａを結晶化する。そのため、前記不純物領域に前記金属元素がゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。本実施例では、リンを添加するときに低温で行なったため、ゲッタリング効率が良い。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１０６】
また、第１の層間絶縁膜を形成する前に加熱処理を行なっても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で加熱処理を行なうことが好ましい。
【０１０７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の加熱処理を行ない、半導体層を水素化する工程を行なう。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行なっても良い。
【０１０８】
また、加熱処理としてレーザアニール法を用いる場合には、上記水素化を行った後、エキシマレーザやＹＡＧレーザ等のレーザビームを照射することが望ましい。
【０１０９】
次いで、第１の層間絶縁膜４６１上に無機絶縁膜材料または有機絶縁物材料から成る第２の層間絶縁膜４６２を形成する。本実施例では、膜厚１．６μｍのアクリル樹脂膜を形成したが、粘度が１０〜１０００ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面に凸凹が形成されるものを用いた。
【０１１０】
本実施例では、鏡面反射を防ぐため、表面に凸凹が形成される第２の層間絶縁膜を形成することによって画素電極の表面に凸凹を形成した。また、画素電極の表面に凹凸を持たせて光散乱性を図るため、画素電極の下方の領域に凸部を形成してもよい。その場合、凸部の形成は、ＴＦＴの形成と同じフォトマスクで行なうことができるため、工程数の増加なく形成することができる。なお、この凸部は配線及びＴＦＴ部以外の画素部領域の基板上に適宜設ければよい。こうして、凸部を覆う絶縁膜の表面に形成された凸凹に沿って画素電極の表面に凸凹が形成される。
【０１１１】
また、第２の層間絶縁膜４６２として表面が平坦化する膜を用いてもよい。その場合は、画素電極を形成した後、公知のサンドブラスト法やエッチング法等の工程を追加して表面を凹凸化させて、鏡面反射を防ぎ、反射光を散乱させることによって白色度を増加させることが好ましい。
【０１１２】
そして、駆動回路５０６において、各不純物領域とそれぞれ電気的に接続する配線４６３〜４６７を形成する。なお、これらの配線は、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成する。
【０１１３】
また、画素部５０７においては、画素電極４７０、ゲート配線４６９、接続電極４６８を形成する。（図１２）この接続電極４６８によりソース配線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的な接続が形成される。また、ゲート配線４６９は、画素ＴＦＴのゲート電極と電気的な接続が形成される。また、画素電極４７０は、画素ＴＦＴのドレイン領域４４２と電気的な接続が形成され、さらに保持容量を形成する一方の電極として機能する半導体層４５８と電気的な接続が形成される。また、画素電極４７０としては、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。
【０１１４】
以上の様にして、ｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部５０７を同一基板上に形成することができる。こうして、アクティブマトリクス基板が完成する。
【０１１５】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４２３ｃ、ゲート電極の一部を構成する第１の導電層４２８ａと重なる低濃度不純物領域４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２３ａを有している。このｎチャネル型ＴＦＴ５０１と電極４６６で接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５０２にはチャネル形成領域４４６ｄ、ゲート電極の外側に形成される不純物領域４４６ｂ、４４６ｃ、ソース領域またはドレイン領域として機能する高濃度不純物領域４４６ａを有している。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４２５ｃ、ゲート電極の一部を構成する第１の導電層４３０ａと重なる低濃度不純物領域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレイン領域として機能する高濃度不純物領域４２５ａを有している。
【０１１６】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４２６ｃ、ゲート電極の外側に形成される低濃度不純物領域４２６ｂ（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域４２６ａを有している。また、保持容量５０５の一方の電極として機能する半導体層４４７ａ、４４７ｂには、それぞれｐ型を付与する不純物元素が添加されている。保持容量５０５は、絶縁膜４４４を誘電体として、電極（４３８ａと４３８ｂの積層）と、半導体層４４７ａ〜４４７ｃとで形成している。
【０１１７】
また、本実施例の画素構造は、ブラックマトリクスを用いることなく、画素電極間の隙間が遮光されるように、画素電極の端部をソース配線と重なるように配置形成する。
【０１１８】
また、本実施例で作製するアクティブマトリクス基板の画素部の上面図を図１３に示す。なお、図９〜図１２に対応する部分には同じ符号を用いている。図１２中の鎖線Ａ−Ａ’は図１３中の鎖線Ａ―Ａ’で切断した断面図に対応している。また、図１２中の鎖線Ｂ−Ｂ’は図１３中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。
【０１１９】
[実施例５]
本実施例では、実施例４で作製したアクティブマトリクス基板から、反射型液晶表示装置を作製する工程を以下に説明する。説明には図１４を用いる。
【０１２０】
まず、実施例４に従い、図１２の状態のアクティブマトリクス基板を得た後、図１２のアクティブマトリクス基板上、少なくとも画素電極４７０上に配向膜５６７を形成しラビング処理を行なう。なお、本実施例では配向膜５６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ５７２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１２１】
次いで、対向基板５６９を用意する。次いで、対向基板５６９上に着色層５７０、５７１、平坦化膜５７３を形成する。赤色の着色層５７０と青色の着色層５７２とを重ねて、遮光部を形成する。また、赤色の着色層と緑色の着色層とを一部重ねて、遮光部を形成してもよい。
【０１２２】
本実施例では、実施例４に示す基板を用いている。従って、実施例４の画素部の上面図を示す図１３では、少なくともゲート配線４６９と画素電極４７０の間隙と、ゲート配線４６９と接続電極４６８の間隙と、接続電極４６８と画素電極４７０の間隙を遮光する必要がある。本実施例では、それらの遮光すべき位置に着色層の積層からなる遮光部が重なるように各着色層を配置して、対向基板を貼り合わせた。
【０１２３】
このように、ブラックマスク等の遮光層を形成することなく、各画素間の隙間を着色層の積層からなる遮光部で遮光することによって工程数の低減を可能とした。
【０１２４】
次いで、平坦化膜５７３上に透明導電膜からなる対向電極５７６を少なくとも画素部に形成し、対向基板の全面に配向膜５７４を形成し、ラビング処理を施した。
【０１２５】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材５６８で貼り合わせる。シール材５６８にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料５７５を注入し、封止剤（図示せず）によって完全に封止する。液晶材料５７５には公知の液晶材料を用いれば良い。このようにして図１４に示す反射型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、対向基板のみに偏光板（図示しない）を貼りつけた。そして、公知の技術を用いてＦＰＣを貼りつけた。
【０１２６】
以上のようにして作製される液晶表示パネルは各種電子機器の表示部として用いることができる。
【０１２７】
また、本実施例は実施例１乃至５と自由に組み合わせることが可能である。
【０１２８】
[実施例６］
本実施例では、画素部に使用するｎチャネル型ＴＦＴの下方に遮光膜を兼ねるゲート配線を設けた液晶表示装置の例を図６に示す。図６（Ａ２）は、画素部の画素の一つを拡大した上面図であり、図６（Ａ２）において、点線Ｅ−Ｅ'で切断した部分が、図６（Ａ１）の画素部の断面構造に相当する。
【０１２９】
図６において、８０１は基板、８０２はゲート配線、８０３ａ、８０３ｂはゲート配線を覆う絶縁膜、８０８はゲート絶縁膜、８１０はゲート電極、８１１は容量配線である。なお、このゲート配線８０２は活性層を光から保護する遮光層としても機能する。また、活性層は、非晶質半導体膜を形成して結晶化を助長する金属元素を添加したのち、加熱処理を行なって結晶質半導体膜を形成した。前記活性層は、８１２〜８１５で示す領域からなり、そのうち８１２は、ＬＤＤ領域となる低濃度不純物領域、８１３は、高濃度にリンが添加されたソース領域またはドレイン領域となる高濃度不純物領域、８１４、８１５はチャネル形成領域である。なお、低濃度不純物領域８１２は、セルフアラインでドーピングされており、ゲート電極９１０とは重なっていない。これらの不純物領域のうち、少なくとも高濃度不純物領域を形成するときは、本発明を適用する。すなわち、不純物元素を添加するときに、基板の温度が低温になるように処理することで、ドーピング処理後の加熱処理によって、効率良く前記金属元素をチャネル形成領域８１４、８１５から除去することが出来る。
【０１３０】
また、図６において、８１６は、パッシベーション膜、８１７は有機樹脂材料からなる層間絶縁膜、８１８は画素電極と高濃度不純物領域を接続する電極、８１９はソース配線、８２０はアクリルからなる層間絶縁膜、８２１は遮光層、８２２は層間絶縁膜、８２３、８２４は透明導電膜からなる画素電極である。
【０１３１】
また、本実施例は実施例１乃至６と自由に組み合わせることが可能である。
【０１３２】
[実施例７]
本実施例では、本発明を用いて発光装置として、ＥＬ（Electro Luminescence；エレクトロルミネセンス）表示装置を作製した例について説明する。ＥＬとは、電場を加えることで発生するルミネッセンスが得られる有機化合物を含む層（ＥＬ素子）を光源とする発光装置である。有機化合物におけるＥＬには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）がある。なお、図１５は本発明の発光装置の断面図である。
【０１３３】
図１５において、基板７００上に設けられたスイッチングＴＦＴ６０３は図１５のｎチャネル型ＴＦＴ５０３を用いて形成される。したがって、構造の説明はｎチャネル型ＴＦＴ５０３の説明を参照すれば良い。
【０１３４】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１３５】
基板７００上に設けられた駆動回路は図１５のＣＭＯＳ回路を用いて形成される。従って、構造の説明はｎチャネル型ＴＦＴ５０１とｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１３６】
また、配線７０１、７０３はＣＭＯＳ回路のソース配線、７０２はドレイン配線として機能する。また、配線７０４はソース配線７０８とスイッチングＴＦＴのソース領域とを電気的に接続する配線として機能し、配線７０５はドレイン配線７０９とスイッチングＴＦＴのドレイン領域とを電気的に接続する配線として機能する。
【０１３７】
なお、電流制御ＴＦＴ６０４は図１５のｐチャネル型ＴＦＴ５０２を用いて形成される。従って、構造の説明はｐチャネル型ＴＦＴ５０２の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１３８】
また、配線７０６は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、７０７は電流制御ＴＦＴの画素電極７１０上に重ねることで画素電極７１０と電気的に接続する電極である。
【０１３９】
なお、７１０は、透明導電膜からなる画素電極（ＥＬ素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。画素電極７１０は、上記配線を形成する前に平坦な層間絶縁膜７１１上に形成する。本実施例においては、樹脂からなる平坦化膜７１１を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４０】
配線７０１〜７０７を形成後、図１５に示すようにバンク７１２を形成する。バンク７１２は１００〜４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。
【０１４１】
なお、バンク７１２は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例ではバンク７１２の材料となる絶縁膜中にカーボン粒子や金属粒子を添加して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の添加量を調節すれば良い。
【０１４２】
画素電極７１０の上にはＥＬ層７１３が形成される。なお、図１５では一画素しか図示していないが、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応したＥＬ層を作り分けている。また、本実施例では蒸着法により低分子系有機ＥＬ材料を形成している。具体的には、正孔注入層として２０ｎｍ厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を添加することで発光色を制御することができる。
【０１４３】
但し、以上の例はＥＬ層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機ＥＬ材料をＥＬ層として用いる例を示したが、高分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４４】
次に、ＥＬ層７１３の上には導電膜からなる陰極７１４が設けられる。本実施例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）を用いても良い。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いれば良い。
【０１４５】
この陰極７１４まで形成された時点でＥＬ素子７１５が完成する。なお、ここでいうＥＬ素子７１５は、画素電極（陽極）７１０、ＥＬ層７１３及び陰極７１４で形成されたダイオードを指す。
【０１４６】
ＥＬ素子７１５を完全に覆うようにしてパッシベーション膜７１６を設けることは有効である。パッシベーション膜７１６としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【０１４７】
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層７１３の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層７１３の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層７１３が酸化するといった問題を防止できる。
【０１４８】
さらに、パッシベーション膜７１６上に封止材７１７を設け、カバー材７１８を貼り合わせる。封止材７１７としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設けることは有効である。また、本実施例においてカバー材７１８はガラス基板や石英基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０１４９】
こうして図１５に示すような構造の発光装置が完成する。なお、バンク７１２を形成した後、パッシベーション膜７１６を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材７１８を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。
【０１５０】
こうして、プラスチック基板を母体とする絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成される。ここまでの製造工程で必要としたマスク数は、一般的なアクティブマトリクス型発光装置よりも少ない。
【０１５１】
即ち、ＴＦＴの製造工程が大幅に簡略化されており、歩留まりの向上および製造コストの低減が実現できる。
【０１５２】
さらに、図１５を用いて説明したように、ゲート電極に絶縁膜を介して重なる不純物領域を設けることによりホットキャリア効果に起因する劣化に強いｎチャネル型ＴＦＴを形成することができる。そのため、信頼性の高い発光装置を実現できる。
【０１５３】
また、本実施例では画素部と駆動回路の構成のみ示しているが、本実施例の製造工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０１５４】
さらに、ＥＬ素子を保護するための封止（または封入）工程まで行った後の本実施例のＥＬ発光装置について図１６を用いて説明する。なお、必要に応じて図１５で用いた符号を引用する。
【０１５５】
図１６（Ａ）は、ＥＬ素子の封止までを行った状態を示す上面図、図１６（Ｂ）は図１６（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。
【０１５６】
なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１５７】
次に、断面構造について図１６（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ６０４とそのドレインに電気的に接続された画素電極７１０を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせたＣＭＯＳ回路（図１４参照）を用いて形成される。
【０１５８】
画素電極７１０はＥＬ素子の陽極として機能する。また、画素電極７１０の両端にはバンク７１２が形成され、画素電極７１０上にはＥＬ層７１３およびＥＬ素子の陰極７１４が形成される。
【０１５９】
陰極７１４は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１４およびパッシベーション膜５６７で覆われている。
【０１６０】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材９０７が充填されている。なお、第１シール材９０２、封止材９０７としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材９０７の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０１６１】
ＥＬ素子を覆うようにして設けられた封止材９０７はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１６２】
また、封止材９０７を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０１６３】
以上のような構造でＥＬ素子を封止材９０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。
【０１６４】
また、本実施例は実施例１乃至７と自由に組み合わせることが可能である。
【０１６５】
[実施例８]
本発明を適用して、様々な電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型発光装置、アクティブマトリクス型ＥＣ表示装置）を作製することができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１６６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１７、図１８及び図１９に示す。
【０１６７】
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１６８】
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１６９】
図１７（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１７０】
図１７（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１７１】
図１７（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行なうことができる。本発明は表示部２４０２に適用することができる。
【０１７２】
図１７（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１７３】
図１８（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１７４】
図１８（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１７５】
なお、図１８（Ｃ）は、図１８（Ａ）及び図１８（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１８（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７６】
また、図１８（Ｄ）は、図１８（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１８（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１７７】
ただし、図１８に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及び発光装置での適用例は図示していない。
【０１７８】
図１９（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１７９】
図１９（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１８０】
図１９（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１８１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせからなる構成を用いても実現することができる。
【０１８２】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）従来のＴＦＴの作製プロセスに適合した、簡単な方法である。
（ｂ）工程時間の短縮を図ることができる。
（ｃ）不純物元素の添加量を減らすことができる。
（ｄ）不純物元素の添加による結晶の欠陥の回復が容易になる。
（ｅ）被ゲッタリング領域のサイズが拡大でき、面積効率が向上するため、設計の自由度が向上する。
（ｆ）以上の利点を満たした上で、ゲッタリング能力を向上させ、電気的特性の優れたＴＦＴを作製できる方法である。
【図面の簡単な説明】
【図１】 イオン添加時の電流密度と温度の関係を示す図。
【図２】 ゲッタリング後の光学顕微鏡による半導体膜の表面観察を示す図。
【図３】 ゲッタリング後の光学顕微鏡による半導体膜の表面観察を示す図およびその模式図。
【図４】 電流密度とエッチピットの関係を示す図。
【図５】 （Ａ）イオン添加後の電流密度とラマンスペクトルの関係を示す図。
（Ｂ）加熱処理後の電流密度とラマンスペクトルの関係を示す図。
【図６】 画素ＴＦＴの構成の一例を示す断面図および上面図。
【図７】 本発明が開示するゲッタリング技術を説明するための図。
【図８】 本発明が開示するゲッタリング技術を説明するための図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１３】 画素ＴＦＴの構成を示す上面図。
【図１４】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図１５】 発光装置の駆動回路及び画素部の断面構造図。
【図１６】 （Ａ）発光装置の上面図。
（Ｂ）発光装置の駆動回路及び画素部の断面構造図。
【図１７】 半導体装置の一例を示す図。
【図１８】 半導体装置の一例を示す図。
【図１９】 半導体装置の一例を示す図。
Claims (7)
- ガラス基板上に形成された半導体膜に金属元素を添加し、
前記半導体膜を結晶化し、
前記基板の温度が２００℃以下になるように、結晶化した前記半導体膜のソース領域及びドレイン領域中に少なくとも２回に分けて選択的に１５族に属する不純物元素を添加して不純物領域を形成し、
加熱処理により前記不純物領域に前記半導体膜のチャネル形成領域の前記金属元素を移動させることを特徴とする半導体装置の作製方法。 - ガラス基板上に形成された半導体膜に金属元素を添加し、
前記半導体膜を結晶化し、
前記基板の温度が２００℃以下になるように、結晶化した前記半導体膜のソース領域及びドレイン領域中に低電流密度で選択的に１５族に属する不純物元素を添加して不純物領域を形成し、
加熱処理により前記不純物領域に前記半導体膜のチャネル形成領域の前記金属元素を移動させることを特徴とする半導体装置の作製方法。 - 請求項２において、
前記低電流密度とは、１μＡ／ｃｍ２であることを特徴とする半導体装置の作製方法。 - 請求項１乃至３のいずれか一項において、
前記金属元素は、ニッケル、パラジウム、及び鉛のいずれかの元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至４のいずれか一項において、
前記不純物元素は、ｎ型を付与する元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一項において、
前記半導体装置は、液晶表示装置または発光装置であることを特徴とする半導体装置の作製方法。 - 請求項１乃至５のいずれか一項において、
前記半導体装置は、携帯電話、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、パーソナルコンピュータ、ＤＶＤプレイヤー、電子書籍、または携帯型情報端末であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308486A JP4677546B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000308486A JP4677546B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002118265A JP2002118265A (ja) | 2002-04-19 |
| JP2002118265A5 JP2002118265A5 (ja) | 2007-11-22 |
| JP4677546B2 true JP4677546B2 (ja) | 2011-04-27 |
Family
ID=18788787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000308486A Expired - Fee Related JP4677546B2 (ja) | 2000-10-06 | 2000-10-06 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4677546B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133594A (ja) * | 1998-08-18 | 2000-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2592966B2 (ja) * | 1988-10-31 | 1997-03-19 | シャープ株式会社 | イオン注入方法及びその装置 |
| JP2718757B2 (ja) * | 1989-05-16 | 1998-02-25 | 株式会社東芝 | Ｍｏｓ型半導体装置及びその製造方法 |
| JP2993080B2 (ja) * | 1990-09-11 | 1999-12-20 | セイコーエプソン株式会社 | 相補型薄膜トランジスタの製造方法 |
| JP3539821B2 (ja) * | 1995-03-27 | 2004-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2000
- 2000-10-06 JP JP2000308486A patent/JP4677546B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133594A (ja) * | 1998-08-18 | 2000-05-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002118265A (ja) | 2002-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5542261B2 (ja) | 半導体装置の作製方法 | |
| JP5078205B2 (ja) | レーザ照射装置 | |
| US7459354B2 (en) | Method for manufacturing a semiconductor device including top gate thin film transistor and method for manufacturing an active matrix device including top gate thin film transistor | |
| US7501653B2 (en) | Method of manufacturing semiconductor device having a circuit including thin film transistors | |
| JP4869509B2 (ja) | 半導体装置の作製方法 | |
| KR20020053760A (ko) | 레이저 어닐 방법 및 반도체장치 제작방법 | |
| JP2003152086A (ja) | 半導体装置 | |
| KR100871449B1 (ko) | 반도체장치 제작방법 | |
| JP4845309B2 (ja) | レーザアニール方法及び半導体装置の作製方法 | |
| JP5046439B2 (ja) | 半導体装置の作製方法 | |
| JP4827305B2 (ja) | 半導体装置の作製方法 | |
| JP5292453B2 (ja) | 半導体装置の作製方法 | |
| JP4748873B2 (ja) | 半導体装置の作製方法 | |
| JP4986351B2 (ja) | 半導体装置 | |
| JP5520911B2 (ja) | 半導体装置の作製方法 | |
| JP4677546B2 (ja) | 半導体装置の作製方法 | |
| JP4968996B2 (ja) | 半導体装置の作製方法 | |
| JP4255639B2 (ja) | 半導体装置の作製方法 | |
| JP4641598B2 (ja) | 半導体装置の作製方法 | |
| JP4968982B2 (ja) | 半導体装置の作製方法 | |
| JP2002261007A (ja) | 半導体装置の作製方法 | |
| JP2012142571A (ja) | 半導体装置 | |
| JP2002329668A (ja) | 半導体装置の作製方法 | |
| JP4926321B2 (ja) | 半導体装置の作製方法 | |
| JP2002261008A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110105 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |