JP2002329668A

JP2002329668A - 半導体装置の作製方法

Info

Publication number: JP2002329668A
Application number: JP2002048755A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Toru Mitsuki; 亨三津木; Yoshie Takano; 圭恵高野
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2001-02-23
Filing date: 2002-02-25
Publication date: 2002-11-15

Abstract

(57)【要約】【課題】半導体膜の結晶化法として、レーザ光の照射
により行う方法が挙げられる。しかしながら、半導体膜
にレーザ光を照射すると、半導体膜が瞬間的に溶融され
て局所的に膨張したり、基板と半導体膜との温度勾配が
急峻であるため前記半導体膜に歪みが生じ、得られる結
晶質半導体膜の膜質を低下させてしまう場合がある。【解決手段】本発明は、半導体膜に対してレーザ光によ
る結晶化を行った後に、加熱処理により前記半導体膜を
加熱することで、前記半導体膜の歪みを低減することを
特徴とする。レーザ光による照射が局所的に加熱するの
に対し、加熱処理は基板および半導体膜を全体的に加熱
するため、半導体膜に形成された歪みが低減され、該半
導体膜の物性を向上することを可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はレーザビームを用い
た半導体膜のアニール（以下、レーザアニールという）
を工程に含んで作製された半導体装置の作製方法に関す
る。なお、ここでいう半導体装置には、液晶表示装置や
発光装置等の電気光学装置及び該電気光学装置を部品と
して含む電子機器も含まれるものとする。

【０００２】

【従来の技術】近年、ガラス等の絶縁基板上に形成され
た半導体膜に対し、レーザアニールを施して、結晶化さ
せたり、結晶性を向上させる技術が広く研究されてい
る。上記半導体膜には珪素がよく用いられる。本明細書
中では、半導体膜をレーザ光で結晶化し、結晶質半導体
膜を得る手段をレーザ結晶化という。なお、本明細書中
において、結晶質半導体膜とは、結晶化領域が存在する
半導体膜のことを指す。

【０００３】ガラス基板は、従来よく使用されてきた合
成石英ガラス基板と比較し、安価で加工性に富んでお
り、大面積基板を容易に作製できる利点を持っている。
これが上記研究の行われる理由である。また、結晶化に
好んでレーザが使用されるのは、ガラス基板の融点が低
いからである。レーザは基板の温度を余り上昇させず
に、半導体膜に高いエネルギーを与えることが出来る。
また、電熱炉を用いた加熱手段に比べて格段にスループ
ットが高い。

【０００４】レーザアニールを施して形成された結晶質
半導体膜は、高い移動度を有するため、この結晶質半導
体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成し、例
えば、１枚のガラス基板上に、画素駆動用と駆動回路用
のＴＦＴを作製する、モノリシック型の液晶電気光学装
置等に盛んに利用されている。

【０００５】また、出力の大きい、エキシマレーザ等の
パルスレーザ光を、照射面において、数ｃｍ角の四角い
スポットや、長さ１０ｃｍ以上の線状となるように光学
系にて加工し、レーザ光を走査させて(あるいはレーザ
光の照射位置を被照射面に対し相対的に移動させて)、
レーザアニールを行なう方法が生産性が高く工業的に優
れているため、好んで使用されている。

【０００６】特に、線状ビームを用いると、前後左右の
走査が必要なスポット状のレーザ光を用いた場合とは異
なり、線状ビームの長尺方向に直角な方向だけの走査で
被照射面全体にレーザ照射を行なうことが出来るため、
生産性が高い。長尺方向に直角な方向に走査するのは、
それが最も効率の良い走査方向であるからである。この
高い生産性により、現在レーザアニール法にはパルス発
振エキシマレーザ光を適当な光学系で加工した線状ビー
ムを使用することが、ＴＦＴを用いる液晶表示装置の製
造技術の主流になりつつある。

【０００７】

【発明が解決しようとする課題】しかしながら、レーザ
光の照射による結晶化法は、得られる結晶質半導体膜の
膜質を低下させてしまう場合がある。すなわち、半導体
膜にレーザ光を照射すると、半導体膜が瞬間的に溶融さ
れて、局所的に膨張し、この膨張によって生じる内部応
力を緩和するために、結晶質半導体膜に歪みが生じる。

【０００８】また、レーザ光の照射による結晶化法は、
基板の温度を余り上昇させずに、半導体膜に高いエネル
ギーを与えることができる。そのため、基板と半導体膜
とに急峻な温度勾配が生じ、前記半導体膜は引っ張り応
力により歪んでしまう。

【０００９】絶縁ゲート型の半導体装置において、半導
体膜に歪みが存在すると、前記歪みに起因するポテンシ
ャル障壁やトラップ順位が形成されるため、活性層とゲ
ート絶縁膜との界面準位を高くしてしまう。そのため、
しきい値、Ｓ値、電界効果移動度などの電気的特性に悪
影響を及ぼす。また、半導体膜に歪みがあると、電界が
均一にかからず、半導体装置の動作不良の原因となる。
加えて、半導体膜表面の歪みは、スパッタ法やＣＶＤ法
により堆積されるゲート絶縁膜などの絶縁膜の平坦性を
損なうものであり、絶縁不良等の信頼性を低下させる。
また、ＴＦＴの電界効果移動度を決める要素のひとつと
して、表面散乱効果があげられる。ＴＦＴの活性層とゲ
ート絶縁膜との界面の平坦性が電界効果移動度に大きな
影響を与え、界面が平坦であるほど散乱の影響を受けず
高い電界効果移動度が得られる。このように、結晶質半
導体膜の歪みがＴＦＴの特性全てに影響を与え、歩留ま
りまで変わってしまう。

【００１０】本発明は、歪みの少ない半導体膜を形成す
ることにより、該半導体膜を用いて作製されるＴＦＴに
おいて、しきい値、Ｓ値、電界効果移動度などの電気的
特性を良好なものとし、このようなＴＦＴを用いて作製
される半導体装置の作製方法を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】本発明は、半導体膜に対
してレーザ光による結晶化を行なった後に、加熱処理に
より前記半導体膜を加熱することで、該半導体膜に形成
されている歪みを低減することを特徴とする。レーザ光
による照射が局所的に加熱するのに対し、加熱処理は基
板および半導体膜を全体的に加熱するため、半導体膜に
形成された歪みが緩和され、該半導体膜の物性を向上さ
せることを可能とする。

【００１２】本発明の作製方法は、絶縁表面上に形成さ
れた非晶質半導体膜にレーザ光を照射して結晶質半導体
膜を形成し、加熱処理を行なって、前記レーザ光の照射
により前記結晶質半導体膜に形成された歪みを低減し、
前記加熱処理後の前記結晶質半導体膜にエッチングを行
なって島状の結晶質半導体膜を形成することを特徴とし
ている。

【００１３】また、本発明の他の作製方法は絶縁表面上
に形成された非晶質半導体膜にレーザ光を照射して結晶
質半導体膜を形成し、前記結晶質半導体膜にエッチング
を行なって、島状の結晶質半導体膜を形成し、加熱処理
を行なって、前記レーザ光の照射により前記島状の結晶
質半導体膜に形成された歪みを低減することを特徴とし
ている。

【００１４】上記各作製方法において、前記レーザ光を
発振するためのレーザとして、パルス発振型または連続
発光型のガスレーザ、固体レーザ、金属レーザなどを用
いることができる。前記固体レーザとしては連続発振ま
たはパルス発振のＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬ
Ｆレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビーレ
ーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレ
ーザ等があり、前記気体レーザとしては連続発振または
パルス発振のエキシマレーザ、Ａｒレーザ、Ｋｒレー
ザ、ＣＯ₂レーザ等があり、前記金属レーザとしてはヘ
リウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ
が挙げられる。また、前記レーザ光は高調波に変換され
ていてもよい。

【００１５】また、上記各作製方法において、前記加熱
処理は、ファーネスアニール炉を用いた熱アニール法ま
たはＲＴＡ法であることを特徴としている。

【００１６】前記ＲＴＡ法は、ランプを用いて基板を急
速に加熱し、短時間で熱処理を行う方法である。本明細
書中では、ランプから射出される光をランプ光と呼ぶ。
前記ランプ光は、基板の上側から、基板の下側からもし
くは基板の下側および上側から照射されるものとする。
そして、前記ランプ光は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークラ
ンプ、高圧ナトリウムランプ、または高圧水銀ランプか
ら射出された光であるとする。また前記基板として、ガ
ラス基板、石英基板やプラスチック基板、可撓性基板、
シリコン基板、金属基板またはステンレス基板の表面に
絶縁膜を形成したものなどを用いることができる。前記
ガラス基板として、バリウムホウケイ酸ガラス、または
アルミノホウケイ酸ガラスなどのガラスからなる基板が
挙げられる。また、可撓性基板とは、ＰＥＴ、ＰＥＳ、
ＰＥＮ、アクリルなどからなるフィルム状の基板のこと
であり、可撓性基板を用いて半導体装置を作製すれば、
軽量化が見込まれる。可撓性基板の表面、または表面お
よび裏面にアルミ膜（ＡｌＯＮ、ＡｌＮ、ＡｌＯな
ど）、炭素膜（ＤＬＣ（ダイヤモンドライクカーボン）
など）、ＳｉＮなどのバリア層を単層または多層にして
形成すれば、耐久性などが向上するので望ましい。

【００１７】また、前記ＲＴＡ法の昇温または降温レー
トは、３０〜３００℃／分の範囲であることが望まし
い。ＲＴＡ法を用いて瞬間的に昇温または降温すること
も出来るが、レーザ光を照射することにより形成された
歪みは主として瞬間的な昇温または降温によるものであ
る。そのため、レーザ光の照射と同様な瞬間的な昇温ま
たは降温とすれば、半導体膜の歪みを助長する処理とな
る可能性も有り、このような歪みを低減するためには、
レーザ光の照射よりも緩やかな昇温または高温による加
熱処理が望ましい。

【００１８】また、上記各作製方法において、前記加熱
処理の加熱温度は、５００度以上であることが望まし
い。ここで、５００度以上とするのは、半導体膜の結晶
化における温度と同程度以上とするためである。このよ
うにすることで、半導体膜の歪みの低減を行なうことが
できる。また、５００度以上に加熱する前に、４００度
程度に予備的な加熱を行っておいてもよい。予備的な加
熱における温度は加熱装置の搬送系が耐え得る温度以下
とする。

【００１９】また、上記各作製方法において、前記加熱
処理の加熱時間は、３０分以内であることが望ましい。
長時間の加熱処理は、基板や半導体膜の歪みを助長する
可能性があるためである。また、半導体膜にパターニン
グを行って島状半導体膜を形成してから加熱処理を行っ
た場合、前記島状半導体膜が収縮し歪みが悪化する可能
性があるためである。

【００２０】なお、前記加熱処理において、加熱温度を
５００度以上とし、３０分以内で行うことが最も望まし
い。また、ＲＴＡ法により加熱処理を行うのであれば、
前記ＲＴＡ法の昇温または降温レートは、３０〜３００
℃／分の範囲とし、加熱温度を５００度以上とし、３０
分以内で行うことが最も望ましい。

【００２１】また、本発明の他の作製方法は、絶縁表面
上に形成された非晶質半導体膜に第１の加熱処理を行な
って第１の結晶質半導体膜を形成し、前記第１の結晶質
半導体膜にレーザ光を照射して第２の結晶質半導体膜を
形成し、第２の加熱処理を行なって、前記レーザ光の照
射により前記第２の結晶質半導体膜に形成された歪みを
低減し、前記第２の加熱処理後の前記第２の結晶質半導
体膜にエッチングを行なって島状の第２の結晶質半導体
膜を形成することを特徴としている。

【００２２】また、本発明の他の作製方法は、絶縁表面
上に形成された非晶質半導体膜に第１の加熱処理を行な
って第１の結晶質半導体膜を形成し、前記第１の結晶質
半導体膜にレーザ光を照射して第２の結晶質半導体膜を
形成し、前記第２の結晶質半導体膜にエッチングを行な
って島状の第２の結晶質半導体膜を形成し、第２の加熱
処理を行なって、前記レーザ光の照射により前記島状の
第２の結晶質半導体膜に形成された歪みを低減すること
を特徴としている。

【００２３】上記各作製方法において、前記第１の加熱
処理または前記第２の加熱処理は、ファーネスアニール
炉を用いた熱アニール法またはランプ光の照射であるこ
とを特徴としている。

【００２４】前記ランプ光は、基板の上側から、基板の
下側からもしくは基板の下側および上側から照射される
ものとする。そして、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークラン
プ、高圧ナトリウムランプ、または高圧水銀ランプから
射出された光であるとする。また前記基板として、ガラ
ス基板、石英基板やプラスチック基板、可撓性基板、シ
リコン基板、金属基板またはステンレス基板の表面に絶
縁膜を形成したものなどを用いることができる。前記ガ
ラス基板として、バリウムホウケイ酸ガラス、またはア
ルミノホウケイ酸ガラスなどのガラスからなる基板が挙
げられる。また、可撓性基板とは、ＰＥＴ、ＰＥＳ、Ｐ
ＥＮ、アクリルなどからなるフィルム状の基板のことで
あり、可撓性基板を用いて半導体装置を作製すれば、軽
量化が見込まれる。可撓性基板の表面、または表面およ
び裏面にアルミ膜（ＡｌＯＮ、ＡｌＮ、ＡｌＯなど）、
炭素膜（ＤＬＣ（ダイヤモンドライクカーボン）な
ど）、ＳｉＮなどのバリア層を単層または多層にして形
成すれば、耐久性などが向上するので望ましい。

【００２５】また、前記ＲＴＡ法の昇温または降温レー
トは、３０〜３００℃／分の範囲であることが望まし
い。

【００２６】また、上記各作製方法において、前記レー
ザ光を発振するためのレーザとして、パルス発振型また
は連続発光型のガスレーザ、固体レーザ、金属レーザな
どを用いることができる。また、前記レーザ光は高調波
に変換されていてもよい。

【００２７】また、上記各作製方法において、前記第２
の加熱処理の加熱温度は、５００度以上であることが望
ましい。

【００２８】また、上記各作製方法において、前記第２
の加熱処理の加熱時間は、３０分以内であることが望ま
しい。

【００２９】このように本発明は、従来のＴＦＴの作製
プロセスに適合した簡単な構成であるので、新たな装置
を用意する必要がなく、コストの増加を伴うものではな
い。そして、半導体膜の物性は向上し、その表面は平坦
化されるため、前記半導体膜上に形成されるゲート絶縁
膜の被膜性を十分なものとし、かつ、該ゲート絶縁膜の
平坦性を保つことができる。そのため、電界や表面散乱
が局所的に集中することを防ぐため、高移動度を有する
ＴＦＴの形成が可能となる。このようなＴＦＴを用いて
半導体装置を作製すれば、動作特性および信頼性の向上
を実現することができる。

【００３０】

【発明の実施形態】本発明の実施形態について図１を用
いて説明する。

【００３１】まず、基板１０上に下地絶縁膜１１を形成
する。基板１０としては、透光性を有するガラス基板や
石英基板やプラスチック基板、可撓性基板などを用い
る。また、下地絶縁膜１１としては、酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜を形成する。
ここでは下地絶縁膜１１として単層構造を用いた例を示
したが、前記絶縁膜を２層以上積層させた構造としても
良い。なお、下地絶縁膜を形成しなくてもよい。

【００３２】次いで、下地絶縁膜１１上に半導体膜１２
を形成する。半導体膜１２は、非晶質構造を有する半導
体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、または
プラズマＣＶＤ法等）により成膜する。この半導体膜１
２の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎ
ｍ）の厚さで形成する。半導体膜の材料に限定はない
が、好ましくは珪素または珪素ゲルマニウム（ＳｉＧ
ｅ）合金などで形成すると良い。

【００３３】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。もちろん、他の公知の結晶化処理
（熱結晶化法等）を行なったのちにレーザ結晶化法を行
なってもよい。レーザ結晶化により結晶質半導体膜には
歪み１３が形成される。なお、レーザ結晶化を行なう前
に、半導体膜が含有する水素を放出させておくことが好
ましく、４００〜５００℃で１時間程度の熱処理を行な
い含有する水素量を前記半導体膜に含まれる全原子数の
５％以下にしてから結晶化させると膜表面の荒れを防ぐ
ことができるので良い。一般に、スパッタ法やＬＰＣＶ
Ｄ法により非晶質半導体膜を形成すると、プラズマＣＶ
Ｄ法により形成された非晶質半導体膜より含有する水素
濃度が低い。また、プラズマＣＶＤ法によって形成され
た非晶質半導体膜でも、温度４００度以上で形成されれ
ば、水素濃度が低い。また、熱結晶化法を行なう場合
は、温度６００度以上で加熱処理するのが望ましい。

【００３４】レーザ結晶化法は、パルス発振型または連
続発光型のガスレーザ、固体レーザ、金属レーザなどを
用いることができる。前記固体レーザとしては連続発振
またはパルス発振のＹＡＧレーザ、ＹＶＯ₄レーザ、Ｙ
ＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイア
レーザ等があり、前記気体レーザとしては連続発振また
はパルス発振のエキシマレーザ、Ａｒレーザ、Ｋｒレー
ザ、ＣＯ₂レーザ等があり、前記金属レーザとしてはヘ
リウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ
が挙げられる。これらのレーザを用いる場合には、レー
ザ発振器から放射されたレーザビームを光学系で線状に
集光し半導体膜に照射する方法を用いると良い。結晶化
の条件は実施者が適宣選択するものであるが、エキシマ
レーザを用いる場合はパルス発振周波数３００Ｈｚと
し、レーザーエネルギー密度を１００〜８００mJ/cm
²(代表的には２００〜７００mJ/cm²)とする。また、Ｙ
ＡＧレーザを用いる場合にはその第２高調波を用いパル
ス発振周波数１〜３００Ｈｚとし、レーザーエネルギー
密度を３００〜１０００mJ/cm²(代表的には３５０〜８
００mJ/cm²)とすると良い。そして幅１００〜１０００
μｍ、例えば４００μｍで線状に集光したレーザビーム
を基板全面に渡って照射する。この時、線状ビームの重
ね合わせ率（オーバーラップ率）を５０〜９８％として
行ってもよい。また連続発振のレーザを用いる場合に
は、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程
度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要であ
る。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレ
ーザ光に対して相対的にステージを動かして照射し、結
晶質半導体膜を形成する。

【００３５】また、レーザ結晶化法は、大気中、窒素な
どの不活性ガスの雰囲気中、減圧雰囲気等にて行うこと
ができる。

【００３６】続いて、ファーネスアニール炉を用いた熱
アニールやＲＴＡ法による加熱処理を行なう。ファーネ
スアニール炉を用いた熱アニールとしては、５００℃以
上、好ましくは５５０〜５７５℃の範囲で、１〜３０分
行なえばよい。ＲＴＡ法としては、例えば、窒素雰囲気
中にて、基板の下側に１１本および上側に１０本設置さ
れたハロゲンランプ（赤外光）１５を点灯させて行な
う。ＲＴＡ法は、瞬間的に昇温することも出来るが、３
０〜３００℃／分の昇温または降温レートで温度調節し
てもよい。ハロゲンランプが供給する熱（シリコンウエ
ハに埋め込まれた熱電対で測定）は７００〜１３００℃
であるが、最適な加熱処理の条件は用いる基板や半導体
膜の状態等によって異なるので、実施者が適宜決定すれ
ばよい。また、この加熱処理を行う前に予備的な加熱処
理を行っておいてもよい。

【００３７】なお、本実施形態では、窒素雰囲気とした
が、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａ
ｒ）といった不活性気体でもよい。また、光源としてハ
ロゲンランプを用いているが、その他、キセノンランプ
のように、紫外光ランプを光源として用いるのも好まし
い。

【００３８】このような加熱処理を経た半導体膜の歪み
は、レーザ結晶化後に比べて低減されている。そして、
パターニングを行なって、所望の形状の半導体層１６を
形成し、前記半導体層を用いてＴＦＴを作製すれば、そ
の電気的特性は良好なものとなる。

【００３９】以上の構成でなる本発明について、以下に
示す実施例により、さらに詳細な説明を行なうこととす
る。

【００４０】

【実施例】［実施例１］本発明の実施例について図１を
用いて説明する。

【００４１】まず、基板１０上に下地絶縁膜１１を形成
する。基板１０としては、透光性を有するガラス基板や
石英基板を用いる。また、下地絶縁膜１１としては、酸
化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁
膜を形成する。ここでは下地膜１１として単層構造を用
いた例を示したが、前記絶縁膜の２層以上積層させた構
造を用いても良い。なお、下地絶縁膜を形成しなくても
よい。本実施例では、ガラス基板を用い、前記ガラス基
板上に、プラズマＣＶＤ法により、膜厚１５０ｎｍの酸
化窒化珪素膜を形成する。

【００４２】次いで、下地絶縁膜上に半導体膜１２を形
成する。半導体膜１２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により成膜する。この半導体膜１２の
厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の
厚さで形成する。半導体膜の材料に限定はないが、好ま
しくは珪素または珪素ゲルマニウム（ＳｉＧｅ）合金な
どで形成すると良い。本実施例では、プラズマＣＶＤ法
により、膜厚５５ｎｍの非晶質珪素膜を形成する。

【００４３】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。もちろん、他の公知の結晶化処理
（熱結晶化法等）を行なったのちにレーザ結晶化法を行
なってもよい。本実施例では、エキシマレーザを照射面
における形状が線状になるよう光学系により成形して照
射する。これにより半導体膜の結晶性の向上が行なわれ
たが、レーザ光の照射により半導体膜には歪み１３が生
じる。

【００４４】続いて、ファーネスアニール炉を用いた熱
アニール法やＲＴＡ法による加熱処理を行なう。加熱処
理は、例えば、窒素雰囲気中にて、基板の下側に１１本
および上側に１０本設置されたハロゲンランプ（赤外
光）１５を点灯させて行なう。ハロゲンランプが供給す
る熱（シリコンウエハに埋め込まれた熱電対で測定）は
７００〜１３００℃であるが、最適な加熱処理の条件は
用いる基板や半導体膜の状態等によって異なるので、実
施者が適宜決定すればよい。本実施例では、ＲＴＡ法を
適用し、窒素雰囲気中にて、温度７００℃で、４分間の
加熱処理を行なう。

【００４５】このような加熱処理を経た半導体膜の歪み
は、レーザ結晶化後に比べて低減されている。そして、
パターニングを行なって、所望の形状の半導体層１６を
形成し、前記半導体層を用いてＴＦＴを作製すれば、そ
の電気的特性は良好なものとなる。具体的には、活性層
とゲート絶縁膜との界面準位が良好なものとなるので、
しきい値、Ｓ値、電界効果移動度などの電気的特性が向
上する。また、半導体膜が平坦化されることにより、ス
パッタ法やＣＶＤ法によって堆積される絶縁膜の平坦性
をも良好なものとし、絶縁不良等の発生を防止すること
ができる上、前記半導体層に電界を均一に掛けることが
可能とする。そして、このようなＴＦＴを用いて作製さ
れる半導体装置の動作特性や信頼性をも向上し得る。

【００４６】［実施例２］本実施例では、実施例１とは
異なる作製工程を経て、半導体膜の歪みを低減する方法
について図２を用いて説明する。

【００４７】まず、実施例１にしたがって、図１（Ａ）
の状態を作製する。なお、図１（Ａ）と図２（Ａ）は同
じ状態を示し、対応する箇所には同じ符号を用いてい
る。

【００４８】続いて、レーザ結晶化法を行なって結晶質
半導体膜を形成する。もちろん、他の公知の結晶化処理
（熱結晶化法等）を行なったのちにレーザ結晶化法を行
なってもよい。本実施例では、ＹＡＧレーザ第２高調波
を照射面における形状が線状になるよう光学系により成
形して照射する。これにより半導体膜の結晶性の向上が
行なわれたが、レーザ光の照射により半導体膜には歪み
１３が生じる。

【００４９】そして、パターニングを行なって、半導体
層１７を形成する。

【００５０】続いて、ファーネスアニール炉を用いた熱
アニール法やＲＴＡ法による加熱処理を行なう。加熱処
理は、５００度以上が望ましい。本実施例では、ファー
ネスアニール炉を用いた熱アニール法を適用し、窒素雰
囲気中にて、温度５５０℃で、３０分間の加熱処理を行
なう。

【００５１】このような加熱処理を経た半導体層の歪み
は、レーザ結晶化後に比べて低減されており、前記半導
体層を用いてＴＦＴを作製すれば、その電気的特性は良
好なものとなる。具体的には、活性層とゲート絶縁膜と
の界面準位が良好なものとなるので、しきい値、Ｓ値、
電界効果移動度などの電気的特性が向上する。また、半
導体膜が平坦化されることにより、スパッタ法やＣＶＤ
法によって堆積される絶縁膜の平坦性をも良好なものと
し、絶縁不良等の発生を防止することができる上、前記
半導体層に電界を均一に掛けることが可能とする。そし
て、このようなＴＦＴを用いて作製される半導体装置の
動作特性や信頼性をも向上し得る。

【００５２】［実施例３］本実施例では、実施例１およ
び実施例２とは異なる作製工程を経て、加熱処理により
半導体膜の歪みを低減する方法について図３を用いて説
明する。

【００５３】まず、実施例１にしたがって、図１（Ａ）
の状態まで形成する。なお、図１（Ａ）と図３（Ａ）は
同じ状態を示し、対応する箇所には同じ符号を用いてい
る。

【００５４】次に、第１の加熱処理を行なって半導体膜
の結晶化を行なう。ここでは、加熱処理としてＲＴＡ法
を用いる。ＲＴＡ法は、例えば、窒素雰囲気中にて、基
板の下側に１１本および上側に１０本設置されたハロゲ
ンランプ（赤外光）１５を１〜６０秒（好ましくは３０
〜６０秒）、１〜１０回（好ましくは、２〜６回）点灯
させて行なう。ハロゲンランプが供給する熱（シリコン
ウエハに埋め込まれた熱電対で測定）は７００〜１３０
０℃であるが、最適な加熱処理の条件は半導体膜の状態
等によって異なるので、実施者が適宜決定すればよい。
本実施例では、窒素雰囲気中にて、温度７５０℃、５分
間の加熱処理を行なった。（図３（Ｂ））

【００５５】続いて、レーザ結晶化法を行なって半導体
膜を結晶化する。本実施例では、エキシマレーザを照射
面における形状が線状になるよう光学系により成形して
照射した。これにより半導体膜の結晶性の向上が行なわ
れたが、レーザ光の照射により半導体膜には歪み１３が
生じる。（図３（Ｃ））

【００５６】ここで、パターニングを行なって、所望の
形状の半導体層を形成してもよい。

【００５７】そして、第２の加熱処理を行なう。加熱処
理は、ファーネスアニール炉を用いた熱アニール法やＲ
ＴＡ法を適用すればよい。本実施例では、ファーネスア
ニール炉を用いた熱アニール法により窒素雰囲気中に
て、温度５７５℃、３０分間の加熱処理を行なった。
（図３（Ｄ））

【００５８】このような加熱処理を経た半導体膜の歪み
は、レーザ結晶化後に比べて低減されている。そして、
パターニングを行なって、所望の形状の半導体層１９を
形成し、前記半導体層を用いてＴＦＴを作製すれば、そ
の電気的特性は良好なものとなる。具体的には、活性層
とゲート絶縁膜との界面準位が良好なものとなるので、
しきい値、Ｓ値、電界効果移動度などの電気的特性が向
上する。また、半導体膜が平坦化されることにより、ス
パッタ法やＣＶＤ法によって堆積される絶縁膜の平坦性
をも良好なものとし、絶縁不良等の発生を防止すること
ができる上、前記半導体層に電界を均一に掛けることが
可能とする。そして、このようなＴＦＴを用いて作製さ
れる半導体装置の動作特性や信頼性をも向上し得る。

【００５９】［実施例４］本実施例では、実施例１乃至
３とは異なる作製工程を経て、加熱処理により半導体膜
の歪みを低減する方法について図４を用いて説明する。

【００６０】まず、基板１０として、透光性を有するガ
ラス基板、石英基板を用いる。本実施例では基板１０と
してガラス基板を用いる。

【００６１】導電膜を形成し、エッチングを行なって所
望の形状の導電膜２１を形成する。導電膜の材料に特に
限定はないが、耐熱性を有するものを用い、Ｔａ、Ｗ、
Ｔｉ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、また
は前記元素を主成分とする合金材料若しくは化合物材料
で形成してもよい。また、リン等の不純物元素をドーピ
ングした結晶質珪素膜に代表される半導体膜を用いても
よい。また、ＡｇＰｄＣｕ合金を用いてもよい。もちろ
ん、導電膜は単層ではなく、積層としてもよい。本実施
例では、膜厚４００ｎｍのＷ膜からなる導電膜３０６を
形成する。

【００６２】そして、絶縁膜２２としては、酸化珪素
膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜を形
成する。本実施例では、プラズマＣＶＤ法により膜厚１
５０ｎｍの酸化珪素膜を形成する。

【００６３】絶縁膜上に半導体膜２３を形成する。半導
体膜２３は、非晶質構造を有する半導体膜を公知の手段
（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法
等）により成膜する。この半導体膜２３の厚さは２５〜
８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成す
る。半導体膜の材料に限定はないが、好ましくは珪素ま
たは珪素ゲルマニウム（ＳｉＧｅ）合金などで形成する
と良い。本実施例では、プラズマＣＶＤ法により、膜厚
５５ｎｍの非晶質珪素膜を形成する。（図４（Ａ））

【００６４】そして、レーザ結晶化法を行なって半導体
膜を結晶化する。もちろん、他の公知の結晶化処理（熱
結晶化法等）を行なったのちにレーザ結晶化法を行なっ
てもよい。本実施例では、ＹＡＧレーザの第２高調波を
照射面における形状が線状になるよう光学系により成形
して照射する。これにより半導体膜の結晶化が行なわれ
るが、前記半導体膜には歪み１３が生じる。（図４
（Ｂ））

【００６５】続いて、加熱処理を行なう。加熱処理はフ
ァーネスアニール炉を用いた熱アニール法やＲＴＡ法を
適用すればよい。ＲＴＡ法を適用するなら、例えば、窒
素雰囲気中にて、基板の下側に１１本および上側に１０
本設置されたハロゲンランプ（赤外光）１５を点灯させ
て行なう。ハロゲンランプが供給する熱（シリコンウエ
ハに埋め込まれた熱電対で測定）は７００〜１３００℃
であるが、最適な加熱処理の条件は半導体膜の状態等に
よって異なるので、実施者が適宜決定すればよい。本実
施例では、ＲＴＡ法を適用し、窒素雰囲気中にて、温度
７２５℃で５分間の加熱処理を行なう。（図４（Ｃ））

【００６６】このような加熱処理を経た半導体膜の歪み
は、レーザ結晶化後に比べて低減されている。そして、
パターニングを行なって、所望の形状の半導体層２４を
形成し、前記半導体層を用いてＴＦＴを作製すれば、そ
の電気的特性は良好なものとなる。具体的には、活性層
とゲート絶縁膜との界面準位が良好なものとなるので、
しきい値、Ｓ値、電界効果移動度などの電気的特性が向
上する。また、半導体膜が平坦化されることにより、ス
パッタ法やＣＶＤ法によって堆積される絶縁膜の平坦性
をも良好なものとし、絶縁不良等の発生を防止すること
ができる上、前記半導体層に電界を均一に掛けることが
可能とする。そして、このようなＴＦＴを用いて作製さ
れる半導体装置の動作特性や信頼性をも向上し得る。

【００６７】［実施例５］本実施例ではアクティブマト
リクス基板の作製方法について図５〜図９を用いて説明
する。なお、本明細書中では駆動回路と画素部を同一基
板上に形成された基板を、便宜上アクティブマトリクス
基板と呼ぶ。

【００６８】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板３２０を用いる。なお、基板
３２０としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００６９】次いで、基板３２０上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜３２１を形成する。本実施例では下地膜３２１として
２層構造を用いるが、前記絶縁膜の単層膜または２層以
上積層させた構造を用いても良い。下地膜３２１の一層
目としては、プラズマＣＶＤ法を用い、ＳｉＨ₄、Ｎ
Ｈ₃、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化珪
素膜３２１ａを１０〜２００nm（好ましくは５０〜１０
０nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒
化珪素膜３２１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、
Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜
３２１のニ層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、及びＮ₂Ｏを反応ガスとして成膜される酸化窒化
珪素膜３２１ｂを５０〜２００ｎｍ（好ましくは１００
〜１５０nm）の厚さに積層形成する。本実施例では、膜
厚１００ｎｍの酸化窒化珪素膜３２１ｂ（組成比Ｓｉ＝
３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成す
る。

【００７０】次いで、下地膜上に半導体膜３２２を形成
する。半導体膜３２２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により、２５〜８０ｎｍ（好ましくは
３０〜６０ｎｍ）の厚さで形成する。半導体膜の材料に
限定はないが、好ましくは珪素または珪素ゲルマニウム
（ＳｉＧｅ）合金などで形成すると良い。続いて、レー
ザ結晶化法を行なって、前記半導体膜を結晶化する。も
ちろん、他の公知の結晶化処理（熱結晶化法、ニッケル
などの触媒を用いた熱結晶化法等）を行なったのちに、
レーザ結晶化法を行なってもよい。本実施例では、レー
ザ結晶化法を適用する。

【００７１】レーザ結晶化法は、パルス発振型または連
続発光型のガスレーザ、固体レーザ、金属レーザなどを
用いることができる。前記固体レーザとしては連続発振
またはパルス発振のＹＡＧレーザ、ＹＶＯ₄レーザ、Ｙ
ＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイア
レーザ等があり、前記気体レーザとしては連続発振また
はパルス発振のエキシマレーザ、Ａｒレーザ、Ｋｒレー
ザ、ＣＯ₂レーザ等があり、前記金属レーザとしてはヘ
リウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ
が挙げられる。これらのレーザを用いる場合には、レー
ザ発振器から放射されたレーザビームを光学系で線状に
集光し半導体膜に照射する方法を用いると良い。結晶化
の条件は実施者が適宣選択するものであるが、エキシマ
レーザを用いる場合はパルス発振周波数３００Ｈｚと
し、レーザーエネルギー密度を１００〜８００mJ/cm
²(代表的には２００〜７００mJ/cm²)とする。また、Ｙ
ＡＧレーザを用いる場合にはその第２高調波を用いパル
ス発振周波数１〜３００Ｈｚとし、レーザーエネルギー
密度を３００〜１０００mJ/cm²(代表的には３５０〜８
００mJ/cm²)とすると良い。そして幅１００〜１０００
μｍ、例えば４００μｍで線状に集光したレーザビーム
を基板全面に渡って照射する。この時、線状ビームの重
ね合わせ率（オーバーラップ率）を５０〜９８％として
行ってもよい。また連続発振のレーザを用いる場合に
は、エネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程
度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要であ
る。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレ
ーザ光に対して相対的にステージを動かして照射し、結
晶質半導体膜を形成する。

【００７２】そして、得られた結晶質半導体膜を所望の
形状にパターニングして、半導体層４０２〜４０６を形
成する。

【００７３】続いて、レーザ光の照射によって形成され
た歪みを低減するために、加熱処理を行なう。本実施例
ではランプ光を照射する。例えば、窒素雰囲気中にて、
基板の下側に１１本および上側に１０本設置されたハロ
ゲンランプ（赤外光）１５を１〜６０秒（好ましくは３
０〜６０秒）、１〜１０回（好ましくは、２〜６回）点
灯させて行なう。ハロゲンランプが供給する熱（シリコ
ンウエハに埋め込まれた熱電対で測定）は７００〜１３
００℃であるが、最適な加熱処理の条件は半導体膜の状
態等によって異なるので、実施者が適宜決定すればよ
い。しかしながら、量産工程を考慮すると、７００〜７
５０℃程度で５分以内の加熱処理が望ましい。本実施例
では、７００℃の窒素雰囲気中に４分間曝す。

【００７４】半導体層４０２〜４０６を形成した後、Ｔ
ＦＴのしきい値を制御するために微量な不純物元素（ボ
ロンまたはリン）のドーピングを行なってもよい。

【００７５】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。もちろん、ゲート絶縁膜
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００７６】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ₂とを混合し、反応圧力４０Pa、基板温度３００〜
４００℃とし、高周波（１３．５６MHz）電力密度０．
５〜０．８W/cm²で放電させて形成することができる。
このようにして作製される酸化珪素膜は、その後４００
〜５００℃の熱アニールによりゲート絶縁膜として良好
な特性を得ることができる。

【００７７】次いで、図５（Ｃ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００７８】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした結晶質珪素
膜に代表される半導体膜を用いてもよい。また、ＡｇＰ
ｄＣｕ合金を用いてもよい。また、第１の導電膜をタン
タル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組
み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形
成し、第２の導電膜をＷ膜とする組み合わせ、第１の導
電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電
膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タン
タル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とす
る組み合わせとしてもよい。

【００７９】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行なう。
第１のエッチング処理では第１及び第２のエッチング条
件で行なう。本実施例では第１のエッチング条件とし
て、ＩＣＰ（Inductively Coupled Plasma：誘導結合型
プラズマ）エッチング法を用い、エッチング用ガスにＣ
Ｆ₄とＣｌ₂とＯ₂とを用い、それぞれのガス流量比を２
５：２５：１０（ｓｃｃｍ）とし、１Paの圧力でコイル
型の電極に５００WのＲＦ（13.56MHz）電力を投入して
プラズマを生成してエッチングを行った。ここでは、松
下電器産業（株）製のＩＣＰを用いたドライエッチング
装置（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側
（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力
を投入し、実質的に負の自己バイアス電圧を印加する。
この第１のエッチング条件によりＷ膜をエッチングして
第１の導電層の端部をテーパー形状とする。

【００８０】この後、レジストからなるマスク４１０〜
４１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０：３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００８１】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２２（第１の導
電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２
２ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２２で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００８２】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行なう。（図６（Ａ））ド
ーピング処理はイオンドープ法、若しくはイオン注入法
で行なえば良い。イオンドープ法の条件はドーズ量を１
×１０¹³〜５×１０¹⁵／ｃｍ ²とし、加速電圧を６０〜
１００ｋｅＶとして行なう。本実施例ではドーズ量を
１．５×１０¹⁵／ｃｍ²とし、加速電圧を８０ｋｅＶと
して行った。ｎ型を付与する不純物元素として１５族に
属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）
を用いるが、ここではリン（Ｐ）を用いた。この場合、
導電層４１７〜４２１がｎ型を付与する不純物元素に対
するマスクとなり、自己整合的に第１の高濃度不純物領
域３０６〜３１０が形成される。第１の高濃度不純物領
域３０６〜３１０には１×１０²⁰〜１×１０²¹／ｃｍ³
の濃度範囲でｎ型を付与する不純物元素を添加する。

【００８３】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行なう。ここでは、エッチ
ングガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的
にエッチングする。この時、第２のエッチング処理によ
り第２の導電層４２８ｂ〜４３３ｂを形成する。一方、
第１の導電層４１７ａ〜４２２ａは、ほとんどエッチン
グされず、第２の形状の導電層４２８〜４３３を形成す
る。

【００８４】次いで、レジストからなるマスクを除去せ
ずに、図６（Ｂ）に示すように、第２のドーピング処理
を行なう。この場合、第１のドーピング処理よりもドー
ズ量を下げて、７０〜１２０ｋｅＶの高い加速電圧で、
ｎ型を付与する不純物元素を導入する。本実施例ではド
ーズ量を１．５×１０¹⁴／ｃｍ²とし、加速電圧を９０
ｋｅＶとして行なった。第２のドーピング処理は第２の
導電層４２８ｂ〜４３３ｂをマスクとして用い、第１の
導電層４２８ａ〜４３３ａの下方における半導体層にも
不純物元素が導入され、新たに第２の高濃度不純物領域
４２３ａ〜４２７ａおよび低濃度不純物領域４２３ｂ〜
４２７ｂが形成される。

【００８５】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４３４ａおよび４
３４ｂを形成して、図６（Ｃ）に示すように、第３のエ
ッチング処理を行なう。エッチング用ガスにＳＦ₆およ
びＣｌ₂とを用い、ガス流量比を５０：１０（ｓｃｃ
ｍ）とし、１．３Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成し、約３０秒のエッチング処理を行なう。基板側
（資料ステージ）には１０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的には負の自己バイアス電圧を
印加する。こうして、前記第３のエッチング処理によ
り、ｐチャネル型ＴＦＴおよび画素部のＴＦＴ（画素Ｔ
ＦＴ）のＴａＮ膜をエッチングして、第３の形状の導電
層４３５〜４３８を形成する。

【００８６】次いで、レジストからなるマスクを除去し
た後、第２の形状の導電層４２８、４３０および第２の
形状の導電層４３５〜４３８をマスクとして用い、ゲー
ト絶縁膜４１６を選択的に除去して絶縁層４３９〜４４
４を形成する。（図７（Ａ））

【００８７】次いで、新たにレジストからなるマスク４
４５ａ〜４４５ｃを形成して第３のドーピング処理を行
なう。この第３のドーピング処理により、ｐチャネル型
ＴＦＴの活性層となる半導体層に前記一導電型とは逆の
導電型を付与する不純物元素が添加された不純物領域４
４６ａ〜４４６ｃ、４４７ａ〜４４７ｃを形成する。第
２の導電層４３５ａ、４３８ａを不純物元素に対するマ
スクとして用い、ｐ型を付与する不純物元素を添加して
自己整合的に不純物領域を形成する。本実施例では、不
純物領域４４６、４４７はジボラン（Ｂ₂Ｈ₆）を用いた
イオンドープ法で形成する。（図７（Ｂ））この第３の
ドーピング処理の際には、ｎチャネル型ＴＦＴを形成す
る半導体層はレジストからなるマスク４４５ａ〜４４５
ｃで覆われている。第１のドーピング処理及び第２のド
ーピング処理によって、不純物領域４４６、４４７には
それぞれ異なる濃度でリンが添加されているが、そのい
ずれの領域においてもｐ型を付与する不純物元素の濃度
を２×１０²⁰〜２×１０²¹／ｃｍ³となるようにドーピ
ング処理することにより、ｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能するために何ら問題
は生じない。本実施例では、ｐチャネル型ＴＦＴの活性
層となる半導体層の一部が露呈しているため、不純物元
素（ボロン）を添加しやすい利点を有している。

【００８８】以上までの工程で、それぞれの半導体層に
不純物領域が形成される。

【００８９】次いで、レジストからなるマスク４４５ａ
〜４４５ｃを除去して第１の層間絶縁膜４６１を形成す
る。この第１の層間絶縁膜４６１としては、プラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを１００〜２００
ｎｍとして珪素を含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
珪素膜を形成した。もちろん、第１の層間絶縁膜４６１
は酸化窒化珪素膜に限定されるものでなく、他の珪素を
含む絶縁膜を単層または積層構造として用いても良い。

【００９０】次いで、図７（Ｃ）に示すように、加熱処
理を行なって、半導体層の結晶性の回復、それぞれの半
導体層に添加された不純物元素の活性化を行なう。この
加熱処理はファーネスアニール炉を用いる熱アニール
法、ＲＴＡ法、レーザアニール法等で行なう。熱アニー
ル法としては、酸素濃度が１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、
代表的には５００〜５５０℃で行えばよい。レーザアニ
ールにおいて用いるレーザとしては、連続発振またはパ
ルス発振の固体レーザまたは気体レーザまたは金属レー
ザが望ましい。なお、前記固体レーザとしては連続発振
またはパルス発振のＹＡＧレーザ、ＹＶＯ₄レーザ、Ｙ
ＬＦレーザ、ＹＡｌＯ₃レーザ、ガラスレーザ、ルビー
レーザ、アレキサンドライドレーザ、Ｔｉ：サファイア
レーザ等があり、前記気体レーザとしては連続発振また
はパルス発振のエキシマレーザ、Ａｒレーザ、Ｋｒレー
ザ、ＣＯ₂レーザ等があり、前記金属レーザとしてはヘ
リウムカドミウムレーザ、銅蒸気レーザ、金蒸気レーザ
が挙げられる。このとき、連続発振のレーザを用いるの
であれば、レーザ光のエネルギー密度は０．０１〜１０
０ＭＷ／ｃｍ²程度（好ましくは０．０１〜１０ＭＷ／
ｃｍ²）が必要であり、レーザ光に対して相対的に基板
を０．５〜２０００ｃｍ／ｓの速度で移動させる。ま
た、パルス発振のレーザを用いるのであれば、周波数３
００Ｈｚとし、レーザーエネルギー密度を５０〜１００
０mJ/cm²(代表的には５０〜５００mJ/cm²)とするのが望
ましい。このとき、レーザ光を５０〜９８％オーバーラ
ップさせても良い。本実施例では５５０℃、４時間のフ
ァーネスアニール炉を用いた加熱処理で活性化処理を行
なう。

【００９１】また、第１の層間絶縁膜を形成する前に加
熱処理を行なっても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（珪素を主成分とする絶縁膜、例えば窒化
珪素膜）を形成した後で加熱処理を行なうことが好まし
い。

【００９２】そして、加熱処理（３００〜５５０℃で１
〜１２時間の熱処理）を行なうと水素化を行なうことが
できる。この工程は第１の層間絶縁膜４６１に含まれる
水素により半導体層のダングリングボンドを終端する工
程である。第１の層間絶縁膜の存在に関係なく半導体層
を水素化することができる。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）や、３〜１００％の水素を含む雰囲気中で３００〜
４５０℃で１〜１２時間の加熱処理を行っても良い。

【００９３】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成したが、粘度が１０〜１０００
ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面
に凸凹が形成されるものを用いた。

【００９４】本実施例では、図８で示すように、鏡面反
射を防ぐため、表面に凸凹が形成される第２の層間絶縁
膜を形成することによって画素電極の表面に凸凹を形成
した。また、画素電極の表面に凹凸を持たせて光散乱性
を図るため、画素電極の下方の領域に凸部を形成しても
よい。その場合、凸部の形成は、ＴＦＴの形成と同じフ
ォトマスクで行なうことができるため、工程数の増加な
く形成することができる。なお、この凸部は配線及びＴ
ＦＴ部以外の画素部領域の基板上に適宜設ければよい。
こうして、凸部を覆う絶縁膜の表面に形成された凸凹に
沿って画素電極の表面に凸凹が形成される。

【００９５】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００９６】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。

【００９７】また、画素部５０７においては、画素電極
４７０、ゲート配線４６９、接続電極４６８を形成す
る。（図８）この接続電極４６８によりソース配線４３
６（４３６ａと４３６ｂの積層）は、画素ＴＦＴと電気
的な接続が形成される。また、ゲート配線４６９は、画
素ＴＦＴのゲート電極と電気的な接続が形成される。ま
た、画素電極４７０は、画素ＴＦＴのドレイン領域４２
６ｄと電気的な接続が形成され、さらに保持容量を形成
する一方の電極として機能する半導体層４０６と電気的
な接続が形成される。また、画素電極４７０としては、
ＡｌまたはＡｇを主成分とする膜、またはそれらの積層
膜等の反射性の優れた材料を用いることが望ましい。

【００９８】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００９９】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４２３ｃ、ゲート電極の一部を構
成する第１の導電層４２８ａと重なる低濃度不純物領域
４２３ｂ（ＧＯＬＤ領域）、とソース領域またはドレイ
ン領域として機能する高濃度不純物領域４２３ａを有し
ている。このｎチャネル型ＴＦＴ５０１と電極４６６で
接続してＣＭＯＳ回路を形成するｐチャネル型ＴＦＴ５
０２にはチャネル形成領域４４６ｄ、ゲート電極の外側
に形成される不純物領域４４６ｂ、４４６ｃ、ソース領
域またはドレイン領域として機能する高濃度不純物領域
４４６ａを有している。また、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域４２５ｃ、ゲート電極の一部を
構成する第１の導電層４３０ａと重なる低濃度不純物領
域４２５ｂ（ＧＯＬＤ領域）、とソース領域またはドレ
イン領域として機能する高濃度不純物領域４２５ａを有
している。

【０１００】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４２６ｃ、ゲート電極の外側に形成される低濃度
不純物領域４２６ｂ（ＬＤＤ領域）とソース領域または
ドレイン領域として機能する高濃度不純物領域４２６ａ
を有している。また、保持容量５０５の一方の電極とし
て機能する不純物領域４４７ａ、４４７ｂには、それぞ
れｐ型を付与する不純物元素が添加されている。保持容
量５０５は、絶縁膜４４４を誘電体として、電極（４３
８ａと４３８ｂの積層）と、不純物領域４４７ａ〜４４
７ｃとで形成している。

【０１０１】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【０１０２】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図９に示す。なお、図５
〜図８に対応する部分には同じ符号を用いている。図８
中の鎖線Ａ−Ａ’は図９中の鎖線Ａ―Ａ’で切断した断
面図に対応している。また、図８中の鎖線Ｂ−Ｂ’は図
９中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【０１０３】なお、本実施例は実施例１乃至４と自由に
組み合わせることが可能である。

【０１０４】［実施例６］本実施例では、実施例５で作
製したアクティブマトリクス基板から、反射型液晶表示
装置を作製する工程を以下に説明する。説明には図１０
を用いる。本実施例では本発明の記載がないが、実施例
５で作製されるアクティブマトリクス基板を用いている
ため、本発明を適用していると言える。

【０１０５】まず、実施例５に従い、図８の状態のアク
ティブマトリクス基板を得た後、図８のアクティブマト
リクス基板上、少なくとも画素電極４７０上に配向膜５
６７を形成しラビング処理を行なう。なお、本実施例で
は配向膜５６７を形成する前に、アクリル樹脂膜等の有
機樹脂膜をパターニングすることによって基板間隔を保
持するための柱状のスペーサ５７２を所望の位置に形成
した。また、柱状のスペーサに代えて、球状のスペーサ
を基板全面に散布してもよい。

【０１０６】次いで、対向基板５６９を用意する。次い
で、対向基板５６９上に着色層５７０、５７１、平坦化
膜５７３を形成する。赤色の着色層５７０と青色の着色
層５７１とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。

【０１０７】本実施例では、実施例５に示す基板を用い
ている。従って、実施例５の画素部の上面図を示す図９
では、少なくともゲート配線４６９と画素電極４７０の
間隙と、ゲート配線４６９と接続電極４６８の間隙と、
接続電極４６８と画素電極４７０の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。

【０１０８】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。

【０１０９】次いで、平坦化膜５７３上に透明導電膜か
らなる対向電極５７６を少なくとも画素部に形成し、対
向基板の全面に配向膜５７４を形成し、ラビング処理を
施した。

【０１１０】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材５６８
で貼り合わせる。シール材５６８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料５７５を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料５７５には公知
の液晶材料を用いれば良い。このようにして図１０に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【０１１１】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【０１１２】なお、本実施例は実施例１乃至５と自由に
組み合わせることが可能である。

【０１１３】［実施例７］本実施例では、実施例５で作
製したアクティブマトリクス基板から、実施例６とは異
なるアクティブマトリクス型液晶表示装置を作製する工
程を以下に説明する。説明には図１１を用いる。本実施
例では本発明の記載がないが、実施例５で作製されるア
クティブマトリクス基板を用いているため、本発明を適
用していると言える。

【０１１４】まず、実施例５に従い、図８の状態のアク
ティブマトリクス基板を得た後、図８のアクティブマト
リクス基板上に配向膜１０６７を形成しラビング処理を
行なう。なお、本実施例では配向膜１０６７を形成する
前に、アクリル樹脂膜等の有機樹脂膜をパターニングす
ることによって基板間隔を保持するための柱状のスペー
サを所望の位置に形成した。また、柱状のスペーサに代
えて、球状のスペーサを基板全面に散布してもよい。

【０１１５】次いで、対向基板１０６８を用意する。こ
の対向基板には、着色層１０７４、遮光層１０７５が各
画素に対応して配置されたカラーフィルタが設けられて
いる。また、駆動回路の部分にも遮光層１０７７を設け
た。このカラーフィルタと遮光層１０７７とを覆う平坦
化膜１０７６を設けた。次いで、平坦化膜１０７６上に
透明導電膜からなる対向電極１０６９を画素部に形成
し、対向基板の全面に配向膜１０７０を形成し、ラビン
グ処理を施した。

【０１１６】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材１０７
１で貼り合わせる。シール材１０７１にはフィラーが混
入されていて、このフィラーと柱状スペーサによって均
一な間隔を持って２枚の基板が貼り合わせられる。その
後、両基板の間に液晶材料１０７３を注入し、封止剤
（図示せず）によって完全に封止する。液晶材料１０７
３には公知の液晶材料を用いれば良い。このようにして
図１１に示すアクティブマトリクス型液晶表示装置が完
成する。そして、必要があれば、アクティブマトリクス
基板または対向基板を所望の形状に分断する。さらに、
公知の技術を用いて偏光板等を適宜設けた。そして、公
知の技術を用いてＦＰＣを貼りつけた。

【０１１７】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【０１１８】なお、本実施例は実施例１乃至５と自由に
組み合わせることが可能である。

【０１１９】［実施例８］本実施例では、実施例５で作
製したアクティブマトリクス基板とはＴＦＴ構造が異な
る例を挙げ、本発明を用いて発光装置を作製した例につ
いて説明する。本実施例では本発明の記載がないが、実
施例５で作製されるアクティブマトリクス基板を用いて
いるため、本発明を適用していると言える。本明細書に
おいて、発光装置とは、基板上に形成された発光素子を
該基板とカバー材の間に封入した表示用パネルおよび該
表示用パネルにＩＣを実装した表示用モジュールを総称
したものである。なお、発光素子は、電場を加えること
で発生するルミネッセンス（Electro Luminescence）が
得られる有機化合物を含む層（発光層）と陽極層と、陰
極層とを有する。また、有機化合物におけるルミネッセ
ンスには、一重項励起状態から基底状態に戻る際の発光
（蛍光）と三重項励起状態から基底状態に戻る際の発光
（リン光）があり、これらのうちどちらか、あるいは両
方の発光を含む。

【０１２０】また、本明細書中では、発光素子において
陽極と陰極の間に形成された全ての層を有機発光層と定
義する。有機発光層には具体的に、発光層、正孔注入
層、電子注入層、正孔輸送層、電子輸送層等が含まれ
る。基本的に発光素子は、陽極層、発光層、陰極層が順
に積層された構造を有しており、この構造に加えて、陽
極層、正孔注入層、発光層、陰極層や、陽極層、正孔注
入層、発光層、電子輸送層、陰極層等の順に積層した構
造を有していることもある。

【０１２１】図１２に示すアクティブマトリクス基板
は、ｎチャネル型ＴＦＴ６０１とｐチャネル型ＴＦＴ６
０２を有する駆動回路６０５と、スイッチングＴＦＴ６
０３と電流制御ＴＦＴ６０４を有する画素部６０６とが
形成されている。

【０１２２】これらのＴＦＴは基板６１０に下地膜６１
１を形成したのち、前記下地膜上の半導体層にチャネル
形成領域やソース領域、ドレイン領域及びＬＤＤ領域な
どを設けて形成する。半導体層は実施例１〜実施例６と
同様に本発明を用いて形成する。

【０１２３】ゲート絶縁膜６１２ａ〜６１２ｄ上に形成
するゲート電極６２８〜６３１は第１の導電層６２８ａ
〜６３１ａおよび第２の導電層６２８ｂ〜６３１ｂから
なる積層構造となっているが、端部がテーパー形状とな
るように形成することに特徴がある。この形状は少なく
とも３回のエッチングによって形成され、それぞれのエ
ッチングによって形成されたゲート電極の形状を利用し
て、半導体層に不純物を導入している。

【０１２４】具体的には、第１のエッチング処理によっ
て端部がテーパー形状となった第１の形状のゲート電極
をマスクとし、自己整合的に第１のドーピング処理を行
なって、高濃度不純物領域を形成する。次に、第２の導
電層を選択的にエッチングして、第２の形状のゲート電
極を形成する。前記第２の形状のゲート電極における第
１の導電層のテーパー形状の部分を利用して、第２のド
ーピング処理を行ない、低濃度不純物領域を形成する。
そして、第１の導電層のテーパー部を部分的にエッチン
グして、第３の形状のゲート電極を形成する。このと
き、同時に絶縁膜もエッチングされて、絶縁膜６２１が
形成される。続いて、ｎチャネル型ＴＦＴおよび画素部
にマスクを設け、第３のドーピング処理を行なう。この
第３のドーピング処理により、ｐチャネル型ＴＦＴの活
性層となる半導体層に前記一導電型とは逆の導電型を付
与する不純物元素が添加された不純物領域を形成する。

【０１２５】第２の形状のゲート電極の第１の導電層の
テーパー形状の部分を利用して形成されるＬＤＤ領域は
ｎチャネル型ＴＦＴの信頼性を向上させるために設け、
これによりホットキャリア効果によるオン電流の劣化を
防止する。このＬＤＤ領域はイオンドープ法により当該
不純物元素のイオンを電界で加速して、ゲート電極の端
部及び該端部の近傍におけるゲート絶縁膜を通して半導
体膜に添加する。

【０１２６】このようにして、ｎチャネル型ＴＦＴ６０
１にはチャネル形成領域６７１の外側にＬＤＤ領域６３
４（６３４ａ、６３４ｂ）、ソース領域またはドレイン
領域６３９が形成され、ＬＤＤ領域６３４の一部６３４
ｂはゲート電極６２８と重なるように形成されている。
ｐチャネル型ＴＦＴ６０２も同様な構成とし、チャネル
形成領域６７２、ＬＤＤ領域６５６、６５７、ソース領
域またはドレイン領域６５５から成っている。なお、本
実施例ではシングルゲート構造としているが、ダブルゲ
ート構造もしくはトリプルゲート構造であっても良い。

【０１２７】画素部６０６において、ｎチャネル型ＴＦ
Ｔで形成されるスイッチングＴＦＴ６０３はオフ電流の
低減を目的としてマルチゲート構造で形成され、チャネ
ル形成領域６７４の外側にＬＤＤ領域６３７（６３７
ａ、６３７ｂ）、ソース領域またはドレイン領域６４２
が設けられている。また、ｐチャネル型ＴＦＴで形成さ
れる電流制御ＴＦＴ６０４は、チャネル形成領域６７２
の外側にＬＤＤ領域６５６、６５７、ソース領域または
ドレイン領域６５５が設けられている。なお、本実施例
では電流制御ＴＦＴ６０４をシングルゲート構造として
いるが、ダブルゲート構造もしくはトリプルゲート構造
であっても良い。

【０１２８】層間絶縁膜は酸化珪素、窒化珪素、または
酸化窒化珪素などの無機材料から成り、５０〜５００nm
の厚さの第１の層間絶縁膜６３５と、ポリイミド、アク
リル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）などの有機絶縁物材料から成る第２の層間絶縁膜６
３６とで形成する。このように、第２の層間絶縁膜を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減することができる。し
かし、吸湿性があり保護膜としては適さないので、第１
の層間絶縁膜６３５と組み合わせて形成することが好ま
しい。

【０１２９】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されたソース領域
またはドレイン領域に達するコンタクトホールを形成す
る。コンタクトホールの形成はドライエッチング法によ
り行なう。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈ
ｅの混合ガスを用い有機樹脂材料から成る第２の層間絶
縁膜６３６をまずエッチングし、その後、続いてエッチ
ングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜６３５を
エッチングする。

【０１３０】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによって配線７０１〜７０７を形成する。こ
のようにして、アクティブマトリクス基板を形成するこ
とができる。

【０１３１】図１２のアクティブマトリクス基板を用い
て、図１３に示す発光装置を作製する。ここで、配線７
０６は電流制御ＴＦＴのソース配線（電流供給線に相当
する）であり、７０７は電流制御ＴＦＴの画素電極７１
１上に重ねることで画素電極７１１と電気的に接続する
電極である。

【０１３２】なお、７１１は、透明導電膜からなる画素
電極（発光素子の陽極）である。透明導電膜としては、
酸化インジウムと酸化スズとの化合物、酸化インジウム
と酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化
インジウムを用いることができる。また、前記透明導電
膜にガリウムを添加したものを用いても良い。画素電極
７１１は、上記配線を形成する前に平坦な層間絶縁膜７
１０上に形成する。本実施例においては、樹脂からなる
平坦化膜７１０を用いてＴＦＴによる段差を平坦化する
ことは非常に重要である。後に形成される発光層は非常
に薄いため、段差が存在することによって発光不良を起
こす場合がある。従って、発光層をできるだけ平坦面に
形成しうるように画素電極を形成する前に平坦化してお
くことが望ましい。

【０１３３】画素電極７１１を形成後、図１３に示すよ
うにバンク７１２を形成する。バンク７１２は１００〜
４００ｎｍの珪素を含む絶縁膜もしくは有機樹脂膜をパ
ターニングして形成すれば良い。

【０１３４】なお、バンク７１２は絶縁膜であるため、
成膜時における素子の静電破壊には注意が必要である。
本実施例ではバンク７１２の材料となる絶縁膜中にカー
ボン粒子や金属粒子を添加して抵抗率を下げ、静電気の
発生を抑制する。この際、抵抗率は１×１０⁶〜１×１
０¹²Ωｍ（好ましくは１×１０⁸〜１×１０¹⁰Ωｍ）と
なるようにカーボン粒子や金属粒子の添加量を調節すれ
ば良い。

【０１３５】画素電極７１１の上には発光層７１３が形
成される。なお、図１３では一画素しか図示していない
が、本実施例ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色
に対応した発光層を作り分けている。また、本実施例で
は蒸着法により低分子系有機発光材料を形成している。
具体的には、正孔注入層として２０ｎｍ厚の銅フタロシ
アニン（ＣｕＰｃ）膜を設け、その上に発光層として７
０ｎｍ厚のトリス−８−キノリノラトアルミニウム錯体
（Ａｌｑ₃）膜を設けた積層構造としている。Ａｌｑ₃に
キナクリドン、ペリレンもしくはＤＣＭ１といった蛍光
色素を添加することで発光色を制御することができる。

【０１３６】但し、以上の例は発光層として用いること
のできる有機発光材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせて発光層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。例えば、本実施例では低分子系有機発光材料を発光
層として用いる例を示したが、中分子系有機発光材料や
高分子系有機発光材料を用いても良い。なお、本明細書
中において、昇華性を有さず、かつ、分子数が２０以下
または連鎖する分子の長さが１０μｍ以下の有機発光材
料を中分子系有機発光材料とする。また、高分子系有機
発光材料を用いる例として、正孔注入層として２０ｎｍ
のポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法によ
り設け、その上に発光層として１００ｎｍ程度のパラフ
ェニレンビニレン（ＰＰＶ）膜を設けた積層構造として
も良い。なお、ＰＰＶのπ共役系高分子を用いると、赤
色から青色まで発光波長を選択できる。また、電荷輸送
層や電荷注入層として炭化珪素等の無機材料を用いるこ
とも可能である。これらの有機発光材料や無機材料は公
知の材料を用いることができる。

【０１３７】次に、発光層７１３の上には導電膜からな
る陰極７１４が設けられる。本実施例の場合、導電膜と
してアルミニウムとリチウムとの合金膜を用いる。勿
論、公知のＭｇＡｇ膜（マグネシウムと銀との合金膜）
を用いても良い。陰極材料としては、周期表の１族もし
くは２族に属する元素からなる導電膜もしくはそれらの
元素を添加した導電膜を用いれば良い。

【０１３８】この陰極７１４まで形成された時点で発光
素子７１５が完成する。なお、ここでいう発光素子７１
５は、画素電極（陽極）７１０、発光層７１３及び陰極
７１４で形成されたダイオードを指す。

【０１３９】発光素子７１５を完全に覆うようにしてパ
ッシベーション膜７１６を設けることは有効である。パ
ッシベーション膜７１６としては、炭素膜、窒化珪素膜
もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁
膜を単層もしくは組み合わせた積層で用いる。

【０１４０】この際、カバレッジの良い膜をパッシベー
ション膜として用いることが好ましく、炭素膜、特にＤ
ＬＣ（ダイヤモンドライクカーボン）膜を用いることは
有効である。ＤＬＣ膜は室温から１００℃以下の温度範
囲で成膜可能であるため、耐熱性の低い発光層７１３の
上方にも容易に成膜することができる。また、ＤＬＣ膜
は酸素に対するブロッキング効果が高く、発光層７１３
の酸化を抑制することが可能である。そのため、この後
に続く封止工程を行う間に発光層７１３が酸化するとい
った問題を防止できる。

【０１４１】さらに、パッシベーション膜７１６上に封
止材７１７を設け、カバー材７１８を貼り合わせる。封
止材７１７としては紫外線硬化樹脂を用いれば良く、内
部に吸湿効果を有する物質もしくは酸化防止効果を有す
る物質を設けることは有効である。また、本実施例にお
いてカバー材７１８はガラス基板や石英基板やプラスチ
ック基板（プラスチックフィルムも含む）の両面に炭素
膜（好ましくはダイヤモンドライクカーボン膜）を形成
したものを用いる。

【０１４２】こうして図１３に示すような構造の発光装
置が完成する。なお、バンク７１２を形成した後、パッ
シベーション膜７１６を形成するまでの工程をマルチチ
ャンバー方式（またはインライン方式）の成膜装置を用
いて、大気解放せずに連続的に処理することは有効であ
る。また、さらに発展させてカバー材７１８を貼り合わ
せる工程までを大気解放せずに連続的に処理することも
可能である。

【０１４３】こうして、プラスチック基板を母体とする
絶縁体５０１上にｎチャネル型ＴＦＴ６０１、６０２、
スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）６０３およ
び電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）６０４が形成
される。ここまでの製造工程で必要としたマスク数は、
一般的なアクティブマトリクス型発光装置よりも少な
い。

【０１４４】即ち、ＴＦＴの製造工程が大幅に簡略化さ
れており、歩留まりの向上および製造コストの低減が実
現できる。

【０１４５】さらに、図１３を用いて説明したように、
ゲート電極に絶縁膜を介して重なる不純物領域を設ける
ことによりホットキャリア効果に起因する劣化に強いｎ
チャネル型ＴＦＴを形成することができる。そのため、
信頼性の高い発光装置を実現できる。

【０１４６】また、本実施例では画素部と駆動回路の構
成のみ示しているが、本実施例の製造工程に従えば、そ
の他にも信号分割回路、Ｄ／Ａコンバータ、オペアン
プ、γ補正回路などの論理回路を同一の絶縁体上に形成
可能であり、さらにはメモリやマイクロプロセッサをも
形成しうる。

【０１４７】さらに、発光素子を保護するための封止
（または封入）工程まで行った後の本実施例の発光装置
について図１４を用いて説明する。なお、必要に応じて
図１３で用いた符号を引用する。

【０１４８】図１４（Ａ）は、発光素子の封止までを行
った状態を示す上面図、図１４（Ｂ）は図１４（Ａ）を
Ｃ−Ｃ’で切断した断面図である。点線で示された８０
１はソース側駆動回路、８０６は画素部、８０７はゲー
ト側駆動回路である。また、９０１はカバー材、９０２
は第１シール材、９０３は第２シール材であり、第１シ
ール材９０２で囲まれた内側には封止材９０７が設けら
れる。

【０１４９】なお、９０４はソース側駆動回路８０１及
びゲート側駆動回路８０７に入力される信号を伝送する
ための配線であり、外部入力端子となるＦＰＣ（フレキ
シブルプリントサーキット）９０５からビデオ信号やク
ロック信号を受け取る。なお、ここではＦＰＣしか図示
されていないが、このＦＰＣにはプリント配線基盤（Ｐ
ＷＢ）が取り付けられていても良い。本明細書における
発光装置には、発光装置本体だけでなく、それにＦＰＣ
もしくはＰＷＢが取り付けられた状態をも含むものとす
る。

【０１５０】次に、断面構造について図１４（Ｂ）を用
いて説明する。基板７００の上方には画素部８０６、ゲ
ート側駆動回路８０７が形成されており、画素部８０６
は電流制御ＴＦＴ６０４とそのドレインに電気的に接続
された画素電極７１１を含む複数の画素により形成され
る。また、ゲート側駆動回路８０７はｎチャネル型ＴＦ
Ｔ６０１とｐチャネル型ＴＦＴ６０２とを組み合わせた
ＣＭＯＳ回路（図１３参照）を用いて形成される。

【０１５１】画素電極７１１は発光素子の陽極として機
能する。また、画素電極７１１の両端にはバンク７１２
が形成され、画素電極７１１上には発光層７１３および
発光素子の陰極７１４が形成される。

【０１５２】陰極７１４は全画素に共通の配線としても
機能し、接続配線９０４を経由してＦＰＣ９０５に電気
的に接続されている。さらに、画素部８０６及びゲート
側駆動回路８０７に含まれる素子は全て陰極７１４およ
びパッシベーション膜７１６で覆われている。

【０１５３】また、第１シール材９０２によりカバー材
９０１が貼り合わされている。なお、カバー材９０１と
発光素子との間隔を確保するために樹脂膜からなるスペ
ーサを設けても良い。そして、第１シール材９０２の内
側には封止材９０７が充填されている。なお、第１シー
ル材９０２、封止材９０７としてはエポキシ系樹脂を用
いるのが好ましい。また、第１シール材９０２はできる
だけ水分や酸素を透過しない材料であることが望まし
い。さらに、封止材９０７の内部に吸湿効果をもつ物質
や酸化防止効果をもつ物質を含有させても良い。

【０１５４】発光素子を覆うようにして設けられた封止
材９０７はカバー材９０１を接着するための接着剤とし
ても機能する。また、本実施例ではカバー材９０１を構
成するプラスチック基板９０１の材料としてＦＲＰ（Fi
berglass-Reinforced Plastics）、ＰＶＦ（ポリビニル
フロライド）、マイラー、ポリエステルまたはアクリル
を用いることができる。

【０１５５】また、封止材９０７を用いてカバー材９０
１を接着した後、封止材９０７の側面（露呈面）を覆う
ように第２シール材９０３を設ける。第２シール材９０
３は第１シール材９０２と同じ材料を用いることができ
る。

【０１５６】以上のような構造で発光素子を封止材９０
７に封入することにより、発光素子を外部から完全に遮
断することができ、外部から水分や酸素等の発光層の酸
化による劣化を促す物質が侵入することを防ぐことがで
きる。従って、信頼性の高い発光装置が得られる。

【０１５７】なお、本実施例は実施例１乃至６と自由に
組み合わせることが可能である。

【０１５８】［実施例９］本実施例では、実施例８とは
異なる画素構造を有した発光装置について説明する。説
明には図１５を用いる。本実施例では本発明の記載がな
いが、本実施例において用いられている半導体層は本発
明を適用して作製している。

【０１５９】図１５では電流制御用ＴＦＴ４５０１とし
て図１２のｎチャネル型ＴＦＴ６０１と同一構造のＴＦ
Ｔを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート
電極はスイッチング用ＴＦＴ４４０２のドレイン配線に
電気的に接続されている。また、電流制御用ＴＦＴ４５
０１のドレイン配線は画素電極４５０４に電気的に接続
されている。

【０１６０】本実施例では、導電膜からなる画素電極４
５０４が発光素子の陰極として機能する。具体的には、
アルミニウムとリチウムとの合金膜を用いるが、周期表
の１族もしくは２族に属する元素からなる導電膜もしく
はそれらの元素を添加した導電膜を用いれば良い。

【０１６１】画素電極４５０４の上には発光層４５０５
が形成される。なお、図１５では一画素しか図示してい
ないが、本実施例ではＧ（緑）に対応した発光層を蒸着
法及び塗布法（好ましくはスピンコーティング法）によ
り形成している。具体的には、電子注入層として２０ｎ
ｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発
光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビ
ニレン）膜を設けた積層構造としている。

【０１６２】次に、発光層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施例の場合、
透明導電膜として酸化インジウムと酸化スズとの化合物
もしくは酸化インジウムと酸化亜鉛との化合物からなる
導電膜を用いる。

【０１６３】この陽極４５０６まで形成された時点で発
光素子４５０７が完成する。なお、ここでいう発光素子
４５０７は、画素電極（陰極）４５０４、発光層４５０
５及び陽極４５０６で形成されたダイオードを指す。

【０１６４】発光素子４５０７を完全に覆うようにして
パッシベーション膜４５０８を設けることは有効であ
る。パッシベーション膜４５０８としては、炭素膜、窒
化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からな
り、該絶縁膜を単層もしくは組み合わせた積層で用い
る。

【０１６５】さらに、パッシベーション膜４５０８上に
封止材４５０９を設け、カバー材４５１０を貼り合わせ
る。封止材４５０９としては紫外線硬化樹脂を用いれば
良く、内部に吸湿効果を有する物質もしくは酸化防止効
果を有する物質を設けることは有効である。また、本実
施例においてカバー材４５１０はガラス基板や石英基板
やプラスチック基板（プラスチックフィルムも含む）の
両面に炭素膜（好ましくはダイヤモンドライクカーボン
膜）を形成したものを用いる。

【０１６６】なお、本実施例は実施例１乃至６と自由に
組み合わせることが可能である。

【０１６７】［実施例１０］本実施例では、実施例５お
よび実施例８で作製したアクティブマトリクス基板とは
ＴＦＴ構造が異なる例を挙げ、本発明を用いて液晶表示
装置を作製した例について説明する。本実施例では本発
明の記載がないが、本実施例において用いられている半
導体層は本発明を適用して作製している。

【０１６８】図１６（Ａ）に示すアクティブマトリクス
基板は、ｎチャネル型ＴＦＴ５０３とｐチャネル型ＴＦ
Ｔ５０２を有する駆動回路５０６と、画素ＴＦＴ５０４
と保持容量５０５を有する画素部５０７とが形成されて
いる。

【０１６９】これらのＴＦＴは基板５１０にゲート配線
５１２〜５１７を形成したのち、前記ゲート配線上に絶
縁膜５１１（５１１ａ、５１１ｂ）を形成し、前記絶縁
膜上の半導体層にチャネル形成領域やソース領域、ドレ
イン領域及びＬＤＤ領域などを設けて形成する。半導体
層は実施例１〜実施例６と同様に本発明を用いて形成す
る。

【０１７０】ゲート配線５１２〜５１７は、その厚さを
２００〜４００nm、好ましくは２５０nmの厚さで形成
し、その上層に形成する被膜の被覆性（ステップカバレ
ージ）を向上させるために、端部をテーパー形状となる
ように形成する。テーパー部の角度は５〜３０度、好ま
しくは１５〜２５度で形成する。テーパー部はドライエ
ッチング法で形成され、エッチングガスと基板側に印加
するバイアス電圧により、その角度を制御する。

【０１７１】また、不純物領域は、第１乃至第３のドー
ピング工程によって形成する。まず、第１のドーピング
工程を行なって、ｎチャネル型ＴＦＴのＬＤＤ（Lightl
y Doped Drain）領域を形成する。ドーピングの方法は
イオンドープ法若しくはイオン注入法で行えば良い。ｎ
型を付与する不純物元素（ドナー）としてリン（Ｐ）を
添加し、チャネル形成領域を覆うマスクにより第１の不
純物領域５３０、５３３が形成される。もちろん、ｎチ
ャネル型ＴＦＴのソース領域及びドレイン領域５３１、
５３４となる領域にも不純物元素は添加されている。そ
して、新たにチャネル形成領域およびｎチャネル型ＴＦ
ＴのＬＤＤ領域を覆うマスクを形成して、第２のドーピ
ング工程はｎチャネル型ＴＦＴのソース領域及びドレイ
ン領域５３１、５３４を形成して行なう。

【０１７２】第３のドーピング処理により、ｐチャネル
型ＴＦＴのソース領域及びドレイン領域５２８を形成す
る。ドーピングの方法はイオンドープ法やイオン注入法
でｐ型を付与する不純物元素（アクセプタ）を添加すれ
ばよい。このとき、ｎチャネル型ＴＦＴを形成する半導
体層にはマスクを形成するため、ｐ型を付与する不純物
元素が添加されない。本実施例では、ｐチャネル型ＴＦ
ＴにおいてＬＤＤ領域を作製していないが、もちろん、
作製してもよい。

【０１７３】このようにして、ｎチャネル型ＴＦＴ５０
３にはチャネル形成領域５２９の外側にＬＤＤ領域５３
０、ソース領域またはドレイン領域５３１が形成され
る。ｐチャネル型ＴＦＴ５０２も同様な構成とし、チャ
ネル形成領域５２７、ソース領域またはドレイン領域５
２８から成っている。なお、本実施例ではシングルゲー
ト構造としているが、ダブルゲート構造もしくはトリプ
ルゲート構造であっても良い。

【０１７４】画素部５０７において、ｎチャネル型ＴＦ
Ｔで形成される画素ＴＦＴ５０４はオフ電流の低減を目
的としてマルチゲート構造で形成され、チャネル形成領
域５３２の外側にＬＤＤ領域５３３、ソース領域または
ドレイン領域５３４が設けられている。

【０１７５】層間絶縁膜は酸化珪素、窒化珪素、または
酸化窒化珪素などの無機材料から成り、５０〜５００nm
の厚さの第１の層間絶縁膜５４０と、ポリイミド、アク
リル、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテ
ン）などの有機絶縁物材料から成る第２の層間絶縁膜５
４１とで形成する。このように、第２の層間絶縁膜を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減することができる。し
かし、吸湿性があり保護膜としては適さないので、第１
の層間絶縁膜５４０と組み合わせて形成することが好ま
しい。また、本実施例ではチャネル形成領域を保護する
目的で絶縁層５３９ａ〜５３９ｃも形成している。

【０１７６】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されたソース領域
またはドレイン領域に達するコンタクトホールを形成す
る。コンタクトホールの形成はドライエッチング法によ
り行なう。この場合、エッチングガスにＣＦ₄、Ｏ₂、Ｈ
ｅの混合ガスを用い有機樹脂材料から成る第２の層間絶
縁膜５４１をまずエッチングし、その後、続いてエッチ
ングガスをＣＦ₄、Ｏ₂として第１の層間絶縁膜５４０を
エッチングする。

【０１７７】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、レジストマスクパターンを形成し、
エッチングによって配線５４３〜５４９を形成する。こ
のようにして、アクティブマトリクス基板を形成するこ
とができる。

【０１７８】図１６（Ａ）のアクティブマトリクス基板
を用いて、アクティブマトリクス型液晶表示装置を作製
する工程を説明する。図１６（Ｂ）はアクティブマトリ
クス基板と対向基板５５４とをシール材５５８で貼り合
わせた状態を示している。最初に、図１６（Ａ）の状態
のアクティブマトリクス基板上に柱状のスペーサ５５
１、５５２を形成する。画素部に設けるスペーサ５５１
は画素電極上のコンタクト部に重ねて設ける。スペーサ
は用いる液晶材料にも依存するが、３〜１０μmの高さ
とする。コンタクト部では、コンタクトホールに対応し
た凹部が形成されるので、この部分に合わせてスペーサ
を形成することにより液晶の配向の乱れを防ぐことがで
きる。その後、配向膜５５３を形成しラビング処理を行
う。対向基板５５４には透明導電膜５５５、配向膜５５
６を形成する。その後、アクティブマトリクス基板と対
向基板とを貼り合わせ液晶５５７を注入する。

【０１７９】以上のようにして作製されるアクティブマ
トリクス型の液晶表示装置は各種電子機器の表示装置と
して用いることができる。

【０１８０】なお、本実施例は実施例１乃至６のいずれ
か一と自由に組み合わせることが可能である。

【０１８１】［実施例１１］本実施例では、実施例１０
で示したアクティブマトリクス基板を用いて、発光装置
を作製した例について説明する。本実施例では本発明の
記載がないが、実施例１０で作製されるアクティブマト
リクス基板を用いているため、本発明を適用していると
言える。

【０１８２】図１７では電流制御用ＴＦＴ４５０１とし
て図１６のｎチャネル型ＴＦＴ５０３と同一構造のＴＦ
Ｔを用いる。勿論、電流制御用ＴＦＴ４５０１のゲート
電極はスイッチング用ＴＦＴ４４０２のドレイン配線に
電気的に接続されている。また、電流制御用ＴＦＴ４５
０１のドレイン配線は画素電極４５０４に電気的に接続
されている。

【０１８３】本実施例では、導電膜からなる画素電極４
５０４が発光素子の陰極として機能する。具体的には、
アルミニウムとリチウムとの合金膜を用いるが、周期表
の１族もしくは２族に属する元素からなる導電膜もしく
はそれらの元素を添加した導電膜を用いれば良い。

【０１８４】画素電極４５０４の上には発光層４５０５
が形成される。なお、図１７では一画素しか図示してい
ないが、本実施例ではＧ（緑）に対応した発光層を蒸着
法及び塗布法（好ましくはスピンコーティング法）によ
り形成している。具体的には、電子注入層として２０ｎ
ｍ厚のフッ化リチウム（ＬｉＦ）膜を設け、その上に発
光層として７０ｎｍ厚のＰＰＶ（ポリパラフェニレンビ
ニレン）膜を設けた積層構造としている。

【０１８５】次に、発光層４５０５の上には透明導電膜
からなる陽極４５０６が設けられる。本実施例の場合、
透明導電膜として酸化インジウムと酸化スズとの化合物
もしくは酸化インジウムと酸化亜鉛との化合物からなる
導電膜を用いる。

【０１８６】この陽極４５０６まで形成された時点で発
光素子４５０７が完成する。なお、ここでいう発光素子
４５０７は、画素電極（陰極）４５０４、発光層４５０
５及び陽極４５０６で形成されたダイオードを指す。

【０１８７】発光素子４５０７を完全に覆うようにして
パッシベーション膜４５０８を設けることは有効であ
る。パッシベーション膜４５０８としては、炭素膜、窒
化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からな
り、該絶縁膜を単層もしくは組み合わせた積層で用い
る。

【０１８８】さらに、パッシベーション膜４５０８上に
封止材４５０９を設け、カバー材４５１０を貼り合わせ
る。封止材４５０９としては紫外線硬化樹脂を用いれば
良く、内部に吸湿効果を有する物質もしくは酸化防止効
果を有する物質を設けることは有効である。また、本実
施例においてカバー材４５１０はガラス基板や石英基板
やプラスチック基板（プラスチックフィルムも含む）の
両面に炭素膜（好ましくはダイヤモンドライクカーボン
膜）を形成したものを用いる。

【０１８９】なお、本実施例は実施例１乃至６のいずれ
か一と自由に組み合わせることが可能である。

【０１９０】［実施例１２］本発明を適用して、本願発
明を実施して形成されたＣＭＯＳ回路や画素部は様々な
電気光学装置（アクティブマトリクス型液晶表示装置、
アクティブマトリクス型ＥＣ表示装置、アクティブマト
リクス型発光装置）に用いることが出来る。即ち、それ
ら電気光学装置を表示部に組み込んだ電子機器全てに本
発明を実施出来る。

【０１９１】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１８、
図１９及び図２０に示す。

【０１９２】図１８（Ａ）はパーソナルコンピュータで
あり、本体３００１、画像入力部３００２、表示部３０
０３、キーボード３００４等を含む。本発明を表示部３
００３に適用することができる。

【０１９３】図１８（Ｂ）はビデオカメラであり、本体
３１０１、表示部３１０２、音声入力部３１０３、操作
スイッチ３１０４、バッテリー３１０５、受像部３１０
６等を含む。本発明を表示部３１０２に適用することが
できる。

【０１９４】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体３２０１、カメラ部
３２０２、受像部３２０３、操作スイッチ３２０４、表
示部３２０５等を含む。本発明は表示部３２０５に適用
できる。

【０１９５】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体３３０１、表示部３３０２、アーム部３３０
３等を含む。本発明は表示部３３０２に適用することが
できる。

【０１９６】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体３４０１、表示部３４０２、スピーカ部３４０
３、記録媒体３４０４、操作スイッチ３４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行なうことができる。本発明は表示部３４０２に適
用することができる。

【０１９７】図１８（Ｆ）はデジタルカメラであり、本
体３５０１、表示部３５０２、接眼部３５０３、操作ス
イッチ３５０４、受像部（図示しない）等を含む。本発
明を表示部３５０２に適用することができる。

【０１９８】図１９（Ａ）はフロント型プロジェクター
であり、投射装置３６０１、スクリーン３６０２等を含
む。本発明は投射装置３６０１の一部を構成する液晶表
示装置３８０８やその他の駆動回路に適用することがで
きる。

【０１９９】図１９（Ｂ）はリア型プロジェクターであ
り、本体３７０１、投射装置３７０２、ミラー３７０
３、スクリーン３７０４等を含む。本発明は投射装置３
７０２の一部を構成する液晶表示装置３８０８やその他
の駆動回路に適用することができる。

【０２００】なお、図１９（Ｃ）は、図１９（Ａ）及び
図１９（Ｂ）中における投射装置３６０１、３７０２の
構造の一例を示した図である。投射装置３６０１、３７
０２は、光源光学系３８０１、ミラー３８０２、３８０
４〜３８０６、ダイクロイックミラー３８０３、プリズ
ム３８０７、液晶表示装置３８０８、位相差板３８０
９、投射光学系３８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１９（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０２０１】また、図１９（Ｄ）は、図１９（Ｃ）中に
おける光源光学系３８０１の構造の一例を示した図であ
る。本実施例では、光源光学系３８０１は、リフレクタ
ー３８１１、光源３８１２、レンズアレイ３８１３、３
８１４、偏光変換素子３８１５、集光レンズ３８１６で
構成される。なお、図１９（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０２０２】ただし、図１９に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及び発光装置での適用例は
図示していない。

【０２０３】図２０（Ａ）は携帯電話であり、本体３９
０１、音声出力部３９０２、音声入力部３９０３、表示
部３９０４、操作スイッチ３９０５、アンテナ３９０６
等を含む。本発明を表示部３９０４に適用することがで
きる。

【０２０４】図２０（Ｂ）は携帯書籍（電子書籍）であ
り、本体４００１、表示部４００２、４００３、記憶媒
体４００４、操作スイッチ４００５、アンテナ４００６
等を含む。本発明は表示部４００２、４００３に適用す
ることができる。

【０２０５】図２０（Ｃ）はディスプレイであり、本体
４１０１、支持台４１０２、表示部４１０３等を含む。
本発明は表示部４１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０２０６】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に適用することが可能であ
る。また、本実施例の電子機器は実施例１〜６または７
または８または９または１０または１１のどのような組
み合わせからなる構成を用いても実現することができ
る。

【０２０７】

【発明の効果】本発明を適用することにより、以下のよ
うな基本的有意性を得ることができる。（ａ）従来のＴＦＴの作製プロセスに適合した簡単な構
成である。（ｂ）半導体膜上に形成されるゲート絶縁膜の被覆性を
十分なものとし、かつ、平坦性を保つことができる。さ
らに、高移動度を有するＴＦＴの形成が可能となる。（ｃ）以上の利点を満たした上で、高精細のアクティブ
マトリクス型の液晶表示装置に代表される半導体装置に
おいて、半導体装置の動作特性および信頼性の向上を実
現することができる。

【図面の簡単な説明】

【図１】本発明の概念の一例を示す図。

【図２】本発明の概念の一例を示す図。

【図３】本発明の概念の一例を示す図。

【図４】本発明の概念の一例を示す図。

【図５】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図６】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図７】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図８】画素ＴＦＴ、駆動回路のＴＦＴの作製工程の
例を示す断面図。

【図９】画素部の画素を示す上面図。

【図１０】アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。

【図１１】アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。

【図１２】画素ＴＦＴ、駆動回路のＴＦＴの作製工程
の例を示す断面図。

【図１３】発光装置の駆動回路及び画素部の断面構造
図。

【図１４】（Ａ）発光装置の上面図。（Ｂ）発光装置の駆動回路及び画素部の断面構造図。

【図１５】発光装置の画素部の断面構造図。

【図１６】（Ａ）アクティブマトリクス型基板の作製
工程を示す断面図。（Ｂ）アクティブマトリクス型液晶表示装置の作製工程
を示す断面図。

【図１７】発光装置の画素部の断面構造図。

【図１８】半導体装置の例を示す図。

【図１９】半導体装置の例を示す図。

【図２０】半導体装置の例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２７Ｆ 29/786 21/26 ＦＦターム(参考） 2H092 JA24 JA28 KA04 MA29 MA30 NA21 5F052 AA02 AA11 AA17 AA24 BA02 BA04 BA07 BA16 BB01 BB02 BB03 BB04 BB05 BB06 BB07 CA01 CA07 CA08 DA02 DA03 DB02 DB03 DB07 EA15 EA16 FA06 FA19 JA01 5F110 AA01 AA08 AA17 AA30 BB02 BB04 CC02 CC06 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE04 EE06 EE14 EE23 EE28 FF02 FF03 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL04 HL06 HM15 NN03 NN04 NN22 NN23 NN24 NN27 NN34 NN35 NN71 NN73 PP01 PP02 PP03 PP05 PP06 PP10 PP13 PP29 QQ04 QQ19 QQ23 QQ24 QQ25

Claims

【特許請求の範囲】

【請求項１】絶縁表面上に形成された非晶質半導体膜
にレーザ光を照射して結晶質半導体膜を形成し、加熱処
理を行なって、前記レーザ光の照射により前記結晶質半
導体膜に形成された歪みを低減し、前記加熱処理後の前
記結晶質半導体膜にエッチングを行なって島状の結晶質
半導体膜を形成することを特徴とする半導体装置の作製
方法。
【請求項２】絶縁表面上に形成された非晶質半導体膜
にレーザ光を照射して結晶質半導体膜を形成し、前記結
晶質半導体膜にエッチングを行なって、島状の結晶質半
導体膜を形成し、加熱処理を行なって、前記レーザ光の
照射により前記島状の結晶質半導体膜に形成された歪み
を低減することを特徴とする半導体装置の作製方法。
【請求項３】絶縁表面上に形成された非晶質半導体膜
にレーザ光を照射して結晶質半導体膜を形成し、ランプ
光を照射して、前記レーザ光の照射により前記結晶質半
導体膜に形成された歪みを低減し、前記ランプ光を照射
した後の前記結晶質半導体膜にエッチングを行なって島
状の結晶質半導体膜を形成することを特徴とする半導体
装置の作製方法。
【請求項４】絶縁表面上に形成された非晶質半導体膜
にレーザ光を照射して結晶質半導体膜を形成し、前記結
晶質半導体膜にエッチングを行なって島状の結晶質半導
体膜を形成し、ランプ光を照射して、前記レーザ光の照
射により前記島状の結晶質半導体膜に形成された歪みを
低減することを特徴とする半導体装置の作製方法。
【請求項５】絶縁表面上に形成された非晶質半導体膜
にランプ光を照射して第１の結晶質半導体膜を形成し、
前記第１の結晶質半導体膜にレーザ光を照射して第２の
結晶質半導体膜を形成し、加熱処理を行なって、前記レ
ーザ光の照射により前記第２の結晶質半導体膜に形成さ
れた歪みを低減し、前記加熱処理後の前記第２の結晶質
半導体膜にエッチングを行なって島状の第２の結晶質半
導体膜を形成することを特徴とする半導体装置の作製方
法。
【請求項６】絶縁表面上に形成された非晶質半導体膜
にランプ光を照射して第１の結晶質半導体膜を形成し、
前記第１の結晶質半導体膜にレーザ光を照射して第２の
結晶質半導体膜を形成し、前記第２の結晶質半導体膜に
エッチングを行なって島状の第２の結晶質半導体膜を形
成し、加熱処理を行なって、前記レーザ光の照射により
前記島状の第２の結晶質半導体膜に形成された歪みを低
減することを特徴とする半導体装置の作製方法。
【請求項７】絶縁表面上に形成された非晶質半導体膜
に第１の加熱処理を行なって第１の結晶質半導体膜を形
成し、前記第１の結晶質半導体膜にレーザ光を照射して
第２の結晶質半導体膜を形成し、第２の加熱処理を行な
って、前記レーザ光の照射により前記第２の結晶質半導
体膜に形成された歪みを低減し、前記第２の加熱処理後
の前記第２の結晶質半導体膜にエッチングを行なって島
状の第２の結晶質半導体膜を形成することを特徴とする
半導体装置の作製方法。
【請求項８】絶縁表面上に形成された非晶質半導体膜
に第１の加熱処理を行なって第１の結晶質半導体膜を形
成し、前記第１の結晶質半導体膜にレーザ光を照射して
第２の結晶質半導体膜を形成し、前記第２の結晶質半導
体膜にエッチングを行なって島状の第２の結晶質半導体
膜を形成し、第２の加熱処理を行なって、前記レーザ光
の照射により前記島状の第２の結晶質半導体膜に形成さ
れた歪みを低減することを特徴とする半導体装置の作製
方法。
【請求項９】絶縁表面上に形成された非晶質半導体膜
に加熱処理を行なって第１の結晶質半導体膜を形成し、
前記第１の結晶質半導体膜にレーザ光を照射して第２の
結晶質半導体膜を形成し、ランプ光を照射して、前記レ
ーザ光の照射により前記第２の結晶質半導体膜に形成さ
れた歪みを低減し、前記ランプ光を照射した後の前記第
２の結晶質半導体膜にエッチングを行なって島状の第２
の結晶質半導体膜を形成することを特徴とする半導体装
置の作製方法。
【請求項１０】絶縁表面上に形成された非晶質半導体
膜に加熱処理を行なって第１の結晶質半導体膜を形成
し、前記第１の結晶質半導体膜にレーザ光を照射して第
２の結晶質半導体膜を形成し、前記第２の結晶質半導体
膜にエッチングを行なって島状の第２の結晶質半導体膜
を形成し、ランプ光を照射して、前記レーザ光の照射に
より前記島状の第２の結晶質半導体膜に形成された歪み
を低減することを特徴とする半導体装置の作製方法。
【請求項１１】絶縁表面上に形成された非晶質半導体
膜に第１のランプ光を照射して第１の結晶質半導体膜を
形成し、前記第１の結晶質半導体膜にレーザ光を照射し
て第２の結晶質半導体膜を形成し、第２のランプ光を照
射して、前記レーザ光の照射により前記第２の結晶質半
導体膜に形成された歪みを低減し、前記第２のランプ光
を照射した後の前記第２の結晶質半導体膜にエッチング
を行なって島状の第２の結晶質半導体膜を形成すること
を特徴とする半導体装置の作製方法。
【請求項１２】絶縁表面上に形成された非晶質半導体
膜に第１のランプ光を照射して第１の結晶質半導体膜を
形成し、前記第１の結晶質半導体膜にレーザ光を照射し
て第２の結晶質半導体膜を形成し、前記第２の結晶質半
導体膜にエッチングを行なって島状の第２の結晶質半導
体膜を形成し、第２のランプ光を照射して、前記レーザ
光の照射により前記島状の第２の結晶質半導体膜に形成
された歪みを低減することを特徴とする半導体装置の作
製方法。
【請求項１３】請求項１乃至１２のいずれか一項にお
いて、前記レーザ光は、照射面またはその近傍における
形状が線状または矩形状であることを特徴とする半導体
装置の作製方法。
【請求項１４】請求項１乃至１３のいずれか一項にお
いて、前記レーザ光は、連続発光型またはパルス発光型
のガスレーザ、固体レーザ、金属レーザから選ばれた一
種または複数種から射出されていることを特徴とする半
導体装置の作製方法。
【請求項１５】請求項１４において、前記固体レーザ
は、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレーザ、Ｙ
ＡｌＯ₃レーザ、ガラスレーザ、ルビーレーザ、アレキ
サンドライドレーザ、Ｔｉ：サファイアレーザから選ば
れた一種であることを特徴とする半導体装置の作製方
法。
【請求項１６】請求項１および請求項２および請求項
５および請求項６のいずれか一項において、前記加熱処
理の加熱時間は、１〜３０分の範囲であることを特徴と
する半導体装置の作製方法。
【請求項１７】請求項７または請求項８において、前
記第２の加熱処理の加熱時間は、１〜３０分の範囲であ
ることを特徴とする半導体装置の作製方法。
【請求項１８】請求項１および請求項２および請求項
５および請求項６のいずれか一項において、前記加熱処
理の加熱温度は、５００℃以上であることを特徴とする
半導体装置の作製方法。
【請求項１９】請求項７または請求項８において、前
記第１の加熱処理の加熱温度は、６００℃以上であるこ
とを特徴とする半導体装置の作製方法。
【請求項２０】請求項７または請求項８において、前
記第２の加熱処理の加熱温度は、５００℃以上であるこ
とを特徴とする半導体装置の作製方法。
【請求項２１】請求項９または請求項１０において、
前記加熱処理の加熱温度は、６００℃以上であることを
特徴とする半導体装置の作製方法。
【請求項２２】請求項１および請求項２および請求項
５および請求項６のいずれか一項において、前記加熱処
理の加熱時間は１〜３０分の範囲であり、かつ、加熱温
度は５００℃以上であることを特徴とする半導体装置の
作製方法。
【請求項２３】請求項７または請求項８において、前
記第２の加熱処理の加熱時間は１〜３０分の範囲であ
り、かつ、前記第２の加熱処理の加熱温度は５００℃以
上であることを特徴とする半導体装置の作製方法。
【請求項２４】請求項３および請求項４および請求項
９および請求項１０のいずれか一項において、前記ラン
プ光を照射する時間は、１〜３０分の範囲であることを
特徴とする半導体装置の作製方法。
【請求項２５】請求項１１または請求項１２におい
て、前記第２のランプ光を照射する時間は、１〜３０分
の範囲であることを特徴とする半導体装置の作製方法。
【請求項２６】請求項３および請求項４および請求項
９および請求項１０のいずれか一項において、前記ラン
プ光を照射する温度は、５００℃以上であることを特徴
とする半導体装置の作製方法。
【請求項２７】請求項１１または請求項１２におい
て、前記第２のランプ光を照射する温度は、５００℃以
上であることを特徴とする半導体装置の作製方法。
【請求項２８】請求項３および請求項４および請求項
９および請求項１０のいずれか一項において、前記ラン
プ光を照射するときの昇温または降温レートは、３０〜
３００℃／分の範囲であることを特徴とする半導体装置
の作製方法。
【請求項２９】請求項１１または請求項１２におい
て、前記第２のランプ光を照射するときの昇温または降
温レートは、３０〜３００℃／分の範囲であることを特
徴とする半導体装置の作製方法。
【請求項３０】請求項３および請求項４および請求項
９および請求項１０のいずれか一項において、前記ラン
プ光を照射するときの昇温または降温レートは、３０〜
３００℃／分の範囲であり、かつ、前記ランプ光を照射
する時間は１〜３０分の範囲であり、かつ、温度は５０
０℃以上であることを特徴とする半導体装置の作製方
法。
【請求項３１】請求項１１または請求項１２におい
て、前記ランプ光を照射するときの昇温または降温レー
トは、３０〜３００℃／分の範囲であり、かつ、前記第
２のランプ光を照射する時間は１〜３０分の範囲であ
り、かつ、温度は５００℃以上であることを特徴とする
半導体装置の作製方法。
【請求項３２】請求項３乃至６および請求項９乃至１
２のいずれか一項において、前記ランプ光は、基板の上
方から、基板の下方からもしくは基板の上方および下方
から照射されることを特徴とする半導体装置の作製方
法。
【請求項３３】請求項３乃至６および請求項９乃至１
２および請求項３２のいずれか一項において、前記ラン
プ光は、ハロゲンランプ、メタルハライドランプ、キセ
ノンアークランプ、カーボンアークランプ、高圧ナトリ
ウムランプ、または高圧水銀ランプから射出された光で
あることを特徴とする半導体装置の作製方法。
【請求項３４】請求項１乃至１２のいずれか一項にお
いて、前記非晶質半導体膜は、ＬＰＣＶＤ法またはスパ
ッタ法または４００℃以上でプラズマＣＶＤ法により形
成されることを特徴とする半導体装置の作製方法。