KR101483861B1 - 열처리 방법 및 열처리 장치 - Google Patents

열처리 방법 및 열처리 장치 Download PDF

Info

Publication number
KR101483861B1
KR101483861B1 KR20130066463A KR20130066463A KR101483861B1 KR 101483861 B1 KR101483861 B1 KR 101483861B1 KR 20130066463 A KR20130066463 A KR 20130066463A KR 20130066463 A KR20130066463 A KR 20130066463A KR 101483861 B1 KR101483861 B1 KR 101483861B1
Authority
KR
South Korea
Prior art keywords
temperature
substrate
flash
film
semiconductor wafer
Prior art date
Application number
KR20130066463A
Other languages
English (en)
Other versions
KR20130141376A (ko
Inventor
신이치 가토
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20130141376A publication Critical patent/KR20130141376A/ko
Application granted granted Critical
Publication of KR101483861B1 publication Critical patent/KR101483861B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

[과제] 고유전율막의 결정화를 촉진시키면서, 고유전율막의 계면 특성도 개선할 수 있는 열처리 방법 및 열처리 장치를 제공한다.
[해결 수단] 고유전율막의 게이트가 형성된 반도체 웨이퍼의 표면에 플래시광을 조사하고, 상기 표면을 단시간에 목표 온도 T2로 가열함으로써, 하지의 이산화규소막의 성장을 억제하면서, 고유전율막의 결정화를 촉진시킬 수 있다. 계속하여, 플래시 가열 후의 반도체 웨이퍼에 할로겐 램프로부터 광을 조사함으로써 그 온도를 어닐 온도 T3으로 유지하고 있다. 플래시 가열 후의 어닐 처리는 수소 가스와 질소 가스의 혼합 가스의 분위기 중에서 실행된다. 수소-질소 혼합 가스의 분위기 중에서 반도체 웨이퍼를 어닐 처리함으로써, 고유전율막의 계면 근방에 존재하고 있던 결함을 수소 종단에 의해 소실시킬 수 있어, 고유전율막의 계면 특성을 개선할 수 있다.

Description

열처리 방법 및 열처리 장치{HEAT TREATMENT METHOD AND HEAT TREATMENT APPARATUS}
본 발명은, 고유전율막을 형성한 반도체 웨이퍼 등의 기판에 광을 조사하여 가열함으로써 그 고유전율막의 결정화를 촉진시키는 열처리 방법 및 열처리 장치에 관한 것이다.
종래부터, 전계 효과 트랜지스터(FET)의 게이트 절연막으로서는, 이산화규소(SiO2)가 일반적으로 이용되어 왔지만, 소자의 미세화에 수반하여 게이트 절연막의 박막화가 진행됨에 따라 리크 전류의 증대가 문제가 되고 있었다. 이 때문에, 예를 들면 특허 문헌 1에 개시되어 있는 바와 같이, 게이트 절연막으로서 이산화규소보다 비유전률이 높은 재료(고유전율 재료(High-k 재료))를 사용함과 함께, 게이트 전극에 금속을 이용한 메탈 게이트 전극의 개발이 진행되고 있다.
일본국 특허 공개 2011-77421호 공보
그러나, 게이트 절연막으로서 고유전율막(High-k막)을 형성한 반도체 웨이퍼의 열처리를 행할 때에는 이하와 같은 문제가 발생한다. 고유전율막은 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 수법에 의해 고유전율 재료를 퇴적시켜 형성된다. 또, 최근에는, 원자층을 1층씩 퇴적시키는 ALD(Atomic Layer Deposition)도 주목받고 있다. 어느 수법에 의해서도 퇴적 상태의 고유전율막은 결정성이 낮기 때문에, 이것을 1000℃ 이상으로 어닐함으로써 결정화를 촉진시킬 필요가 있다.
그런데, 고유전율막을 몇 초 이상의 장시간에 걸쳐 1000℃ 이상으로 가열하면, 산소가 이동하여 고유전율막과 기재의 실리콘 사이에 존재하고 있는 이산화규소의 막이 성장하여, 그 막두께가 두꺼워져 디바이스 특성을 저하시킨다는 문제가 발생한다.
또, 퇴적된 고유전율막과 하지의 이산화규소막 및 상측의 메탈 게이트 전극의 계면은, 실리콘/이산화규소의 계면과 비교하면 질이 낮을 수 밖에 없다. 따라서, 게이트 절연막으로서 고유전율막을 이용하는 경우에는, 고유전율막의 계면 특성의 향상도 요구되고 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 고유전율막의 결정화를 촉진시키면서, 고유전율막의 계면 특성도 개선할 수 있는 열처리 방법 및 열처리 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 고유전율막을 형성한 기판에 광을 조사하여 가열함으로써 상기 고유전율막의 결정화를 촉진시키는 열처리 방법에 있어서, 상기 고유전율막이 형성된 기판의 표면에 플래시 램프로부터 플래시광을 조사함으로써 상기 고유전율막을 포함하는 상기 기판의 표면을 제1 온도로 가열하는 플래시 가열 공정과, 상기 기판에 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제1 온도보다 낮은 제2 온도로 유지하는 어닐 공정을 구비하고, 상기 어닐 공정은, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 포함하는 분위기 중에서 실행되는 것을 특징으로 한다.
또, 청구항 2의 발명은, 청구항 1의 발명에 관련된 열처리 방법에 있어서, 상기 어닐 공정에서는, 상기 기판의 온도를 300℃ 이상 700℃ 이하로 2초 이상 30분 이하 유지하는 것을 특징으로 한다.
또, 청구항 3의 발명은, 청구항 1 또는 청구항 2의 발명에 관련된 열처리 방법에 있어서, 상기 어닐 공정은 상기 플래시 가열 공정 후에 실행되는 것을 특징으로 한다.
또, 청구항 4의 발명은, 청구항 3의 발명에 관련된 열처리 방법에 있어서, 상기 플래시 가열 공정 전에 상기 기판에 상기 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제2 온도로 가열하는 예비 가열 공정을 더 구비하는 것을 특징으로 한다.
또, 청구항 5의 발명은, 청구항 1 내지 청구항 4 중 어느 하나의 발명에 관련된 열처리 방법에 있어서, 상기 고유전율막 상에, 티탄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈, 몰리브덴, 텅스텐으로 이루어지는 군으로부터 선택된 1종 이상의 금속을 포함하는 게이트 전극을 형성하는 것을 특징으로 한다.
또, 청구항 6의 발명은, 청구항 1 내지 청구항 5 중 어느 하나의 발명에 관련된 열처리 방법에 있어서, 상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 한다.
또, 청구항 7의 발명은, 고유전율막을 형성한 기판에 광을 조사하여 가열함으로써 상기 고유전율막의 결정화를 촉진시키는 열처리 장치에 있어서, 상기 고유전율막이 형성된 기판을 수용하는 챔버와, 상기 챔버 내에서 상기 기판을 유지하는 유지 수단과, 상기 유지 수단에 유지된 상기 기판의 표면에 플래시광을 조사하여 상기 고유전율막을 포함하는 상기 기판의 표면을 제1 온도로 가열하는 플래시 램프와, 상기 유지 수단에 유지된 기판에 광을 조사하는 할로겐 램프와, 상기 챔버 내에, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 공급하여 상기 가스를 포함하는 분위기를 형성하는 분위기 형성 수단과, 상기 챔버 내에 상기 가스를 포함하는 분위기를 형성하면서, 상기 기판에 상기 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제1 온도보다 낮은 제2 온도로 유지하도록 상기 할로겐 램프의 발광 및 상기 분위기 형성 수단을 제어하는 제어 수단을 구비하는 것을 특징으로 한다.
또, 청구항 8의 발명은, 청구항 7의 발명에 관련된 열처리 장치에 있어서, 상기 제2 온도는 300℃ 이상 700℃ 이하이며, 상기 제어 수단은, 상기 기판을 상기 제2 온도로 2초 이상 30분 이하 유지하도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 한다.
또, 청구항 9의 발명은, 청구항 7 또는 청구항 8의 발명에 관련된 열처리 장치에 있어서, 상기 제어 수단은, 상기 플래시 램프로부터의 플래시광 조사에 의해 상기 기판의 표면이 상기 제1 온도로 가열된 후에, 상기 기판을 상기 제2 온도로 유지하도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 한다.
또, 청구항 10의 발명은, 청구항 9의 발명에 관련된 열처리 장치에 있어서, 상기 제어 수단은, 상기 플래시 램프로부터의 플래시광 조사에 의해 상기 기판의 표면이 상기 제1 온도로 가열되기 전에, 상기 기판이 상기 제2 온도로 가열되도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 한다.
또, 청구항 11의 발명은, 청구항 7 내지 청구항 10 중 어느 하나의 발명에 관련된 열처리 장치에 있어서, 상기 고유전율막 상에는, 티탄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈, 몰리브덴, 텅스텐으로 이루어지는 군으로부터 선택된 1종 이상의 금속을 포함하는 게이트 전극이 형성되어 있는 것을 특징으로 한다.
또, 청구항 12의 발명은, 청구항 7 내지 청구항 11 중 어느 하나의 발명에 관련된 열처리 장치에 있어서, 상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 한다.
청구항 1 내지 청구항 6의 발명에 의하면, 고유전율막이 형성된 기판의 표면에 플래시 램프로부터 플래시광을 조사함으로써 고유전율막을 포함하는 기판의 표면을 제1 온도로 가열하는 플래시 가열 공정과, 기판에 할로겐 램프로부터 광을 조사함으로써 기판의 온도를 제1 온도보다 낮은 제2 온도로 유지하는 어닐 공정을 구비하고, 어닐 공정을, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 포함하는 분위기 중에서 실행하기 때문에, 플래시 가열에 의해 고유전율막의 결정화를 촉진시키면서, 분위기 가스 중에서 할로겐 램프에 의한 어닐 처리를 행함으로써 고유전율막의 계면 특성의 개선도 행할 수 있다.
또, 청구항 7 내지 청구항 12의 발명에 의하면, 고유전율막이 형성된 기판의 표면에 플래시광을 조사하여 고유전율막을 포함하는 기판의 표면을 제1 온도로 가열하는 플래시 램프와, 기판에 광을 조사하는 할로겐 램프와, 챔버 내에, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 공급하여 상기 가스를 포함하는 분위기를 형성하는 분위기 형성 수단을 구비하고, 챔버 내에 가스를 포함하는 분위기를 형성하면서, 기판에 할로겐 램프로부터 광을 조사함으로써 기판의 온도를 제1 온도보다 낮은 제2 온도로 유지하기 때문에, 플래시 가열에 의해 고유전율막의 결정화를 촉진시키면서, 분위기 가스 중에서 할로겐 램프에 의한 어닐 처리를 행함으로써 고유전율막의 계면 특성의 개선도 행할 수 있다.
도 1은 본 발명에 관련된 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부의 전체 외관을 나타내는 사시도이다.
도 3은 유지부를 상면에서 본 평면도이다.
도 4은 유지부를 측방에서 본 측면도이다.
도 5는 이재(移載) 기구의 평면도이다.
도 6은 이재 기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동 회로를 나타내는 도이다.
도 9는 도 1의 열처리 장치에 있어서의 반도체 웨이퍼의 처리 순서를 나타내는 플로차트이다.
도 10은 게이트 절연막으로서 고유전율막을 이용한 게이트 구조의 개략을 나타내는 도이다.
도 11은 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도이다.
도 12는 플래시 가열 처리 전후에 있어서의 반도체 웨이퍼의 표면 온도 변화를 나타내는 도이다.
도 13은 플래시 가열 처리 전후에 있어서의 반도체 웨이퍼의 표면 온도 변화의 다른 예를 나타내는 도이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
도 1은, 본 발명에 관련된 열처리 장치(1)의 구성을 나타내는 종단면도이다. 본 실시 형태의 열처리 장치(1)는, 기판으로서 φ300mm의 원판형상의 반도체 웨이퍼 W에 대해 플래시광 조사를 행함으로써 그 반도체 웨이퍼 W를 가열하는 플래시 램프 어닐 장치이다. 상세한 것은 후술하지만, 열처리 장치(1)에 반입되기 전의 반도체 웨이퍼 W에는 고유전율막의 게이트가 형성되어 있으며, 열처리 장치(1)에 의한 가열 처리에 의해 그 고유전율막의 결정화가 촉진된다.
열처리 장치(1)는, 반도체 웨이퍼 W를 수용하는 챔버(6)와, 복수의 플래시 램프 FL을 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프 HL을 내장하는 할로겐 가열부(4)와, 셔터 기구(2)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼 W를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에서 반도체 웨이퍼 W의 수도를 행하는 이재 기구(10)를 구비한다. 또, 열처리 장치(1)는, 챔버(6)의 내부에 포밍 가스(수소-질소 혼합 가스)의 분위기를 형성하는 분위기 형성 기구(180)를 구비한다. 또한, 열처리 장치(1)는, 셔터 기구(2), 분위기 형성 기구(180), 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 웨이퍼 W의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통형상의 챔버 측부(61)의 상하에 석영제의 챔버창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통형상을 가지고 있으며, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해 형성된 원판형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 바닥부를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또, 챔버 측부(61)의 내측의 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환형상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워 넣어짐으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워 넣어져, 도시를 생략한 나사로 고정함으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈 가능하게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환형상으로 형성되어, 반도체 웨이퍼 W를 유지하는 유지부(7)를 둘러싼다.
챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속재료(예를 들면, 스테인레스 스틸)로 형성되어 있다. 또, 반사 링(68, 69)의 내주면은 전해 니켈 도금에 의해 경면으로 되어 있다.
또, 챔버 측부(61)에는, 챔버(6)에 대해 반도체 웨이퍼 W의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 설치되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼 W의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼 W의 반출을 행할 수 있다. 또, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 소정의 가스를 공급하는 가스 공급 구멍(81)이 설치되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 설치되어 있으며, 반사 링(68)에 설치되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(82)을 통하여 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 두 갈래로 분기되어, 그 한쪽은 질소 가스 공급원(185)에 접속되며, 다른쪽은 수소 가스 공급원(189)에 접속된다. 가스 공급관(83)의 두 갈래로 분기된 경로 중 질소 가스 공급원(185)에 접속된 배관에는 밸브(183) 및 유량 조정 밸브(181)가 끼워지고, 수소 가스 공급원(189)에 접속된 배관에는 밸브(187) 및 유량 조정 밸브(186)가 끼워져 있다.
밸브(183)가 개방되면, 질소 가스 공급원(185)으로부터 가스 공급관(83)을 통과하여 완충 공간(82)에 질소 가스(N2)가 송급된다. 가스 공급관(83)을 흐르는 질소 가스의 유량은 유량 조정 밸브(181)에 의해 조정된다. 또, 밸브(187)가 개방되면, 수소 가스 공급원(189)으로부터 가스 공급관(83)을 통과하여 완충 공간(82)에 수소 가스(H2)가 송급된다. 가스 공급관(83)을 흐르는 수소 가스의 유량은 유량 조정 밸브(186)에 의해 조정된다. 완충 공간(82)에 유입된 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 퍼지도록 흘러 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다.
이러한 질소 가스 공급원(185), 밸브(183), 유량 조정 밸브(181), 수소 가스 공급원(189), 밸브(187), 유량 조정 밸브(186), 가스 공급관(83), 완충 공간(82) 및 가스 공급 구멍(81)에 의해 분위기 형성 기구(180)가 구성된다. 밸브(183) 및 밸브(187)의 쌍방을 개방함으로써, 열처리 공간(65)에 수소 가스와 질소 가스의 혼합 가스(포밍 가스)를 공급하여, 포밍 가스의 분위기를 형성할 수 있다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 설치되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 설치되어 있으며, 반사 링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(87)을 통하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레방향을 따라 복수 설치되어 있어도 되고, 슬릿형상의 것이어도 된다.
또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 나타내는 사시도이다. 또, 도 3은 유지부(7)를 상면에서 본 평면도이며, 도 4는 유지부(7)를 측방에서 본 측면도이다. 유지부(7)는, 기대 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환형상의 석영 부재이다. 기대 링(71)은 오목부(62)의 저면에 올려 놓아짐으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 원환형상을 가지는 기대 링(71)의 상면에, 그 둘레방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대 링(71)에 고착된다. 또한, 기대 링(71)의 형상은, 원환형상으로부터 일부가 결핍된 원호형상이어도 된다.
평판형상의 서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 서셉터(74)는 석영으로 형성된 대략 원형의 평판형상 부재이다. 서셉터(74)의 직경은 반도체 웨이퍼 W의 직경보다 크다. 즉, 서셉터(74)는, 반도체 웨이퍼 W보다 큰 평면 사이즈를 가진다. 서셉터(74)의 상면에는 복수개(본 실시 형태에서는 5개)의 가이드 핀(76)이 세워 설치되어 있다. 5개의 가이드 핀(76)은 서셉터(74)의 외주원과 동심원의 둘레 상을 따라 설치되어 있다. 5개의 가이드 핀(76)을 배치한 원의 지름은 반도체 웨이퍼 W의 지름보다 약간 크다. 각 가이드 핀(76)도 석영으로 형성되어 있다. 또한, 가이드 핀(76)은, 서셉터(74)와 일체로 석영의 잉곳으로부터 가공하도록 해도 되고, 별도로 가공한 것을 서셉터(74)에 용접 등에 의해 부착하도록 해도 된다.
기대 링(71)에 세워 설치된 4개의 연결부(72)와 서셉터(74)의 둘레 가장자리부의 하면이 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있으며, 유지부(7)는 석영의 일체 성형 부재가 된다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 대략 원판형상의 서셉터(74)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 챔버(6)에 반입된 반도체 웨이퍼 W는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 올려 놓아져 유지된다. 반도체 웨이퍼 W는, 5개의 가이드 핀(76)에 의해 형성되는 원의 내측에 올려 놓아짐으로써, 수평 방향의 위치 어긋남이 방지된다. 또한, 가이드 핀(76)의 개수는 5개에 한정되는 것이 아니며, 반도체 웨이퍼 W의 위치 어긋남을 방지할 수 있는 수이면 된다.
또, 도 2 및 도 3에 나타내는 바와 같이 서셉터(74)에는, 상하로 관통하여 개구부(78) 및 절결부(77)가 형성되어 있다. 절결부(77)는, 열전대를 사용한 접촉식 온도계(130)의 프로브 선단부를 통과시키기 위해 설치되어 있다. 한편, 개구부(78)는, 방사 온도계(120)가 서셉터(74)에 유지된 반도체 웨이퍼 W의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 설치되어 있다. 또한, 서셉터(74)에는, 후술하는 이재 기구(10)인 리프트 핀(12)이 반도체 웨이퍼 W의 수도를 위해 관통하는 4개의 관통 구멍(79)이 형성되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환형상의 오목부(62)를 따르는 원호형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 세워 설치되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 반도체 웨이퍼 W의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 웨이퍼 W와 평면에서 봤을 때에 겹치지 않는 퇴피 위치(도 5의 2점 쇄선 위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별의 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 형성된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 위이다. 기대 링(71)은 오목부(62)의 저면에 올려 놓아져 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시를 생략한 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 되돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수개(본 실시 형태에서는 30개)의 크세논 플래시 램프 FL로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형상의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프 FL은 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프 FL은, 각각이 장척의 원통형상을 가지는 봉형상 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼 W의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 평면형상으로 배열되어 있다. 따라서, 플래시 램프 FL의 배열에 의해 형성되는 평면도 수평면이다.
도 8은, 플래시 램프 FL의 구동 회로를 나타내는 도이다. 이 도면에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프 FL과, IGBT(절연 게이트 바이폴러 트랜지스터)(96)가 직렬로 접속되어 있다. 또, 도 8에 나타내는 바와 같이 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비함과 함께, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치 패널 등의 다양한 공지의 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 기초하여 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그 파형에 따라서 펄스 발생기(31)가 펄스 신호를 발생시킨다.
플래시 램프 FL은, 그 내부에 크세논 가스가 봉입되고 그 양단부에 양극 및 음극이 설치된 봉형상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면 상에 부설된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원 유닛(95)에 의해 소정의 전압이 인가되고, 그 인가 전압(충전 전압)에 따른 전하가 충전된다. 또, 트리거 전극(91)에는 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 장착한 바이폴러 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭 소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스 발생기(31)로부터 펄스 신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(High의 전압)이 인가되면 IGBT(96)가 온 상태가 되고, 소정치 미만의 전압(Low의 전압)이 인가되면 IGBT(96)가 오프 상태가 된다. 이와 같이 하여, 플래시 램프 FL을 포함하는 구동 회로는 IGBT(96)에 의해 온 오프된다. IGBT(96)가 온 오프됨으로써 플래시 램프 FL과 대응하는 콘덴서(93)의 접속이 단속된다.
콘덴서(93)가 충전된 상태에서 IGBT(96)가 온 상태가 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논 가스는 전기적으로는 절연체이기 때문에, 통상의 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나, 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 간의 방전에 의해 유리관(92) 내에 전류가 삽시간에 흘러, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
또, 도 1의 리플렉터(52)는, 복수의 플래시 램프 FL의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프 FL로부터 출사된 광을 유지부(7)측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시 램프 FL을 바라보는 측의 면)은 블라스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)의 내부에는 복수개(본 실시 형태에서는 40개)의 할로겐 램프 HL이 내장되어 있다. 복수의 할로겐 램프 HL은, 전력 공급 회로(45)로부터의 전력 공급을 받아 발광하여, 챔버(6)의 하방으로부터 하측 챔버창(64)을 통하여 열처리 공간(65)으로의 할로겐광의 조사를 행한다. 전력 공급 회로(45)로부터의 전력 공급은 제어부(3)에 의해 제어된다. 도 7은, 복수의 할로겐 램프 HL의 배치를 나타내는 평면도이다. 본 실시 형태에서는, 상하 2단에 각 20개씩의 할로겐 램프 HL이 설치되어 있다. 각 할로겐 램프 HL은, 장척의 원통형상을 가지는 봉형상 램프이다. 상단, 하단 모두 20개의 할로겐 램프 HL은, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼 W의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프 HL의 배열에 의해 형성되는 평면은 수평면이다.
또, 도 7에 나타내는 바와 같이 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼 W의 중앙부에 대향하는 영역보다 둘레 가장자리부에 대향하는 영역에 있어서의 할로겐 램프 HL의 설치 밀도가 높아져 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 둘레 가장자리부 쪽이 할로겐 램프 HL의 설치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광조사에 의한 가열 시에 온도 저하가 발생하기 쉬운 반도체 웨이퍼 W의 둘레 가장자리부에 의해 많은 광량의 조사를 행할 수 있다.
또, 상단의 할로겐 램프 HL로 이루어지는 램프군과 하단의 할로겐 램프 HL로 이루어지는 램프군이 격자형상으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐 램프 HL의 길이 방향과 하단의 각 할로겐 램프 HL의 길이 방향이 직교하도록 합계 40개의 할로겐 램프 HL이 설치되어 있다.
할로겐 램프 HL은, 유리관 내부에 설치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(옥소, 취소 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프 HL은, 통상의 백열전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 가진다. 또, 할로겐 램프 HL은 봉형상 램프이기 때문에 장수명이며, 할로겐 램프 HL을 수평 방향을 따르도록 하여 배치함으로써 상방의 반도체 웨이퍼 W로의 방사 효율이 우수한 것이 된다.
또, 도 1에 나타내는 바와 같이 열처리 장치(1)는, 할로겐 가열부(4) 및 챔버(6)의 측방에 셔터 기구(2)를 구비한다. 셔터 기구(2)는, 셔터판(21) 및 슬라이드 구동 기구(22)를 구비한다. 셔터판(21)은, 할로겐광에 대해 불투명한 판이며, 예를 들면 티탄(Ti)으로 형성되어 있다. 슬라이드 구동 기구(22)는, 셔터판(21)을 수평 방향을 따라 슬라이드 이동시켜, 할로겐 가열부(4)와 유지부(7) 사이의 차광 위치에 셔터판(21)을 끼우고 뺀다. 슬라이드 구동 기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치(도 1의 2점 쇄선 위치)에 셔터판(21)이 삽입되어, 하측 챔버창(64)과 복수의 할로겐 램프 HL이 차단된다. 이것에 의해, 복수의 할로겐 램프 HL로부터 열처리 공간(65)의 유지부(7)를 향하는 광은 차광된다. 반대로, 슬라이드 구동 기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치로부터 셔터판(21)이 퇴출되어 하측 챔버창(64)의 하방이 개방된다.
또, 제어부(3)는, 열처리 장치(1)에 설치된 상기의 다양한 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에 있어서의 처리가 진행된다. 또, 도 8에 나타낸 바와 같이, 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비한다. 상기 서술한 바와 같이, 입력부(33)로부터의 입력 내용에 기초하여, 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그에 따라서 펄스 발생기(31)가 IGBT(96)의 게이트에 펄스 신호를 출력한다. 또한, 제어부(3)는, 분위기 형성 기구(180)의 각 밸브의 개폐를 제어함으로써 챔버(6) 내의 분위기 조정을 행함과 함께, 전력 공급 회로(45)를 제어함으로써 할로겐 램프 HL의 발광을 제어한다.
상기의 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼 W의 열처리 시에 할로겐 램프 HL 및 플래시 램프 FL로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉한 온도 상승을 방지하기 위해, 다양한 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열(俳熱)하는 공냉 구조로 되어 있다. 또, 상측 챔버창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어. 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음에, 반도체 웨이퍼 W에 고유전율막의 게이트를 형성하여 열처리를 행하는 처리 순서에 대해서 설명한다. 도 9는, 반도체 웨이퍼 W의 처리 순서를 나타내는 플로차트이다. 이 도면의 단계 S2 이후가 열처리 장치(1)에 의해 실행되는 처리이다.
우선, 열처리에 앞서 반도체 웨이퍼 W에 고유전율 게이트 절연막을 이용한 게이트 구조를 형성한다(단계 S1). 도 10은, 게이트 절연막으로서 고유전율막을 이용한 게이트 구조의 개략을 나타내는 도이다.
단결정 실리콘(Si)의 기재(111)에는 소스(112)와 드레인(113)이 형성되어 있다. 소스·드레인 간의 기재(111) 상에 이산화규소(SiO2)의 막(116)을 형성하고, 또한 그 이산화규소의 막(116) 상에 고유전율막(117)을 형성한다. 본 실시 형태의 고유전율막(117)은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함한다. 이산화규소의 막(116)은 예를 들면 열산화법에 의해 성막하면 되고, 또 고유전율막(117)은 예를 들면 MOCVD에 의해 퇴적하도록 하면 된다. 혹은, 고유전율막(117)은 ALD에 의해 원자층을 1층씩 퇴적시키도록 해도 된다. 이들 이산화규소의 막(116) 및 고유전율막(117)이 게이트 절연막으로서 기능한다.
또한, 고유전율막(117) 상에 게이트 전극(118)을 형성한다. 본 실시 형태의 게이트 전극(118)은, 티탄(Ti), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄탈(Ta), 몰리브덴(Mo), 텅스텐(W)으로 이루어지는 군으로부터 선택되는 1종 이상의 금속을 포함하는 메탈 게이트 전극이다. 또한, 게이트 전극(118)으로서는, 메탈 게이트 전극 대신에, 폴리 실리콘을 이용하도록 해도 된다.
또, 게이트 전극(118)의 양측방에는 SiN의 사이드 월(119)이 형성되어 있다. 이 사이드 월(119)은, 게이트 전극(118)보다 먼저 형성하도록 해도 되고, 게이트 전극(118) 후에 형성하도록 해도 된다.
이러한 게이트 구조가 형성된 반도체 웨이퍼 W가 상기의 열처리 장치(1)에 반입된다(단계 S2). 퇴적 상태의 고유전율막(117)은 결정성이 낮기 때문에, 이것을 1000℃ 이상으로 가열하여 결정화를 촉진시킬 필요가 있다. 또, 고유전율막(117)과 게이트 전극(118) 및 이산화규소의 막(116) 사이의 계면은 양질인 것이 아니며, 미결합수(댕글링 본드)가 다수 존재하고 있다. 본 실시 형태에 있어서는, 열처리 장치(1)에서의 열처리에 의해, 퇴적 후의 고유전율막(117)의 결정화를 촉진시킴과 함께, 계면을 개질한다. 이하에 설명하는 열처리 장치(1)에서의 동작 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행된다.
열처리 장치(1)에 있어서는, 반도체 웨이퍼 W의 반입에 앞서, 질소 가스 공급용의 밸브(183)가 개방됨과 함께, 배기용의 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기가 행해지고 있다. 밸브(183)가 개방되면, 가스 공급 구멍(81)으로부터 열처리 공간(65)에 질소 가스가 공급된다. 또, 밸브(89)가 개방되면, 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소 가스가 하방으로 흘러, 열처리 공간(65)의 하부로부터 배기된다. 또, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 또한, 도시를 생략한 배기 기구에 의해 이재 기구(10)의 구동부 주변의 분위기도 배기된다.
계속하여, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 고유전율막(117) 및 게이트 전극(118)이 형성된 반도체 웨이퍼 W가 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때에, 챔버(6) 내에는 질소 가스가 계속 공급되고 있기 때문에, 장치 외부의 분위기가 챔버(6) 내의 유입되는 것을 최소한으로 억제할 수 있다. 반송 로봇에 의해 반입된 반도체 웨이퍼 W는 유지부(7)의 바로 위의 위치까지 진출하여 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)을 통과하여 서셉터(74)의 상면으로부터 돌출하여 반도체 웨이퍼 W를 수취한다.
반도체 웨이퍼 W가 리프트 핀(12)에 올려 놓아진 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하여, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼 W는 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되어 수평 자세로 유지된다. 반도체 웨이퍼 W는, 게이트 전극(118) 및 고유전율막(117)이 형성된 표면을 상면으로 하여 서셉터(74)에 유지된다. 또, 반도체 웨이퍼 W는, 서셉터(74)의 상면에서 5개의 가이드 핀(76)의 내측에 유지된다. 서셉터(74)의 하방에까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
반도체 웨이퍼 W가 유지부(7)의 서셉터(74)에 올려 놓아져 유지된 후, 할로겐 가열부(4)의 40개의 할로겐 램프 HL이 일제히 점등되어 예비 가열(어시스트 가열)이 개시된다(단계 S3). 할로겐 램프 HL로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼 W의 이면으로부터 조사된다. 반도체 웨이퍼 W의 이면은, 고유전율막(117)이 형성된 표면과는 반대측의 주면이며, 통상은 어떠한 디바이스 패턴도 형성되어 있지 않다. 할로겐 램프 HL로부터의 광조사를 받음으로써 반도체 웨이퍼 W의 온도가 상승한다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측에 퇴피하고 있기 때문에, 할로겐 램프 HL에 의한 가열의 장해가 되지 않는다.
도 11은, 반도체 웨이퍼 W의 표면 온도의 변화를 나타내는 도이다. 반도체 웨이퍼 W가 반입되어 서셉터(74)에 올려 놓아진 후, 제어부(3)가 시각 t0에 40개의 할로겐 램프 HL을 점등시켜 할로겐 광조사에 의해 반도체 웨이퍼 W를 예비 가열 온도 T1에까지 승온시키고 있다. 예비 가열 온도 T1은 600℃ 이상 900℃ 이하이며, 본 실시 형태에서는 700℃로 하고 있다.
할로겐 램프 HL에 의한 예비 가열을 행할 때에는, 반도체 웨이퍼 W의 온도가 접촉식 온도계(130)에 의해 측정되고 있다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 서셉터(74)에 유지된 반도체 웨이퍼 W의 하면에 절결부(77)를 통하여 접촉하여 승온 중의 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼 W의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프 HL로부터의 광조사에 의해 승온되는 반도체 웨이퍼 W의 온도가 소정의 예비 가열 온도 T1에 도달했는지 여부를 감시하면서, 할로겐 램프 HL의 출력을 제어한다. 즉, 제어부(3)는, 접촉식 온도계(130)에 의한 측정치에 기초하여, 반도체 웨이퍼 W의 온도가 예비 가열 온도 T1이 되도록 전력 공급 회로(45)를 피드백 제어하여 할로겐 램프 HL의 강도를 조정하고 있다. 또한, 할로겐 램프 HL로부터의 광조사에 의해 반도체 웨이퍼 W를 승온할 때에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이것은, 할로겐 램프 HL로부터 조사되는 할로겐광이 방사 온도계(120)에 외란광으로서 입사하여, 정확한 온도 측정을 할 수 없기 때문이다.
반도체 웨이퍼 W의 온도가 예비 가열 온도 T1에 도달한 후, 제어부(3)는 반도체 웨이퍼 W를 그 예비 가열 온도 T1로 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 웨이퍼 W의 온도가 예비 가열 온도 T1에 도달한 시각 t1에서 제어부(3)가 전력 공급 회로(45)를 제어하여 할로겐 램프 HL의 강도를 조정하여, 반도체 웨이퍼 W의 온도를 거의 예비 가열 온도 T1로 유지하고 있다.
이러한 할로겐 램프 HL에 의한 예비 가열을 행함으로써, 반도체 웨이퍼 W의 전체를 예비 가열 온도 T1로 균일하게 승온시키고 있다. 할로겐 램프 HL에 의한 예비 가열의 단계에 있어서는, 보다 방열이 발생하기 쉬운 반도체 웨이퍼 W의 둘레 가장자리부의 온도가 중앙부보다 저하되는 경향이 있지만, 할로겐 가열부(4)에 있어서의 할로겐 램프 HL의 설치 밀도는, 반도체 웨이퍼 W의 중앙부에 대향하는 영역보다 둘레 가장자리부에 대향하는 영역 쪽이 높아져 있다. 이 때문에, 방열이 발생하기 쉬운 반도체 웨이퍼 W의 둘레 가장자리부에 조사되는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼 W의 면내 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버 측부(61)에 장착된 반사 링(69)의 내주면은 경면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 웨이퍼 W의 둘레 가장자리부를 향해 반사되는 광량이 많아져, 예비 가열 단계에서의 반도체 웨이퍼 W의 면내 온도 분포를 보다 균일한 것으로 할 수 있다.
다음에, 반도체 웨이퍼 W의 온도가 예비 가열 온도 T1에 도달하고 소정 시간이 경과한 시각 t2에 플래시 램프 FL로부터 섬광을 조사하는 것에 의한 플래시 가열 처리를 실행한다(단계 S4). 도 12는, 플래시 가열 처리 전후에 있어서의 반도체 웨이퍼 W의 표면 온도 변화를 나타내는 도이며, 도 11의 시각 t2 근방을 확대한 도이다. 또한, 반도체 웨이퍼 W의 온도가 실온으로부터 예비 가열 온도 T1에 도달할 때까지의 시간(시각 t0 내지 시각 t1까지의 시간) 및 예비 가열 온도 T1에 도달하고 나서 플래시 램프 FL이 발광할 때까지의 시간(시각 t1 내지 시각 t2까지의 시간)은 모두 몇 초 정도이다. 플래시 램프 FL이 플래시광 조사를 행할 때에는, 미리 전원 유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고, 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스 발생기(31)로부터 IGBT(96)에 펄스 신호를 출력하여 IGBT(96)를 온 오프 구동한다.
펄스 신호의 파형은, 펄스폭의 시간(온 시간)과 펄스 간격의 시간(오프 시간)을 파라미터로서 순차적으로 설정한 레서피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레서피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라서 제어부(3)의 파형 설정부(32)는 온 오프를 반복하는 펄스 파형을 설정한다. 그리고, 파형 설정부(32)에 의해 설정된 펄스 파형에 따라서 펄스 발생기(31)가 펄스 신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 설정된 파형의 펄스 신호가 인가되어, IGBT(96)의 온 오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스 신호가 온일 때에는 IGBT(96)가 온 상태가 되고, 펄스 신호가 오프일 때에는 IGBT(96)가 오프 상태가 된다.
또, 펄스 발생기(31)로부터 출력하는 펄스 신호가 온이 되는 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 펄스 신호가 입력되고, 또한, 그 펄스 신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압이 인가됨으로써, 펄스 신호가 온일 때에는 유리관(92) 내의 양단 전극 간에서 반드시 전류가 흐르며, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
이와 같이 하여 플래시 램프 FL이 시각 t21에 발광을 개시하고, 유지부(7)에 유지된 반도체 웨이퍼 W의 표면에 플래시광이 조사된다. IGBT(96)를 사용하지 않고 플래시 램프 FL을 발광시킨 경우에는, 콘덴서(93)에 축적되어 있던 전하가 1회의 발광으로 소비되어, 플래시 램프 FL로부터의 출력 파형은 폭이 0.1밀리세컨드 내지 10밀리세컨드 정도의 싱글 펄스가 된다. 이에 반해, 본 실시의 형태에서는, 회로 중에 스위칭 소자인 IGBT(96)를 접속하여, 그 게이트에 펄스 신호를 출력함으로써, 콘덴서(93)로부터 플래시 램프 FL로의 전하의 공급을 IGBT(96)에 의해 단속하여 플래시 램프 FL에 흐르는 전류를 제어하고 있다. 그 결과, 말하자면 플래시 램프 FL의 발광이 초퍼 제어되게 되어, 콘덴서(93)에 축적된 전하가 분할되어 소비되어, 극히 짧은 시간 동안에 플래시 램프 FL이 점멸을 반복한다. 또한, 회로를 흐르는 전류치가 완전하게 "0"이 되기 전에 다음의 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 다시 증가하기 때문에, 플래시 램프 FL이 점멸을 반복하고 있는 동안에도 발광 출력이 완전하게 "0"이 되는 것은 아니다. 따라서, IGBT(96)에 의해 플래시 램프 FL로의 전하의 공급을 단속함으로써, 플래시 램프 FL의 발광 패턴을 가능하게 규정할 수 있어, 발광 시간 및 발광 강도를 자유롭게 조정할 수 있다. 무엇보다, 플래시 램프 FL의 발광 시간은 길어도 1초 이하이다.
고유전율막(117)이 형성된 반도체 웨이퍼 W의 표면에 플래시 램프 FL로부터 플래시광을 조사함으로써, 게이트 전극(118) 및 고유전율막(117)을 포함하는 반도체 웨이퍼 W의 표면은 시각 t22에 목표 온도 T2(제1 온도)에까지 승온된다. 플래시 램프 FL의 발광 시간은 1초 이하의 단시간이기 때문에, 반도체 웨이퍼 W의 표면 온도가 예비 가열 온도 T1로부터 목표 온도 T2에까지 승온되는데 필요로 하는 시간(시각 t21 내지 시각 t22까지의 시간)도 1초 미만의 극히 단시간이다. 목표 온도 T2는 게이트의 고유전율막(117)의 결정화를 촉진시킬 수 있는 1000℃ 이상 1200℃ 이하이며, 본 실시 형태에서는 1100℃로 하고 있다.
플래시 램프 FL의 발광 시간은 1초 이하의 단시간이기 때문에, 고유전율막(117)이 목표 온도 T2 근방으로 가열되고 있는 시간은 극히 짧다. 따라서, 고온으로 장시간 가열하는 것에 기인한 이산화규소의 막(116)의 성장을 억제할 수 있다. 또한, 고유전율막(117)의 결정화에 필요로 하는 시간은 산소의 확산 시간에 비교해 현저하게 짧다. 이 때문에, 이산화규소의 막(116)이 성장하지 않을 정도의 단시간이어도, 고유전율막(117)의 결정화는 달성된다.
플래시 램프 FL에 의한 플래시광 조사가 종료되면, IGBT(96)가 오프 상태가 되어 플래시 램프 FL의 발광이 정지하고, 반도체 웨이퍼 W의 표면 온도는 목표 온도 T2로부터 급속히 강온한다. 그리고, 시각 t23에는, 반도체 웨이퍼 W의 표면 온도가 예비 가열 온도 T1에까지 저하된다. 할로겐 램프 HL에 의한 광조사는 플래시광 조사의 전후에 걸쳐 계속해서 행해지고 있다. 따라서, 시각 t23 이후도 할로겐 램프 HL로부터의 광조사에 의해 반도체 웨이퍼 W의 온도는 예비 가열 온도 T1로 유지되게 된다.
본 실시 형태에 있어서는, 플래시광 조사 후이며 반도체 웨이퍼 W의 표면 온도가 예비 가열 온도 T1로 강온할 때까지의 동안에, 챔버(6) 내에 포밍 가스의 분위기를 형성한다(단계 S5). 구체적으로는, 시각 t22 내지 시각 t23까지의 동안에 밸브(187)를 개방한다. 예비 가열 개시 전부터 밸브(183)가 개방되어 있기 때문에, 밸브(187)를 개방함으로써, 가스 공급 구멍(81)으로부터 열처리 공간(65)에 수소 가스와 질소 가스의 혼합 가스(포밍 가스)가 공급된다. 그 결과, 챔버(6) 내에서 유지부(7)에 유지된 반도체 웨이퍼 W의 주변에는 포밍 가스의 분위기가 형성된다. 포밍 가스 분위기 중에 있어서의 수소 가스의 농도(즉, 수소 가스와 질소 가스의 혼합비)는, 유량 조정 밸브(181) 및 유량 조정 밸브(186)에 의해 규정된다. 본 실시의 형태에서는, 포밍 가스의 분위기 중에 있어서의 수소 가스의 농도가 약 4vol.%가 되도록, 유량 조정 밸브(186) 및 유량 조정 밸브(181)에 의해 수소 가스 및 질소 가스의 유량이 조정되어 있다.
시각 t23 이후에 있어서는, 할로겐 램프 HL로부터의 광조사에 의해 반도체 웨이퍼 W가 어닐 온도 T3(제2 온도)로 유지된다(단계 S6). 즉, 접촉식 온도계(130)에 의한 측정치에 기초하여, 반도체 웨이퍼 W의 온도가 어닐 온도 T3이 되도록 제어부(3)가 전력 공급 회로(45)를 피드백 제어하여 할로겐 램프 HL의 강도를 조정하고 있다. 본 실시 형태에서는, 플래시 가열 전의 예비 가열 온도 T1과 플래시 가열 후의 어닐 온도 T3을 동등하게 하고 있다. 따라서, 할로겐 램프 HL이 플래시광 조사의 전후에 걸쳐 동일한 조사 강도를 유지하면 그대로 플래시 가열 후의 어닐 처리로 이행할 수 있기 때문에, 전력 공급 회로(45)의 제어는 용이하다.
할로겐 램프 HL에 의한 어닐 처리는, 시각 t23 내지 시각 t3(도 11)까지 계속해서 행해진다. 즉, 시각 t23 내지 시각 t3까지, 할로겐 램프 HL로부터의 광조사에 의해 반도체 웨이퍼 W가 어닐 온도 T3으로 유지된다. 또, 할로겐 램프 HL에 의한 어닐 처리가 실행되고 있는 동안은, 포밍 가스의 분위기도 계속해서 형성되어 있다. 따라서, 플래시 가열 후의 반도체 웨이퍼 W는 포밍 가스 분위기 중에서 어닐되게 된다.
수소 가스를 포함하는 포밍 가스의 분위기 중에서 반도체 웨이퍼 W가 어닐 온도 T3으로 유지됨으로써, 고유전율막(117)과 게이트 전극(118) 및 이산화규소의 막(116)의 각각의 계면 근방에 존재하고 있던 고유전율 재료의 미결합수(댕글링 본드)가 수소 종단된다. 이것에 의해, 퇴적 후의 고유전율막(117)과 게이트 전극(118) 및 이산화규소의 막(116)의 계면 근방에 존재하고 있던 결함을 소실시킬 수 있어, 고유전율막(117)의 계면 특성을 개선할 수 있다.
이러한 어닐 처리를 행하는데 적합한 어닐 온도 T3은, 300℃ 이상 700℃ 이하이다. 본 실시 형태에서는, 어닐 온도 T3을 예비 가열 온도 T1과 동일한 700℃로 하고 있다. 또한, 어닐 온도 T3은 목표 온도 T2보다는 반드시 낮다. 이 어닐 온도 T3이 300℃ 미만이면, 수소 종단이 진행되기 어려워진다. 또, 어닐 온도 T3이 700℃를 넘으면, 이산화규소의 막(116)이 성장하거나, 소스(112) 및 드레인(113)에 불순물이 주입되어 있는 경우에는 그 불순물이 확산될 염려도 있다. 이 때문에, 어닐 온도 T3은 300℃ 이상 700℃ 이하로 하고 있다.
또, 반도체 웨이퍼 W를 어닐 온도 T3으로 유지하는 어닐 시간, 즉 시각 t23 내지 시각 t3까지의 시간은, 2초 이상 30분 이하이다. 이 시간은 어닐 온도 T3에 의존하고 있어, 어닐 온도 T3이 높을수록 어닐 시간은 짧아도 된다. 상기 서술한 이유에 의해, 어닐 온도 T3의 상한은 700℃로 되어 있다. 어닐 온도 T3이 상한의 700℃이면 어닐 시간으로 2초 필요로 한다. 한편, 어닐 시간이 30분을 넘으면, 1장의 반도체 웨이퍼 W의 처리에 장시간을 필요로 하게 되어, 열처리 장치(1)의 스루풋이 저하된다. 이 때문에, 어닐 시간은 2초 이상 30분 이하로 하고 있다.
결국, 소정의 어닐 시간이 경과한 시각 t3에 할로겐 램프 HL이 소등된다(단계 S7). 이것에 의해, 반도체 웨이퍼 W가 어닐 온도 T3으로부터의 강온을 개시한다. 또, 어닐 처리가 종료하는 시각 t3에는 밸브(187) 만을 폐지하여, 챔버(6) 내를 질소 가스 분위기로 치환한다. 또, 할로겐 램프 HL이 소등됨과 동시에, 셔터 기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광 위치에 삽입한다(단계 S8). 할로겐 램프 HL이 소등되어도, 바로 필라멘트나 관벽의 온도가 저하되는 것이 아니며, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되어, 이것이 반도체 웨이퍼 W의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프 HL로부터 열처리 공간(65)에 방사되는 복사열이 차단되게 되어, 반도체 웨이퍼 W의 강온 속도를 높일 수 있다.
또, 셔터판(21)이 차광 위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도 측정을 개시한다. 즉, 유지부(7)에 유지된 반도체 웨이퍼 W의 하면으로부터 서셉터(74)의 개구부(78)를 통하여 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중의 반도체 웨이퍼 W의 온도를 측정한다. 측정된 반도체 웨이퍼 W의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐 램프 HL로부터는 다소의 방사광이 계속 방사되는 것이지만, 방사 온도계(120)는 셔터판(21)이 차광 위치에 삽입되어 있을 때에 반도체 웨이퍼 W의 온도 측정을 행하기 때문에, 할로겐 램프 HL로부터 챔버(6) 내의 열처리 공간(65)을 향하는 방사광은 차광되어 있다. 따라서, 방사 온도계(120)는 외란광의 영향을 받지 않고, 서셉터(74)에 유지된 반도체 웨이퍼 W의 온도를 정확하게 측정할 수 있다.
제어부(3)는, 방사 온도계(120)에 의해 측정되는 반도체 웨이퍼 W의 온도가 소정 온도까지 강온했는지 여부를 감시한다. 그리고, 반도체 웨이퍼 W의 온도가 소정 이하에까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 웨이퍼 W를 서셉터(74)로부터 수취한다. 계속하여, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어, 리프트 핀(12) 상에 올려 놓아진 반도체 웨이퍼 W가 장치 외부의 반송 로봇에 의해 반출되고(단계 S9), 열처리 장치(1)에 있어서의 반도체 웨이퍼 W의 가열 처리가 완료된다.
본 실시 형태에 있어서는, 고유전율막(117) 및 게이트 전극(118)이 형성된 반도체 웨이퍼 W의 표면에 플래시 램프 FL로부터 플래시광을 조사하여, 상기 표면을 1초 이하의 단시간에 1000℃ 이상의 목표 온도 T2로 플래시 가열하고 있다. MOCVD 혹은 ALD의 수법에 의해 퇴적된 고유전율막(117)을 단시간에 1000℃ 이상으로 플래시 가열함으로써, 이산화규소의 막(116)의 성장을 억제하면서, 고유전율막(117)의 결정화를 촉진시킬 수 있다.
또, 본 실시 형태에서는, 플래시 가열 후의 반도체 웨이퍼 W에 할로겐 램프 HL로부터 광을 조사함으로써 반도체 웨이퍼 W의 온도를 어닐 온도 T3으로 유지하고 있다. 그리고, 이 플래시 가열 후의 어닐 처리는 수소 가스와 질소 가스의 혼합 가스의 분위기 중에서 실행된다. 수소 가스를 포함하는 포밍 가스의 분위기 중에서 반도체 웨이퍼 W를 어닐 온도 T3으로 유지하는 어닐 처리를 실행함으로써, 고유전율막(117)과 게이트 전극(118) 및 이산화규소의 막(116)의 계면 근방에 존재하고 있던 결함을 수소 종단에 의해 소실시킬 수 있어, 고유전율막의 계면 특성을 개선할 수 있다. 즉, 본 실시 형태의 열처리 장치(1)에서, 고유전율막(117)을 형성한 반도체 웨이퍼 W에 플래시 램프 FL을 이용한 플래시 가열을 행한 후에, 수소 가스를 포함하는 포밍 가스의 분위기 중에서 할로겐 램프 HL에 의해 어닐 처리를 실행함으로써, 고유전율막(117)의 결정화를 촉진시키면서, 고유전율막(117)의 계면 특성도 개선할 수 있는 것이다. 그 결과, 고유전율막(117)을 이용한 게이트의 용량을 크게 함과 함께, 리크 전류를 줄일 수 있어, 디바이스로서의 제품 수명을 길게 할 수 있다.
또, 플래시 가열 후의 어닐 온도 T3을 플래시 가열 전의 예비 가열 온도 T1과 동등하게 하고 있기 때문에, 플래시광 조사의 전후에 걸쳐 할로겐 램프 HL의 강도를 거의 일정하게 유지하고 있으면 되어, 전력 공급 회로(45)의 제어를 용이한 것으로 할 수 있다.
이상, 본 발명의 실시의 형태에 대해서 설명했지만, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상기 서술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 상기 실시 형태에 있어서는, 수소 가스와 질소 가스의 혼합 가스의 분위기 중에서 어닐 처리를 실행하고 있었지만, 어닐 처리 시의 분위기는 이것에 한정되는 것은 아니다. 예를 들면, 수소 가스 대신에, 암모니아(NH3), 염화수소(HCl), 이산화황(SO2), 아산화질소(N2O), 또는, 황화수소(H2S) 중 어느 하나의 가스를 이용하도록 해도 된다. 이들 가스 종류도, 수소 가스와 마찬가지로, 고유전율막(117)의 계면 근방에 존재하고 있는 결함을 종단에 의해 소실시킬 수 있다. 즉, 반도체 웨이퍼 W를 어닐 온도 T3으로 유지한 어닐 처리는, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 포함하는 분위기 중에서 실행하는 것이면 된다.
또, 본 발명에 있어서의 수소는, 이른바 경수소(H)뿐만 아니라, 중수소(D) 및 삼중수소(T)를 포함한다. 중수소 또는 삼중수소의 가스를 포함하는 분위기 중에서 반도체 웨이퍼 W의 어닐 처리를 실행하면, 고유전율막(117)의 계면 근방에 존재하고 있는 결함을 양호하게 소실시킬 수 있다.
또, 수소-질소 혼합 가스 중에 있어서의 수소 가스의 농도는 4vol.%에 한정되는 것이 아니며, 적당한 값으로 할 수 있다. 또, 수소 가스와 질소 가스가 미리 소정 농도로 혼합된 포밍 가스를 사용하도록 해도 된다.
또, 상기 실시 형태에 있어서는, 플래시광 조사 후에 챔버(6) 내에 수소-질소 혼합 가스의 분위기를 형성하도록 하고 있었지만, 플래시광 조사 전부터 챔버(6) 내로의 수소 가스의 공급을 개시하여 혼합 가스의 분위기를 형성하도록 해도 된다. 즉, 반도체 웨이퍼 W를 어닐 온도 T3으로 유지한 어닐 처리를 개시하는 시점에서 수소-질소 혼합 가스의 분위기가 형성되어 있으면 된다.
상기 실시 형태에서, 플래시광 조사 전에 수소-질소 혼합 가스의 분위기를 형성한 경우, 반도체 웨이퍼 W를 예비 가열 온도 T1로 가열하는 예비 가열이 어닐 처리와 동일한 의의를 가지는 처리가 되어, 예비 가열 중에도 고유전율막(117)의 계면 근방에 존재하고 있는 결함이 종단에 의해 소실되게 된다. 즉, 결함을 소실시키기 위한 어닐 처리는, 플래시 가열 후로 한정되는 것이 아니며, 플래시 가열 전에 행해도 되는 것이다. 무엇보다, 플래시 가열 전에 결함의 종단을 행하면, 플래시광 조사 시에 반도체 웨이퍼 W의 표면이 1000℃ 이상으로 승온되었을 때에 종단의 효과가 상실될 우려가 있기 때문에, 상기 실시 형태와 같이 어닐 처리는 플래시 가열 후에 행하는 것이 바람직하다.
또, 상기 실시 형태에 있어서는, 어닐 온도 T3을 예비 가열 온도 T1과 동등하게 하고 있었지만, 이것에 한정되는 것이 아니며, 어닐 온도 T3을 예비 가열 온도 T1과 다른 온도로 해도 된다. 도 13은, 플래시 가열 처리 전후에 있어서의 반도체 웨이퍼 W의 표면 온도 변화의 다른 예를 나타내는 도이다. 상기 실시 형태와 마찬가지로, 반도체 웨이퍼 W는 예비 가열 온도 T1에서 예비 가열되어 있으며, 플래시 램프 FL이 시각 t21에 플래시광 조사를 개시한다. 이것에 의해, 반도체 웨이퍼 W의 표면은 시각 t22에 목표 온도 T2에까지 승온된다. 그리고, 플래시 램프 FL의 발광이 정지되면, 반도체 웨이퍼 W의 표면 온도는 목표 온도 T2로부터 강온하여, 시각 t24에는 어닐 온도 T3에 도달한다.
도 13의 예에 있어서의 어닐 온도 T3은 예비 가열 온도 T1보다 저온이다. 따라서, 반도체 웨이퍼 W의 강온에 필요로 하는 시간(시각 t22 내지 시각 t24까지의 시간)은, 상기 실시 형태의 시각 t22 내지 시각 t23까지의 시간보다 길다. 단, 도 13의 어닐 온도 T3도 300℃ 이상 700℃ 이하이다. 그리고, 시각 t24로부터 할로겐 램프 HL의 광조사에 의해 반도체 웨이퍼 W를 어닐 온도 T3으로 유지하는 어닐 처리가 개시된다. 어닐 처리를 개시하기 전에 챔버(6) 내에 수소-질소 혼합 가스의 분위기를 형성해 두는 것은 상기 실시 형태와 동일하다. 또, 반도체 웨이퍼 W의 어닐 시간은 2초 이상 30분 이하이다. 이와 같이 해도 상기 실시 형태와 마찬가지로, 고유전율막(117)의 계면 근방에 존재하고 있던 결함을 소실시켜 계면 특성을 개선할 수 있다. 또, 도 13의 예와는 반대로, 어닐 온도 T3이 예비 가열 온도 T1보다 고온이어도 된다.
또, 상기 실시 형태에 있어서는, 펄스 신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 전압을 인가하도록 하고 있었지만, 트리거 전압을 인가하는 타이밍은 이것에 한정되는 것이 아니며, 펄스 신호의 파형과는 관계없이 일정 간격으로 인가하도록 해도 된다. 또, 펄스 신호의 간격이 짧고, 어느 펄스에 의해 플래시 램프 FL을 흐른 전류의 전류치가 소정치 이상 남아 있는 상태에서 다음의 펄스에 의해 통전이 개시되는 경우이면, 그대로 플래시 램프 FL에 전류가 계속 흐르기 때문에, 펄스마다 트리거 전압을 인가할 필요는 없다. 즉, 펄스 신호가 온이 될 때, 플래시 램프 FL에 전류가 흐르는 타이밍이라면, 트리거 전압의 인가 타이밍은 임의이다.
또, 상기 실시 형태에 있어서는, 스위칭 소자로서 IGBT(96)를 이용하고 있었지만, 이 대신에 게이트에 입력된 신호 레벨에 따라 회로를 온 오프할 수 있는 다른 트랜지스터를 이용하도록 해도 된다. 무엇보다, 플래시 램프 FL의 발광에는 상당히 큰 전력이 소비되기 때문에, 대전력의 취급에 적합한 IGBT나 GTO(Gate Turn Off) 사이리스터를 스위칭 소자로서 채용하는 것이 바람직하다.
또, 상기 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프 FL을 구비하도록 하고 있었지만, 이것에 한정되는 것이 아니며, 플래시 램프 FL의 갯수는 임의가 수로 할 수 있다. 또, 플래시 램프 FL은 크세논 플래시 램프에 한정되는 것이 아니며, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프 HL의 갯수도 40개에 한정되는 것이 아니며, 임의의 수로 할 수 있다.
또, 본 발명에 관련된 열처리 장치에 의해 처리 대상이 되는 기판은 반도체 웨이퍼에 한정되는 것이 아니며, 액정표시장치 등의 플랫 패널 디스플레이에 이용하는 유리 기판이나 태양전지용의 기판이어도 된다.
1 열처리 장치 2 셔터 기구
3 제어부 4 할로겐 가열부
5 플래시 가열부 6 챔버
7 유지부 10 이재 기구
61 챔버 측부 62 오목부
63 상측 챔버창 64 하측 챔버창
65 열처리 공간 74 서셉터
91 트리거 전극 92 유리관
93 콘덴서 94 코일
96 IGBT 97 트리거 회로
111 기재 116 이산화규소의 막
117 고유전율막 118 게이트 전극
180 분위기 형성 기구 FL 플래시 램프
HL 할로겐 램프 W 반도체 웨이퍼

Claims (12)

  1. 고유전율막을 형성한 기판에 광을 조사하여 가열함으로써 상기 고유전율막의 결정화를 촉진하는 열처리 방법으로서,
    상기 고유전율막이 형성된 기판의 표면에 플래시 램프로부터 플래시광을 조사함으로써 상기 고유전율막을 포함하는 상기 기판의 표면을 제1 온도로 가열하는 플래시 가열 공정과,
    상기 기판에 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제1 온도보다 낮은 제2 온도로 유지하는 어닐 공정을 구비하고,
    상기 어닐 공정은, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 포함하는 분위기 중에서 실행하여 상기 고유전율막의 계면 근방에 존재하고 있는 결함을 종단에 의해 소실시키며,
    상기 제2 온도는 300℃ 이상 700℃ 이하인 것을 특징으로 하는 열처리 방법.
  2. 청구항 1에 있어서,
    상기 어닐 공정에서는, 상기 기판의 온도를 상기 제2 온도로 2초 이상 30분 이하 유지하는 것을 특징으로 하는 열처리 방법.
  3. 청구항 1에 있어서,
    상기 어닐 공정은 상기 플래시 가열 공정 후에 실행되는 것을 특징으로 하는 열처리 방법.
  4. 청구항 3에 있어서,
    상기 플래시 가열 공정 전에 상기 기판에 상기 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제2 온도로 가열하는 예비 가열 공정을 더 구비하는 것을 특징으로 하는 열처리 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 고유전율막 상에, 티탄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈, 몰리브덴, 텅스텐으로 이루어지는 군으로부터 선택된 1종 이상의 금속을 포함하는 게이트 전극을 형성하는 것을 특징으로 하는 열처리 방법.
  6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 하는 열처리 방법.
  7. 고유전율막을 형성한 기판에 광을 조사하여 가열함으로써 상기 고유전율막의 결정화를 촉진하는 열처리 장치로서,
    상기 고유전율막이 형성된 기판을 수용하는 챔버와,
    상기 챔버 내에서 상기 기판을 유지하는 유지 수단과,
    상기 유지 수단에 유지된 상기 기판의 표면에 플래시광을 조사하여 상기 고유전율막을 포함하는 상기 기판의 표면을 제1 온도로 가열하는 플래시 램프와,
    상기 유지 수단에 유지된 기판에 광을 조사하는 할로겐 램프와,
    상기 챔버 내에, 수소, 암모니아, 염화수소, 이산화황, 아산화질소, 황화수소로 이루어지는 군으로부터 선택된 어느 하나의 가스를 공급하여 상기 가스를 포함하는 분위기를 형성하는 분위기 형성 수단과,
    상기 챔버 내에 상기 가스를 포함하는 분위기를 형성하면서, 상기 기판에 상기 할로겐 램프로부터 광을 조사함으로써 상기 기판의 온도를 상기 제1 온도보다 낮은 제2 온도로 유지하여 상기 고유전율막의 계면 근방에 존재하고 있는 결함을 종단에 의해 소실시키도록 상기 할로겐 램프의 발광 및 상기 분위기 형성 수단을 제어하는 제어 수단을 구비하고,
    상기 제2 온도는 300℃ 이상 700℃ 이하인 것을 특징으로 하는 열처리 장치.
  8. 청구항 7에 있어서,
    상기 제어 수단은, 상기 기판을 상기 제2 온도로 2초 이상 30분 이하 유지하도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  9. 청구항 7에 있어서,
    상기 제어 수단은, 상기 플래시 램프로부터의 플래시광 조사에 의해 상기 기판의 표면이 상기 제1 온도로 가열된 후에, 상기 기판을 상기 제2 온도로 유지하도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  10. 청구항 9에 있어서,
    상기 제어 수단은, 상기 플래시 램프로부터의 플래시광 조사에 의해 상기 기판의 표면이 상기 제1 온도로 가열되기 전에, 상기 기판이 상기 제2 온도로 가열되도록 상기 할로겐 램프의 발광을 제어하는 것을 특징으로 하는 열처리 장치.
  11. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,
    상기 고유전율막 상에는, 티탄, 지르코늄, 하프늄, 바나듐, 니오브, 탄탈, 몰리브덴, 텅스텐으로 이루어지는 군으로부터 선택된 1종 이상의 금속을 포함하는 게이트 전극이 형성되어 있는 것을 특징으로 하는 열처리 장치.
  12. 청구항 7 내지 청구항 10 중 어느 한 항에 있어서,
    상기 고유전율막은, TiN, ZrN, HfN, VN, NbN, TaN, MoN, WN, TiSiN, HfSiN, VSiN, NbSiN, TaSiN, MoSiN, WSiN, HfAlN, VAlN, NbAlN, TaAlN, MoAlN, WAlN으로 이루어지는 군으로부터 선택된 1종 이상을 포함하는 것을 특징으로 하는 열처리 장치.
KR20130066463A 2012-06-15 2013-06-11 열처리 방법 및 열처리 장치 KR101483861B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-135417 2012-06-15
JP2012135417A JP5955658B2 (ja) 2012-06-15 2012-06-15 熱処理方法および熱処理装置

Publications (2)

Publication Number Publication Date
KR20130141376A KR20130141376A (ko) 2013-12-26
KR101483861B1 true KR101483861B1 (ko) 2015-01-16

Family

ID=49756291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130066463A KR101483861B1 (ko) 2012-06-15 2013-06-11 열처리 방법 및 열처리 장치

Country Status (4)

Country Link
US (2) US9023740B2 (ko)
JP (1) JP5955658B2 (ko)
KR (1) KR101483861B1 (ko)
TW (1) TWI543265B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9484243B2 (en) * 2014-04-17 2016-11-01 Lam Research Corporation Processing chamber with features from side wall
CN104332431B (zh) * 2014-09-10 2016-10-19 中国电子科技集团公司第四十八研究所 一种led芯片退火装置
JP6472247B2 (ja) * 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
EP3247688A4 (en) * 2015-01-23 2018-01-24 Hewlett-Packard Development Company, L.P. Susceptor materials for 3d printing using microwave processing
JP6527733B2 (ja) * 2015-03-25 2019-06-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
US9859121B2 (en) * 2015-06-29 2018-01-02 International Business Machines Corporation Multiple nanosecond laser pulse anneal processes and resultant semiconductor structure
JP6560550B2 (ja) 2015-07-06 2019-08-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6654374B2 (ja) 2015-08-17 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10121683B2 (en) 2015-08-26 2018-11-06 SCREEN Holdings Co., Ltd. Light-irradiation heat treatment method and heat treatment apparatus
US9741576B2 (en) 2015-08-26 2017-08-22 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
JP6652886B2 (ja) * 2015-08-26 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6665032B2 (ja) * 2015-08-26 2020-03-13 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR102446726B1 (ko) 2015-09-11 2022-09-26 삼성전자주식회사 투명 플레이트 및 그를 포함하는 기판 처리 장치
JP2017092099A (ja) * 2015-11-04 2017-05-25 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6839939B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6824080B2 (ja) * 2017-03-17 2021-02-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および放射温度計の測定位置調整方法
JP6278498B1 (ja) * 2017-05-19 2018-02-14 日本新工芯技株式会社 リング状部材の製造方法及びリング状部材
JP2019149521A (ja) * 2018-02-28 2019-09-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2020009927A (ja) * 2018-07-09 2020-01-16 フェニックス電機株式会社 加熱用ｌｅｄランプ、およびそれを備えるウエハ加熱ユニット
JP6654716B2 (ja) * 2019-01-21 2020-02-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法およびゲート形成方法
JP7169212B2 (ja) * 2019-01-29 2022-11-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
EP3999670A1 (en) * 2019-07-17 2022-05-25 Oerlikon Surface Solutions AG, Pfäffikon Method for producing coatings with adapted coating properties
JP6814855B2 (ja) * 2019-08-26 2021-01-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
CN110993532B (zh) * 2019-12-03 2022-08-16 拓荆科技股份有限公司 用于半导体制造的化学品加热装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044387A (ja) 1999-07-28 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002329668A (ja) 2001-02-23 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003173970A (ja) 2001-07-10 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体膜、半導体装置及びこれらの作製方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125323T2 (de) * 1990-07-24 1997-09-25 Semiconductor Energy Lab Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
JPH07335904A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
US6271094B1 (en) * 2000-02-14 2001-08-07 International Business Machines Corporation Method of making MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US6544906B2 (en) * 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
SG114529A1 (en) 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
DE10296448T5 (de) * 2001-03-20 2004-04-15 Mattson Technology Inc., Fremont Verfahren zum Abscheiden einer Schicht mit einer verhältnismässig hohen Dielektrizitätskonstante auf ein Substrat
US7199027B2 (en) 2001-07-10 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
US20030082909A1 (en) * 2001-10-30 2003-05-01 Tingkai Li High-k gate oxides with buffer layers of titanium for MFOS single transistor memory applications
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US8000584B1 (en) * 2002-04-26 2011-08-16 Tivo Inc. Approach for storing digital content onto digital versatile discs (DVDs)
JP3929939B2 (ja) * 2003-06-25 2007-06-13 株式会社東芝 処理装置、製造装置、処理方法及び電子装置の製造方法
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
US20090209095A1 (en) * 2005-06-22 2009-08-20 Sadayoshi Horii Manufacturing Method for Semiconductor Devices and Substrate Processing Apparatus
JP2007123662A (ja) * 2005-10-31 2007-05-17 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US7592251B2 (en) * 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
JP5465373B2 (ja) * 2007-09-12 2014-04-09 大日本スクリーン製造株式会社 熱処理装置
JP5356725B2 (ja) * 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP5401244B2 (ja) 2009-10-01 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5565804B2 (ja) * 2010-07-28 2014-08-06 独立行政法人産業技術総合研究所 ゲートスタック形成方法
JP5618063B2 (ja) * 2010-07-28 2014-11-05 独立行政法人産業技術総合研究所 半導体装置及びその製造方法
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
US8809175B2 (en) * 2011-07-15 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of anneal after deposition of gate layers
JP2013058559A (ja) * 2011-09-07 2013-03-28 Tokyo Electron Ltd 半導体装置の製造方法及び基板処理システム
US8921238B2 (en) * 2011-09-19 2014-12-30 United Microelectronics Corp. Method for processing high-k dielectric layer
JP6026090B2 (ja) * 2011-09-26 2016-11-16 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2013084902A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US9449825B2 (en) * 2012-02-03 2016-09-20 SCREEN Holdings Co., Ltd. Heat treatment apparatus for heating substrate by irradiation with flashes of light, and heat treatment method
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044387A (ja) 1999-07-28 2001-02-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002329668A (ja) 2001-02-23 2002-11-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003173970A (ja) 2001-07-10 2003-06-20 Semiconductor Energy Lab Co Ltd 半導体膜、半導体装置及びこれらの作製方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法

Also Published As

Publication number Publication date
US20130337661A1 (en) 2013-12-19
US20150221533A1 (en) 2015-08-06
US9023740B2 (en) 2015-05-05
TW201405666A (zh) 2014-02-01
JP2014003050A (ja) 2014-01-09
KR20130141376A (ko) 2013-12-26
JP5955658B2 (ja) 2016-07-20
TWI543265B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
KR101483861B1 (ko) 열처리 방법 및 열처리 장치
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
KR101883135B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
US9966254B2 (en) Method and apparatus for heat-treating high dielectric constant film
US8623750B2 (en) Heat treatment method for promoting crystallization of high dielectric constant film
US10424483B2 (en) Light irradiation type heat treatment method and heat treatment apparatus
US8664116B2 (en) Heat treatment method for growing silicide
US20240128096A1 (en) Light irradiation type heat treatment method and heat treatment apparatus
JP2017092099A (ja) 熱処理方法および熱処理装置
KR20180083790A (ko) 결정 구조 제어 방법 및 열처리 방법
JP6814855B2 (ja) 熱処理方法
JP6654716B2 (ja) 熱処理方法およびゲート形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 6