JP3929939B2 - 処理装置、製造装置、処理方法及び電子装置の製造方法 - Google Patents

処理装置、製造装置、処理方法及び電子装置の製造方法 Download PDF

Info

Publication number
JP3929939B2
JP3929939B2 JP2003181731A JP2003181731A JP3929939B2 JP 3929939 B2 JP3929939 B2 JP 3929939B2 JP 2003181731 A JP2003181731 A JP 2003181731A JP 2003181731 A JP2003181731 A JP 2003181731A JP 3929939 B2 JP3929939 B2 JP 3929939B2
Authority
JP
Japan
Prior art keywords
substrate
gas
processing
manufacturing
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003181731A
Other languages
English (en)
Other versions
JP2005019650A (ja
Inventor
恭一 須黒
孝治 井谷
貴之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003181731A priority Critical patent/JP3929939B2/ja
Priority to US10/661,564 priority patent/US7084068B2/en
Priority to TW093117226A priority patent/TWI283429B/zh
Priority to KR1020040047384A priority patent/KR100600682B1/ko
Publication of JP2005019650A publication Critical patent/JP2005019650A/ja
Application granted granted Critical
Publication of JP3929939B2 publication Critical patent/JP3929939B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Description

【０００１】
【発明の属する技術分野】
本発明は、電子装置の製造工程における表面加工処理を行う処理装置、特に加熱ランプを用いて薄い絶縁膜を形成する製造装置、処理方法及び電子装置の製造方法に関する。
【０００２】
【従来の技術】
大規模集積回路（ＬＳＩ）は、性能向上のため、ますます大規模化し、素子の微細化もさらに勢いを増して進んできている。金属・絶縁膜・半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を用いる場合、閾値電圧を制御しつつＭＩＳＦＥＴを微細化するためには、ゲート長を短縮するのに伴ってゲート絶縁膜の電気的な厚さを薄くすることが必要であり、薄いゲート絶縁膜の形成技術と最適化が極めて重要となっている。特に、シリコン酸化膜（ＳｉＯ2膜）の膜厚に換算した実効酸化膜厚（ＥＯＴ）として２ｎｍ以下の薄いゲート絶縁膜を形成する技術の重要性が増してきている。
【０００３】
例えば、シリコン（Ｓｉ）等の半導体基板に対してＥＯＴが２ｎｍ以下の極薄のＳｉＯ2膜や酸窒化（ＳｉＯxＮy、以下ＳｉＯＮと記す）膜を形成する方法として、急速熱酸化（ＲＴＯ）等が用いられている（例えば、特許文献１及び特許文献２参照）。また、２ｎｍ以下の極薄絶縁膜の形成方法として、５００℃以下の低温で酸素ラジカル（Ｏ*）や酸素イオンを用いる試みがなされている。
【０００４】
【特許文献１】
米国特許第５９６６５９４号明細書（第６−７頁、第１Ａ図）
【０００５】
【特許文献２】
特開平６−３４９８２１号公報（第２−３頁、第３図）
【０００６】
【発明が解決しようとする課題】
通常のハロゲンランプを用いたＲＴＯでは、昇温及び降温速度が遅く、例えば１０００℃程度の高温の酸化温度では、２ｎｍ以下の極薄絶縁膜を再現性良く形成することが困難である。また、酸素ラジカル（Ｏ*）や酸素イオンを用いて低温で形成したＳｉＯＮ膜では、例えば、ＥＯＴが１ｎｍ、電界が４．５ＭＶ／ｃｍで１００Ａ／ｃｍ2というリーク電流密度の高い絶縁膜しか得られない。
【０００７】
通常のＳｉ半導体基板の熱酸化工程では、まず希釈した弗酸（ＨＦ）や弗化アンモニウム（ＮＨ4Ｆ）等のウエット処理により、Ｓｉ半導体基板表面の自然酸化膜を除去する。しかし、熱酸化を行う前に大気中で０．５ｎｍから１ｎｍの厚さの自然酸化膜が形成される。また、ウエット処理後に自然酸化膜が形成されないように最短時間でＳｉ半導体基板をランプアニール装置に設置しても、酸化温度に達する前に雰囲気の酸素（Ｏ2）やＯ2と水素（Ｈ2）の混合ガス、又は水蒸気（Ｈ2Ｏ）等の酸化ガスにより０．５ｎｍから１ｎｍの酸化膜が形成される。
【０００８】
Ｓｉ半導体基板表面に形成される自然酸化膜は、電気的特性は劣るが、例えば１０５０℃以上に加熱すれば熱酸化膜と同等の電気的特性に改善される。したがって、ＲＴＯでは、電気的特性の良好な熱酸化膜が形成できるが、熱酸化工程前に形成された自然酸化膜のため、２ｎｍ以下の厚さの制御は極めて困難となる。
【０００９】
本発明は、このような課題を解決し、電気的特性が良好な極薄絶縁膜を形成することができる処理装置、製造装置、処理方法及び電子装置の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の態様は、（イ）基板に処理を実施する処理室と、（ロ）処理室内に配置され、基板を載置して６５０℃以下の加熱を行うための加熱源を備えた表面が石英製のサセプタと、（ハ）実質的に基板表面と平行に少なくとも酸化ガス、窒化ガス、還元ガス及びハロゲンを含むガスのいずれかを供給する導入系と、（ニ）処理室の上部にサセプタに対向して配置される石英製の透明窓と、（ホ）透明窓から基板表面に０．１ｍ秒〜２００ｍ秒のパルス幅の光を照射して加熱する複数の発光波長を有する光源とを備える処理装置であることを要旨とする。
【００１１】
本発明の第２の態様は、（イ）基板を収納するウェーハカセットを設置する第１のカセット室と、（ロ）第１のカセット室が接続され、基板を搬送する搬送ロボットを有する搬送室と、（ハ）搬送室に接続されて基板に第１の処理を実施する第１の処理室、第１の処理室内に配置されて搬送ロボットにより搬送された基板を載置する第１のサセプタ、基板表面に第１のガスを供給する第１の導入配管、第１の処理室の上部に配置される第１の透明窓、第１の透明窓から基板表面に０．１ｍ秒〜２００ｍ秒のパルス幅の光を照射して加熱する複数の発光波長を有する第１の光源を有する第１の処理装置と、（ニ）搬送ロボットにより第１の処理装置から搬送された基板を収納する他のウェーハカセットを設置する第２のカセット室とを備える製造装置であることを要旨とする。
【００１２】
本発明の第３の態様は、（イ）処理室のサセプタ上に載置された基板に少なくとも酸化ガス及び窒化ガスのいずれかを含むガスを導入し、（ロ）基板表面を０．１ｍ秒〜２００ｍ秒のパルス幅のパルス状に加熱して少なくとも酸化及び窒化のいずれかの処理を実施することを含む処理方法であることを要旨とする。
【００１３】
本発明の第４の態様は、（イ）基板にウェット洗浄を実施し、（ロ）基板を第１の処理装置の第１のサセプタ上に載置し、（ハ）第１のサセプタ上に載置された基板に第１のガスを導入し、（ニ）基板表面を０．１ｍ秒〜２００ｍ秒のパルス幅のパルス状に加熱して少なくとも酸化及び窒化のいずれかの第１の処理を実施することを含む電子装置の製造方法であることを要旨とする。
【００１４】
【発明の実施の形態】
以下図面を参照して、本発明の第１及び第２の実施の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１５】
（第１の実施の形態）
本発明の第１の実施の形態に係る処理装置は、図１に示すように、半導体基板等の基板１に処理を実施する処理室１１と、処理室１１内に配置され、基板１を載置するサセプタ１２と、基板１表面にガスを供給する導入配管１７と、処理室１１からガスを排気する排気配管１８と、処理室１１の上部にサセプタ１２に対向して配置される透明窓１５と、透明窓１５から基板１表面をパルス状に光照射する光源３６とを備えている。
【００１６】
処理室１１は、例えばステンレススチール等の金属製である。基板１を載置するサセプタ１２は、処理室１１の底部に垂直に設置された支持軸１４の上部に配置されている。サセプタ１２には、アルミニウムナイトライド（ＡｌＮ）、セラミックスあるいは石英等が用いられ、サセプタ１２の内部に基板１を加熱する加熱源１３が備えられている。サセプタ１２としては、アルミニウムナイトライド（ＡｌＮ）、セラミックスあるいはステンレススチール等の表面を石英で保護したものでもよい。加熱源１３としては、ニクロム線等の埋め込み金属ヒータや加熱ランプ等が用いられ、処理室外部に設置されている制御システム（図示省略）により温度制御が行われる。支持軸１４は、制御システムによりサセプタ１２を回転させることも可能である。
【００１７】
また、処理室１１の側面及び底面の内壁には、酸化あるいは腐食防止のための石英等の保護部材１６が設置されている。処理室１１の側面の上方には、導入配管１７と排気配管１８とがほぼ対向して接続されている。導入配管１７には、基板１を処理する各種のガス源を備える導入系３８が接続されている。
【００１８】
更に、処理室１１の上部には、基板１表面をパルス状に光照射して加熱するフラッシュランプ等の光源３６が、合成石英等の透明窓１５を介して配置されている。光源３６には、光源３６を極短パルス状に駆動するパルス電源等の光源電源３９が接続されている。透明窓１５は、基板１を照射する光源３６の出射光を透過させると共に、処理室１１を光源３６から隔離して気密保持の働きもする。
【００１９】
第１の実施の形態の光源３６に使用しているフラッシュランプによる加熱の温度プロファイルは、図２に示すように、ハロゲンランプ等の赤外線ランプに比べて急峻な温度上昇と温度降下が得られる。なお、温度測定には、光束パイロメータを使用し、基板１の表面温度を測定している。例えば、ハロゲンランプ光では、５００℃〜１０５０℃間の昇降温時間は１０秒以上、例えば約１５秒である。その上、９５０℃〜１０５０℃の１００℃間の昇／降温時間が２〜３秒必要である。一方、フラッシュランプ光では、４５０℃〜１２００℃間の昇降温時間は、０．１ｍ秒〜２００ｍ秒、好ましくは０．５ｍ秒〜５０ｍ秒の間である。昇／降温時間が０．１ｍ秒では、最高到達温度が９５０℃以下となり、２００ｍ秒以上では、後述する極薄絶縁膜の形成が困難となるためである。第1の実施の形態のフラッシュランプ光では、図３に示すように、４５０℃〜１０５０℃間の昇降温時間は、約５ｍ秒である。また、９５０℃〜１０５０℃の１００℃間の昇／降温時間は、例えば約１ｍ秒である。したがって、第１の実施の形態によれば、基板１に対して、例えば酸化等の高温での表面加工処理を極短時間で実施することができるため、極薄絶縁膜の形成が可能になる。
【００２０】
第１の実施の形態に係る絶縁膜の形成方法の一例として、熱酸化膜（ＳｉＯ2膜）をＳｉ半導体基板１に形成する場合を用いて説明する。例えば、ウェット処理により自然酸化膜を除去した基板１を図１のサセプタ１２に装着する。Ｓｉ半導体基板１に導入系３８から導入配管１７を通して窒素（Ｎ2）あるいはアルゴン（Ａｒ）等の不活性ガスを供給しながら、サセプタ１２の加熱源１３により予備加熱を行い、Ｓｉ半導体基板１に付着した水分や空気成分をパージする。予備加熱は１００℃から７００℃まで加熱可能であるが、予備加熱の温度は２００℃〜６５０℃の範囲であればよい。２００℃〜６５０℃の根拠は、２００℃未満ではフラッシュランプの照射エネルギが大きくなりすぎて、半導体基板に結晶欠陥が発生するためであり、６５０℃を超えると処理室内の酸化剤（酸化ガス）の存在により、フラッシュランプ照射以前にＳｉ半導体基板１表面に０．５〜１ｎｍの酸化膜が形成されてしまうためである。第１の実施の形態では、予備加熱温度として４００℃〜５５０℃を用いている。次に、サセプタ１２上で予備加熱されたＳｉ半導体基板１の表面に導入系３８から導入配管１７を通してＯ2、水蒸気（Ｈ2Ｏ）あるいは酸化窒素（ＮＯ）等の酸化性ガスを供給し、光源３６により１０５０℃の加熱を行い、Ｓｉ半導体基板１の表面に熱酸化膜を形成する。光源３６から供給される照射光のエネルギ密度は、例えば、５Ｊ／ｃｍ2〜１００Ｊ／ｃｍ2、好ましくは２０Ｊ／ｃｍ2〜３０Ｊ／ｃｍ2である。また、フラッシュランプ光の照射時間は約１ｍ秒としている。
【００２１】
図４に成長した酸化膜厚をエリプソメータで測定した結果を示す。第１の実施の形態では、Ｓｉ半導体基板１表面を希釈した弗酸で処理した後に純水リンスを行い、乾燥後直ちに処理室１１に装着しているが、ランプ加熱前にはすでに略０．５ｎｍの自然酸化膜が形成されている。図４に示すように、光源３６の照射回数に対して、酸化膜厚が０．１ｎｍ〜０．１４ｎｍの層単位で段階的に増加している。したがって、第１の実施の形態によれば、２ｎｍ以下の熱酸化膜が再現性良く形成することができる。
【００２２】
第１の実施の形態において、例えば、ＳｉＯＮ膜を形成する場合は、導入系３８から酸化性ガスと共にＮ2ガス、アンモニア（ＮＨ3）あるいは活性な窒素（Ｎ）を含む化合物ガス等の窒化ガスをＳｉ半導体基板１上に供給すればよい。酸化ガス及び窒化ガスを流しながら、光源３６により、例えば１０５０℃に加熱すると、Ｓｉ半導体基板１表面にＳｉＯＮ膜が形成される。また、更に熱酸化膜あるいはＳｉＯＮ膜の上に窒素添加ハフニウムシリケート（ＨｆＳｉＮＯ、Ｈｆ：Ｓｉ：Ｎ：Ｏの原子比は、例えば１：０．５：０．１：２．９）等の高誘電率絶縁膜を設けてもよい。ＨｆＳｉＮＯ膜を形成する場合は、熱酸化膜あるいはＳｉＯＮ膜を形成後、Ｓｉ半導体基板１を化学気相成長（ＣＶＤ）装置に装着して、例えばＯ2ガス、Ｓｉアルコキシドガス及びＨｆアルコキシドガスを流して堆積する。
【００２３】
図５には、第１の実施の形態に係る絶縁膜の形成方法で形成したＳｉＯ2膜及びＳｉＯＮ膜のＥＯＴに対するリーク電流Ｊｇの関係が実線で示されている。また、比較のために、５００℃以下の低温で形成したＳｉＯ2膜及びＳｉＯＮ膜のリーク電流Ｊｇが点線で示されている。第１の実施の形態に係る絶縁膜の形成方法では、Ｓｉ半導体基板１に形成された自然酸化膜は、光源３６により１０５０℃まで加熱される。自然酸化膜は、約１０００℃以上の高温処理により膜質が改善され、熱酸化膜のリーク電流Ｊｇと同程度の特性となる。例えば、ＥＯＴ＝１ｎｍでは、図５に示すように、低温形成ＳｉＯ2膜及びＳｉＯＮ膜のリーク電流Ｊｇは、１００００Ａ／ｃｍ2、及び１００Ａ／ｃｍ2であるのに対して、第１の実施の形態に係る形成方法によるＳｉＯ2膜及びＳｉＯＮ膜では、１００Ａ／ｃｍ2、及び１Ａ／ｃｍ2とリーク電流Ｊｇが約２桁低下している。更に、ＨｆＳｉＮＯ膜を積層したＳｉＯＮ膜のリーク電流Ｊｇは、ＥＯＴ＝０．７ｎｍでも１ｍＡ／ｃｍ2と、更に低いリーク電流Ｊｇが得られる。
【００２４】
第１の実施の形態に係る処理装置によれば、電気的特性の良好な極薄絶縁膜を再現性良く形成することができる。
【００２５】
（第２の実施の形態）
本発明の第２の実施の形態に係る製造装置は、図６に示すように、基板１が載置される第１のサセプタ１２ａを配置した第１の処理室１１ａを有する第１の処理装置２１、及び、基板１ａが載置される第２のサセプタ１２ｂを配置した第２の処理室１１ｂを有する第２の処理装置２２とが、搬送室３０にそれぞれゲートバルブ３４ａ及びゲートバルブ３４ｂとを介して接続されている。第１及び第２の処理室１１ａ、１１ｂには、導入系３８から各種のガスを導入する第１及び第２の導入配管１７ａ、１７ｂが接続されている。搬送室３０には、基板１、１ａを収納したウェーハカセットを設置する第１のカセット室１０と、第１あるいは第２の処理装置２１、２２で処理された基板１、１ａを収納するウェーハカセットを設置する第２のカセット室２０が接続されている。また、搬送室３０の内部には、基板１、１ａを、第１及び第２のカセット室１０、２０と第１及び第２の処理室１１、２１とのそれぞれの間において搬送を行う複数の搬送ロボット３１が回転軸３３に配置されている。複数の搬送ロボット３１は、伸縮可能なアームを有し、回転軸３３の回りを回転して、それぞれ個別に各室間の搬送を行うことが可能である。ここで、第１及び第２のカセット室１０、２０は、前面ドア付きポッド（ＦＯＵＰ）あるいは標準メカニカルインターフェース（ＳＭＩＦ）等の局所クリーン化技術を用いたポッド開閉ユニットであってもよい。
【００２６】
第１の処理装置２１は、図７に示すように、基板１に第１の表面加工処理を実施する第１の処理室１１ａと、第１の処理室１１ａ内に配置され、基板１を載置する第１のサセプタ１２ａと、基板１表面にガスを供給する第１の導入配管１７ａと、第１の処理室１１ａからガスを排気する第１の排気配管１８ａと、第１の処理室１１ａの上部に第１のサセプタ１２ａに対向して配置される第１の透明窓１５ａと、第１の透明窓１５ａから基板１表面を光照射する第１の光源３６ａとを備えている。第２の処理装置２２は、図８に示すように、基板１に第２の表面加工処理を実施する第２の処理室１１ｂと、第２の処理室１１ｂ内に配置され、基板１を載置する第２のサセプタ１２ｂと、基板１表面にガスを供給する第２の導入配管１７ｂと、第２の処理室１１ｂからガスを排気する第２の排気配管１８ｂと、第２の処理室１１ｂの上部に第２のサセプタ１２ｂに対向して配置される第２の透明窓１５ｂと、第２の透明窓１５ｂから基板１表面を光照射する第２の光源３６ｂとを備えている。このように、第２の実施の形態で用いる第１及び第２の処理装置２１、２２は、第１の実施の形態の処理装置と同様の構成であり、重複した説明は省略する。
【００２７】
第２の実施の形態に係る製造装置では、第１及び第２の光源３６ａ、３６ｂは、いずれもパルス状に光照射して基板１の表面温度を急速に、例えば０．５ｍ秒〜５０ｍ秒の間で昇降温ができるフラッシュランプである。したがって、第１あるいは第２の処理室１１ａ、１１ｂに酸化ガスあるいは窒化ガスを流しながら基板１表面にフラッシュランプ光を照射して、例えば１０５０℃に加熱すれば、電気的特性が良好なＥＯＴが２ｎｍ以下の極薄の絶縁膜の形成が可能となる。
【００２８】
ここで、第２の実施の形態では、複数の搬送ロボット３１により複数の基板１、１ａをそれぞれ第１及び第２の処理室１１ａ、１１ｂに搬送して、第１及び第２の処理装置２１、２２で同様の処理を並行して実施してもよい。あるいは、基板１に対して、例えば第１の表面加工処理を第１の処理室１１ａで行い、次いで搬送ロボット３１により第２の処理室１１ｂへ搬送して第２の表面加工処理を実施してもよい。また、第２の表面加工処理を第２の処理室１１ｂで先に実施し、次いで第１の表面加工処理を第１の処理室１１ａで実施してもよいことは勿論である。
【００２９】
次に、第２の実施の形態により、Ｓｉ半導体基板１表面にＳｉＯＮ／ＳｉＯ膜を形成する方法を、図９〜図１１を用いて説明する。
【００３０】
（イ）図６に示した第１のカセット室１０に、ウェット洗浄により自然酸化膜が除去された基板１を収納したウェーハカセットを設置する。Ｓｉ半導体基板１は、搬送ロボット３１により第１のカセット室１０から搬送室３０を介して第１の処理室１１ａに搬送される。なお、Ｓｉ半導体基板１は搬送される前にオリエンテーションを示すノッチ又はオリエンテーションフラットの位置を±５°以内の一定方向に制御してから搬送した方がプロセスの安定化には望ましい。
【００３１】
（ロ）第１の処理室１１ａに搬送されたＳｉ半導体基板１は第１のサセプタ１２ａの上に載置され、図７に示した加熱源１３により予備加熱される。予備加熱時には、Ｎ2又はＡｒ等の不活性ガスを供給し、Ｓｉ半導体基板１表面層に付着した水分や大気成分をパージする。予備加熱は、２００℃〜５００℃の間である。なお、Ｓｉ半導体基板１の表面には、図９に示すように、予備加熱前あるいは予備加熱中に新たに約０．５ｎｍの厚さの自然酸化膜３が形成されている。
【００３２】
（ハ）予備加熱温度が±５℃以内に安定化した後に、Ｏ2またはＨ2Ｏ又はＮＯ等の酸化ガスがＳｉ半導体基板１の表面に供給される。酸化ガスを供給しながら、Ｓｉ半導体基板１の上方から光源３６に備え付けられた第１の光源３６ａを点灯し、Ｓｉ半導体基板１を約１ｍ秒の間光照射して約１０５０℃に加熱する。第１の光源３６ａによる所定の照射回数後に、図１０に示すように、約１．５ｎｍの厚さの熱酸化膜の第１の絶縁膜４が形成される。
【００３３】
（ニ）次に、Ｓｉ半導体基板１は搬送ロボット３１を用いて、第１の処理室１１ａから第２の処理室１１ｂに移載される。搬送されたＳｉ半導体基板１は第２のサセプタ１２ｂ上で、所望の温度、例えば４００℃〜４５０℃に予備加熱される。予備加熱時には、Ｎ2又はＡｒ等の不活性ガスを供給する。
【００３４】
（ホ）予備加熱温度が安定したら、Ｓｉ半導体基板１表面にＮ2、ＮＨ3あるいは活性な窒素を含む化合物ガスをＳｉ半導体基板１の表面に供給する。その後、第２の光源３６ｂを点灯し、Ｓｉ半導体基板１を、例えば約１ｍ秒間光照射し、約１０５０℃に加熱する。第２の光源３６ｂの照射加熱処理により、第１の絶縁膜４の表面層が窒化される。その結果、図１１に示すように、Ｓｉ半導体基板１に、例えば約１ｎｍの厚さの熱酸化膜の第１の絶縁膜４ａの上に約０．４ｎｍの厚さのＳｉＯＮ膜の第２の絶縁膜５が形成される。形成された第１及び第２の絶縁膜４ａ、５からなるＳｉＯＮ／ＳｉＯ2膜のＥＯＴは、約１．８ｎｍである。
【００３５】
（ヘ）絶縁膜形成処理の完了したＳｉ半導体基板１は搬送ロボット３１によりウェーハカセットのある第２のカセット室２０に搬送される。
【００３６】
ここで、第１の処理室１１ａで酸化処理、第２の処理室１１ｂで窒化処理を実施しているが、Ｓｉ半導体基板１を移動せず、第１あるいは第２の処理室１１ａ、１１ｂで酸化ガスから窒化ガスに切り替えることにより酸化処理及び窒化処理を連続して実施してもよい。
【００３７】
上述のように、第２の実施の形態に係る絶縁膜の形成方法によれば、電気的特性が良好なＥＯＴが２ｎｍ以下の極薄絶縁膜を形成することが可能となる。
【００３８】
（第２の実施の形態の第１の変形例）
本発明の第２の実施の形態の第１の変形例に係る絶縁膜の形成方法は、図１２に示すように、Ｓｉやシリコンカーバイド（ＳｉＣ）等で作製したステンシルマスク９を基板１上に設置してフラッシュランプ光ＦＬ、ＦＬｍを照射して、絶縁膜を形成する。ステンシルマスク９の開口部９ａ以外の部分を照射するフラッシュランプ光ＦＬｍは、基板１に入射しない。一方、開口部９ａを照射するフラッシュランプ光ＦＬは、サセプタ１２に設置された基板１の開口部９ａに対応する部分に入射して局所的に基板１を加熱することができる。例えば、酸化ガスを流しながら、フラッシュランプ光ＦＬを開口部９ａを介して基板１を照射して約１０５０℃に加熱すれば熱酸化膜の絶縁膜６が選択的に形成される。このように、第２の実施の形態の第１の変形例は、ステンシルマスク９を用いて、ステンシルマスク９の開口部９ａに対応する領域に極薄の絶縁膜６を選択的に形成する点が第２の実施の形態と異なる。その他の点は第２の実施の形態と同様であるので、重複した記載は省略する。
【００３９】
第２の実施の形態の第１の変形例では、ステンシルマスク９は予め、図６に示した搬送室３０に保管されている。ステンシルマスク９は、例えば、図７に示した第１の処理室１１ａに搬送ロボット３１によりマスクホルダ（図示省略）に装着される。基板１は、ステンシルマスク９と１０μｍ〜数１００μｍ離してサセプタ１２ａに載置される。サセプタ１２ａ上で光学式位置合せ器（図示省略）により位置合せを行い、基板１の所定の領域に絶縁膜６を形成する。なお、ステンシルマスク９の保管場所は、搬送室３０でなく、例えば、搬送室３０に接続された保管室等であってもよいことは勿論である。
【００４０】
第２の実施の形態の第１の変形例に係る絶縁膜の形成方法を用いると、Ｓｉ半導体基板１の表面に部分的に厚さの異なる絶縁膜を形成することができる。図１３〜図１５を用いて、Ｓｉ半導体基板１の一部の領域に厚さの異なる絶縁膜を形成する方法を説明する。
【００４１】
（イ）まず、図１３に示すように、ステンシルマスク９と素子分離絶縁膜８ａ〜８ｄが形成されたＳｉ半導体基板１を図６に示した第１の処理室１１ａに載置する。絶縁膜を厚く形成する領域、例えば素子分離絶縁膜８ｂ、８ｃの間の領域にステンシルマスク９の開口部９ａを合わせる。
【００４２】
（ロ）第１の処理室１１ａに酸化ガスを流しながらステンシルマスク９の開口部９ａを介してＳｉ半導体基板１にフラッシュランプ光を照射する。図１４に示すように、フラッシュランプ光照射により局所的に加熱された素子分離絶縁膜８ｂ、８ｃの間の領域に熱酸化膜の絶縁膜６ａが選択的に形成される。
【００４３】
（ハ）次に、搬送ロボット３１により第１の処理室１１ａからステンシルマスク９を搬出する。その後、酸化ガスを流しながら、Ｓｉ半導体基板１の全面にフラッシュランプ光を照射する。その結果、図１５に示すように、素子分離絶縁膜８ｂ、８ｃ間に絶縁膜６ａより厚い第１の絶縁膜６ｂが形成される。また、素子分離絶縁膜８ａ、８ｂ間、及び素子分離絶縁膜８ｃ、８ｄ間には、第１の絶縁膜６ｂより薄い第２の絶縁膜７ａ、７ｂが形成される。
【００４４】
第２の実施の形態に係る第１の変形例によれば、厚さが異なる極薄絶縁膜層をＳｉ半導体基板１の所望の領域に形成することができる。
【００４５】
（第２の実施の形態の第２の変形例）
本発明の第２の実施の形態の第２の変形例に係る絶縁膜の形成方法では、第２の実施の形態の第１の変形例と同様に、厚さが異なる極薄絶縁膜層を基板１の所望の領域に形成する。第２の実施の形態の第１の変形例では、ステンシルマスク９を用いているが、第２の実の形態の第２の変形例では、ステンシルマスク９を用いずに基板１の一部の領域にドーピング層を形成して厚さが異なる極薄絶縁膜を形成する点が異なる。他の点は第２の実施の形態の第１の変形例と同様であるので、重複する記載は省略する。
【００４６】
Ｓｉ半導体層では、フッ素（Ｆ）、塩素（Ｃｌ）、臭素（Ｂｒ）や沃素（Ｉ）等のハロゲン元素あるいは酸素等のドーピング層は、熱酸化速度が増速される。したがって、Ｓｉ半導体基板１にハロゲン元素あるいは酸素等のドーピング層を局所的に形成して、フラッシュランプ光を照射して加熱すれば、厚さの異なる極薄絶縁膜の形成が可能となる。第２の実施の形態の第２の変形例に係る絶縁膜の形成方法を、図１６〜図１８を用いて説明する。
【００４７】
（イ）まず、図１６に示すように、素子分離絶縁膜８ａ〜８ｄが形成されたＳｉ半導体基板１の表面にフォトレジストを塗布し、フォトリソグラフィ工程により素子分離絶縁膜８ｂ、８ｃの間の領域に合わせて開口部２ａを有するレジスト膜２が形成される。
【００４８】
（ロ）Ｓｉ半導体基板１に対してレジスト膜２の開口部２ａを用いて、図１７に示すように、素子分離絶縁膜８ｂ、８ｃの間の領域にＦ、Ｃｌ、ＢｒやＩ等のハロゲン元素あるいは酸素等をイオン注入又はプラズマドーピングにより１×１０13ｃｍ-2〜５×１０14ｃｍ-2の範囲でＳｉ半導体基板１の表面層にドーピングしたドーピング層４１が形成される。
【００４９】
（ハ）次に、第１のカセット室１０にドーピング層４１が形成されたＳｉ半導体基板１をセットし、搬送ロボット３１により第１の処理室１１ａのサセプタ１２ａに搬送する。その後、酸化ガスを流しながら、Ｓｉ半導体基板１の全面にフラッシュランプ光を照射する。その結果、図１８に示すように、素子分離絶縁膜８ｂ、８ｃ間のドーピング層４１には第１の絶縁膜４４が形成される。また、素子分離絶縁膜８ａ、８ｂ間、及び素子分離絶縁膜８ｃ、８ｄ間には、第１の絶縁膜４４より薄い第２の絶縁膜４５ａ、４５ｂが形成される。
【００５０】
第２の実施の形態に係る第２の変形例によれば、厚さが異なる極薄絶縁膜層をＳｉ半導体基板１の所望の領域に形成することができる。
【００５１】
また、ドーパントとしてハロゲン元素や酸素の代わりに窒素を用いると、窒素のドーピング層の熱酸化速度が遅くなる。したがって、窒素を用いてドーピング層を局所的に形成すれば、窒素をドーピングしていない領域に比べて、ドーピング層の領域に薄い熱酸化膜を形成することができる。
【００５２】
（第３の実施の形態）
本発明の第３の実施の形態に係る製造装置は、図１９に示すように、第１の処理装置２１ａと、第２の処理装置２２ａとを備えている。第２の実施の形態では、図６の第１及び第２の処理装置２１、２２は共に絶縁膜形成に使用されている。第３の実施の形態では、第１の処理装置２１ａでは基板１表面の自然酸化膜を除去する前処理を行い、第２の処理装置２２ａで絶縁膜形成処理を行う点が、第２の実施の形態と異なる。他の点は第２の実施の形態と同様であるので、重複した記載は省略する。
【００５３】
第１の処理装置２１ａでは、第１のサセプタ１２ａに載置された基板１表面の自然酸化膜除去を行う前処理ガスが導入系３８から供給される。前処理ガスとしては、例えば、Ｈ2ガス、Ｈ2を含む混合ガス、あるいはＨ2を含む化合物ガス等の還元ガス、あるいはＨ2Ｏとフッ化水素（ＨＦ）ガスの組み合わせ、キセノンフロライド（ＸｅＦ）等の不活性ガスとハロゲンガスの組み合わせ等の反応性ガス等が使用可能である。自然酸化膜除去の前処理に、例えばＨ2を含む還元ガスを用いる場合は、Ｈ2を水素ラジカルＨ*又はイオンＨ+等に活性化する。Ｈ*又はＨ+等は自然酸化膜と容易に反応して除去することができる。第３の実施の形態では、図２０に示すように、第１の光源３６ｃとして、Ｈ2を励起する紫外線を含む波長領域、例えば２００ｎｍ〜８００ｎｍの波長領域を有するフラッシュランプを用いて、パルス状のフラッシュランプ照射によるＨ2の活性化反応を促進している。
【００５４】
第１のサセプタ１２ｃには、石英等が用いられ、内部に基板１を加熱する加熱源１３を備えている。サセプタ１２としては、ＡｌＮ、セラミックスあるいはステンレススチール等の表面を石英で保護したものでもよい。なお、反応性ガスとして、ハロゲンを含むガスを用いる場合は、セラミックスや４フッ化エチレン樹脂（ＰＴＦＥ）等のハロゲンに耐性を有する材料を用いてもよい。第１のサセプタ１２ｃにＰＴＦＥを用いる場合は使用温度は３００℃以下とする。
【００５５】
第２の処理装置２２ａは、図２１に示すように、絶縁膜形成のための第２の光源３６ｄを有している。第２の光源３６ｄとしては、例えばパルス状の光照射加熱を行うフラッシュランプが使用されている。
【００５６】
第３の実施の形態に係る製造装置によれば、基板１の自然酸化膜除去の前処理を実施して、絶縁膜を形成することができるため、２ｎｍ以下の極薄絶縁膜の形成が制御性良く可能となる。
【００５７】
第３の実施の形態に係る絶縁膜の形成方法を、図２２〜図２４を用いて説明する。
【００５８】
（イ）まず、図１９に示した第１のカセット室１０に、ウェット洗浄により自然酸化膜が除去されたＳｉ半導体基板１を収納したウェーハカセットを設置する。Ｓｉ半導体基板１は、搬送ロボット３１により搬送室３０を介して第１のカセット室１０から第１の処理装置２１ａの第１の処理室１１ａに搬送される。
【００５９】
（ロ）第１の処理室１１ａに搬送されたＳｉ半導体基板１は、図２０に示す第１のサセプタ１２ｃの上に載せられ、加熱源１３により予備加熱される。２００℃以上６５０℃以下の予備加熱時には、Ｎ2又はＡｒ等の不活性ガスを供給し、Ｓｉ半導体基板１表面層に付着した水分や大気成分をパージする。２００℃以上６５０℃以下の根拠は、２００℃未満ではフラッシュランプの照射エネルギが大きくなりすぎて、半導体基板に結晶欠陥が発生するためであり、６５０℃を超えると処理室内の酸化剤（酸化ガス）の存在により、フラッシュランプ照射以前にＳｉ半導体基板１表面に０．５〜１ｎｍの酸化膜が形成されてしまうためである。なお、Ｓｉ半導体基板１の表面には、図２２に示すように、予備加熱前あるいは予備加熱中に新たに約０．５ｎｍの厚さの自然酸化膜３が形成されている。
【００６０】
（ハ）予備加熱温度が±５℃以内に安定化した後に、Ｈ2ガス又はＨ2を含む混合ガス等の還元ガスをＳｉ半導体基板１の表面に供給して、Ｓｉ半導体基板１の表面の前処理を行う。前処理では、還元ガスを供給しながら、Ｓｉ半導体基板１の上方から光源３６に備え付けられた第１の光源３６ｃを点灯し、Ｓｉ半導体基板１を約０．５ｍ秒〜５０ｍ秒の間フラッシュランプ光を照射して約９００℃〜１２００℃に加熱する。第３の実施の形態では、第１の光源３６ｃの点灯時間は、約１ｍ秒で、Ｓｉ半導体基板１の表面温度は、パイロメータで測定して約１１００℃となる。第１の光源３６ｃに含まれる紫外線成分により、Ｈ2ガスが活性化され、Ｈ*やＨ+等が生成される。生成されたＨ*又はＨ+等は、加熱された自然酸化膜３と反応して自然酸化膜３を分解除去し、図２３に示すように、Ｓｉ半導体基板１の表面が露出される。Ｈ2ガスの代わりにＦ、Ｃｌ、Ｂｒ、Ｉなどのハロゲンを含むガス（例えば、ＨＦ、Ｆ2、ＡｒＦ、ＫｒＦ、ＸｅＦ、ＨＣｌ、Ｃｌ2、ＨＢｒ、ＨＩ、Ｉ2）をＳｉ半導体基板１表面に供給して、自然酸化膜３を除去しても良い。
【００６１】
（ニ）次に、前処理が実施されたＳｉ半導体基板１は搬送ロボット３１により、第１の処理室１１ａから第２の処理装置２２ａの第２の処理室１１ｂに移載される。搬送されたＳｉ半導体基板１は第２のサセプタ１２ｂ上で、例えば３００℃〜５５０℃に予備加熱される。予備加熱時には、Ｎ2又はＡｒ等の不活性ガスが供給される。
【００６２】
（ホ）予備加熱温度が安定したら、Ｓｉ半導体基板１表面に酸化ガスをＳｉ半導体基板１の表面に供給する。その後、第２の光源３６ｄを点灯し、Ｓｉ半導体基板１を、例えば照射エネルギ密度２０〜３０Ｊ／ｃｍ-2で約１ｍ秒間照射し、約１０５０℃に加熱する。第１の光源３６ａの照射加熱処理により、Ｓｉ半導体基板１の表面層が熱酸化される。第２の光源３６ｄの照射回数を、例えば４回とした結果、図２４に示すように、Ｓｉ半導体基板１に、例えば約０．５ｎｍの厚さの絶縁膜４６が形成される。
【００６３】
（ヘ）絶縁膜形成処理の完了したＳｉ半導体基板１は搬送ロボット３１により処理が終了したＳｉ半導体基板１を収納するウェーハカセットのある第２のカセット室２０に搬送される。
【００６４】
第３の実施の形態では、第１の処理室１１ａで、絶縁膜形成前に予めＳｉ半導体基板１に形成された自然酸化膜３を除去する前処理を行っている。したがって、第２の処理室で実施する酸化処理において、図２５に示すように、フラッシュランプ光の照射回数に対して酸化膜厚はほぼ０から、０．１ｎｍ〜０．１４ｎｍの層単位で段階的に成長する関係となっている。このように、第２の実施の形態によれば、０．５ｎｍ以下の極薄絶縁膜の形成も可能となる。
【００６５】
ここで、Ｓｉ半導体基板１に対して、第２の処理室１１ｂで酸化処理を実施しているが、第２の処理室１１ｂで窒化処理を更に追加して実施してＳｉＯＮ膜を形成してもよいことは勿論である。
【００６６】
また、第３の実施の形態では、自然酸化膜３が除去されたＳｉ半導体基板１表面に絶縁膜を形成することができる。たとえば、第２の処理室１１ｂの第２の光源３６ｄとして、ハロゲンランプ等の赤外線ランプを用いても、電気的特性が良好なＥＯＴが１ｎｍ程度の極薄絶縁膜の形成が可能となる。
【００６７】
上述のように、第３の実施の形態に係る絶縁膜の形成方法によれば、電気的特性が良好なＥＯＴが１ｎｍ以下の極薄絶縁膜を再現性良く形成することが可能となる。
【００６８】
次に、第３の実施の形態に係る絶縁膜の形成方法を適用した電子装置の製造方法として、金属・酸化膜・半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の製造工程を、図２６のフローチャート及び図２７〜図３３の工程断面図を用いて説明する。
【００６９】
（イ）まず、例えばｐ型単結晶シリコン等のＳｉ半導体基板１に、図２６のステップＳ８０で、シャロートレンチ素子分離（ＳＴＩ）等からなる素子分離絶縁膜８を形成する。そして、素子分離絶縁膜８の間のＳｉ半導体基板１の表面領域に、ダミーとなる厚さ約１０ｎｍの犠牲酸化膜５０を熱酸化法で形成する（図２７）。
【００７０】
（ロ）ステップＳ８１で、フォトリソグラフ工程とイオン注入工程を組み合わせて行い、ウェル不純物及びチャネル不純物をウェル領域およびチャネル領域へイオン注入し、第１のイオン注入層５１及び第２のイオン注入層５２を導入する（図２８）。イオン注入条件は、例えば、ｐチャネルＭＯＳＦＥＴに対しては、ウェル領域にｎ型ドーパントのリン（Ｐ）を４００〜５００ｋｅＶで２×１０13〜１×１０14ｃｍ-2注入し、続いてチャネル領域にＰを２００〜３００ｋｅＶで１×１０13〜１×１０14ｃｍ-2注入する。ｎチャネルＭＩＳＦＥＴに対しては、ウェル領域にｐ型ドーパントのホウ素（Ｂ）を２００〜３００ｋｅＶで１×１０13〜１×１０14ｃｍ-2注入し、続いてチャネル領域にＢを１００〜２００ｋｅＶで１×１０13〜１×１０14ｃｍ-2注入する。
【００７１】
（ハ）イオン注入後、ステップＳ８２で、ハロゲンランプアニール装置により約１０００〜１１００℃で約１０〜２０秒のアニール処理を行い、第１及び第２のイオン注入層５１、５２に導入された不純物原子を拡散させると同時に活性化させる。そのようにして、ウェル５３が形成される（図２９）。その後、ステップＳ８３で、犠牲酸化膜５０をＨＦ等でエッチングし、Ｓｉ半導体基板１を清浄な硫酸と過酸化水素水混合溶液あるいは希弗酸水溶液に浸漬して洗浄する。洗浄工程後、Ｓｉ半導体基板１はウェーハカセットに設置され、図１９の製造装置のカセット室に装着される。
【００７２】
（ニ）次に、ステップＳ８４で、Ｓｉ半導体基板１は、搬送室３０の搬送ロボット３１により図２０の第１の処理室１１ａの第１のサセプタ１２ｃ上に載置され、前処理が実施される。不活性ガスを流しながら、加熱源１３により約２００℃〜５００℃で予備加熱を行う。その後、Ｓｉ半導体基板１表面にＨ2を含む還元ガスを流しながら、第１の光源３６ｃによる光照射を行う。フラッシュランプ照射の条件は、例えばＳｉ半導体基板１表面での照射エネルギ密度２０〜３０Ｊ／ｃｍ-2で約１ｍ秒間照射し、約１０５０℃に加熱する。第１の光源３６ｃの紫外線成分により還元ガス中のＨ2がラジカル化し、高温に加熱されたＳｉ半導体基板１表面の自然酸化膜を分解除去する（図３０）。また、イオン注入時にＳｉ半導体基板１に導入された結晶欠陥のうち活性化アニールにより完全には修復されていない結晶欠陥が残っていても、第１の光源３６ｃによる加熱処理により結晶性を更に回復させることが可能となる。その結果、自然酸化膜がなく、かつイオン注入時に導入された結晶欠陥が低減された清浄なＳｉ半導体基板１の表面を得ることができる。
【００７３】
（ホ）ステップＳ８５で、Ｓｉ半導体基板１は、搬送ロボット３１により第１の処理室１１ａから第２の処理室１１ｂの第２のサセプタ１２ｂに載置される。第２の処理室１１ｂにＯ2ガスなどの酸化ガスを流し、第２の光源３６ｄによりフラッシュランプ光を、例えば８回照射して約２ｎｍの厚さの酸化膜５４を形成する（図３１）。
【００７４】
（ヘ）酸化膜５４を形成した後、搬送ロボット３１によりＳｉ半導体基板１は第２の処理室１１ｂから第２のカセット室２０のウェーハカセットに収納される。次に、Ｓｉ半導体基板１は、ステップＳ８６で、ＣＶＤ装置に装着されポリシリコン膜を成膜し、フォトリソグラフィ及びドライエッチング技術を用いて、素子分離絶縁膜８の間の領域の中央部にゲート電極５６及びゲート酸化膜５５を形成する。
【００７５】
（ト）ステップＳ８７で、イオン注入技術を用いて、ゲート電極５６をマスクとしてウェル５３の表面領域に、ウェル５３に導入された不純物とは反対導電型の不純物を導入する。その後、ランプアニール装置より加熱処理を行って注入した不純物を活性化させてソース／ドレイン領域５７ａ、５７ｂを形成する（図３２）。
【００７６】
（チ）ステップＳ８８で、ＣＶＤ法等により厚膜絶縁膜を堆積し、フォトリソグラフィとドライエッチング技術を用いて、ゲート電極５６及びソース／ドレイン領域５７ａ、５７ｂの上に開口部を有する層間絶縁膜５８を形成する。その後、スパッタリング法等により層間絶縁膜５８の間の開口部にアルミニウム（Ａｌ）等の金属を埋め込み、ゲート電極５６及びソース／ドレイン領域５７ａ、５７ｂ上にコンタクト電極５９ａ〜５９ｃを形成してＭＯＳＦＥＴを完成させる（図３３）。
【００７７】
このようにして製造したＭＯＳＦＥＴのゲート酸化膜の信頼性を評価した。例えば、ゲート電極に電圧を−１１Ｖ〜−１０Ｖ印加しつづけた場合のゲート絶縁破壊に至る時間を測定する。その結果から、ゲート電極に−３Ｖ印加して使用した場合の絶縁破壊に至る時間を外挿して予想絶縁破壊寿命を見積もる。破壊に至る時間が長いほど信頼性が良い。
【００７８】
図２６のステップＳ８４の前処理工程だけを異なる方法により実施して製造したＭＯＳＦＥＴと比較する。ゲート酸化膜の厚さは、全て約２ｎｍである。第３の実施の形態によるＭＯＳＦＥＴでは、予想絶縁破壊寿命は約１５年であり、高信頼性を実現できる。それに対して、例えば、還元ガスを流しながら、赤外線ランプ照射により加熱して前処理工程を行ったＭＯＳＦＥＴでは、予想絶縁破壊寿命は約７年である。赤外光では還元ガスの活性化ができないため、自然酸化膜の分解効率が低い。また、還元ガスを流しながらほぼ常温で紫外線を照射して前処理を行ったＭＯＳＦＥＴでは、予想絶縁破壊寿命は約８年である。常温で紫外線を照射をする場合は、半導体基板表面温度が低いため、活性化したガスとの反応効率が低減する。
【００７９】
第３の実施の形態では、第２の処理室１１ｂで酸化ガスを流してフラッシュランプ光により極薄酸化膜を形成しているが、ＮＯガス、あるいは二窒化酸素（Ｎ2Ｏ）ガス等の窒化ガスを用いてＳｉＯＮ膜を形成してもよいことは勿論である。また、ゲート絶縁膜として、ＳｉＯＮ膜やＨｆＳｉＯＮ／ＳｉＯＮ複合膜等を用いて、ＭＩＳＦＥＴを製造しても、同様の効果が得られることは勿論である。更に、第２の処理室１１ｂで、フラッシュランプに代えて複数のレーザ光源（２００ｎｍから９００ｎｍの間の少なくと２種類以上の波長のレーザー光源の組み合わせ）又は赤外線ランプ加熱装置等により、例えば９５０℃〜１２００℃加熱処理することによりゲート絶縁膜を形成してもよいが、高温短時間という観点からはフラッシュランプまたは複数のレーザ光源の方が赤外線ランプよりもより高温で加熱可能なため、より良好な膜質の絶縁膜が形成できる。第３の実施の形態においては、絶縁膜形成直前に前処理工程で自然酸化膜を除去することができるため、ＥＯＴが１ｎｍ程度の極薄絶縁膜の形成が可能となる。
【００８０】
（その他の実施の形態）
上記のように、本発明は第１〜第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００８１】
第１〜第３の実施の形態において、Ｓｉ半導体基板を用いる場合を説明したが、基板１はＳｉ半導体基板に限定されず、シリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーボン（ＳｉＧｅＣ）等のIV族混晶半導体基板、ガリウムヒ素（ＧａＡｓ）、ガリウムリン（ＧａＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムリン（ＩｎＰ）、ガリウムナイトライド（ＧａＮ）等のIII−Ｖ族化合物半導体基板、あるいはジンクセレン（ＺｎＳｅ）等の
−VI族化合物半導体基板でもよく、更には、縁体基板や金属基板等でもよいことは勿論である。また、電子装置としては、ＭＯＳあるいはＭＩＳＦＥＴ等の半導体装置に限定されず、液晶表示装置、磁気記憶装置やその読み取り用ヘッド、弾性表面波素子等でもよいことは勿論である。
【００８２】
また、第１〜第３の実施の形態に係る処理室あるいは製造装置では、ほぼ大気圧で処理を行っている。しかし、処理圧力は大気圧に限定されず、例えば、真空ポンプを第１及び第２の処理室に接続して、大気圧よりやや低い微減圧から５０ｋＰａ程度の減圧でもよいことは勿論である。
【００８３】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００８４】
【発明の効果】
本発明によれば、電気的特性が良好な極薄絶縁膜を形成することができる処理装置、製造装置、処理方法及び電子装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る処理装置の一例を示す概略図である。
【図２】本発明の第１の実施の形態に係る処理装置の加熱ランプと通常の赤外線ランプの加熱特性の比較を示す図である。
【図３】本発明の第１の実施の形態に係る処理装置の加熱ランプの加熱特性の一例を示す図である。
【図４】本発明の第１の実施の形態に係る処理装置で形成した絶縁膜の厚さと加熱ランプ照射回数の関係の一例を示す図である。
【図５】本発明の第１の実施の形態に係る製造装置で形成した絶縁膜のリーク電流と実効酸化膜厚との関係の一例を示す図である。
【図６】本発明の第２の実施の形態に係る製造装置の一例を示す概略図である。
【図７】本発明の第２の実施の形態に係る第１の処理装置の一例を示す概略図である。
【図８】本発明の第２の実施の形態に係る第２の処理装置の一例を示す概略図である。
【図９】本発明の第２の実施の形態に係る処理方法を説明する工程断面図（その１）である。
【図１０】本発明の第２の実施の形態に係る処理方法を説明する工程断面図（その２）である。
【図１１】本発明の第２の実施の形態に係る処理方法を説明する工程断面図（その３）である。
【図１２】本発明の第２の実施の形態の第１の変形例に係る処理方法の一例を説明する図である。
【図１３】本発明の第２の実施の形態の第１の変形例に係る処理方法を説明する工程断面図（その１）である。
【図１４】本発明の第２の実施の形態の第１の変形例に係る処理方法を説明する工程断面図（その２）である。
【図１５】本発明の第２の実施の形態の第１の変形例に係る処理方法を説明する工程断面図（その３）である。
【図１６】本発明の第２の実施の形態の第２の変形例に係る処理方法を説明する工程断面図（その１）である。
【図１７】本発明の第２の実施の形態の第２の変形例に係る処理方法を説明する工程断面図（その２）である。
【図１８】本発明の第２の実施の形態の第２の変形例に係る処理方法を説明する工程断面図（その３）である。
【図１９】本発明の第３の実施の形態に係る製造装置の一例を示す概略図である。
【図２０】本発明の第３の実施の形態に係る第１の処理装置の一例を示す概略図である。
【図２１】本発明の第３の実施の形態に係る第２の処理装置の一例を示す概略図である。
【図２２】本発明の第３の実施の形態に係る処理方法を説明する工程断面図（その１）である。
【図２３】本発明の第３の実施の形態に係る処理方法を説明する工程断面図（その２）である。
【図２４】本発明の第３の実施の形態に係る処理方法を説明する工程断面図（その３）である。
【図２５】本発明の第３の実施の形態に係る処理方法で形成した絶縁膜の厚さと加熱ランプ照射回数の関係の一例を示す図である。
【図２６】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明するフローチャートである。
【図２７】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その１）である。
【図２８】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その２）である。
【図２９】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その３）である。
【図３０】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その４）である。
【図３１】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その５）である。
【図３２】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その６）である。
【図３３】本発明の第３の実施の形態に係る電子装置の製造方法の一例を説明する工程断面図（その７）である。
【符号の説明】
１、１ａ 基板（Ｓｉ半導体基板）
２ レジスト膜
２ａ、９ａ 開口部
３ 自然酸化膜
４、４ａ、６ｂ、４４ 第１の絶縁膜
５、７ａ、７ｂ、４５ａ、４５ｂ 第２の絶縁膜
６、６ａ、４６ 絶縁膜
８、８ａ〜８ｄ 素子分離絶縁膜
９ ステンシルマスク
１０ 第１のカセット室
１１ 処理室
１１ａ 第１の処理室
１１ｂ 第２の処理室
１２ サセプタ
１２ａ、１２ｃ 第１のサセプタ
１２ｂ 第２のサセプタ
１３ 加熱源
１４ 支持軸
１５ 透明窓
１５ａ 第１の透明窓
１５ｂ 第２の透明窓
１６ 保護部材
１７ 導入配管
１７ａ 第１の導入配管
１７ｂ 第２の導入配管
１８ 排気配管
１８ａ 第１の排気配管
１８ｂ 第２の排気配管
２０ 第２のカセット室
２１、２１ａ 第１の処理装置
２２、２２ａ 第２の処理装置
３０ 搬送室
３１ 搬送ロボット
３３ 回転軸
３４ａ、３４ｂ ゲートバルブ
３６ 光源
３６ａ、３６ｃ 第１の光源
３６ｂ、３６ｄ 第２の光源
３８ 導入系
３９ 光源電源
４１ ドーピング層
５０ 犠牲酸化膜
５１ 第１のイオン注入層
５２ 第２のイオン注入層
５３ ウェル
５４ 酸化膜
５５ ゲート酸化膜
５６ ゲート電極
５７ａ、５７ｂ ソース／ドレイン領域
５８ 層間絶縁膜
５９ａ〜５９ｃ コンタクト電極

Claims (29)

  1. 少なくとも酸化ガス及び窒化ガスのいずれかを用いて絶縁膜を形成する予定の基板に、少なくとも還元ガス及びハロゲンを含むガスのいずれかを用いて自然酸化膜を除去する工程を含む処理を実施する処理室と、
    前記処理室内に配置され、前記基板を載置して６５０℃以下の加熱を行うための加熱源を備えた表面が石英製のサセプタと、
    実質的に前記基板表面と平行に少なくとも前記還元ガス及び前記ハロゲンを含むガスのいずれかを供給する導入系と、
    前記処理室の上部に前記サセプタに対向して配置される石英製の透明窓と、
    前記透明窓から前記基板表面に０．１ｍ秒〜２００ｍ秒のパルス幅の光を照射して加熱する複数の発光波長を有する光源
    とを備えることを特徴とする処理装置。
  2. 前記光源が、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の光を照射するフラッシュランプ又は複数のレーザ光源であることを特徴とする請求項１に記載の処理装置。
  3. 前記光源の発光波長領域に紫外線成分を含むことを特徴とする請求項１又は２に記載の処理装置。
  4. 基板を収納するウェーハカセットを設置する第１のカセット室と、
    前記第１のカセット室が接続され、前記基板を搬送する搬送ロボットを有する搬送室と、
    前記搬送室に接続されて前記基板に第１の処理を実施する第１の処理室、前記第１の処理室内に配置されて前記搬送ロボットにより搬送された前記基板を載置する第１のサセプタ、前記基板表面に第１のガスを供給する第１の導入配管、前記第１の処理室の上部に配置される第１の透明窓、前記第１の透明窓から前記基板表面に０．１ｍ秒〜２００ｍ秒のパルス幅の光を照射して加熱する複数の発光波長を有する第１の光源を設けた第１の処理装置と、
    前記搬送室に接続されて前記基板に第２の処理を実施する第２の処理室、前記第２の処理室内に配置されて前記搬送ロボットにより搬送された前記基板を載置する第２のサセプタ、前記基板表面に第２のガスを供給する第２の導入配管、前記第２の処理室の上面に配置される第２の透明窓、前記第２の透明窓から前記基板表面に光を照射して加熱する複数の発光波長を有する第２の光源を有する第２の処理装置と、
    前記搬送ロボットにより前記第１及び第２の処理装置から搬送された前記基板を収納する他のウェーハカセットを設置する第２のカセット室
    とを備えることを特徴とする製造装置。
  5. 前記第１の光源が、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の光を照射することを特徴とする請求項４に記載の製造装置。
  6. 前記第１の処理が、前記第１のガスとして少なくとも酸化ガス及び窒化ガスのいずれかを用いる第１の絶縁膜の形成であることを特徴とする請求項４又は５に記載の製造装置。
  7. 前記第２の光源が、０．１ｍ秒〜２００ｍ秒のパルス幅で、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の光を照射することを特徴とする請求項４〜６のいずれか１項に記載の製造装置。
  8. 前記第２の処理が前記第２のガスとして少なくとも酸化ガス及び窒化ガスの一つを用いる第２の絶縁膜の形成であることを特徴とする請求項４〜７のいずれか１項に記載の製造装置。
  9. 前記第１の光源の発光波長領域に紫外線成分を含むことを特徴とする請求項４又は５に記載の製造装置。
  10. 前記第１の処理が、前記第１のガスとして少なくとも還元ガス及びハロゲンを含むガスのいずれかを用いて自然酸化膜を除去する前処理であることを特徴とする請求項９に記載の製造装置。
  11. 処理室のサセプタ上に載置された基板に少なくとも還元ガス及びハロゲンを含むガスのいずれかを用いて自然酸化膜を除去する前処理を実施し、
    前記前処理の後に、前記基板に少なくとも酸化ガス及び窒化ガスのいずれかを含むガスを導入し、
    前記基板表面を０．１ｍ秒〜２００ｍ秒のパルス幅のパルス状に加熱して少なくとも酸化及び窒化のいずれかの処理を実施する
    ことを含むことを特徴とする処理方法。
  12. 前記加熱が、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の光の照射によることを特徴とする請求項１１に記載の処理方法。
  13. 前記光の照射が、複数回行われることを特徴とする請求項１２に記載の処理方法。
  14. 前記光は、発光波長領域に紫外線成分を含むことを特徴とする請求項１２に記載の処理方法。
  15. 前記基板の表面温度がパイロメータで測定して９５０〜１２００℃の範囲に加熱されることを特徴とする請求項１１〜１４のいずれか１項に記載の処理方法。
  16. 前記基板上部に開口部を有するステンシルマスクを合わせて前記処理を選択的に行うことを特徴とする請求項１１〜１５のいずれか１項に記載の処理方法。
  17. 前記基板の一部に、ハロゲン、酸素及び窒素のうちいずれかを導入して前記処理を行うことを特徴とする請求項１１〜１４のいずれか１項に記載の処理方法。
  18. 基板にウェット洗浄を実施し、
    前記基板を第１の処理装置の第１のサセプタ上に載置し、
    前記第１のサセプタ上に載置された前記基板に第１のガスを導入し、
    前記基板表面を０．１ｍ秒〜２００ｍ秒のパルス幅のパルス状に加熱して少なくとも酸化及び窒化のいずれかの第１の処理を実施し、
    前記第１の処理が施された基板を第２の処理装置の第２のサセプタ上に載置し、
    前記第２のサセプタ上に載置された前記基板に第２のガスを導入し、
    前記基板表面を加熱して第２の処理を実施する
    ことを含むことを特徴とする電子装置の製造方法。
  19. 前記第１の処理の加熱が、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の第１の光の照射によることを特徴とする請求項１８に記載の電子装置の製造方法。
  20. 前記第１の処理が、前記第１のガスとして少なくとも酸化ガス及び窒化ガスのいずれかを用いる第１の絶縁膜の形成であることを特徴とする請求項１８又は１９に記載の電子装置の製造方法。
  21. 前記第１の光の照射が、複数回行われることを特徴とする請求項１９に記載の電子装置の製造方法。
  22. 前記基板の表面温度がパイロメータで測定して９５０〜１２００℃の範囲に加熱されることを特徴とする請求項１８〜２１のいずれか１項に記載の電子装置の製造方法。
  23. 前記第２の処理の加熱が、０．１ｍ秒〜２００ｍ秒のパルス幅で、５〜１００Ｊ／ｃｍ2の照射エネルギ密度の第２の光の照射によることを特徴とする請求項１８〜２２のいずれか１項に記載の電子装置の製造方法。
  24. 前記第２の処理が前記第２のガスとして少なくとも酸化ガス及び窒化ガスのいずれかを用いる第２の絶縁膜の形成であることを特徴とする請求項１８〜２３のいずれか１項に記載の電子装置の製造方法。
  25. 前記第２の光の照射が、複数回行われることを特徴とする請求項２３に記載の電子装置の製造方法。
  26. 前記第１の光は、発光波長領域に紫外線成分を含むことを特徴とする請求項１９に記載の電子装置の製造方法。
  27. 前記第１の処理が、前記第１のガスとして少なくとも還元ガス及びハロゲンを含むガスのいずれかを用いて自然酸化膜を除去する前処理であることを特徴とする請求項２６に記載の電子装置の製造方法。
  28. 前記第２の光の照射により前記基板の表面温度がパイロメータで測定して９５０〜１２００℃の範囲に加熱されることを特徴とする請求項１８〜２５のいずれか１項に記載の電子装置の製造方法。
  29. 前記第２の処理の加熱が、複数の発光波長を有する光源の照射で行われることを特徴とする請求項２７に記載の電子装置の製造方法。
JP2003181731A 2003-06-25 2003-06-25 処理装置、製造装置、処理方法及び電子装置の製造方法 Expired - Fee Related JP3929939B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003181731A JP3929939B2 (ja) 2003-06-25 2003-06-25 処理装置、製造装置、処理方法及び電子装置の製造方法
US10/661,564 US7084068B2 (en) 2003-06-25 2003-09-15 Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device
TW093117226A TWI283429B (en) 2003-06-25 2004-06-15 Processing apparatus, manufacturing apparatus, processing method, and manufacturing method of electronic device
KR1020040047384A KR100600682B1 (ko) 2003-06-25 2004-06-24 처리 장치, 제조 장치, 처리 방법 및 전자 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003181731A JP3929939B2 (ja) 2003-06-25 2003-06-25 処理装置、製造装置、処理方法及び電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005019650A JP2005019650A (ja) 2005-01-20
JP3929939B2 true JP3929939B2 (ja) 2007-06-13

Family

ID=33535209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003181731A Expired - Fee Related JP3929939B2 (ja) 2003-06-25 2003-06-25 処理装置、製造装置、処理方法及び電子装置の製造方法

Country Status (4)

Country Link
US (1) US7084068B2 (ja)
JP (1) JP3929939B2 (ja)
KR (1) KR100600682B1 (ja)
TW (1) TWI283429B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699449B (zh) * 2018-08-30 2020-07-21 日商斯庫林集團股份有限公司 閘極絕緣膜之形成方法及熱處理方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100552888C (zh) * 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US20060258128A1 (en) * 2005-03-09 2006-11-16 Peter Nunan Methods and apparatus for enabling multiple process steps on a single substrate
JP2006294750A (ja) * 2005-04-07 2006-10-26 Toshiba Corp 薄膜堆積装置及び方法
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8454750B1 (en) * 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US7514035B2 (en) * 2005-09-26 2009-04-07 Jones William R Versatile high velocity integral vacuum furnace
US8398816B1 (en) 2006-03-28 2013-03-19 Novellus Systems, Inc. Method and apparatuses for reducing porogen accumulation from a UV-cure chamber
US7501349B2 (en) * 2006-03-31 2009-03-10 Tokyo Electron Limited Sequential oxide removal using fluorine and hydrogen
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20070256635A1 (en) * 2006-05-02 2007-11-08 Applied Materials, Inc. A Delaware Corporation UV activation of NH3 for III-N deposition
US20070281082A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Flash Heating in Atomic Layer Deposition
US20070277735A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Systems for Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US20100024732A1 (en) * 2006-06-02 2010-02-04 Nima Mokhlesi Systems for Flash Heating in Atomic Layer Deposition
US20070281105A1 (en) * 2006-06-02 2007-12-06 Nima Mokhlesi Atomic Layer Deposition of Oxides Using Krypton as an Ion Generating Feeding Gas
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US20080237694A1 (en) * 2007-03-27 2008-10-02 Michael Specht Integrated circuit, cell, cell arrangement, method for manufacturing an integrated circuit, method for manufacturing a cell, memory module
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US7800081B2 (en) * 2007-11-08 2010-09-21 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
US9498845B2 (en) * 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US8426778B1 (en) 2007-12-10 2013-04-23 Novellus Systems, Inc. Tunable-illumination reflector optics for UV cure system
US8883650B2 (en) * 2008-01-24 2014-11-11 United Microelectronics Corp. Method of removing oxides
US20090194026A1 (en) * 2008-01-31 2009-08-06 Burrows Brian H Processing system for fabricating compound nitride semiconductor devices
US20090194024A1 (en) * 2008-01-31 2009-08-06 Applied Materials, Inc. Cvd apparatus
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP2010141103A (ja) * 2008-12-11 2010-06-24 Toshiba Corp 半導体装置の製造方法および熱処理装置
KR101521104B1 (ko) * 2009-05-15 2015-05-20 주식회사 디엠에스 선택적 에미터 형성용 확산장치
KR20120050471A (ko) * 2009-08-05 2012-05-18 어플라이드 머티어리얼스, 인코포레이티드 화학기상증착 장치
KR20120099632A (ko) * 2009-10-07 2012-09-11 어플라이드 머티어리얼스, 인코포레이티드 Ｌｅｄ 제조를 위한 개선된 다중 챔버 분할 프로세스
US20110180896A1 (en) * 2010-01-25 2011-07-28 International Business Machines Corporation Method of producing bonded wafer structure with buried oxide/nitride layers
KR101099622B1 (ko) 2010-02-05 2011-12-29 세메스 주식회사 내부 모니터링을 위한 처리 유닛 및 이를 구비하는 기판 처리 장치
JP5698043B2 (ja) * 2010-08-04 2015-04-08 株式会社ニューフレアテクノロジー 半導体製造装置
JP5372264B2 (ja) * 2010-11-05 2013-12-18 シャープ株式会社 酸化アニール処理装置及び酸化アニール処理を用いた薄膜トランジスタの製造方法
CN102280366B (zh) * 2011-08-19 2014-01-01 清华大学 一种用于激光加工的旋转窗片装置
US10276410B2 (en) 2011-11-25 2019-04-30 Nhk Spring Co., Ltd. Substrate support device
US9153463B2 (en) * 2011-11-25 2015-10-06 Nhk Spring Co., Ltd. Substrate support device
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US9261406B1 (en) 2012-08-27 2016-02-16 Nlight Photonics Corporation Pyrometer process temperature measurement for high power light sources
JP6472247B2 (ja) * 2015-01-07 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US10388546B2 (en) 2015-11-16 2019-08-20 Lam Research Corporation Apparatus for UV flowable dielectric
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR101962859B1 (ko) * 2017-05-18 2019-03-28 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
KR102013670B1 (ko) * 2017-05-18 2019-08-26 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7303615B2 (ja) * 2018-08-28 2023-07-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7278111B2 (ja) 2019-03-08 2023-05-19 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7362508B2 (ja) * 2020-02-25 2023-10-17 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7436253B2 (ja) 2020-03-23 2024-02-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698486A (en) * 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
US5011794A (en) * 1989-05-01 1991-04-30 At&T Bell Laboratories Procedure for rapid thermal annealing of implanted semiconductors
US6146135A (en) * 1991-08-19 2000-11-14 Tadahiro Ohmi Oxide film forming method
US5444217A (en) * 1993-01-21 1995-08-22 Moore Epitaxial Inc. Rapid thermal processing apparatus for processing semiconductor wafers
JPH06349821A (ja) 1993-06-03 1994-12-22 Ricoh Co Ltd 半導体装置とその製造方法
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07183234A (ja) 1993-12-24 1995-07-21 Semiconductor Energy Lab Co Ltd 多目的基板処理装置およびその動作方法および薄膜集積回路の作製方法
CN1052566C (zh) 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JPH0848595A (ja) * 1994-08-04 1996-02-20 Toshiba Mach Co Ltd 枚葉式気相成長装置
JPH0982696A (ja) 1995-09-18 1997-03-28 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US6338756B2 (en) * 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
US6410090B1 (en) * 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
JP2002057151A (ja) 2000-08-10 2002-02-22 Toshiba Corp 改質膜の形成方法および形成装置
JP2003273103A (ja) 2002-03-15 2003-09-26 Semiconductor Leading Edge Technologies Inc 半導体の製造方法および製造装置
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
JP2004193368A (ja) 2002-12-11 2004-07-08 Semiconductor Leading Edge Technologies Inc 薄膜形成装置及び薄膜形成方法
JP2004311827A (ja) 2003-04-09 2004-11-04 Seiko Epson Corp 絶縁膜の形成方法、トランジスタの製造方法、電気光学装置、集積回路、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI699449B (zh) * 2018-08-30 2020-07-21 日商斯庫林集團股份有限公司 閘極絕緣膜之形成方法及熱處理方法

Also Published As

Publication number Publication date
US20040266214A1 (en) 2004-12-30
US7084068B2 (en) 2006-08-01
JP2005019650A (ja) 2005-01-20
KR100600682B1 (ko) 2006-07-13
KR20050001396A (ko) 2005-01-06
TWI283429B (en) 2007-07-01
TW200501222A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
JP3929939B2 (ja) 処理装置、製造装置、処理方法及び電子装置の製造方法
KR100957820B1 (ko) 핀형 전계 효과 트랜지스터의 제조 방법
US6897149B2 (en) Method of producing electronic device material
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
JP4164324B2 (ja) 半導体装置の製造方法
TWI604562B (zh) 選擇性氮化方法
KR100908784B1 (ko) 반도체 장치의 제조 방법
US20090233453A1 (en) Methods for oxidation of a semiconductor device
US20090275183A1 (en) Method of manufacturing semiconductor device
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
KR20010110305A (ko) 실리콘 옥시니트리드 막
US6372578B1 (en) Manufacturing method of non-volatile semiconductor device
US20230124597A1 (en) Substrate processing method and substrate processing apparatus
US6551947B1 (en) Method of forming a high quality gate oxide at low temperatures
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
JPH11145131A (ja) 半導体装置の製造方法及び半導体製造装置、及び半導体装置
US8163626B2 (en) Enhancing NAND flash floating gate performance
US20050106894A1 (en) Semiconductor device and method for fabricating same
KR100521709B1 (ko) 실리콘 웨이퍼의 저온 산화 방법 및 그 장치
JP5508701B2 (ja) 半導体処理装置及び処理方法
JP2008072001A (ja) 半導体装置及びその製造方法
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
KR20020095434A (ko) 반도체 장치 제조 방법
JP2001176839A (ja) 半導体装置の製造方法
JP4027913B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110316

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120316

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130316

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140316

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees