JP2010141103A - 半導体装置の製造方法および熱処理装置 - Google Patents

半導体装置の製造方法および熱処理装置 Download PDF

Info

Publication number
JP2010141103A
JP2010141103A JP2008315562A JP2008315562A JP2010141103A JP 2010141103 A JP2010141103 A JP 2010141103A JP 2008315562 A JP2008315562 A JP 2008315562A JP 2008315562 A JP2008315562 A JP 2008315562A JP 2010141103 A JP2010141103 A JP 2010141103A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
temperature
msec
irradiation
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315562A
Other languages
English (en)
Inventor
Takayuki Ito
貴之 伊藤
Masato Fukumoto
正人 福元
Kunihiro Miyazaki
邦浩 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008315562A priority Critical patent/JP2010141103A/ja
Priority to US12/635,411 priority patent/US20100151696A1/en
Publication of JP2010141103A publication Critical patent/JP2010141103A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の製造工程において、１００ｍｓｅｃ以下のパルス幅で照射光を照射することによる半導体基板のダメージを抑え、半導体基板の割れによる歩留り低下を抑えるとともに、低抵抗化と浅接合化の両立を図ることが可能な半導体装置の製造方法と熱処理装置を提供する。
【解決手段】表面に素子領域が形成された半導体基板ｗの表面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射すると同時に、半導体基板ｗの裏面の外周部に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射し、半導体基板ｗの裏面の外周部の温度が、半導体基板ｗの表面の中心の温度より高温となるように熱処理を行う。
【選択図】図１１

Description

本発明は、例えば半導体基板に注入された不純物イオンの活性化アニール処理などに用いられる半導体装置の製造方法および熱処理装置に関する。
近年、素子の微細化による半導体装置の高性能化が検討されている。そして、微細化に伴い、半導体装置を構成するＭＯＳＦＥＴの寄生抵抗やショートチャネル効果の影響が大きくなるため、半導体基板に低抵抗でかつ浅い不純物拡散層を形成（浅接合化）することが要求されている。
不純物拡散層の抵抗を下げるためには、半導体基板表面に不純物を注入した後、高温で活性化熱処理を行うことが必要であるが、従来のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）では不純物が拡散してしまうため、低抵抗化と浅接合化の両立を図ることは困難である。そこで、熱エネルギーを瞬時に供給することが可能なフラッシュランプ光を用いたアニール方法が検討されている（例えば特許文献１など参照）。
フラッシュランプは、短いものでサブミリ秒のパルス幅で発光させることができる。従って、半導体基板表面に注入された不純物イオンの分布を殆ど変化させずに、不純物イオンを活性化させることができる。
しかしながら、不純物を十分に活性化させるためには、例えば２０Ｊ／ｃｍ２以上の大きな照射エネルギー密度が必要となる。これを１００ｍｓｅｃ以下のパルス幅で照射して加熱すると、半導体基板表面は例えば１２００℃以上まで急激に温度上昇する。そこで、半導体基板表面と裏面との間に温度差が生じ、半導体基板内部に熱応力が発生する。そして、半導体基板の大口径化に伴い、発生する総熱応力量も増大するため、スリップ、転位などのダメージが誘発されやすくなり、さらには半導体基板が割れ、歩留りが低下してしまうという問題が生じる。
すなわち、十分な不純物の活性化を得るためには、照射エネルギー密度を増大させ、半導体基板表面の温度を上昇させることが必要である。しかしながら、一方で、温度の上昇により、半導体基板の割れが生じやすくなる。このように、フラッシュランプ光によるアニールにおいて、半導体基板にダメージを与えることなく低抵抗の浅い不純物拡散領域を形成するためのプロセスウィンドウが狭いという問題がある。
一方、これまで、ハロゲンランプなどを用いてアニールを実施する場合、裏面の温度分布を制御することは行われている（例えば特許文献２〜４など参照）。しかしながら、これらのアニールによる熱応力は、フラッシュランプ光を１００ｍｓｅｃ以下のパルス幅で照射した場合の熱応力とは大きく異なるものである。従って、これらのように単に外周を加熱するだけでは、フラッシュランプを用いた場合、半導体基板にダメージを与えることなく低抵抗の浅い不純物拡散領域を高い面内均一性で形成することは困難である。
特開２００４−６３５７４号公報（［０００６］など） 特公昭６２−４４８４７号公報 特公平２−５２９５号公報 特開２０００−３４９０３８号公報（［００１３］［００２０］など）
本発明は、半導体装置の製造工程において、１００ｍｓｅｃ以下のパルス幅で照射光を照射することによる半導体基板のダメージを抑え、半導体基板の割れによる歩留り低下を抑えるとともに、低抵抗化と浅接合化の両立を図ることが可能な半導体装置の製造方法と熱処理装置を提供することを目的とするものである。
本発明の一態様によれば、表面に素子領域が形成された半導体基板の表面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射すると同時に、前記半導体基板の裏面の外周部に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射し、前記半導体基板の裏面の外周部の温度が、前記半導体基板の表面の中心の温度より高温となるように熱処理を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一態様によれば、表面に素子領域が形成された半導体基板の裏面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射し、前記半導体基板の裏面に延性領域を形成した後、前記半導体基板の表面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射して、熱処理を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一態様によれば、表面に素子領域が形成された半導体基板の表面に、１０００℃以下で、かつ０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射して第1の熱処理を行った後、前記半導体基板の表面に、前記第１の熱処理より高温で、かつ０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射して、熱処理を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の一態様によれば、半導体基板を熱処理するための処理室と、前記処理室内に設けられ、前記半導体基板を載置するためのステージと、前記処理室上部に設けられる透明窓と、ステージ上に載置された前記半導体基板表面に、前記透明窓を介して、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射するための第１の照射機構と、前記ステージの外周に設けられ、前記半導体基板の裏面外周部に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射するための第２の照射機構と、前記ステージ下部に設けられ、前記半導体基板の裏面を加熱するための補助加熱源と、を備えることを特徴とする熱処理装置が提供される。
また、本発明の一態様によれば、半導体基板を熱処理するための処理室と、前記処理室の下部に設けられ、前記半導体基板を載置するための第１のステージと、前記第１のステージ下部に設けられ、前記半導体基板の裏面を加熱するための補助加熱源と、前記処理室の上部に設けられ、前記半導体基板を載置するための第２のステージと、前記第２のステージ下部に設けられ、前記第２のステージの上方および下方に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の照射光を照射するための照射機構と、前記半導体基板を前記第２のステージから前記第１のステージに搬送するための搬送機構と、を備える熱処理装置が提供される。
また、本発明の一態様によれば、半導体基板を熱処理するための第１、第２の処理室と、前記第１の処理室内に設けられ、前記半導体基板を載置するための第１のステージと、前記第１のステージ下部に設けられ、前記半導体基板の裏面に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射するための第１の照射機構と、前記第１の処理室から前記第２の処理室に前記半導体基板を搬送するための搬送機構と、前記第２の処理室の上部に設けられる透明窓と、前記第２のステージ上に載置される前記半導体基板の表面に、前記透明窓を介して、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射するための第２の照射機構と、前記第２のステージ下部に設けられ、前記半導体基板の裏面を加熱するための補助加熱源と、を備える熱処理装置が提供される。
また、本発明の一態様によれば、半導体基板を熱処理するための処理室と、前記処理室内に設けられ、前記半導体基板を載置するためのステージと、前記処理室上部に設けられる透明窓と、前記ステージ上に載置される前記半導体基板の第１の面に、前記透明窓を介して、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の照射光を照射するための照射機構と、前記第１のステージ下部に設けられ、前記半導体基板の第２の面を加熱するための補助加熱源と、前記処理室内で前記半導体基板を反転させるための反転機構と、を備える熱処理装置が提供される。
本発明の一実施態様によれば、半導体装置の製造工程において、１００ｍｓｅｃ以下のパルス幅で照射光を照射することによる半導体基板のダメージを抑え、半導体基板の割れによる歩留り低下を抑えるとともに、低抵抗化と浅接合化の両立を図ることが可能となる。
以下本発明の実施形態について、図を参照して説明する。
（実施形態１）
図１Ａ〜Ｇに、本実施形態の半導体装置の製造工程として、ＣＭＯＳトランジスタの製造工程を断面図で示す。先ず、図１Ａに示すように、ｐ型Ｓｉからなる半導体基板（Ｓｕｂ．）において、ｎＭＯＳＦＥＴ領域内にｐウェル層１１ａ、ｐＭＯＳＦＥＴ領域内にｎウェル層１１ｂが形成される。次いで、ｎウェル層１１ｂの周囲に、ＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）構造の素子分離領域１２が形成される。
次いで、図１Ｂに示すように、半導体基板（Ｓｕｂ．）の表面に、ゲート絶縁膜１３ａ、１３ｂとなる例えばＳｉ酸化膜などの絶縁膜が形成される。そして、この絶縁膜上に、例えばＬＰＣＶＤ法によりゲート電極１４ａ、１４ｂとなる多結晶Ｓｉ（ｐｏｌｙ−Ｓｉ）膜が堆積される。そして、フォトリソグラフィおよびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、選択的にエッチングすることにより、ゲート電極１４ａ、１４ｂおよびゲート絶縁膜１３ａ、１３ｂが形成される。
次いで、ゲート電極１４ａ、１４ｂをマスクとして、イオン注入を行う。先ず、ｐＭＯＳＦＥＴ領域をフォトレジスト膜でマスクし、ｎ型不純物となるＶ族原子、例えばＡｓをイオン注入する。Ａｓのイオン注入条件は、例えば加速エネルギーが２ｋｅＶ、ドーズ量が１×１０１５ｃｍ−２とする。そして、ｐＭＯＳＦＥＴ領域のフォトレジスト膜を除去し、ｎＭＯＳＦＥＴ領域をフォトレジスト膜でマスクし、ｎ型不純物となるIII族原子、例えばＢをイオン注入する。Ｂのイオン注入条件は、例えば加速エネルギーが０．５ｋｅＶ、ドーズ量が１×１０１５ｃｍ−２とする。そして、ｎＭＯＳＦＥＴ領域のフォトレジスト膜を除去する。このようにして、図１Ｃに示すように、ゲート絶縁膜１３ａ、１３ｂと素子分離領域１２の間に、それぞれ浅い不純物注入層１５ａ、１５ｂが形成される。
次いで、注入された不純物イオンの活性化アニールを行う。このとき、図２に示すような最高到達温度が約１３００℃で、１ｍｓｅｃのパルス幅（半値幅）の温度プロファイルを有するＸｅフラッシュランプが用いられる。このようなＸｅフラッシュランプにより、４５０〜１３００℃間の昇降温時間が０．１〜１００ｍｓｅｃ（０．５〜５０ｍｓｅｃ）の急峻な昇降温が可能である。そして、このような急峻な昇降温により、９００℃以上の活性化アニールを極短時間で実施することができる。従って、活性化アニールによる不純物の拡散長を５ｎｍ以下に抑え、浅いｐｎ接合の形成が可能となる。
なお、Ｓｐｉｋｅ ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）で用いられるハロゲンランプなどの赤外線ランプによれば、４５０〜１３００℃間の昇降温時間は１０秒以上（例えば１５秒）、９００〜１３００℃では、１００℃間の昇降温時間は２〜３秒であり、その昇降温速度は大きく異なっている。
このようなＸｅフラッシュランプ光は、白色光に近い図３に示すような発光スペクトルを有しており、主な強度ピーク波長は、４００〜５００ｎｍである。このピーク波長を含む例えば１μｍ以下の波長の光は、半導体基板（ｓｕｂ．）の表面から０．１μｍまでの領域で吸収され、数１０μｍまでの領域において局所的に急激な温度上昇を生じさせる。
そして、このようなＸｅフラッシュランプを用いて、例えば図４に示すような熱処理装置により不純物イオンの活性化アニールを行う。熱処理装置において、半導体基板ｗに活性化アニールを施すための処理室であって、例えばステンレススチールなどの金属製の処理室４１と、半導体基板ｗを載置するためのステージ４２が設置されている。ステージ４２は、アルミニウムナイトライド（ＡｌＮ）、シリコンカーバイド（ＳｉＣ）、石英などで構成されている。ステージ４２下部には、半導体基板ｗを裏面から補助加熱するために設けられ、半導体基板ｗより小さい面積の補助加熱源４３と、半導体基板ｗの裏面外周部を加熱するための照射機構である光源（フラッシュランプ）４４ａが設けられている。補助加熱源４３は、ニクロム線などの埋め込み金属ヒータや、ハロゲンランプなどが用いられる。さらに、この処理室４１内に不活性ガスなどを供給するためのガス供給機構４５と、ガスを排気するためのガス排出機構４６が設置されている。処理室４１の上部には、合成石英などからなる透明窓４７が設けられている。
処理室４１の上方には、処理室４１から離間して、処理室４１の気密性を保持した状態で、透明窓４７を介して処理室４１内に出射光を照射することにより半導体基板ｗを加熱するための光源（フラッシュランプ）４４ｂが設置されている。光源４４ａ、４４ｂには、それぞれ光源４４ａ、４４ｂを駆動するためのパルス電源などの電源４８ａ、４８ｂが接続されており、さらに、光源４４ａ、４４ｂのパルス幅、照射エネルギー密度、補助加熱源４３の出力を制御するための制御システム４９と接続されている。
そして、このような熱処理装置において、先ず、不純物注入層が形成された半導体基板ｗを、処理室４１に搬入し、ステージ４２上に載置する。そして、非酸化雰囲気とするために、ガス供給機構４５より不活性ガスなどを導入して、ガス排出機構４６より排出する。そして、制御システム４９により補助加熱源４３、光源４４ａ、４４ｂを制御して、半導体基板ｗを加熱する。
先ず、補助加熱源４３により、例えば４５０℃で半導体基板ｗ裏面を補助加熱する。この状態を維持して、半導体基板ｗ表面に、制御システム４９により電源４８ｂを制御して、光源４４ｂからの照射光であるフラッシュランプ光を、透明窓４７を介して照射する。照射条件は、例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２とする。このとき、光源４４ｂの照射と同期させて、半導体基板ｗ裏面外周部に、制御システム４９により電源４８ａを制御して、光源４４ａからの照射光であるフラッシュランプ光を、ステージ４２を介して照射する。照射条件は、例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２とする。
このようにしてフラッシュランプ光を照射することにより、例えば高速パイロメータにより測定される半導体基板ｗの表面温度は、表面中心部で１２００℃、外周から５ｍｍ裏面外周部（例えば外端から５ｍｍの位置）で１３００℃となる。そして、不純物注入層１５ａ、１５ｂにそれぞれ注入された不純物イオンＡｓ、Ｂが、それぞれ格子位置に置換して取り込まれ、活性化される。このようにして、図１Ｄに示すように、ゲート絶縁膜１３ａ、１３ｂと素子分離領域１２の間に、それぞれ浅い活性層１６ａ、１６ｂが形成される。
次いで、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜を順次堆積させる。そして、ＲＩＥ法により酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜をエッチングする。このようにして、図１Ｅに示すように、ゲート電極１４ａ、１４ｂの側面に、酸化シリコン（ＳｉＯ２）膜からなる側壁スペーサ１７ａ、１７ｂおよび窒化シリコン（Ｓｉ３Ｎ４）膜からなる側壁スペーサ１８ａ、１８ｂがそれぞれ形成される。
次いで、ゲート電極１４ａ、１４ｂおよび側壁スペーサ１７ａ、１７ｂ、１８ａ、１８ｂをマスクとして、イオン注入を行う。先ず、ｐＭＯＳＦＥＴ領域をフォトレジスト膜でマスクし、ｎ型不純物となるＶ族原子、例えばＡｓをイオン注入する。Ａｓのイオン注入条件は、例えば加速エネルギーが２０ｋｅＶ、ドーズ量が４×１０１５ｃｍ−２とする。そして、ｐＭＯＳＦＥＴ領域のフォトレジスト膜を除去し、ｎＭＯＳＦＥＴ領域をフォトレジスト膜でマスクし、ｎ型不純物となるIII族原子、例えばＢをイオン注入する。Ｂのイオン注入条件は、例えば加速エネルギーが２ｋｅＶ、ドーズ量が４×１０１５ｃｍ−２とする。そして、ｎＭＯＳＦＥＴ領域のフォトレジスト膜を除去する。このようにして、図１Ｆに示すように、ゲート電極１４ａ、１４ｂ直下から離間し、素子分離領域１２との間に、それぞれ深い不純物注入層１９ａ、１９ｂが形成される。
次いで、注入された不純物イオンの活性化アニールを行う。浅い不純物注入層の活性化アニールと同様に、不純物注入層が形成された半導体基板ｗ裏面を例えば４５０℃で補助加熱する。この状態を維持して、半導体基板ｗ表面に、フラッシュランプ光を例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で照射する。このとき、このフラッシュランプ光と同期させて、半導体基板ｗ裏面外周部に、フラッシュランプ光を例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で照射する。
このようにしてフラッシュランプ光を照射することにより、同様に測定される半導体基板ｗの表面温度は、表面中心部で１２００℃、裏面外周部で１３００℃となる。そして、不純物注入層１９ａ、１９ｂにそれぞれ注入された不純物イオンＡｓ、Ｂが、それぞれ格子位置に置換して取り込まれ、活性化される。このようにして、図１Ｇに示すように、ゲート絶縁膜１３ａ、１３ｂと素子分離領域１２の間に、それぞれｎ型、ｐ型の活性層２０ａ、２０ｂが形成される。
さらに、活性層が形成された半導体基板上に、ＳｉＯ２などの層間絶縁膜（図示せず）を形成し、ゲート電極１４ａ、１４ｂ、およびソース・ドレイン領域に対応する活性層２０ａ、２０ｂ上に、コンタクト（図示せず）が形成され、配線（図示せず）と接続される。このようにして、ＣＭＯＳトランジスタが形成される。
本実施形態において、高温活性化アニールにおける所望の活性化率を達成するためのフラッシュランプ光の照射エネルギー密度範囲は、補助加熱温度に依存し、熱処理条件領域（プロセスウィンドウ）は、図５に示すようになる。
すなわち、照射エネルギー密度が熱処理条件領域の下限ライン未満では、不純物の活性化が不十分となり、イオン注入欠陥のない良質な低抵抗層を形成することが困難である。また、照射エネルギー密度が熱処理条件領域の上限ラインを超えると、半導体基板ｗは破損してしまう。従って、照射エネルギー密度が熱処理条件領域内であることが必要であり、プロセスマージンを考慮すると、この幅が大きい方が好ましい。
また、図６に、このときの半導体基板の温度分布に依存するシート抵抗分布を示す。抵抗が低いほど濃く表示されるが、図に示すように、濃淡なくほぼ均一となっており、実効アニール温度の面内均一性は、１σ＜１．０％と良好であることがわかる。
一方、比較例１として、面内温度分布が均一になるように裏面全面を４５０℃で補助加熱して、半導体基板表面のみを実施形態１と同様に、フラッシュランプ光によりパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で照射して表面温度を１２００℃とした。このとき、所定の回数の処理で半導体基板が破損してしまい、外周部を観察すると、転位とスリップが高密度に発生していることがわかった。
また、補助加熱温度を５００℃、５５０℃として、同様に半導体基板表面に照射したところ、同様に所定の回数の処理で半導体基板は破損した。補助加熱温度を５５０℃とした場合は、１回目で半導体基板は破損し、照射エネルギー密度を下げても同様であった。そして、このときの熱処理条件領域（プロセスウィンドウ）を図７に示す。図５と比較して、熱処理条件領域が縮小していることがわかる。
これは、以下のような要因が考えられる。比較例１において、面内温度分布が均一になるように補助加熱されているが、上面からのフラッシュランプ光による加熱によれば、通常半導体基板中心部と外周部で温度差が生じる。これは、半導体基板中心部と外周部では上面のフラッシュランプとの立体角が異なるため、同じ温度バランスで設定されていた場合、中心部の方が高温になりやすい上、熱は外周部から逃げやすいためである。そして、図８に、このときのシート抵抗分布を実施形態１と同様に濃淡で示す。図に示すように、半導体基板の中心部ではシート抵抗は低く、実効アニール温度が高くなっており、外周部では、シート抵抗が高く、実効アニール温度が低くなっていることがわかる。
これを、熱応力の視点に置き換えると、半導体基板の外周部では、引っ張り応力が働くため、比較的強度が弱いとされる半導体基板の外周部からスリップ、転位を誘発し、ついには亀裂に進展して破損に至ると考えられる。このような外周部からの半導体基板の割れは高速カメラによる観察でも実証されており、外因的なキズや欠陥を起点に進行し、アニール時に増大する外周部の引っ張り応力により助長されると考えられる。
そこで、比較例２として、半導体基板の外周部が中心部より高温になるように、光源（フラッシュランプ）４４ｂまたは補助加熱源４３を制御して、面内温度分布に温度勾配をつけてアニールを行った。具体的には、フラッシュランプ光によりパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で照射して半導体基板中心部が１２００℃とし、さらに外周部の温度が１３００℃となるように加熱した。このとき、所定の回数の処理を行っても、半導体基板は破損しなかった。そして、このときの熱処理条件領域（プロセスウィンドウ）を図９に示す。図５と比較して、若干熱処理条件領域が縮小しているものの、図７と比較すると熱処理条件領域は拡大していることがわかる。
これを、熱応力の視点に置き換えると、半導体基板の外周部で圧縮応力が働くことになり、外因的なキズや欠陥から亀裂の進行を抑えられると考えられる。しかしながら、図１０に、このときのシート抵抗分布を実施形態１と同様に濃淡で示すように、面内の温度均一性が劣化してしまうことがわかる。
これらの結果より、本実施形態において、半導体基板の割れ耐性が向上する理由を考察する。
半導体基板の裏面外周部では、特に装置搬送系などで外因的なキズが発生し、キズの数自体が多いことに加え、半導体基板表裏の温度差から、裏面側で引っ張り応力が増大している。また、裏面側は、通常６００℃未満の低温の補助加熱温度に維持されているため、脆性領域に留まる。そして、半導体基板外周に熱応力が集中したとき、キズを起点として亀裂を進展させることで、熱応力は解放される。その結果、半導体基板は破損する。
本実施形態においては、図１１に示すように、半導体基板の裏面外周部をフラッシュランプ光によりアニールすることにより、キズの集中する裏面外周部を高温に維持することができ、引っ張り応力の発生を抑えることができる。さらに、半導体基板の表面のみならず、裏面外周部も脆性領域から延性領域に転じることができる。従って、圧縮応力を確保し、亀裂の進展より先に転位を発生させることで、熱応力を解放させることができるため、基板の破損を抑えることができると考えられる。
さらに、フラッシュランプ光による加熱は、光の侵入長が短く、極短時間であるために、数１０μｍ程度までの深さの局所加熱に留まる。従って、裏面からのフラッシュランプ光による加熱では、活性層や素子領域の存在する半導体基板表面まで熱は到達しない。そのため、表面温度の面内均一性を確保することができると考えられる。
なお、本実施形態において、半導体基板の外周部を外端から５ｍｍの位置としたが、半導体基板外端から直径の１〜５％の裏面温度が制御されていればよい。この位置範囲をこの温度範囲で制御することにより、フラッシュランプ光の照射による外周部の引っ張り応力の発生を抑えることが可能となる。また、半導体基板の裏面外周部の温度を、中心より１００℃高く制御しているが、中心の温度より５〜２０％（１０００℃であれば、５０〜２００℃）程度高く制御されていればよい。この位置範囲をこの温度範囲で制御することにより、フラッシュランプ光の照射による外周部の引っ張り応力の発生を抑えることが可能となる。
このように、本実施形態によれば、半導体基板表面のフラッシュランプ光の照射と同期させて、裏面外周部のフラッシュランプ光の照射を行うことにより、裏面外周部の照射領域を必要な領域に制限してアニール温度を変動させることができる。従って、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。そして、プロセスウィンドウを拡大するとともに、製品として必要な素子形成領域での表面温度の面内均一性を確保し、素子特性の面内ばらつきを抑えて、不純物注入層の高濃度の活性化、浅接合化を図ることができる。従って、安定して高性能な半導体装置の形成が可能となる。
（実施形態２）
本実施形態において、実施形態１と同様に半導体装置が形成されるが、裏面外周部の加熱方法が異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図１２に示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置は、図４に示す熱処理装置と同様の構成であるが、ステージ１２２が半導体基板ｗより小面積となっている点、ステージ１２２の下部には補助加熱源１２３のみが設置されている点、半導体基板ｗの裏面側の光源（フラッシュランプ）の代わりに、ステージ１２２外周下方に反射板１２１０が設けられている点が異なっている。そして、図１３に示すように、上方の光源１２４からのフラッシュランプ光は、半導体基板ｗの表面に照射されるとともに、反射板１２１０に反射され、同時に半導体基板ｗの裏面外周部に照射される。
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態においては、フラッシュランプ光を半導体基板ｗの表面に照射すると同時に、その反射光を用いて裏面外周部に照射することにより、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。そしてさらに、光源（フラッシュランプ）の設置が１か所でよいため、製造コストとハード負荷を抑えることが可能となる。
（実施形態３）
本実施形態において、実施形態１と同様に半導体装置が形成されるが、裏面外周部の加熱方法が異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図１４に示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置は、図４に示す熱処理装置と同様の構成であるが、補助加熱源１４３が半導体基板ｗ全面を加熱するように設置されている点、実施形態２と同様に、半導体基板ｗの裏面側の光源（フラッシュランプ）の代わりに、ステージ１４２外周下方に反射板１４１０が設けられている点、ステージ１４２下部より半導体基板ｗを上下に移動させるリフトピン１４１１が設けられている点が異なっている。
そして、図１５に示すように、上方の照射機構である光源１４４からのフラッシュランプ光を照射する直前に、半導体基板ｗをリフトピン１４１１により上昇させ、間隙を形成する。そして、フラッシュランプ光が半導体基板ｗの表面に照射されるとともに、反射板１４１０に反射され、同時に半導体基板ｗの裏面外周部に照射される。
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態においては、裏面全面を補助加熱して、フラッシュランプ光の照射直前に上昇させ、フラッシュランプ光を半導体基板ｗの表面に照射すると同時に、その反射光を用いて裏面外周部に照射している。これにより、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。そしてさらに、実施形態２と同様に、光源（フラッシュランプ）の設置が１か所でよいため、製造コストとハード負荷を抑えることが可能となるとともに、裏面全面を補助加熱することができるため、裏面温度を均一化することが可能となる。
なお、反射板１４１０の代わりに、実施形態１と同様に、光源（フラッシュランプ）を設置してもよい。
（実施形態４）
本実施形態において、実施形態１と同様に半導体装置が形成されるが、半導体基板裏面にフラッシュランプ光を照射し、裏面の浅い領域に延性領域を形成した後、表面にフラッシュランプ光を照射する点で異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図１６Ａに示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置は、２つの熱処理ユニット１６０ａ、１６０ｂおよび搬送チャンバ１６０ｃ、ロードロックチャンバ１６０ｄ、１６０ｅから構成されている。
熱処理ユニット１６０ａは、図１６Ｂに示すように、図４と同様の構成の処理室１６１ａと、半導体基板ｗを載置するためのステージ１６２ａが設置されている。ステージ１６２ａ内には、半導体基板ｗを裏面から加熱するための照射機構である光源（フラッシュランプ）１６４ａが設けられている。さらに、この処理室１６１ａ内に不活性ガスなどを供給するためのガス供給機構１６５ａと、ガスを排気するためのガス排出機構１６６ａが設置されている。さらに、光源１６４ａの照射エネルギー密度を制御するための電源１６８ａおよび制御システム１６９ａが接続されている。
熱処理ユニット１６０ｂは、図１６Ｃに示すように、図４に示す熱処理装置と同様であるが、補助加熱源１６３が半導体基板ｗ全面を加熱するように設置されている点、裏面側の光源が設けられていない点で異なっている。
さらに、搬送チャンバ１６０ｃには、熱処理ユニット１６０ａから熱処理ユニット１６０ｂに搬送するための搬送アームなどの搬送機構１６１０が設けられている。
そして、このような熱処理装置において、図１７に示すようなフローで活性化アニールが行われる。先ず、不純物注入層が形成された半導体基板ｗを、熱処理ユニット１６０ａの処理室１６１ａに搬入し、ステージ１６２ａ上に載置する。そして、制御システム１６９ａにより光源１６４ａを制御して、フラッシュランプ光を、例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ裏面に照射し（Ｓｔｅｐ４−１）、裏面側の温度を例えば８００℃として延性領域を形成する。半導体基板ｗを、搬送機構１６１０により熱処理ユニット１６０ａより搬出して、熱処理ユニット１６０ｂの処理室１６１ｂに搬入する。
処理室１６１ｂにおいては、ステージ１６２ｂ上に載置され、補助加熱源１６３により５００℃で補助加熱される（Ｓｔｅｐ４−２）。そして、制御システム１６９ｂにより光源１６４ｂを制御して、透明窓１６７を介して、フラッシュランプ光を、パルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ表面に照射する（Ｓｔｅｐ４−３）。このようにしてフラッシュランプ光を照射することにより、半導体基板ｗの表面温度を１２００℃とする。
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態において、高温活性化アニールにおける所望の活性化率を達成するためのフラッシュランプ光の照射エネルギー密度範囲は、補助加熱温度に依存し、熱処理条件領域（プロセスウィンドウ）は、図１８に示すようになる。図7に示す従来の熱処理条件領域（プロセスウィンドウ）と比較して、広くなっていることがわかる。
これらの結果より、本実施形態において、半導体基板の割れ耐性が向上する理由を考察する。
半導体基板の裏面では、特に装置搬送系などで外因的なキズが発生し、キズの数自体が多いことに加え、半導体基板表裏の温度差から、裏面側で引っ張り応力が増大している。また、裏面側は、６００℃未満の脆性領域に留まるため、半導体基板外周に熱応力が集中したとき、図１９に示すように、キズ１９１を起点として亀裂１９２を進展させることで、熱応力は解放される。その結果、半導体基板は破損する。
本実施形態においては、図２０に示すように、半導体基板の表面より先に、傷の存在する裏面側にフラッシュランプ光を照射して８００℃に加熱しているため、延性領域に転じることが可能となる。その結果、キズ２０１を起点とした亀裂の進展より先に、キズ先端に転位２０２を発生させることで、応力を解放することができる。すなわち、延性領域とすることで、キズを進展させることなく、転位を発生させることで、応力集中係数を低下できるため、半導体基板の強度を向上させることが可能となると考えられる。
半導体基板の裏面キズに転位を発生させる手段としては、高温アニールにより半導体基板の裏面延性領域を形成すればよいが、アニール時間が長過ぎると、表面側の活性層に影響を及ぼす。すなわち、活性化率や活性層の深さが変動するため、ＭＯＳＦＥＴの電気特性が変動する。フラッシュランプ光による加熱は、上述したように、光の侵入長が短く、かつ極短時間であるため、数１０μｍまでの領域において局所的に急激な温度上昇を生じさせるが、裏面からの加熱では表面側に形成された活性層まで熱が到達しない。従って、ＭＯＳＦＥＴの電気特性に影響を与えることはない。
本実施形態においては、半導体基板裏面をフラッシュランプ光により照射し、裏面の浅い領域に延性領域を形成した後、フラッシュランプ光を半導体基板ｗの表面に照射することにより、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。
（実施形態５）
本実施形態において、実施形態４と同様に半導体装置が形成されるが、半導体基板裏面の加熱方法が異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図２１に示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置において、処理室２１１内に、半導体基板ｗを載置するためのステージ２１２ａ、２１２ｂが設置されている。ステージ２１２ａ、２１２ｂは、図４に示す熱処理装置と同様に構成されている。ステージ２１２ａ内には、半導体基板ｗの裏面全面を補助加熱するために設けられた補助加熱源２１３が設けられている。ステージ２１２ｂ内には、ステージ２１２ａ上に載置された半導体基板ｗを表面から加熱するとともに、ステージ２１２ｂ上に載置された半導体基板ｗを裏面から加熱するための照射機構である光源（フラッシュランプ）２１４が設置されている。また、この処理室２１１内に不活性ガスなどを供給するためのガス供給機構２１５と、ガスを排気するためのガス排出機構２１６が設置されている。さらに、半導体基板ｗをステージ２１２ｂからステージ２１２ａに搬送するための搬送アームなどの搬送機構（図示せず）が設置されている。
光源２１４には、電源２１８が接続されており、さらに、光源２１４の照射エネルギー密度、補助加熱源２１３の出力を制御するための制御システム２１９が接続されている。
そして、実施形態４と同様に、図１７に示すフローで活性化アニールが行われる。先ず、先ず、不純物注入層が形成された半導体基板ｗを、処理室２１１に搬入し、ステージ２１２ｂ上に載置する。そして、制御システム２１９により光源２１４を制御して、フラッシュランプ光を、パルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ裏面に照射し（Ｓｔｅｐ４−１）、裏面側の温度を例えば８００℃として延性領域を形成する。半導体基板ｗを、搬送機構（図示せず）によりステージ２１２ｂからステージ２２２ａに搬送する。
ステージ２１２ａ上に載置された半導体基板ｗは、補助加熱源２１３により５００℃で補助加熱される（Ｓｔｅｐ４−２）。そして、制御システム２１９により光源２１４を制御して、フラッシュランプ光を、例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ表面に照射する（Ｓｔｅｐ４−３）。このようにしてフラッシュランプ光を照射することにより、半導体基板ｗの表面温度を１２００℃とする。
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態において、実施形態４と同様に、半導体基板裏面をフラッシュランプ光により照射し、裏面の浅い領域に延性領域を形成した後、フラッシュランプ光を半導体基板ｗの表面に照射することにより、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。さらに、実施形態４においては熱処理装置を２つ設ける必要があったが、本実施例においては１つで対応することができる。また、一つの光源（フラッシュランプ）を駆動させることにより、２枚の半導体基板ｗのそれぞれ表面、裏面を加熱することができるため、製造コストとハード負荷を抑えることが可能となる。
（実施形態６）
本実施形態において、実施形態４と同様に半導体装置が形成されるが、半導体基板裏面の加熱方法が異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図２２に示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置において、処理室２２１内に、半導体基板ｗを載置するためのステージ２２２が設置されている。ステージ２２２は、図４に示す熱処理装置と同様に構成されている。ステージ２２２内には、半導体基板ｗ裏面全面を補助加熱するために設けられた補助加熱源２２３が設けられている。さらに、この処理室２２１内に不活性ガスなどを供給するためのガス供給機構２２５と、ガスを排気するためのガス排出機構２２６が設置されている。さらに、半導体基板ｗを反転させるためのチャック機能などを有する反転用アームなどからなる反転機構２２１０が設置されている。
処理室２２１の上方には、処理室２２１から離間して、処理室２２１の気密性を保持した状態で、透明窓２２７を介して処理室２２１内に出射光を照射することにより半導体基板ｗを加熱するための照射機構である光源（フラッシュランプ）２２４が設置されている。光源２２４には、電源２２８が接続されており、さらに、光源２２４の照射エネルギー密度、補助加熱源２２３の出力を制御するための制御システム２２９が接続されている。
そして、実施形態４と同様に、図１７に示すフローで活性化アニールが行われる。先ず、不純物注入層が形成された半導体基板ｗを、処理室２２１に搬入し、ステージ２２２上に載置する。そして、制御システム２２９により光源２２４を制御して、フラッシュランプ光を、パルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ裏面に照射し（Ｓｔｅｐ４−１）、裏面側の温度を例えば８００℃として延性領域を形成する。半導体基板ｗを、反転機構２２１０により反転させ、再びステージ２２２上に載置する。
ステージ２２２上に載置された半導体基板ｗは、補助加熱源２２３により５００℃で補助加熱される（Ｓｔｅｐ４−２）。そして、制御システム２２９により光源２２４を制御して、フラッシュランプ光を、例えばパルス幅が１ｍｓｅｃ、照射エネルギー密度が３０Ｊ／ｃｍ２の条件で半導体基板ｗ表面に照射する（Ｓｔｅｐ４−３）。このようにしてフラッシュランプ光を照射することにより、半導体基板ｗの表面温度を１２００℃とする。
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態において、実施形態４と同様に、半導体基板裏面をフラッシュランプ光により照射し、裏面の浅い領域に延性領域を形成した後、フラッシュランプ光を半導体基板ｗの表面に照射することにより、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。さらに、実施形態４においては熱処理装置を２つ設ける必要があったが、本実施例においては１つで対応することができ、製造コストとハード負荷を抑えることが可能となる。
なお、本実施形態において、活性化アニール時の補助加熱温度を適宜設定したが、半導体基板ｗにダメージが誘起されない温度と時間に設定されていればよい。例えば、３００〜７００℃で、１０〜１２０ｓｅｃ程度の加熱時間とする必要がある。
補助加熱温度が３００℃未満であると、最高到達温度が９００℃未満となり、半導体基板ｗに注入された不純物の活性化が不十分となる。一方、補助加熱温度が７００℃を超えると、到達温度が１４００℃を超えてしまい、１０００℃以上の高温に曝されている時間が長くなるため、注入された不純物の拡散長が５ｎｍを超え、表面近傍に例えば２０ｎｍ以下の浅いｐｎ結合を形成することが困難となる。さらに、ショートチャネル効果を誘発することにより、微細トランジスタのＯＮ／ＯＦＦの制御が不能となる。
好ましくは５００〜７００℃の温度範囲とする。特に、より高温、例えば６００℃以上であることが好ましい。これは、高温ほど半導体基板ｗ裏面が延性領域になり、キズの先端から転位を放出しやすくなるためである。
また、これら実施形態においては、半導体基板ｗ表面における４５０〜１３００℃の昇降温時間が、例えば０．１〜１００ｍｓｅｃであることが好ましい。昇降温時間が０．１ｍｓｅｃ未満であると、最高到達温度が９００℃未満となり、半導体基板ｗに注入された不純物の活性化が不十分となる。一方、昇降温時間が１００ｍｓｅｃを超えると、到達温度が１４００℃を超えてしまい、上述のように、表面近傍に浅いｐｎ結合を形成することが困難となる。より好ましくは０．５〜５０ｍｓｅｃである。照射エネルギー密度は、例えば１０Ｊ／ｃｍ２〜５０Ｊ／ｃｍ２、好ましくは１５Ｊ／ｃｍ２〜３５Ｊ／ｃｍ２となるように制御されていればよい。
（実施形態７）
本実施形態において、実施形態１と同様に半導体装置が形成されるが、フラッシュランプによる熱処理は表面のみであり、かつ２段階で行っている点で実施形態１と異なっている。
実施形態１と同様の製造工程により、半導体基板ｗに不純物注入層を形成する。そして、図２３に示す熱処理装置を用いて、活性化アニールが行われる。
この熱処理装置において、処理室２３１内に、半導体基板ｗを載置するためのステージ２３２が設置されている。ステージ２３２は、図４に示す熱処理装置と同様に構成されている。ステージ２３２内には、半導体基板ｗ裏面全面を補助加熱するために設けられた補助加熱源２３３が設けられている。さらに、この処理室２３１内に不活性ガスなどを供給するためのガス供給機構２３５と、ガスを排気するためのガス排出機構２３６が設置されている。
処理室２３１の上方には、処理室２３１から離間して、処理室２２１の気密性を保持した状態で、透明窓２２７を介して処理室２２１内に出射光を照射することにより半導体基板ｗを加熱するための光源（フラッシュランプ）２２４が設置されている。光源２２４には、電源２２８が接続されており、さらに、光源２２４の照射エネルギー密度、補助加熱源２２３の出力を制御するための制御システム２２９が接続されている。
そして、実施形態４と同様に、図２４に示すフローおよび図２５に示す熱履歴で、活性化アニールが行われる。
先ず、予め裏面より例えば５００℃で補助加熱する（Ｓｔｅｐ７−１）。そして、この温度を１０ｓｅｃ程度維持した状態で、フラッシュランプにより半導体基板ｗ表面が１０００℃以下、例えば約９５０℃となるように、パルス幅（半値幅）１ｍｓｅｃ、照射エネルギー密度１８Ｊ／ｃｍ２で照射し、第１の活性化アニール（以下低温活性化アニールと記す）を行う（Ｓｔｅｐ７−２）。
次いで、同様に裏面より例えば５００℃で補助加熱し（Ｓｔｅｐ７−３）、３０ｓｅｃ程度維持した状態で、フラッシュランプにより半導体基板ｗ表面が第１の活性化アニールより高温の１２００℃以上、例えば約１２５０℃となるように、パルス幅（半値幅）１ｍｓｅｃ、照射エネルギー密度３０Ｊ／ｃｍ２で照射し、第２の活性化アニール（以下高温活性化アニールと記す）を行う（Ｓｔｅｐ７−４）。
このように低温活性化アニールを行った後、高温活性化アニールを行ったとき、転位や結晶欠陥の発生を抑えるとともに、半導体基板ｗの割れを抑制し、所望の活性化率を達成するための高温活性化アニールにおけるフラッシュランプの照射エネルギー密度範囲は、補助加熱温度に依存し、熱処理条件領域（プロセスウィンドウ）は、図２６に示すようになる。図７に示す従来の熱処理条件領域（プロセスウィンドウ）と比較して、広くなっていることがわかる。
これは、半導体装置の製造工程において、不純物イオンの注入工程までに、洗浄工程、ＣＶＤ工程、リソグラフィー工程、ＲＩＥ工程など、数百工程もの工程を経ており、搬送あるいはプロセス処理の際に、半導体基板の裏面には深さ数μｍにも及ぶ傷が相当数発生していると考えられる。そのため、フラッシュランプによる活性化アニールを行う際、半導体基板の表裏面の温度差により、裏面側への引張り応力が増大するが、その応力が裏面の傷に集中することになる。
例えば、低温活性化アニールを行うことなく、高温活性化アニールを行ったとき、熱応力計算により予想される裏面側への引張り応力は、約１５０ＭＰａとなる。そして、裏面に曲率半径１μｍ、深さ１０μｍの傷が形成された場合、その傷にはその約７倍の引張り応力が集中することになる。従って、傷における引張り応力は、Ｓｉの破壊応力である１ＧＰａを超えるため、図２７Ａに示すように、傷２７１を起点にした亀裂２７２が進展して応力が解放され、半導体基板ｗは破損に至ることになる。
一方、低温活性化アニールを行った後、高温活性化アニールを行ったときには、熱応力計算により予想される裏面側への引張り応力は、約１００ＭＰａ程度に抑えられる。そのため、裏面に曲率半径１μｍ、深さ１０μｍの傷２７１が形成された場合であっても、Ｓｉの破壊応力である１ＧＰａ以下の応力集中に留まるため、半導体基板ｗの破損には至らない。
これは、図２７Ｂに示すように、低温活性化アニールにより、半導体基板が割れない程度の力が、傷の先端に付加されたことで、傷２７１先端付近から転位が放出されたためであると考えられる。さらに、低温活性化アニールにより、引張り応力の反動として圧縮応力が付加されたことで、傷先端のクラックが癒着するなど傷の形態が変化したためであることが考えられる。すなわち、傷から転位が放出されること、実効的なクラック長が短くなることにより、傷の曲率半径が大きくなり、かつ深さが浅くなるため、応力集中係数が小さくなり、傷への応力集中を緩和することができたと考えられる。
従って、低温活性化アニールの条件としては、傷への応力集中を抑える、具体的にはＳｉの破壊応力である１ＧＰａを超えないように設定することが必要である。例えば、半導体基板ｗの表面温度が１０００℃以下となるように、補助加熱温度と照射エネルギー密度を適宜設定すればよい。
また、本実施形態において、低温活性化アニールの条件を、半導体基板ｗ表面温度：約９５０℃、パルス幅（半値幅）：１ｍｓｅｃ、照射エネルギー密度：１８Ｊ／ｃｍ２、高温活性化アニールの条件を、半導体基板ｗ表面温度：約１２５０℃、パルス幅（半値幅）：１ｍｓｅｃ、照射エネルギー密度：３０Ｊ／ｃｍ２としたが、このような条件に限定されるものではない。
傷への応力集中を抑えるために、図２８Ａに熱履歴を示すように、低温活性化アニールにおけるフラッシュランプの照射時間を、高温活性化アニールにおける照射時間より長く設定してもよい。また、図２８Ｂに示すように、低温活性化アニールにおけるフラッシュランプの照射強度を高くする場合には、逆に照射時間を高温活性化アニールより短くしてもよい。すなわち、低温活性化アニールにおける照射エネルギー密度が、高温活性化アニールにおける照射エネルギー密度より小さくなるように、かつ低温活性化アニールにおける半導体基板ｗ表面の温度が、高温活性化アニールにおける半導体基板ｗ表面の温度より低くなるように設定すればよい。
そして、高温活性化アニールを行うタイミングは、低温活性化アニールにより半導体基板ｗ裏面の傷の形態が変化した後であればよい。また、総熱量を増加させることができるため、照射時間以上の間隔をあけて断続的に点灯させてもよい。また、
さらに、実施形態１と同様の工程を経て、半導体装置が形成される。
本実施形態においては、表面からの２段階の熱処理により、半導体基板ｗのスリップ、転位、破損などのダメージを抑制して割れを防ぎ、歩留りを向上させることができる。従って、実施形態１と同様の効果を得ることが可能となる。
なお、本実施形態において、補助加熱温度を５００℃としたが、実施形態６と同様に、半導体基板ｗにダメージが誘起されない温度と時間に設定されていればよい。
なお、これら実施形態は、不純物注入後の活性化アニールに以外の熱処理にも適用可能である。例えば酸化膜、窒化膜などの絶縁膜形成や、アモルファスＳｉあるいはｐｏｌｙ−Ｓｉ結晶の単結晶化、結晶成長のための熱処理工程に適用することができる。
また、これら実施形態において、フラッシュランプ光を用いた活性化アニールを行っているが、照射機構（光源）としてはＸｅフラッシュランプが好適である。しかしながら、Ｘｅフラッシュランプに限定されるものではなく、例えば、他の希ガス、水銀、および水素を用いたフラッシュランプ、エキシマレーザー、ＹＡＧレーザー、一酸化炭素ガス（ＣＯ）レーザー、および二酸化炭素（ＣＯ２）レーザー等のレーザー、あるいはＸｅアーク放電ランプなどのような高輝度発光が可能な光源であっても良い。また、昇降温速度を高速に制御することができれば、従来のハロゲンランプ、抵抗加熱ヒータなどで熱処理する場合にも適用することが可能である。
また、これら実施形態において、半導体基板として、ｐ型Ｓｉ基板を用いたが、必ずしもバルクの単結晶ウェハを用いる必要はなく、エピタキシャルウェハや、ＳＯＩウェハなどを用いることができる。
尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。
本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 本発明の一態様による半導体製造工程を示す断面図。 Ｘｅフラッシュランプによる活性化アニールの温度プロファイルを示す図。 Ｘｅフラッシュランプ光の発光スペクトルを示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における熱処理条件領域を示す図。 本発明の一態様におけるシート抵抗分布を示す図。 比較例における熱処理条件領域を示す図。 比較例におけるシート抵抗分布を示す図。 比較例における熱処理条件領域を示す図。 比較例におけるシート抵抗分布を示す図。 本発明の一態様における活性化アニール時の半導体基板外周部の状態を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニール時の半導体基板外周部の状態を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニール時の半導体基板外周部の状態を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールのフローを示す図。 本発明の一態様における熱処理条件領域を示す図。 比較例における活性化アニール時の半導体基板の状態を示す図。 本発明の一態様における活性化アニール時の半導体基板の状態を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールに用いられる熱処理装置の構成を示す図。 本発明の一態様における活性化アニールのフローを示す図。 本発明の一態様における活性化アニールの熱履歴を示す図。 本発明の一態様による活性化アニールの照射エネルギー密度と補助加熱温度との関係における熱処理条件領域を示す図。 比較例における活性化アニールによる半導体基板裏面の傷の影響を示す模式図。 本発明の一態様における活性化アニールによる半導体基板裏面の傷の影響を示す模式図。 本発明の一態様における活性化アニールの熱履歴を示す図。 本発明の一態様における活性化アニールの熱履歴を示す図。
符号の説明
１１ａ…ｐウェル層
１１ｂ…ｎウェル層
１２…素子分離領域
１３ａ、１３ｂ…ゲート絶縁膜
１４ａ、１４ｂ…ゲート電極
１５ａ、１５ｂ…浅い不純物注入層
１６ａ、１６ｂ…浅い活性層
１７ａ、１７ｂ、１８ａ、１８ｂ…側壁スペーサ
１９ａ、１９ｂ…深い不純物注入層
２０ａ、２０ｂ…活性層
４１、１６１ａ、１６１ｂ、２１１、２２１…処理室
４２、１２２、１４２、１６２ａ、１６２ｂ、２１２ａ、２１２ｂ、２２２…ステージ
４３、１２３、１４３、１６３、２１３、２２３…補助加熱源
４４ａ、４４ｂ、１２４、１４４、１６４ａ、１６４ｂ、２１４、２２４…光源（フラッシュランプ）
４５、１６５ａ、２１５、２２５…ガス供給機構
４６、１４６、１６６ａ、２１６、２２６…ガス排出機構
４７、１６７、２２７…透明窓
４８ａ、４８ｂ、１６８、２１８、２２８…電源
４９、１６９ａ、１６９ｂ、２１９、２２９…制御システム
１２１０、１４１０…反射板
１４１１…リフトピン
１６０ａ、１６０ｂ…熱処理ユニット
１６０ｃ…搬送チャンバ
１６０ｄ、１６０ｅ…ロードロックチャンバ
１６１０…搬送機構
１９１、２０１、２７１…キズ
１９２、２７２…亀裂
２０２…転位
２２１０…反転機構

Claims (5)

  1. 表面に素子領域が形成された半導体基板の表面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射すると同時に、前記半導体基板の裏面の外周部に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射し、
    前記半導体基板の裏面の外周部の温度が、前記半導体基板の表面の中心の温度より高温となるように熱処理を行うことを特徴とする半導体装置の製造方法。
  2. 表面に素子領域が形成された半導体基板の裏面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射し、前記半導体基板の裏面に延性領域を形成した後、
    前記半導体基板の表面に、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射して、熱処理を行うことを特徴とする半導体装置の製造方法。
  3. 表面に素子領域が形成された半導体基板の表面に、１０００℃以下で、かつ０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射して第1の熱処理を行った後、
    前記半導体基板の表面に、前記第１の熱処理より高温で、かつ０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射して、熱処理を行うことを特徴とする半導体装置の製造方法。
  4. 半導体基板を熱処理するための処理室と、
    前記処理室内に設けられ、前記半導体基板を載置するためのステージと、
    前記処理室上部に設けられる透明窓と、
    ステージ上に載置された前記半導体基板表面に、前記透明窓を介して、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射するための第１の照射機構と、
    前記ステージの外周に設けられ、前記半導体基板の裏面外周部に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射するための第２の照射機構と、
    前記ステージ下部に設けられ、前記半導体基板の裏面を加熱するための補助加熱源と、
    を備えることを特徴とする熱処理装置。
  5. 半導体基板を熱処理するための第１、第２の処理室と、
    前記第１の処理室内に設けられ、前記半導体基板を載置するための第１のステージと、
    前記第１のステージ下部に設けられ、前記半導体基板の裏面に０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第１の照射光を照射するための第１の照射機構と、
    前記第１の処理室から前記第２の処理室に前記半導体基板を搬送するための搬送機構と、
    前記第２の処理室の上部に設けられる透明窓と、
    前記第２のステージ上に載置される前記半導体基板の表面に、前記透明窓を介して、０．１〜１００ｍｓｅｃのパルス幅で所定の照射エネルギー密度の第２の照射光を照射するための第２の照射機構と、
    前記第２のステージ下部に設けられ、前記半導体基板の裏面を加熱するための補助加熱源と、
    を備える熱処理装置。
JP2008315562A 2008-12-11 2008-12-11 半導体装置の製造方法および熱処理装置 Pending JP2010141103A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008315562A JP2010141103A (ja) 2008-12-11 2008-12-11 半導体装置の製造方法および熱処理装置
US12/635,411 US20100151696A1 (en) 2008-12-11 2009-12-10 Manufacturing method for semiconductor device and heat treatment apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315562A JP2010141103A (ja) 2008-12-11 2008-12-11 半導体装置の製造方法および熱処理装置

Publications (1)

Publication Number Publication Date
JP2010141103A true JP2010141103A (ja) 2010-06-24

Family

ID=42241053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315562A Pending JP2010141103A (ja) 2008-12-11 2008-12-11 半導体装置の製造方法および熱処理装置

Country Status (2)

Country Link
US (1) US20100151696A1 (ja)
JP (1) JP2010141103A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2013161936A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US9449825B2 (en) 2012-02-03 2016-09-20 SCREEN Holdings Co., Ltd. Heat treatment apparatus for heating substrate by irradiation with flashes of light, and heat treatment method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5944131B2 (ja) * 2011-09-27 2016-07-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
NL2014642B1 (en) 2015-04-15 2016-12-20 Suss Microtec Lithography Gmbh Method and device for curing at least in part a photoresist applied to a substrate.

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291169A (ja) * 1992-04-09 1993-11-05 Toshiba Corp 光照射半導体製造装置および半導体加熱方法
JPH07115069A (ja) * 1993-10-19 1995-05-02 Sony Corp 加熱処理装置および熱処理方法
JPH10504936A (ja) * 1994-08-30 1998-05-12 ボルテック インダストリーズ リミテッド 急速熱処理装置及び方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2005527972A (ja) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド 加熱源の組み合わせを使用する半導体パルス加熱処理方法
JP2006332541A (ja) * 2005-05-30 2006-12-07 Ushio Inc 光加熱装置
JP2007035984A (ja) * 2005-07-28 2007-02-08 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2007519232A (ja) * 2003-12-19 2007-07-12 マトソン テクノロジー カナダ インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP2008042127A (ja) * 2006-08-10 2008-02-21 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理用サセプタ
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
JP3929939B2 (ja) * 2003-06-25 2007-06-13 株式会社東芝 処理装置、製造装置、処理方法及び電子装置の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291169A (ja) * 1992-04-09 1993-11-05 Toshiba Corp 光照射半導体製造装置および半導体加熱方法
JPH07115069A (ja) * 1993-10-19 1995-05-02 Sony Corp 加熱処理装置および熱処理方法
JPH10504936A (ja) * 1994-08-30 1998-05-12 ボルテック インダストリーズ リミテッド 急速熱処理装置及び方法
JP2005527972A (ja) * 2002-03-29 2005-09-15 マットソン、テクノロジー、インコーポレーテッド 加熱源の組み合わせを使用する半導体パルス加熱処理方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
JP2007519232A (ja) * 2003-12-19 2007-07-12 マトソン テクノロジー カナダ インコーポレイテッド 工作物の熱誘起運動を抑制する機器及び装置
JP2006332541A (ja) * 2005-05-30 2006-12-07 Ushio Inc 光加熱装置
JP2007035984A (ja) * 2005-07-28 2007-02-08 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
JP2008042127A (ja) * 2006-08-10 2008-02-21 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理用サセプタ
JP2008147533A (ja) * 2006-12-13 2008-06-26 Ushio Inc 閃光放射装置
JP2008192924A (ja) * 2007-02-06 2008-08-21 Toshiba Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US9082728B2 (en) 2010-01-29 2015-07-14 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
US10978309B2 (en) 2010-01-29 2021-04-13 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
JP2013161936A (ja) * 2012-02-03 2013-08-19 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
US9449825B2 (en) 2012-02-03 2016-09-20 SCREEN Holdings Co., Ltd. Heat treatment apparatus for heating substrate by irradiation with flashes of light, and heat treatment method

Also Published As

Publication number Publication date
US20100151696A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP4874830B2 (ja) 半導体装置の製造方法
JP3910603B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
JP4825459B2 (ja) 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2005142344A (ja) 半導体装置の製造方法および半導体製造装置
US7666772B2 (en) Heat treatment apparatus and method of manufacturing a semiconductor device
JP2006351871A (ja) 熱処理装置、熱処理方法および半導体装置の製造方法
US7759259B2 (en) Method of manufacturing semiconductor device
JP2006278532A (ja) 熱処理方法及び半導体装置の製造方法
US20070243701A1 (en) Semiconductor device fabrication method using ultra-rapid thermal annealing
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
JP2010141103A (ja) 半導体装置の製造方法および熱処理装置
TWI251880B (en) Semiconductor device and manufacturing method thereof
JP2005167005A (ja) 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
KR100608214B1 (ko) 반도체 웨이퍼의 열처리 방법
JP2003209054A (ja) 基板の熱処理方法および熱処理装置
CN111799171A (zh) 热处理方法及热处理装置
JP4862280B2 (ja) 半導体ウエハ急速加熱装置
JP2005101215A (ja) 熱処理装置
US20080268660A1 (en) Method of manufacturing semiconductor device
JP5132695B2 (ja) 半導体装置の製造方法
JP4869130B2 (ja) 半導体装置の製造方法
JP2008294397A (ja) 半導体装置の製造方法
JP2012064948A (ja) 半導体装置の製造方法
JP2003243320A (ja) 半導体ウエハの熱処理方法
JP2006261695A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131015